CN106663536A - 层叠型电子元器件的制造方法 - Google Patents
层叠型电子元器件的制造方法 Download PDFInfo
- Publication number
- CN106663536A CN106663536A CN201580035191.8A CN201580035191A CN106663536A CN 106663536 A CN106663536 A CN 106663536A CN 201580035191 A CN201580035191 A CN 201580035191A CN 106663536 A CN106663536 A CN 106663536A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- ceramic green
- internal electrode
- electronic component
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000919 ceramic Substances 0.000 claims abstract description 77
- 238000009413 insulation Methods 0.000 claims description 64
- 238000004080 punching Methods 0.000 claims description 16
- 238000007641 inkjet printing Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 abstract 1
- 238000007639 printing Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000002904 solvent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 235000021384 green leafy vegetables Nutrition 0.000 description 3
- 239000002562 thickening agent Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052573 porcelain Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/12—Insulating of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种即使在相邻的内部电极之间的距离狭窄的情况下，也能够在抑制重叠的情况下形成绝缘部，并且能够抑制层叠时产生阶差的层叠型电子元器件的制造方法。本发明所涉及的层叠型电子元器件的制造方法中，在陶瓷生片(11)形成有内部电极(15)的区域以外的区域具有绝缘部(20)。在相邻的内部电极(15)之间的区域，通过在隔开规定的间隔的同时提供绝缘糊料(16)来形成多个绝缘膜(16a)，以使其与内部电极(15)的一部分重合，通过对形成有多个绝缘膜(16a)的陶瓷生片(11)进行层叠和冲压，从而使多个绝缘膜(16a)流动，在形成有内部电极(15)的区域以外的区域形成多个绝缘膜(16a)成为一体而得到的绝缘部(20)。
Description
技术领域
本发明涉及能够在层叠时增大内部电极的有效面积，并且能够抑制陶瓷层叠体中产生的阶差的层叠型电子元器件的制造方法。
背景技术
近年来，伴随着电子设备的高功能化、小型化、薄膜化等要求，要使陶瓷层叠体的厚度均匀变得日益困难。例如，在层叠多片陶瓷生片的情况下，根据构成电容器、电阻、电感器、变阻器、滤波器等的导体膜、电阻体膜等所形成的位置的不同，层叠时的厚度也会有较大差异，从而成为陶瓷层叠体中产生的阶差变大的原因。
因此，例如在专利文献1中公开了一种层叠型陶瓷电子元器件的制造方法，在电极印刷部之间利用丝网印刷来填充陶瓷糊料这样的绝缘糊料。专利文献1中，通过向电极印刷部之间填充绝缘糊料来抑制陶瓷生片中产生凹凸，即使在层叠多个陶瓷生片的情况下也不易产生阶差。
现有技术文献
专利文献
专利文献1：日本专利特开2004-096010号公报
发明内容
发明所要解决的技术问题
然后，由于电子产品的小型化，相邻电极间的宽度不断变窄，向电极间填充窄线宽的绝缘糊料变得日益困难。因此，在专利文献1所公开的制造方法中，存在无法向电极印刷部之间填充窄线宽的绝缘糊料，从而导致难以抑制产生阶差的问题点。图7是用于说明现有的层叠型电子元器件的制造方法的问题点的层叠时的示意剖视图。
如图7所示，在生片100中以规定的间隔印刷有电极110。电极110与电极110之间，填充有陶瓷糊料120作为绝缘糊料。但是，由于电极110与电极110之间的距离很窄，因此，陶瓷糊料120还附着到电极110的上部，从而处于重叠状态。
在该状态下，由于多个生片100被层叠，因此，陶瓷糊料120在重叠部分厚度变大，与其他部分相比较为突出，从而容易产生阶差。因此，存在实际上难以抑制产生阶差的问题点。
本发明是鉴于上述情况而完成的，其目的在于提供一种层叠型电子元器件的制造方法，即使在相邻内部电极间的距离狭窄的情况下，也能够在抑制重叠的情况下形成绝缘部，并且能够抑制层叠时产生阶差。
解决技术问题的技术方案
为了达到上述目的，本发明所涉及的层叠型电子元器件的制造方法，是在陶瓷生片形成有内部电极的区域以外的区域具有绝缘部的层叠型电子元器件的制造方法，其特征在于，在相邻的所述内部电极之间的区域，通过在隔开规定的间隔的同时提供绝缘糊料来形成多个绝缘膜，以使其与所述内部电极的一部分重合，通过对形成有所述多个绝缘膜的所述陶瓷生片进行层叠和冲压，从而使所述多个绝缘膜流动，从而在形成有所述内部电极的区域以外的区域，形成所述多个绝缘膜成为一体而得到的绝缘部。
在上述结构中，在相邻的内部电极之间的区域中，隔开规定的间隔的同时提供绝缘糊料。由此，能够在相邻的内部电极之间的区域确保能使绝缘膜流动且变形的间隙，从而在陶瓷生片的层叠、冲压工序中，能使绝缘膜变形并进行填充，以将间隙填满。此外，与内部电极的一部分重合的部分的绝缘膜向相邻的内部电极之间的间隙流动，因此，能够抑制流动后形成的绝缘部与内部电极重叠。因此，即使在对陶瓷生片进行了层叠的情况下，也能够抑制产生阶差，从而能使电子元器件进一步薄膜化。
进一步地，由于跨过内部电极提供绝缘糊料以使其与内部电极的一部分重合，因此，不需要严格地与内部电极以外的区域图案相配合的高精度的图案。并且，由于隔开规定的间隔的同时提供绝缘糊料，而不使印刷的点重合，因此，无需对点进行精细化，或者对点的形成位置进行高精度化处理。由此，能够实现设备的低成本化，并且能够缩短印刷时间。
此外，本发明所涉及的层叠型电子元器件的制造方法优选为，所述绝缘膜形成为比所述内部电极的高度要高，冲压后的所述绝缘部形成为达到所述内部电极的高度以下。
在上述结构中，由于绝缘膜形成为比内部电极的高度要高，因此，能够在相邻的内部电极之间的区域可靠地形成绝缘部。此外，由于绝缘膜形成为比内部电极的高度要高，因此，在冲压时，与内部电极相比，能够优先对绝缘膜施加压力。由此，促进了绝缘膜的流动，从而易于使绝缘膜被引导至相邻的内部电极之间的间隙。因此，能够在相邻的内部电极之间的区域可靠地形成绝缘部。
此外，本发明所涉及的层叠型电子元器件的制造方法优选为，在对所述陶瓷生片进行俯视的情况下，至少一个所述陶瓷生片的所述绝缘膜形成在相对于其他的所述陶瓷生片的所述绝缘膜错开的位置。
在上述结构中，由于至少一个陶瓷生片的绝缘膜形成在相对于其他的陶瓷生片的绝缘膜错开的位置，因此，能够抑制陶瓷层叠体中产生的阶差累积的影响。还能够抑制因阶差累积而引起的冲压时的陶瓷生片的位置偏移。
此外，本发明所涉及的层叠型电子元器件的制造方法优选为通过喷墨方式来提供所述绝缘糊料。
在上述结构中，由于通过喷墨方式来提供绝缘糊料，因此，能够易于对层叠的各层的每一层改变印刷形状。因此，通过对绝缘糊料的提供位置进行设计，从而能够抑制陶瓷层叠体中产生的阶差的影响。
发明效果
根据上述结构，能够在相邻的内部电极之间的区域确保能使绝缘膜流动且进行变形的间隙，从而在陶瓷生片的层叠、冲压工序中，能使绝缘膜变形并进行填充，以将间隙填满。此外，与内部电极的一部分重合的部分的绝缘膜向相邻的内部电极之间的间隙流动，因此，能够抑制流动后形成的绝缘部与内部电极重叠。因此，即使在对陶瓷生片进行了层叠的情况下，也能够抑制产生阶差，从而能够使电子元器件进一步薄膜化。
附图说明
图1是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中所使用的印刷装置的结构的示意图。
图2是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中通过向陶瓷生片提供绝缘糊料并使其干燥来形成绝缘膜之后的状态的三面图。
图3是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中，使形成于陶瓷生片的绝缘膜流动的中途状态的两面图。
图4是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中，在陶瓷生片形成有绝缘部的状态的两面图。
图5是表示本发明的实施方式2所涉及的层叠型电子元器件的制造方法中，对绝缘膜形成在相同位置的多个陶瓷生片进行层叠后的状态的示意图。
图6是表示本发明的实施方式2所涉及的层叠型电子元器件的制造方法中，对绝缘膜形成于不同位置的多个陶瓷生片进行层叠后的状态的示意图。
图7是用于说明现有的层叠型电子元器件的制造方法的问题点的层叠时的示意剖视图。
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。
(实施方式1)
图1是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中所使用的印刷装置的结构的示意图。图1的示例中，采用喷墨方式作为印刷方法，向工件的相邻内部电极15之间的区域N提供绝缘糊料16。
如图1所示，印刷装置1具备能够搭载作为被印刷物的工件11的平台12。平台12具有能够向左右方向(X轴方向)和前后方向(Y轴方向)移动的机构，能够改变与工件11的上部所具备的滴下墨水的液滴13的喷墨头14的位置关系。因此，能够在平台12所搭载的工件11的所期望的位置滴下墨水的液滴13。
当然，并不限于平台12移动，也可以仅使喷墨头14向X轴方向和Y轴方向移动，还可以使喷墨头14和平台12这两者均能够移动，只要能够改变喷墨头14与平台12的相对位置即可。
作为被印刷物的工件11只要搭载于平台12即可，例如，可以是长条的片状。此外，也可以是将工件11卷绕于轧辊(未图示)，通过轧辊的旋转来将工件11送入平台12进行搭载的方式。此外，也可以是平台12本身为轧辊状，在卷绕有工件11的状态下进行印刷的方式。
工件11在本实施方式中是以排列状形成有矩形状的多个内部电极15的陶瓷生片(以下，称为陶瓷生片11)。陶瓷生片11是在树脂膜上涂布陶瓷糊料，并使其干燥后的陶瓷生片。
另外，在陶瓷生片11形成内部电极15的形成方法除了喷墨方式之外，还可以是丝网印刷方式、凹部印刷方式、真空成膜刻蚀等。该情况下，也可以兼用胶版印刷技术。能够应用将镍、银、铜等金属粒子分散到溶剂后得到的材料作为内部电极15的材料。
本实施方式1中，在相邻的内部电极15之间的区域N，隔开规定的间隔的同时提供绝缘糊料16，使其与内部电极15的一部分重合。图2是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中通过向陶瓷生片11提供绝缘糊料16并使其干燥来形成绝缘膜之后的状态的三面图。图2(a)是表示通过向陶瓷生片11提供绝缘糊料16并使其干燥来形成绝缘膜后的状态的俯视图，图2(b)是图2(a)的B-B剖视图，图2(c)是图2(a)的A-A剖视图。
如图2所示，跨过相邻的内部电极15之间的区域N滴下绝缘糊料16，以使其两端与内部电极15的一部分重合。边隔开规定的间隔，边滴下多滴绝缘糊料16。另外，绝缘糊料16是包含陶瓷粒子、树脂材料、溶剂等的材料。
接着，使绝缘糊料16自然干燥或强制使其干燥。通过使其干燥，绝缘糊料16的溶剂蒸发，从而形成多个绝缘膜16a。多个绝缘膜16a也在相邻的内部电极15之间按规定间隔排列，使其与内部电极15的一部分重合。绝缘膜16a的高度形成为比内部电极15的高度要高。绝缘膜16a处于陶瓷粒子通过树脂材料而结合的状态，具有一定程度的定型性。
实施方式1中，内部电极15的高度例如为1μm～3μm。假设若将内部电极15的高度设为1.5μm，则绝缘膜16a的高度为1.5～2μm。相邻的内部电极15之间的距离例如为40μm～100μm。假设若将相邻的内部电极15之间的距离设为40μm，则绝缘膜16a的直径为50～55μm。该情况下的绝缘膜16a的形成间距为60μm，相邻的绝缘膜16a之间的距离为5～10μm。
图3是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中，使形成于陶瓷生片11的绝缘膜16a流动的中途状态的两面图。图3(a)是表示使形成于陶瓷生片11的绝缘膜16a流动的中途状态的俯视图，图3(b)是图3(a)的C-C剖视图。
如图3所示，层叠形成有内部电极15和绝缘膜16a的多个陶瓷生片11，并用1000kg/mm2左右的压力进行冲压。图3中，为了便于理解，仅示出冲压后的一片陶瓷生片11。
在冲压工序中，当压力超过绝缘膜16a的树脂材料的结合力时，绝缘膜16a开始流动。此外，若在高温下实施了冲压工序，则由于树脂材料的结合放缓，因此绝缘膜16a更容易流动。
通过对其进行冲压，仅溶剂进行了蒸发但并未完全固化的绝缘膜16a沿着相邻的内部电极15之间的区域N流动。于是，流动并变形的绝缘膜16a彼此连接而成为一体，从而形成绝缘部20。
图4是表示本发明的实施方式1所涉及的层叠型电子元器件的制造方法中，在陶瓷生片11形成有绝缘部的状态的两面图。图4(a)是表示在在陶瓷生片11形成有绝缘部的状态的俯视图，图4(b)是图4(a)的D-D剖视图。
如图4所示，层叠多个陶瓷生片11并进行冲压。图4中，为了便于理解，仅示出冲压最后阶段的一片陶瓷生片11。
通过对其进行冲压，流动且变形后的绝缘膜16a彼此相连接而成为一体，从而作为绝缘部20填充到相邻的内部电极15之间的间隙21。该状态下，优选将提供时的绝缘糊料16的涂布量确定为使得所形成的绝缘部20的高度达到内部电极15的高度以下。在对多个陶瓷生片11进行了层叠和冲压的情况下，通过使形成为与内部电极15的一部分重合的绝缘膜16a流动，因此，内部电极15与绝缘部20重叠的部分消失，从而能够抑制产生阶差。
层叠后的多个陶瓷生片11的冲压完成之后，经过陶瓷层叠体的切割、脱脂、烧成，外部电极形成等工序，从而制造得到层叠型电子元器件。
如上所述根据本实施方式1，在相邻的内部电极15之间的区域N能够确保绝缘膜16a可流动且进行变形的间隙(空间)21，因此，在陶瓷生片11的层叠、冲压工序中能够使绝缘膜16a变形并进行填充，以将间隙21填满。此外，与内部电极15的一部分重合的部分的绝缘膜16a向相邻的内部电极15之间的间隙21流动，因此，能够抑制流动后形成的绝缘部20与内部电极15重叠。因此，即使在对陶瓷生片11进行了层叠的情况下，也能够抑制产生阶差，从而能够使电子元器件进一步薄膜化。
(实施方式2)
本发明的实施方式2所涉及的层叠型电子元器件的制造方法中，制作一片陶瓷生片11的工序与实施方式1相同，因此通过标注相同的标号来省略详细说明。本实施方式2与实施方式1的不同点在于，改变形成绝缘膜的位置，并层叠陶瓷生片11。
图5是表示本发明的实施方式2所涉及的层叠型电子元器件的制造方法中，对绝缘膜16a形成在相同位置上的多个陶瓷生片11进行层叠后的状态的示意图。图5(a)是表示在陶瓷生片11形成有绝缘膜16a的状态的俯视图，图5(b)是图5(a)的E-E剖视图，图5(c)是表示在层叠多个陶瓷生片11之后且在进行冲压之前的状态的图5(a)的E-E剖视图。
如图5(a)所示，与实施方式1相同，跨过相邻的内部电极15之间的区域N，在隔开规定的间隔的同时滴下多滴绝缘糊料16，以使其两端与内部电极15的一部分重合。绝缘糊料16涂布成比内部电极15的高度要高。所涂布的绝缘糊料16因表面张力等而维持该高度。
接着，如图5(b)所示那样，对形成有绝缘膜16a的多个陶瓷生片11进行层叠。由于在所有的陶瓷生片11中，绝缘膜16a形成的位置均相同，因此，如图5(c)所示那样，在进行了层叠的情况下，提供绝缘糊料16的位置的厚度变厚，从而产生阶差。
因此，在本实施方式2中，错开提供绝缘糊料16的位置。图6是表示本发明的实施方式2所涉及的层叠型电子元器件的制造方法中，对绝缘膜16a形成于不同位置的多个陶瓷生片11进行层叠后的状态的示意图。图6(a)是表示在陶瓷生片11的不同位置形成有绝缘膜16a的状态的俯视图，图6(b)是图6(a)的F-F剖视图，图6(c)是表示在层叠多个陶瓷生片11之后且在进行冲压之前的状态的图6(a)的F-F剖视图。
如图6(a)所示，在第一层，跨过相邻的内部电极15之间的区域N，在隔开规定的间隔的同时滴下多滴绝缘糊料16，以使其两端与内部电极15的一部分重合。接着，在第一层滴下的绝缘糊料16与绝缘糊料16之间的位置，在第二层滴下绝缘糊料16。
接着，如图6(b)所示，使第一层和第二层交替地层叠多个陶瓷生片11，以使绝缘糊料16的位置互不相同。在对第一层和第二层的陶瓷生片11进行俯视的情况下，由于绝缘膜16a的形成位置错开，因此，如图6(c)所示那样，在对多个陶瓷生片11进行了层叠的情况下阶差变小。
如上所述根据本实施方式2，通过使层叠的多个陶瓷生片11中形成绝缘膜16a的位置互不相同，从而能够抑制层叠时阶差累积的影响。当然也无需使所有的陶瓷生片11中形成绝缘膜16a的位置彼此均不相同，只要至少在一个陶瓷生片11中的不同于其他的陶瓷生片11的位置处形成绝缘膜16a，就能够获得本实施方式的效果。此外，在对一个及其他陶瓷生片11俯视的情况下，即使各个绝缘膜16a不处于完全重合的位置，只要绝缘膜16a的端部彼此处于稍许重合的位置，就能够获得本实施方式的效果。
此外，当然在不脱离本发明的主旨的范围内能够对上述实施方式进行变更。例如，在上述实施方式中，列举利用喷墨方式提供绝缘糊料的情况作为示例进行了说明，但也可以采用其他的印刷方法，例如丝网印刷方式、滴注方式等。即使是利用其他印刷方法形成的绝缘膜，通过后续的冲压工序也能够使绝缘膜流动，从而在形成有内部电极的区域以外的区域形成绝缘部。
标号说明
11 陶瓷生片
15 内部电极
16 绝缘糊料
16a 绝缘膜
20 绝缘部
21 间隙
N 相邻的内部电极之间的区域
Claims (4)
1.一种层叠型电子元器件的制造方法，是在陶瓷生片形成有内部电极的区域以外的区域具有绝缘部的层叠型电子元器件的制造方法，其特征在于，
在相邻的所述内部电极之间的区域，通过在隔开规定的间隔的同时提供绝缘糊料来形成多个绝缘膜，以使其与所述内部电极的一部分重合，
通过对形成有所述多个绝缘膜的所述陶瓷生片进行层叠和冲压，使所述多个绝缘膜流动，从而在形成有所述内部电极的区域以外的区域，形成所述多个绝缘膜成为一体而得到的绝缘部。
2.如权利要求1所述的层叠型电子元器件的制造方法，其特征在于，
所述绝缘膜形成为比所述内部电极的高度要高，冲压后的所述绝缘部形成为在所述内部电极的高度以下。
3.如权利要求1或2所述的层叠型电子元器件的制造方法，其特征在于，
在对所述陶瓷生片进行俯视的情况下，至少一个所述陶瓷生片的所述绝缘膜形成在相对于其他的所述陶瓷生片的所述绝缘膜错开的位置。
4.如权利要求1至3的任一项所述的层叠型电子元器件的制造方法，其特征在于，
通过喷墨方式来提供所述绝缘糊料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-137043 | 2014-07-02 | ||
| JP2014137043 | 2014-07-02 | ||
| PCT/JP2015/068849 WO2016002789A1 (ja) | 2014-07-02 | 2015-06-30 | 積層型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106663536A true CN106663536A (zh) | 2017-05-10 |
| CN106663536B CN106663536B (zh) | 2019-01-01 |
Family
ID=55019321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580035191.8A Active CN106663536B (zh) | 2014-07-02 | 2015-06-30 | 层叠型电子元器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6390705B2 (zh) |
| CN (1) | CN106663536B (zh) |
| WO (1) | WO2016002789A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110033922A (zh) * | 2018-01-11 | 2019-07-19 | 株式会社村田制作所 | 层叠线圈部件 |
| CN111212677A (zh) * | 2018-09-21 | 2020-05-29 | 株式会社雷片 | 微弱电流用具的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102437801B1 (ko) * | 2016-02-22 | 2022-08-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219339A (ja) * | 1996-02-09 | 1997-08-19 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法および製造装置 |
| JP2000311831A (ja) * | 1999-02-23 | 2000-11-07 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2004096010A (ja) * | 2002-09-03 | 2004-03-25 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP2004165375A (ja) * | 2002-11-12 | 2004-06-10 | Kyocera Corp | セラミック積層体の製法 |
| JP2006278565A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層電子部品及びその製造方法 |
| JP2007266350A (ja) * | 2006-03-29 | 2007-10-11 | Tdk Corp | 積層電子部品の製造方法 |
| JP2008016706A (ja) * | 2006-07-07 | 2008-01-24 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4285654B2 (ja) * | 2005-03-28 | 2009-06-24 | Ｔｄｋ株式会社 | セラミック電子部品の製造方法 |
| JP5605832B2 (ja) * | 2010-07-15 | 2014-10-15 | Ｆｄｋ株式会社 | 電子部品の製造方法 |
-
2015
- 2015-06-30 JP JP2016531398A patent/JP6390705B2/ja active Active
- 2015-06-30 WO PCT/JP2015/068849 patent/WO2016002789A1/ja active Application Filing
- 2015-06-30 CN CN201580035191.8A patent/CN106663536B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219339A (ja) * | 1996-02-09 | 1997-08-19 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法および製造装置 |
| JP2000311831A (ja) * | 1999-02-23 | 2000-11-07 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2004096010A (ja) * | 2002-09-03 | 2004-03-25 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
| JP2004165375A (ja) * | 2002-11-12 | 2004-06-10 | Kyocera Corp | セラミック積層体の製法 |
| JP2006278565A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層電子部品及びその製造方法 |
| JP2007266350A (ja) * | 2006-03-29 | 2007-10-11 | Tdk Corp | 積層電子部品の製造方法 |
| JP2008016706A (ja) * | 2006-07-07 | 2008-01-24 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110033922A (zh) * | 2018-01-11 | 2019-07-19 | 株式会社村田制作所 | 层叠线圈部件 |
| CN110033922B (zh) * | 2018-01-11 | 2021-10-08 | 株式会社村田制作所 | 层叠线圈部件 |
| CN111212677A (zh) * | 2018-09-21 | 2020-05-29 | 株式会社雷片 | 微弱电流用具的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6390705B2 (ja) | 2018-09-19 |
| WO2016002789A1 (ja) | 2016-01-07 |
| JPWO2016002789A1 (ja) | 2017-04-27 |
| CN106663536B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7315138B2 (ja) | 積層セラミックキャパシタ | |
| US9076597B2 (en) | Monolithic ceramic capacitor | |
| CN107103996B (zh) | 多层陶瓷电子组件及其制造方法 | |
| JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US9881740B2 (en) | Monolithic ceramic capacitor with varying conductor density | |
| CN105914038B (zh) | 层叠电容器 | |
| KR101141342B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
| US10332681B2 (en) | Multilayer capacitor and manufacturing method for same | |
| JP2010092896A (ja) | 積層セラミック電子部品およびその製造方法 | |
| KR20070090112A (ko) | 적층 콘덴서 및 그 제조방법 | |
| US9666374B2 (en) | Capacitor component | |
| JP5489023B1 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US11065903B2 (en) | Gravure printing plate, gravure printing method, and manufacturing method for electronic component | |
| CN106663536A (zh) | 层叠型电子元器件的制造方法 | |
| JP6261855B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR101452070B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US20170338397A1 (en) | Multilayer ceramic electronic component and method for manufacturing same | |
| JPH1012475A (ja) | 積層型セラミック電子部品 | |
| JP2009088420A (ja) | 積層セラミックコンデンサ | |
| JP2014003145A (ja) | 電子部品の製造方法および製造装置 | |
| CN105074853A (zh) | 陶瓷电子元器件及其制造方法 | |
| JP2004111489A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR101853131B1 (ko) | 적층 세라믹 전자 부품 | |
| US11532437B2 (en) | Multilayer device and method for producing a multilayer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |