JP4285654B2 - セラミック電子部品の製造方法 - Google Patents

Description

本発明は、積層セラミック電子部品の製造方法に関する。

電子機器の小型化にともない、電子機器に使用される積層セラミックコンデンサ、多層セラミック基板等の多層セラミック電子部品においても、薄層化、高密度化等により、小型化が、一層進展している。これら多層セラミック電子部品は、通常、シート法又は印刷法で得たセラミック塗料層に、転写により導電性ペーストを印刷して内部電極を形成し、形成された内部電極の厚みによる段差を実質的になくすように、電極パターンのネガティブパターンをもって、セラミックペーストを塗布して段差吸収用補助層を形成する。そして、こうして得られたセラミック塗料層の複数枚を、必要数だけ積層し、焼成する（特許文献１〜４参照）。

上述した製造方法の問題点は、電極パターンに対し、そのネガティブパターンを有する補助層を、正確に位置合わせすることが極めて困難なことである。即ち、印刷済みの電極パターンに対して、補助層のためのセラミックペーストを印刷すると、印刷ずれ、印刷精度などが原因となって、内部電極の一方の周辺部にセラミックペーストが重ね塗りされ、他方の周辺部に隙間が発生する。

重ね塗りされた場合は、厚み精度が低下する。また、印刷位置ずれによる隙間が存在すると、隙間部分で、デラミネーションや、クラックが発生し、不良品を生じてしまう。

電極パターンに対する補助層の位置合わせの困難性及びそれに起因して発生する上記問題点は、セラミック電子部品の多層化、薄層化、及び、小型化の進展に伴い、益々深刻になりつつある。
特開２００２−４３１６３号公報 特開平１１−９７２７２号公報 特開平３−７４８２０号公報 特開平９−１０６９２５号公報

本発明の課題は、厚み精度を向上させ、デラミネーションやクラックの発生を低減し得るセラミック電子部品の製造方法を提供することである。

本発明のもう一つの課題は、セラミック電子部品の小型化、多層化及び薄層化に適した製造方法を提供することである。

上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、セラミック塗料層の一面上に、電極パターンと、セラミック塗料層による補助層とを印刷する。前記電極パターンは予め定められたパターンで配置された複数の電極を含んでいる。前記補助層は前記電極パターンのネガティブパターンであって前記電極の周りに隙間を有する。前記電極及び前記補助層は前記一面からの高さが互いに異ならせる。

その後、前記電極又は前記補助層の少なくとも一方を押し潰し、前記電極及び前記補助層の高さを合わせる、
上述したように、印刷の工程において、電極のそれぞれは予め定められたパターンで配置され、補助層は電極パターンのネガティブパターンであって、電極の周りに隙間を有しているから、電極及び補助層において、印刷誤差及び印刷ずれを、隙間の寸法の範囲内において吸収し,電極及び補助層の重ね塗りが回避される。このため、重ね塗りによる寸法精度の低下を回避し得る。

また、印刷工程において、電極及び補助層はセラミック塗料層の一面からの高さを互いに異ならせてあり、印刷の後、電極又は補助層の少なくとも一方を押し潰し、電極及び補助層の高さを合わせる。即ち、電極及び補助層のうち、高さの高いほうが押しつぶされ、両者の高さが一致する。このため、高さ寸法精度が高くなる。

しかも、電極及び補助層のうち、押し潰された方、つまり高さの高い方が、押し潰し操作により、隙間の中で横方向に延び、隙間を埋めるように作用する。このため、隙間が埋められ、デラミネーションやクラックの発生が抑制される。

上述した作用は、セラミック電子部品の多層化、薄層化、及び、小型化に伴い、電極の各形状が小型化され、また、電極及び補助層が薄層化された場合でも、隙間を適切に選定することにより、等しく得られる。したがって、セラミック電子部品の小型化、多層化及び薄層化にも関わらず、高さ寸法精度が高く、しかも、デラミネーションやクラックの発生のないセラミック電子部品を得ることができる。

具体的なプロセス態様として、まず、前記セラミック塗料層の一面上に、前記補助層を印刷する。前記補助層は予め定められたパターンに従って配列された複数の抜きパターンを有する。次に、前記抜きパターンのそれぞれの内部に前記電極を印刷する。前記電極のそれぞれは、前記一面からの高さが前記補助層よりも高く、平面積が前記抜きパターンの平面積よりも小さくなるように印刷される。この工程の後、前記電極を押し潰す。

押し潰される電極は、隙間の中で、にじみや、途切れを生じることなく、容易に横方向に延びるような軟らかさを持たせる。そのような電極の物性は、電極ペースト組成分を適切に調整することによって容易に確保し得る。例えば、電極ペーストに含有させるべき導電性粉体の量、バインダの種類や量、可塑剤の種類や量などを適切に選定する。その選定は、経験的に定めるのが、もっとも実用的である。

もう１つの態様として、まず、前記セラミック塗料層の一面上に、前記電極パターンを印刷する。次に、前記セラミック塗料層上に、前記補助層を印刷する。前記補助層は、前記セラミック塗料層の一面からの高さが、電極パターンに含まれる電極よりも高く、予め定められたパターンに従って配列された複数の抜きパターンを有するように印刷する。前記抜きパターンのそれぞれは、平面積が前記電極の平面積よりも大きく、前記電極のそれぞれを囲むように印刷される。

上述した印刷のプロセスの後、補助層を押し潰す。押し潰される補助層は、隙間の中を、電極に向かって、容易に横方向に延びるような軟らかさを持たせる。そのような補助層の物性も、セラミックペースト組成分を適切に調整することによって容易に確保し得る。例えば、セラミックペーストに含有させるべきセラミック粉体の量、バインダの量、可塑剤の種類や量などを適切に選定する。その選定も、電極ペーストの場合と同様に経験的に定めるのが実用的である。

積層工程と押し潰す工程のプロセス位置に関して、２つの態様がありえる。

第１の態様では、前記押し潰す工程は、前記電極及び前記補助層を印刷した前記セラミック塗料層の複数枚を積層した後に施される。

第２の態様では、前記押し潰す工程は、前記電極及び前記補助層を印刷した前記セラミック塗料層上で実行される。この後、複数枚のセラミック塗料層を積層する。

以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）厚み精度を向上させ、デラミネーションやクラックの発生を低減し得るセラミック電子部品の製造方法を提供することができる。
（ｂ）セラミック電子部品の小型化、多層化及び薄層化に適した製造方法を提供することができる。

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。

図１〜図１０は本発明に係るセラミック電子部品の製造方法における各工程を示す図である。以下の実施例においては、積層セラミックコンデンサを製造する場合について説明するが、多層セラミック基板等の他のセラミック電子部品の製造に当たっても、同様に適用できる。

まず、図１及び図２に示すように、押し出し式塗布ヘッド１０を用いて、支持体１９の一面上に、誘電体ペーストを塗布し、所定厚みのセラミック塗料層５１を形成する。誘電体ペーストは、セラミック粉体と、バインダ樹脂と、可塑剤と、有機溶剤等とを混合して、適当な粘度となるようにペースト化されたものである。

セラミック粉体としては、BaＴiO₃等、公知の材料を用いることができる。バインダ樹脂は、電極を構成する電極ペーストに用いられるバインダ樹脂の熱分解温度を考慮して選定することが好ましい。具体的には、アクリル系樹脂、ブチラール系樹脂、エチルセルロース系樹脂及びそれらの混合系を用いることができる。

可塑剤及び有機溶剤の種類及び量は、従来より周知である。例えば、可塑剤としてはＢＢＰが用いられ、有機溶剤としては、トルエン、ＭＥＫ（メチルエチルケトン）、またはアルコール系溶剤等が用いられる。

セラミック塗料層５１は、図示しない乾燥機に通して乾燥させる。支持体１９は、図示しない供給ロールと巻き取りロールとの間で、参照符号Ｆ１で示す方向に走行する。支持体１９は、セラミック塗料層５１を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、支持体１９の一面上に、Ｓｉ等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、セラミック塗料層５１を支持体１９から容易に剥離することができる。

押し出し式塗布ヘッド１０は公知である。この種の押し出し式塗布ヘッド１０を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一な誘電体ペースト層を得ることができる。

次に、図３、図４に示すように、乾燥後のセラミック塗料層５１上に、スクリーン印刷９等の手段によって、誘電体ペーストを塗布して、補助層６０を形成する。スクリーン印刷９は、印刷製版９１の上で、スキージ９２により、誘電体ペースト９３を押出すことによって行われる。補助層６０は、後で印刷される電極パターンに従ったパターン、及び、電極パターンに含まれる内部電極の面積を考慮した抜きパターン６１を有する。補助層６０の抜きパターン６１は電極パターンのネガティブパターンであり、格子状に配置されている。図示実施例において、抜きパターン６１のそれぞれは、支持体１９の長手方向Ｘ、及び、幅方向Ｙにおいて、ｍ行ｎ列となる格子状に配列されている（図４参照）。

補助層６０は、スクリーン印刷のほか、転写、インクジェット、グラビア等により形成してもよい。誘電体ペーストは、例えば、セラミック粉体と、バインダ樹脂と、可塑剤と、有機溶剤等とを混合して、適当な粘度となるようにペースト化されたものである。セラミック粉体としては、BaＴiO₃等、公知の材料を用いることができる。

次に、図５に示すように、スクリーン印刷９等の手段によって、電極ペーストを塗布して、電極パターン７０を形成する。電極パターン７０は、予め定められたパターンを有して配置された複数の電極７１を有する。スクリーン印刷９は、スクリーン製版９１上で、スキージ９２を移動させ、電極ペースト９３を押出すことによって実行される。

図５を参照すると、電極７１のそれぞれは、補助層６０と隙間ｇ１を隔てて配置されており、厚みＴ１ が補助層６０の厚みＴ２よりも厚い。電極パターン７０は、スクリーン印刷のほか、グラビア転写などの手段によって形成できる。電極ペーストは、導電粉体と、バインダ樹脂、可塑剤及び有機溶剤などの樹脂成分とを混合分散させて調製されたものである。導電粉体としては、例えばニッケル、銅等を主成分とするものが用いられる。バインダ樹脂は、電極ペーストの印刷性を考慮し、アクリル系樹脂、エチルセルロース系樹脂、ブチラール系樹脂及びこれらの混合物等を用いることができる。

この実施例では、電極７１が押し潰される。押し潰される電極７１は、隙間ｇ１の中で、にじみや、途切れを生じることなく、容易に横方向に延びるような軟らかさを持つことが必要である。即ち、電極７１が、加圧した場合に、従来の電極とは異なって、横方向に拡散しえるような軟らかさを持つことである。補助層６０よりも勿論軟らかい。そのような電極７１の物性は、電極ペーストを構成する導電粉体、バインダ樹脂、可塑剤、有機溶剤などの含有量を調整することによって得ることができる。実際的には、実験的、又は、経験的に定めることができる。

隙間ｇ１は、少なくとも一部分において、電極７１と補助層６０の間に設けられていればよく、部分的に、電極７１と補助層６０とが接触する部分があってもよい。隙間ｇ１の体積は、電極パターン７０の上部突出ハミダシ部分の体積と、ほぼ同じ体積を有することが好ましい。

図５に示した印刷工程を経ることにより、図6に図示するように、補助層６０に設けた抜きパターン６１のそれぞれの内部に、ｍ行ｎ列の電極７１が印刷されることになる。電極７１のそれぞれは、図５で説明したように、セラミック塗料層５１の一面からの高さＴ１が補助層６０の高さＴ２よりも高く、平面積が抜きパターン６１の平面積よりも小さくなるように印刷される。

次に、乾燥工程など、必要な工程を経た後、セラミック塗料層５１から、電極パターン７０を含む領域Qを切り抜いて、セラミックグリーンシートを得た後、図７、図８に示すように、加圧手段８１、８２を用いて、セラミック塗料層５１、電極パターン７０、及び、補助層６０に圧力F２を加え、電極パターン７０を押し潰す。加圧工程は、加熱しながら実行してもよい。加圧手段としては、プレス、カレンダロール等を用いることができる。

上述した押し潰し操作により、電極７１が、隙間ｇ１内で押し潰され、横方向に広がる。これにより、電極パターン７０に含まれる電極７１と、補助層６０の間の隙間ｇ１がなくなり、電極７１及び補助層６０が表面位置の揃った平坦面を構成することになる。図９は、図７、図８に示す加圧工程を経て得られたセラミックグリーンシートの拡大図である。セラミックグリーンシートは、電極パターン７０が押し潰され、補助層６０の厚みと、電極７１の厚みとが、ほぼ等しくなっている。

この後、図１０に図示するように、図１〜図９に示した工程を経て得られた複数枚（ｒ）のセラミックグリーンシートQ１〜Qrを、外層１０１，１０２の上で積層し、さらにその上に、外層１０３〜１０５を重ね、加圧手段８１、８２を用いて圧着する。さらに、分割工程、焼成工程など、周知の工程が実行され、積層セラミック電子部品が得られる。

上述したように、本発明に係る製造方法では、印刷工程において、電極７１のそれぞれは、予め定められた電極パターン７０を有して配置され、補助層６０は電極パターン７０のネガティブパターンであって、電極７１の周りに隙間ｇ１を有しているから、電極７１及び補助層６０に生じる印刷誤差及び印刷ずれを、隙間ｇ１の寸法の範囲内において吸収し、電極７１及び補助層６０の重ね塗りを回避することができる。このため、重ね塗りによる寸法精度の低下を回避し得る。

また、印刷工程において、電極７１及び補助層６０はセラミック塗料層５１の一面からの高さを互いに異ならせ、印刷の後、電極７１を押し潰し、電極７１及び補助層６０の高さを合わせる。高さの高い電極７１が押しつぶされ、両者の高さが一致する。このため、高さ寸法精度が高くなる。

しかも、電極７１及び補助層６０のうち、押し潰された方、つまり電極７１が、押し潰し操作により、隙間ｇ１の中で横方向に延び、隙間ｇ１を埋めるように作用する。このため、隙間ｇ１が埋められ、デラミネーションやクラックの発生が抑制される。

上述した作用は、セラミック電子部品の多層化、薄層化、及び、小型化に伴い、電極７１の各形状が小型化され、また、電極７１及び補助層６０が薄層化された場合でも、隙間ｇ１を適切に選定することにより、等しく得られる。したがって、セラミック電子部品の小型化、多層化及び薄層化にも関わらず、高さ寸法精度が高く、しかも、デラミネーションやクラックの発生のないセラミック電子部品を得ることができる。

次に、本発明に係る製造方法の他の態様として、電極ではなく補助層を押し潰す場合について、図１１〜図１６を参照して説明する。

まず、図１１に図示するように、セラミック塗料層５１の一面上に、電極パターン７０を印刷する。電極パターン７０は、電極７１を、ｍ行ｎ列の格子状に配列したパターンを有する。

次に、図１２に図示するように、電極パターン７０の印刷されたセラミック塗料層51の一面上に、補助層６０を印刷する。補助層６０は、図１３に拡大して示すように、セラミック塗料層５１の一面からの高さＴ２が、電極パターン７０に含まれる電極７１の高さＴ１よりも高く、予め定められたパターンに従って配列された複数の抜きパターン６１を有するように印刷する。抜きパターン６１のそれぞれは、平面積が電極７１の平面積よりも大きく、電極７１のそれぞれを、隙間g１を隔てて囲むように印刷される。

上述した印刷のプロセスの後、補助層６０を押し潰す。押し潰される補助層６０は、隙間ｇ１の中を、電極７１に向かって、容易に横方向に延びるような軟らかさを持たせる。そのような補助層６０の物性も、セラミックペースト組成分を適切に調整することによって容易に確保し得る。例えば、セラミックペーストに含有させるべきセラミック粉体の量、バインダの量、可塑剤の種類や量などを適切に選定する。その選定も、電極ペーストの場合と同様に経験的に定めるのが実用的である。

次に、乾燥工程など、必要な工程を経た後、補助層６０を、電極パターン７０を含む領域Qを切り抜いて、セラミックグリーンシートを得た後、図１４、図１５に示すように、加圧手段８１、８２を用いて、セラミック塗料層５１、電極パターン７０、及び、補助層６０に圧力F２を加え、補助層６０を押し潰す。加圧工程は、加熱しながら実行してもよい。加圧手段としては、プレス、カレンダロール等を用いることができる。

上述した押し潰し操作により、補助層６０が、隙間ｇ１の内部で、電極７１の方向に向かって横方向に広がる。これにより、電極パターン７０と補助層６０の間の隙間ｇ１がなくなり、平坦になる。この後、図１０に図示し説明したように、複数枚（ｒ）のセラミックグリーンシートQ１〜Qrを、外層１０１、１０２の上で積層し、さらにその上に、外層１０３〜１０５を重ね、加圧手段８１、８２を用いて圧着する。さらに、分割工程、焼成工程など、周知の工程が実行され、積層セラミック電子部品が得られる。

以上の説明では、押し潰す工程を、電極７１及び補助層６０を印刷したセラミック塗料層５１上で実行し、その後、複数枚のセラミック塗料層５１を積層し、圧着する工程を示した。これとは異なって、押し潰す工程を、電極７１及び補助層６０を印刷したセラミック塗料層５１の複数枚を積層した後に実行してもよい。その例について以下に説明する。

まず、図１６では、図１〜図６の工程を経て得られた複数枚（ｒ）のセラミックグリーンシートQ１〜Qrを、外層１０１、１０２の上で積層し、さらにセラミックグリーンシートQ１〜Qrの上に、外層１０３〜１０５を重ねる。そして、図１７に図示するように、加圧手段８１、８２を用いて、セラミック塗料層５１、電極パターン７０、及び、補助層６０に圧力F３を加え、電極パターン７０を押し潰す。加圧工程は、加熱しながら実行してもよい。加圧手段としては、プレス、カレンダロール等を用いることができる。

上述した押し潰し操作により、電極７１が、隙間ｇ１の内部で、補助層６０の方向に向かって横方向に広がる。これにより、図１７に図示するように、電極パターン７０と補助層６０の間の隙間ｇ１がなくなり、平坦になる。さらに、分割工程、焼成工程など、周知の工程が実行され、積層セラミック電子部品が得られる。

次に、図１８では、図１１〜図１３の工程を経て得られた複数枚（ｒ）のセラミックグリーンシートQ１〜Qrを、外層１０１、１０２の上で積層し、さらにその上に、外層１０３〜１０５を重ねる。そして、図１７に図示したように、加圧手段８１、８２を用いて、セラミック塗料層５１、電極パターン７０、及び、補助層６０に圧力F３を加え、補助層６０を押し潰す。加圧工程は、加熱しながら実行してもよい。加圧手段としては、プレス、カレンダロール等を用いることができる。図示は省略するが、図１６の工法と、図１８の工法とを組み合わせてもよい。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る製造方法に含まれる工程の１つを説明する図である。 図１に示した工程によって得られるセラミック塗料層を示す平面図である。 図１及び図２に示した工程の後の工程を示す図である。 図３に示した工程によって得られた補助層のパターンを示す平面図である。 図４に示した工程の後の工程を示す図である。 図５に示した工程によって得られたパターンを示す平面図である。 図６に示した工程の後の工程を示す図である。 図７に示した工程の後の工程を示す図である。 図８に示した工程によって得られたセラミックグリーンシートの拡大断面図である。 図９に示した工程の後の工程を示す図である。 本発明に係る製造方法の別の実施例を示す図である。 図１１に示した工程の後の工程を示す図である。 図１２の１３−１３線に沿った部分拡大断面図である。 図１２に示した工程の後の工程を示す図である。 図１４に示した工程の後の工程を示す図である。 本発明に係る製造方法のさらに別の実施例を示す図である。 図１６に示した工程の後の工程を示す図である。 本発明に係る製造方法のさらに別の実施例を示す図である。

符号の説明

５１ セラミック塗料層
６０ 補助層
６１ 抜きパターン
７０ 電極パターン
７１ 電極

Claims (5)

1. セラミック電子部品の製造方法であって、
   セラミック塗料層の一面上に、電極ペーストによる電極パターンと、セラミック塗料による補助層とを印刷し、前記電極パターンは予め定められたパターンで配置された複数の電極を含んでおり、前記補助層は前記電極パターンのネガティブパターンであって前記電極の周りに隙間を有しており、前記電極及び前記補助層は前記一面からの高さが互いに異なっており、
   その後、前記電極又は前記補助層の少なくとも一方を押し潰し、前記電極及び前記補助層の高さを合わせる、工程を含んでおり、
   前記電極及び前記補助層のうち、高さが高く、押し潰される一方は、他方よりも軟らかく、加圧された場合に横方向に拡散しえる軟らかさを持つ、
   セラミック電子部品の製造方法。
2. 請求項１に記載されたセラミック電子部品の製造方法であって、
   前記セラミック塗料層の一面上に、前記補助層を印刷し、前記補助層は予め定められたパターンに従って配列された複数の抜きパターンを有し、
   次に、前記抜きパターンのそれぞれの内部に前記電極を印刷し、前記電極のそれぞれは、前記一面からの高さが前記補助層よりも高く、平面積が前記抜きパターンの平面積よりも小さくなるように印刷され、
   その後、前記電極を押し潰す、
   工程を含むセラミック電子部品の製造方法。
3. 請求項１に記載されたセラミック電子部品の製造方法であって、
   前記セラミック塗料層の一面上に、前記電極を印刷し、
   次に、前記セラミック塗料層の一面上に、前記補助層を印刷し、前記補助層は、前記一面からの高さが前記電極よりも高く、予め定められたパターンに従って配列された複数の抜きパターンを有し、前記抜きパターンのそれぞれは、平面積が前記電極の平面積よりも大きく、前記電極のそれぞれを囲むように印刷され、
   その後、前記補助層を押し潰す、
   工程を含むセラミック電子部品の製造方法。
4. 請求項１乃至３の何れかに記載されたセラミック電子部品の製造方法であって、
   前記押し潰す工程は、前記電極及び前記補助層を印刷した前記セラミック塗料層の複数枚を積層した後に施される、
   セラミック電子部品の製造方法。
5. 請求項１乃至４の何れかに記載されたセラミック電子部品の製造方法であって、
   前記押し潰す工程は、前記電極及び前記補助層を印刷した前記セラミック塗料層上で実行される
   セラミック電子部品の製造方法。

Images