JP2005136146A - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP2005136146A
JP2005136146A JP2003370200A JP2003370200A JP2005136146A JP 2005136146 A JP2005136146 A JP 2005136146A JP 2003370200 A JP2003370200 A JP 2003370200A JP 2003370200 A JP2003370200 A JP 2003370200A JP 2005136146 A JP2005136146 A JP 2005136146A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
capacitor
rows
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003370200A
Other languages
English (en)
Inventor
Takahito Okuma
孝仁 大隈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003370200A priority Critical patent/JP2005136146A/ja
Publication of JP2005136146A publication Critical patent/JP2005136146A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】耐電圧性の低下や、等価直列抵抗(ESR)ばらつきを抑制できるコンデンサを提供する。
【解決手段】複数個の誘電体層2を積層してなる積層体1の内部で、隣接する誘電体層2間に、第1の内部電極層3と第2の内部電極層4とを積層体1の積層方向に交互に介在させてなるコンデンサ10において、第1の内部電極層3及び第2の内部電極層4の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部3a、4aを形成するとともに、一方の内部電極層3の凹部3aが存在しない部位に、他方の内部電極層4の凹部4aを行方向及び列方向にずらして配置させたことを特徴とする。
【選択図】図1

Description

本発明はコンデンサに関するものである。
従来のコンデンサは、平板状の第1の内部電極層が形成された誘電体層と、平板状の第2の内部電極層が形成された誘電体層とを交互に複数個積層してなる積層体の一対の端面に、第1の外部電極と第2の外部電極が、第1の内部電極層と第1の外部電極が電気的に接続するとともに、第2の内部電極層と第2の外部電極が電気的に接続されるようにして形成される。
しかしながら、上述のコンデンサによれば、第1の内部電極層、第2の内部電極層が平板状であるため誘電体層との間の接触面積が比較的小さいことから、誘電体層と第1の内部電極層、第2の内部電極層との密着不良が起こり、積層ズレや焼成時の層間剥離などの不良を発生させる要因となっていた。
また、コンデンサの静電容量は、誘電体層の比誘電率の他、第1の内部電極層と第2の内部電極層の間の対向面積により支配されるが、誘電体層の表面領域との関係上、平板状の内部電極層の面積を増大するには限界があるため、コンデンサの大容量化には限界があった。
そこで、積層コンデンサの内部電極層の表面全体に渡って凹凸を設けることにより、内部電極層と誘電体層の間の接触面積が増大させて加圧加熱時の積層ズレや焼成時の層間剥離の発生を低減させ、且つ、内部電極層間の対向面積が増大することによりコンデンサの大容量化を実現したものが開示されている(例えば、特許文献1参照)。
特許第3367184号公報(3−4頁、図1)
しかしながら、上述の積層コンデンサによれば、積層方向に誘電体層を介して隣り合うように形成された内部電極層の表面に設けられた凹凸は不規則であるため、凹部同士又は凸部同士が積層方向に重なることによって、これらの間に介在させた誘電体層の厚みが部分的に小さくなり、積層コンデンサの耐電圧性が低下するという問題点があった。
また、内部電極層の表面の不規則な凹凸により、内部電極層と外部電極との接続部分に存在する内部電極層の厚みにばらつきが生じ、等価直列抵抗(ESR)ばらつきが生じるという問題点があった。
本発明は、上述の問題点に鑑み案出されたものであり、その目的は、耐電圧性の低下や等価直列抵抗(ESR)ばらつきを抑制できるコンデンサを提供することにある。
本発明は、複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、前記第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を形成するとともに、一方の内部電極層の凹部が存在しない部位に、他方の内部電極層の凹部を行方向及び列方向にずらして配置させたことを特徴とするものである。
また、複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、前記第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凸部を形成するとともに、一方の内部電極層の凸部の頂部が存在しない部位に、他方の内部電極層の凸部を行方向及び列方向にずらして配置させたことを特徴とするものである。
さらに、複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、前記第1の内部電極層及び第2の内部電極層のうち、一方の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を、他方の内部電極層の表面に前記凹部と対応する多数の凸部を形成したことを特徴とするものである。
本発明によれば、第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を形成するとともに、一方の内部電極層の凹部が存在しない部位に、他方の内部電極層の凹部を行方向及び列方向にずらして配置させたことから、両内部電極層の凹部が規則的に形成されているため誘電体層の厚みが部分的に小さくなることがなく、コンデンサの耐電圧性の低下を有効に抑制できるとともに、内部電極層と外部電極との接続部分における内部電極層の厚みのばらつきを低減してコンデンサの等価直列抵抗(ESR)ばらつきを抑制することができる。
また、第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凸部を形成するとともに、一方の内部電極層の凸部の頂部が存在しない部位に、他方の内部電極層の凸部を行方向及び列方向にずらして配置させたことから、両内部電極層の凸部が規則的に形成されているため誘電体層の厚みが部分的に小さくなることがなく、コンデンサの耐電圧性の低下を有効に抑制できるとともに、内部電極層と外部電極との接続部分における内部電極層の厚みのばらつきを低減してコンデンサの等価直列抵抗(ESR)ばらつきを抑制することができる。
さらに、第1の内部電極層及び第2の内部電極層のうち、一方の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を、他方の内部電極層の表面に凹部と対応する多数の凸部を形成したため、両内部電極層の凹部及び凸部が規則的に形成されているため誘電体層の厚みが部分的に小さくなることがなく、コンデンサの耐電圧性の低下を有効に抑制できるとともに、内部電極層と外部電極との接続部分における内部電極層の厚みのばらつきを低減してコンデンサの等価直列抵抗(ESR)ばらつきを抑制することができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は、本発明のコンデンサを示す図であり、(a)は外観斜視図、(b)は縦断面図である。図2は、図1のコンデンサの製造方法を示す図である。
図1に示すように、本発明に係るコンデンサは、第1の内部電極層3が形成された誘電体層2と第2の内部電極層4が形成された誘電体層2とを交互に複数個積層してなる積層体1の一対の端面に、第1の外部電極5と第2の外部電極6が形成するとともに、第1の内部電極層3と第1の外部電極及び第2の内部電極層4と第2の外部電極6とがそれぞれ電気的に接続されてなり、第1の内部電極層3及び第2の内部電極層4の表面に夫々形成されたn行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部3a、4aが積層方向に重なり合わないように行方向及び列方向にずらして配置されている。ここで、凹部3a、4aは、略円形であることが望ましく、また、加圧加熱時の積層ズレや焼成時の層間剥離の発生を低減させたり、コンデンサの大容量化を実現するためには、その幅hは、150μm以下として凹部3a、4aを多数形成することが望ましい。
誘電体層2は、チタン酸バリウム(BaTiO)を主成分とする非還元性誘電体材料などからなり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2が図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。また、誘電体層2には、上述のようなセラミック材料以外のものを用いても良い。
内部電極層3、4は、例えばNi、Cuを主成分とする材料から構成される。
外部電極5、6は、例えばCu、Ni、あるいはこれらの合金などの卑金属成分及びガラス成分からなり、その表面には、例えば、Niメッキ、Snメッキ、半田メッキなどの表面メッキ層(図示せず)が形成されている。
凹部3a、4aにおける内部電極層3、4の厚みをta、凹部3a、4a以外の部分における内部電極層の厚みをtbとした場合、コンデンサ10の等価直列抵抗(ESR)の増大を抑制しつつ、誘電体層2の厚みが部分的に小さくなることによる耐電圧性の低下を抑制するためには、1.5≦tb/ta≦3の関係を満たすように各厚みを設定することが望ましい。
以下、本発明のコンデンサの製造方法について説明する。なお、各符号は、焼成の前後で区別しないものとする。
まず、誘電体粉末に溶剤、分散剤、バインダ樹脂などを混合したスラリーから、ドクターブレード法で、誘電体層となるセラミックグリーンシート2を成型する。
次に、スクリーン印刷により、金属粉末に溶剤、分散剤、バインダ樹脂などを混合した導体ペーストをセラミックグリーンシート2の表面に塗布後乾燥し、第1の内部電極層となる導体パターン3、第2の内部電極層となる導体パターン4を形成する。具体的には、以下のように形成する。
スクリーン印刷に用いられるスクリーン製版20は、図2(a)に示すように、メッシュ部材17からなる開口16と、開口16の周囲に存在する第1乳剤マスク18とを備えるとともに、開口16内に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の第2乳剤マスク19を備えている。
このスクリーン製版20を、セラミックグリーンシート2の上方に配置するとともに、スクリーン製版20上に導体ペースト13を供給し、且つ、スキージ(図示せず)をスクリーン製版20上に当接しながら水平移動することにより、スクリーン製版20上の導体ペースト13を開口16を通して、セラミックグリーンシート2上に落下させる。このとき、図2(b)に示すように、落下した導体ペースト13の内部に、第2乳剤マスク19に該当する非印刷領域13aが形成される。この後、非印刷領域13aの周辺の導体ペースト3が流動し、非印刷領域13aが導体パターン3、4の凹部3a、4aとなるとともに、非印刷領域13a以外の部分が凹部3a、4aを有する内部電極層3、4となる。また、導体ペースト3の流動により、導体パターン3、4の凹部3a、4a及び凹部3a、4a以外の部分が形成されるため、導体パターン3、4の断面は滑らかな曲面となる。
ここで導体ペースト13の粘度は、100〜200Poiseの範囲にあることが望ましい。すなわち、粘度を100Poise以上とすることにより、開口を通して落下した印刷ペーストはその形状を保つことができるとともに、粘度を200Poise以下とすることで、導体ペースト13が非印刷領域13a内に流動して導体パターン3、4の一体化を可能とすることができる。
次に、第1の内部電極層となる導体パターン3が形成されたセラミックグリーンシート2、第2の内部電極層となる導体パターン4が形成されたセラミックグリーンシート2を交互に積層し、必要に応じて加熱しながら加圧することにより、大型積層体を形成する。このとき、セラミックグリーンシート2と導体パターン3、4層の接触面積が増大するため、加圧加熱時の積層ズレを低減できる。
そして、大型積層体を所定の寸法に切断して得た未焼成状態の積層体1を焼成することにより積層体1を形成する。このとき、誘電体層2と第1の内部電極層3、第2の内部電極層4の接触面積が増大するため、焼成時の誘電体層2と第1の内部電極層3、第2の内部電極層4の層間剥離を防止できる。
このようにして得た積層体1の一対の端面に、外部電極5、6を形成し、必要に応じて表面メッキ層(図示せず)を形成することにより本発明のコンデンサ10が得られる。
かくして、本発明のコンデンサ10によれば、第1の内部電極層3及び第2の内部電極層4の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部3a、4aを形成したため、第1の内部電極層3及び第2の内部電極層4全体として誘電体層2の厚みが部分的に小さくなることがないことから、コンデンサ10の耐電圧の低下を抑制できる。また、第1の内部電極層3の凹部3aが存在しない部位に、第2の内部電極層4の凹部4aを行方向及び列方向にずらして配置させたことから、積層体1全体の厚みが均一になるとともに、積層方向に凹部3a、4a同士が重なることによる第1の内部電極層3及び第2の内部電極層4の変形の累積を防止することができる。
また、凹部3a、4aは、n行×m列(n,mは2以上の自然数)の行列状に配列するため、上述のように精度良く、第1の内部電極層3と第2の内部電極層4をずらして配置することが可能になり、第1の内部電極層4、第2の内部電極層4が、夫々第1の外部電極5、第2の外部電極6と接続する部分の厚みのばらつきを低減できることから、コンデンサの等価直列抵抗(ESR)ばらつきを抑制できる。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良などは何ら差し支えない。
図3は、本発明のコンデンサの他の実施の形態を示す縦断面図である。同図によれば、第1の内部電極層3及び第2の内部電極層4の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凸部3b、4bが夫々形成されている。そして、第1の内部電極層3の凸部3bが存在しない部位と、第2の内部電極層4の凸部4bが積層方向に重なり合うように配置させている。同図によれば、加圧加熱時時に誘電体層2は第1の内部電極層3及び第2の内部電極層4に確実に食い込むため、誘電体層2と第1の内部電極層3及び第2の内部電極層4の間に部分的に密着不良が発生することがない。ここで、1度目の印刷で導体パターン3、4の形状と略同一形状の開口16を備えるスクリーン製版20を用い、導体ペースト13をセラミックグリーンシート2の表面に塗布後乾燥することにより、導体パターン3、4となる領域全体を形成するとともに、2度目の印刷で前記第2乳剤マスク19と略同一形状の開口16を備えるスクリーン製版20を用い、導体ペースト13をセラミックグリーンシート2の表面に塗布後乾燥することにより、凸部3a、4aを形成するようにしても良い。この場合にも、導体ペースト3の流動により導体パターン3、4の断面は滑らかな曲面となり、上述の実施形態と同様の効果を奏することができる。
図4は、本発明のコンデンサのさらに他の実施の形態を示す縦断面図である。同図によれば、第1の内部電極層3の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部3aを形成し、第2の内部電極層4の表面に多数の凸部4bを形成している。さらに、凹部3aと凸部4bは、積層方向に重なり合う。これらの凹部3a及び凸部4bの形成は、上述の実施形態の例による。同図によれば、誘電体層2の厚みを均一にしつつ、誘電体層2がジグザグ状に変形するため、コンデンサ10の耐電圧の低下を抑制でき、且つコンデンサ10の大容量化を実現できる。
なお、第1の内部電極層3、第2の内部電極層4の表面の凹部3a、4a及び凸部3b、4bは、インクジェット法を用いて形成しても良い。このことにより、凹部3a、4a、凸部3b、4bの位置精度、厚み精度が極めて向上する。
本発明のコンデンサを示す図であり、(a)は外観斜視図、(b)は縦断面図である。 図1のコンデンサの製造方法を示す図であり、(a)はスクリーン製版の平面図、(b)は落下直後の導体ペーストを示す断面図、(c)は導体パターンの断面図である。 本発明のコンデンサの他の実施の形態を示す縦断面図である。 本発明のコンデンサのさらに他の実施の形態を示す縦断面図である。
符号の説明
10・・・・コンデンサ
1・・・・・積層体
2・・・・・誘電体層
3、4・・・内部電極層(導体パターン)
3a、4a・凹部
3b、4b・凸部
5、6・・・外部電極
20・・・・スクリーン製版
16・・・・開口
17・・・・メッシュ部材
18・・・・第1乳剤マスク
19・・・・第2乳剤マスク
13・・・・導体ペースト
13a・・・非印刷領域

Claims (3)

  1. 複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、
    前記第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を形成するとともに、一方の内部電極層の凹部が存在しない部位に、他方の内部電極層の凹部を行方向及び列方向にずらして配置させたことを特徴とするコンデンサ。
  2. 複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、
    前記第1の内部電極層及び第2の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凸部を形成するとともに、一方の内部電極層の凸部の頂部が存在しない部位に、他方の内部電極層の凸部を行方向及び列方向にずらして配置させたことを特徴とするコンデンサ。
  3. 複数個の誘電体層を積層してなる積層体の内部で、隣接する誘電体層間に、第1の内部電極層と第2の内部電極層とを前記積層体の積層方向に交互に介在させてなるコンデンサにおいて、
    前記第1の内部電極層及び第2の内部電極層のうち、一方の内部電極層の表面に、n行×m列(n,mは2以上の自然数)の行列状に配列する多数の凹部を、他方の内部電極層の表面に前記凹部と対応する多数の凸部を形成したことを特徴とするコンデンサ。
JP2003370200A 2003-10-30 2003-10-30 コンデンサ Pending JP2005136146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003370200A JP2005136146A (ja) 2003-10-30 2003-10-30 コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370200A JP2005136146A (ja) 2003-10-30 2003-10-30 コンデンサ

Publications (1)

Publication Number Publication Date
JP2005136146A true JP2005136146A (ja) 2005-05-26

Family

ID=34647287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370200A Pending JP2005136146A (ja) 2003-10-30 2003-10-30 コンデンサ

Country Status (1)

Country Link
JP (1) JP2005136146A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175945A1 (ja) * 2012-05-24 2013-11-28 株式会社村田製作所 積層セラミック電子部品
KR101556859B1 (ko) 2014-11-07 2015-10-01 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2017228731A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175945A1 (ja) * 2012-05-24 2013-11-28 株式会社村田製作所 積層セラミック電子部品
JPWO2013175945A1 (ja) * 2012-05-24 2016-01-12 株式会社村田製作所 積層セラミック電子部品
US9478357B2 (en) 2012-05-24 2016-10-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR101556859B1 (ko) 2014-11-07 2015-10-01 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2017228731A (ja) * 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品

Similar Documents

Publication Publication Date Title
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
US9881740B2 (en) Monolithic ceramic capacitor with varying conductor density
JP3758442B2 (ja) 積層セラミックコンデンサの製造方法
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2006278566A (ja) 積層電子部品及びその製造方法
US7027288B2 (en) Multilayer ceramic condenser
JP6855688B2 (ja) グラビア印刷版、グラビア印刷方法および電子部品の製造方法
KR20210131241A (ko) 적층 세라믹 콘덴서
US11476046B2 (en) Multilayer ceramic capacitor
JP3306814B2 (ja) 積層セラミック電子部品の製造方法
JP4623305B2 (ja) 積層電子部品の製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2000277382A (ja) 多連型積層セラミックコンデンサ及びその製造方法
JP2005136146A (ja) コンデンサ
JP4539489B2 (ja) 積層コンデンサの製造方法
JP2005327999A (ja) 積層セラミックコンデンサ
JP2001015373A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR101462747B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
JP2004228468A (ja) 積層セラミック電子部品およびその製造方法
JP3744368B2 (ja) 積層セラミックコンデンサの製造方法
JP4400231B2 (ja) 印刷パターン形成材およびそれを用いた電子部品の製造方法
US11972900B2 (en) Multilayer ceramic capacitor
JP3879700B2 (ja) 積層セラミックコンデンサの製造方法
KR102365454B1 (ko) 스크린 인쇄판, 및, 전자 부품의 제조 방법