JP2005051073A - セラミック電子部品の製造方法 - Google Patents

セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2005051073A
JP2005051073A JP2003282072A JP2003282072A JP2005051073A JP 2005051073 A JP2005051073 A JP 2005051073A JP 2003282072 A JP2003282072 A JP 2003282072A JP 2003282072 A JP2003282072 A JP 2003282072A JP 2005051073 A JP2005051073 A JP 2005051073A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrodes
electrode
ceramic
electrode group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003282072A
Other languages
English (en)
Inventor
Akira Kobayashi
亮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003282072A priority Critical patent/JP2005051073A/ja
Publication of JP2005051073A publication Critical patent/JP2005051073A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】デラミネーション、クラック及び実装時不具合を低減することができるセラミック電子部品の製造方法を提供する。
【解決手段】セラミック誘電体層51の上に電極61を、所定の間隔を隔てて、行列状に整列して、電極群Qを形成する。次に、電極61−61間の間隔G1及び電極群Qの周りを埋める補助誘電体層65を形成する。補助誘電体層65は非印刷部分による溝66を有しており、溝66は、電極61の各列(1,2、...n)において、隣接する電極61−61の行間に備えられる。
【選択図】 図7

Description

本発明は、積層セラミック電子部品の製造方法に関する。
セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、1層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが2〜10μm以下、積層数が数百層にも達している。
積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布して、未焼成のセラミック誘電体層を形成し、セラミック誘電体層上に電極群を形成した後、セラミック誘電体層を、電極群毎に切断し、切断して得られたグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断してグリーンチップを製造し、このグリーンチップを焼成し、端子電極を形成し、完成品の積層セラミックコンデンサを得る製造方法が知られている。
しかし、100層〜500層にも及ぶ積層数になると、電極による段差が無視できなくなり、完成したコンデンサにおいて、セラミック誘電体のみのマージン部分と、電極及び誘電体が積層されている部分とで段差ができ、完成したコンデンサに、湾曲などの変形が生じる。このような変形が生じると、基板実装時にマウンターの吸着エラーが発生したり、はんだ溶融時にツームストン現象が出たりする等大きな問題を惹起する。
上述した問題を解決する手段として、例えば、特許文献1は、シート状の可撓性支持体の上にセラミック誘電体層を形成し、セラミック誘電体層上に電極群からなる電極群を形成し、電極群の形成されたセラミック誘電体層を平坦な表面を持つ金型にて熱プレスした後、セラミック誘電体層を、電極群毎に切断し、切断して得られたグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。
この製造方法は、電極群の形成されたセラミック誘電体層の表面を平坦な表面を持つ金型にて熱プレスするので、グリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹部が低減する。このため、積層されたグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。
しかし、特許文献1に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題がある。
また、金型にて熱プレスを施した場合であっても、電極群が形成されたグリーンシートの表面を完全に平坦にすることは、極めて困難であり、グリーンシートの表面に、僅かな凹部が残ってしまう。グリーンシートの表面に残った僅かな凹部は、グリーンシートを積層するにつれて累積され、最上層のグリーンシートには大きな凹部が生じることとなる。
このため、特許文献1に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時にデラミネーションが発生しやすくなるという問題があった。
また、グリーンシートの表面に凹部が生じている場合、加圧、焼成等を行う際に、凹部に応力が集中する。このため、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題もあった。
更に、グリーンシートの表面に凹部が生じている場合、ショート不良、又は、耐圧不良が生じ易くなり、製品歩留まりが低下するという問題もあった。
別の従来技術として、特許文献2〜4は、電極の印刷されていない部分に誘電体を印刷あるいは塗布し、段差を吸収する技術を開示している。
しかし、100層〜500層にも及ぶ積層数のコンデンサでは、1層あたりの誘電体の厚みが薄くなり、積層数が増え、電極本数も増えるため、特許文献2〜4に記載された技術を適用した場合、内部の誘電体に含まれる有機成分、及び、電極に含まれる有機成分が抜けにくくなる、という新たな問題が生じる。即ち、特許文献2〜4に開示された従来技術によれば、電極の周りに誘電体を隙間無く形成するため、段差は解消されるが、脱バインダ工程でグリーンチップ内の残留溶剤、あるいはバインダを気化して抜く際に、ガスが抜けにくい状態となり、デラミネーションやクラックを発生するという新たな問題を生じてしまうのである。
特開平6−168840号公報 (第2−3頁、第1図) 特開2001−126951号公報 特開2002−43164号公報 特開2001−358036号公報
本発明の課題は、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得るセラミック電子部品の製造方法を提供することである。
本発明のもう一つの課題は、製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することである。
本発明の更にもう一つの課題は、製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することである。
上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した電極群を形成し、次に、前記間隔内及び電極群の周りに、補助誘電体層を印刷するステップを含む。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において、前記電極の行間に備えられる。
本発明に係るセラミック電子部品の製造方法では、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した電極群を形成し、次に、間隔内及び電極群の周りに、補助誘電体層を印刷するステップを含むから、補助誘電体層により、電極の周りの段差を解消することができる。このため、積層されたグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。
補助誘電体層は非印刷部分による溝を有しており、溝は、電極の各列において、電極の行間に備えられる。即ち、電極の周辺に、段差解消用の補助誘電体層を印刷するにあたり、電極の周辺の全てを、補助誘電体層によって覆うのではなく、部分的に非印刷部分を残し、非印刷部分による溝を形成するのである。このような構成によれば、非印刷部分による溝が、グリーンチップの脱バインダ工程において、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
非印刷部分による溝があっても、プレス工程において、補助誘電体層を印刷した部分と、補助誘電体層を印刷していない非印刷部分との密度差が連続的に変化するように調整されるため、外観上明確な段差はできず、なおかつ、ガスが抜けやすいという効果がある。
セラミック電子部品のより具体的な製造方法としては、可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した電極群を形成し、次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷する。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において、前記電極の行間に備えられる。
この後、前記電極群を有する前記セラミック誘電体層を、前記電極群毎に前記可撓性支持体の上から剥離し、次に、剥離した複数枚の前記セラミック誘電体層を積層して圧着し、その後、前記電極毎に細分割する。これにより、グリーンチップが得られる。
次に、グリーンチップは、脱バインダ工程に付される。脱バインダ工程において、非印刷部分による溝が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
セラミック電子部品の別の具体的な製造方法として、第1の可撓性支持体の上に形成された第1のセラミック誘電体層の上に複数の電極を所定の間隔を隔てて行列状に整列した第1の電極群を形成し、次に、前記間隔内及び前記第1の電極群の周りに補助誘電体層を印刷する。前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において、前記電極の行間に備えられる。
次に、前記第1のセラミック誘電体層を、前記第1の電極群毎に前記第1の可撓性支持体の上から剥離して第1のグリーンシートを製造する。
一方、上記工程とは別に、第2の可撓性支持体の上に形成された第2のセラミック誘電体層の上に、複数の電極を、所定の間隔を隔てて整列して、第2の電極群を形成し、次に、前記第2の電極群を有する前記第2のセラミック誘電体層を、前記第2の電極群毎に前記第2の可撓性支持体の上から剥離して第2のグリーンシートを製造する。
そして、前記第1のグリーンシート及び前記第2のグリーンシートを積層して圧着し、その後、前記電極毎に細分割する。これにより、グリーンチップが得られる。第1のグリーンシート及び第2のグリーンシートの組み合わせ順序及び枚数は、総積層枚数、グリーンシート自体の厚みなどを勘案して定めることができる。
次に、グリーンチップは、脱バインダ工程に付される。グリーンチップの脱バインダ工程において、非印刷部分による溝が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
図1〜図19は本発明に係るセラミック電子部品の製造方法における各工程を示す図である。
まず、図1及び図2に示すように、押し出し式塗布ヘッド10を用いて、可撓性支持体19の一面上に、セラミック塗料17aを塗布し、厚みがt1であるセラミック誘電体層51を形成する。セラミック誘電体層51は、図示しない乾燥機に通して乾燥させる。セラミック塗料17aとしては、BaTiO3等、公知の材料を用いることができる。可撓性支持体19は、図示しない供給ロールと巻き取りロールとの間で、参照符号F1で示す方向に走行する。
可撓性支持体19は、セラミック誘電体層51を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、可撓性支持体19の一面上に、Si等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、セラミック誘電体層51を可撓性支持体19から容易に剥離することができる。
押し出し式塗布ヘッド10は、セラミック塗料排出用スリット46と、セラミック塗料だまり49とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド10を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層を得ることができる。
次に図3、図4、図5に示すように、乾燥後のセラミック誘電体層51の一面上に、複数の電極61を行列状に整列した電極群Qを形成する。電極61及び電極群Qは、スクリーン印刷又はグラビア転写などの手段によって形成できる。電極61は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。図示実施例では、電極61のそれぞれは、電極群Qのそれぞれの内部で、m行n列となるように形成されている。各列(1,2、...n)は間隔G1を隔てて配置されている。電極群Qは、1つの製版によって、可撓性支持体19の長手方向Xに間隔を隔てて形成される。電極61のそれぞれは、図示とは異なって、偶数列と奇数列とが電極間ピッチの半分だけ異なるように配列してもよい。
次に、図6、図7及び図8に示すように、電極61の周りに補助誘電体層65を印刷する。補助誘電体層65は、例えば、印刷機9を用いて形成することができる。補助誘電体層65は、セラミック誘電体層51上に形成された電極61の周りの段差を埋めるように形成する。補助誘電体層65は、電極61と同じ厚みであってもよいし、電極61の端部に乗り上げていてもよい。補助誘電体層65は、焼成時における収縮率が、電極61の焼成時における収縮率と等しい材料であることが好ましい。また、補助誘電体層65は、焼成後において、セラミック誘電体層51と一体化し得る材料で構成することが好ましい。
上述したように、電極61の周りに、補助誘電体層65を印刷するステップを含むから、補助誘電体層65により、電極61の周りの段差を解消することができる。
本発明では、その特徴的構成として、図7〜図10に図示するように、補助誘電体層65が非印刷部分による溝66を有している。溝66の周りは、補助誘電体層65である。溝66は、電極61の各列(1、2、...n)において、電極61−61の行間に備えられる。
上述したように、本発明では、電極61の周辺に、段差解消用の補助誘電体層65を印刷するにあたり、電極61の周辺の全てを、補助誘電体層65によって覆うのではなく、部分的に非印刷部分を残し、非印刷部分による溝66を形成するから、非印刷部分による溝66が、グリーンチップの脱バインダ処理工程において、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになる。このため、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
非印刷部分による溝66があっても、プレス工程において、補助誘電体層65を印刷した部分と、補助誘電体層65を印刷していない非印刷部分との密度差が連続的に変化するように調整されるため、外観上明確な段差はできず、なおかつ、ガスが抜けやすいという効果がある。
次に、脱バインダ工程を含む製造方法を参照して、本発明の内容を更に具体的に説明する。
図1〜図10に示した工程を経た後、電極群Qを有するセラミック誘電体層51を、電極群Qのそれぞれ毎に、可撓性支持体19の上から剥離する。図11は、上述の剥離工程を経て得られたセラミック誘電体層の平面図を示している。剥離後のセラミック誘電体層はシート状であるので、これをグリーンシートと称することとする。
次に、図12に示すように、剥離した複数枚(r)のグリーンシートQ1〜Qrを、積層台71の上で積層する。実際の積層工程では、積層台71の上に保護層となるセラミック誘電体層52を載せ、このセラミック誘電体層52の上に、グリーンシートQ1〜Qrを積層し、更に、最上層のグリーンシートQrの上にも保護層53を積層する。保護層52、53は、通常、複数層で構成される。
図示実施例において、グリーンシートQ1〜Qrにおいて、電極61及び補助誘電体層65は、同一の製版を用いて、スクリーン印刷又はグラビア転写などによって形成されているので、電極重なりを得るために、図13に図示するように、偶数番目のグリーンシートQ1、Q3、...と奇数番目のグリーンシートQ2、Q4、...とは、電極間ピッチの半分だけのオフセットΔOFFを付して積層する。
次に、図14に示すように、積層台71の上に積層された保護層52、グリーンシートQ1〜Qr及び保護層53を、プレス72により加圧P1して、圧着させる。加圧圧着の工程は、加熱しながら実行する。本発明では、電極61の周辺に、段差解消用の補助誘電体層65を印刷するにあたり、非印刷部分による溝66を形成するから、非印刷部分による溝66が、加圧時に圧縮された空気を外部に抜くための通り道として機能することになる。このため、加圧圧縮時に脱気することができる。
この後、図15に示すように、保護層52、グリーンシートQ1〜Qr及び保護層53の積層体を、矢印Aの方向に回転する切断具8を用いて、電極毎に細分割する。細分割は、電極61−61間の溝66の中間部で実行する。
図16は、図14に示す細分割工程を経て得られたグリーンチップの拡大断面図、図17は図16に示したグリーンチップにおいて最上層の保護層53を除去した状態の平面図を示している。グリーンチップは、保護層52と保護層53との間に、セラミック誘電体層51―内部電極611―セラミック誘電体層51―内部電極612の積層構造を、所定数だけ繰り返す構造となっている。奇数番目の内部電極611は、一端が同一端面に現れ、偶数番目の内部電極612は、一端が、内部電極611の一端とは反対側の端面に現れる。奇数番目の内部電極611は、他端がセラミック誘電体層51−51の間の溝66に現れる。偶数番目の内部電極612は、他端がセラミック誘電体層51−51の間の溝66に現れる。
上述したグリーンチップは、次に、脱バインダ工程に付される。このグリーンチップの脱バインダ工程では、非印刷部分による溝66が、セラミック誘電体層51及び内部電極611、612に含まれる有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
図18は脱バインダ工程を経た後のグリーンチップの正面断面図、図19は図18に示したグリーンチップの右側面図である。図示するように、セラミック誘電体50の内部に、内部電極611、612を交互に配置したグリーンチップが得られる。この後、グリーンチップは、焼成工程に付される。そして、焼成後、端部電極が形成され、積層セラミックコンデンサが得られる。
本発明に係るセラミック電子部品の別の具体的な製造方法として、図1〜図10に示した製造工程を経て得られた第1のグリーンシートと、これとは異なる製造工程を経て得られた第2のグリーンシートとを、積層することも可能である。この点について、図20、図21を参照して説明する。
まず、図20では、第1のグリーンシートQ11、Q12と、第2のグリーンシートQ21、Q22とを交互に積層する場合を示している。第1のグリーンシートQ11、Q12および第2のグリーンシートQ21、Q22の交互積層回数は任意である。
第1のグリーンシートQ11、Q12は、図1〜図10に示した製造工程を経て得られたものである。第2のグリーンシートQ21、Q22との区別のために、可撓性支持体、セラミック誘電体層、電極、及び、電極群に「第1の」を冠すると、第1のグリーンシートQ11、Q12は次の工程を経て製造される。
まず、第1の可撓性支持体19の上に形成された第1のセラミック誘電体層51の上に複数の第1の電極61を所定の間隔を隔てて整列した第1の電極群Qを形成し、次に、第1の電極61の周りに補助誘電体層65を印刷する。補助誘電体層65は非印刷部分による溝66を有しており、溝66は、電極61の各列(1,2、...n)において、電極61−61の行間に備えられる。
次に、第1のセラミック誘電体層51を、第1の電極群Qのそれぞれ毎に第1の可撓性支持体19の上から剥離して第1のグリーンシートを製造する。
第2のグリーンシートQ21、Q22は、第1のグリーンシートQ11、Q12の工程とは別工程で得られる。まず、第2の可撓性支持体(19)の上に形成された第2のセラミック誘電体層(51)の上に、複数の第2の電極(61)を、m行n列の行列状に整列して、第2の電極群(Q)を形成し、次に、第2のセラミック誘電体層(51)を、第2の電極群(Q)毎に、第2の可撓性支持体(19)の上から剥離して第2のグリーンシートを製造する。
この後、図20に示したように、第1のグリーンシートQ11、Q12及び第2のグリーンシートQ21、Q22を、交互に積層して圧着し、その後、電極毎に細分割する。積層圧着及び細分割工程は、図12〜図17を参照して説明したとおりである。
上記工程を経ることにより、グリーンチップが得られる。このグリーンチップの脱バインダ工程において、第1のグリーンシートQ11、Q12の非印刷部分による溝66が、有機溶剤やバインダの気化ガスを外部に抜くための通り道として機能することになるので、脱バインダ工程におけるデラミネーションやクラックの発生を抑制し得る。したがって、製品特性の低下及び製品歩留まりの低下を回避し得ることになる。
図21は、一枚の第1のグリーンシートQ11と、2枚の第2のグリーンシートQ21、Q22との積層組み合わせを、必要回数繰り返す例を示している。
第1のグリーンシートQ11、Q12および第2のグリーンシートQ21、Q22の組み合わせは、図20及び図21に示す例に限らない。図20、図21はその一例を示すに過ぎない。
図22は本発明に係る製造方法に適用されるグリーンシートの別の例を示している。図示のグリーンシートにおいて、溝66は、電極61の各列(1,2、...n)において、隣接する電極61−61の行間に備えられるとともに、電極61の列間で連続させてある。このような構成であれば、溝66のためのマスクパターンが簡単になるという利点が得られる。
図22に示したグリーンシートは、図1〜図10に示した工程を経て製造され、図12〜図16に示した積層圧着工程及び細分割工程に付される。図23は図22に示したグリーンシートの細分割工程(図14)を経て得られたグリーンチップにおいて最上層の保護層を除去した状態の平面図を示し、図17に対応する。
図示は省略するが、図23に示したグリーンシートも、図20、図21を参照して説明した積層方法が適用できることは言うまでもない。
実験
1層あたりのセラミック誘電体層51の厚みを3.0μmとし、セラミック誘電体層51の上に電極61を印刷し、その後、電極61の周辺部に、セラミック誘電体層51と同じ材料系で補助誘電体層65を、スクリーン印刷によって形成した。溝66は図7〜図10に示す態様で形成した。
こうして得られたグリーンシートを、300層積層し、圧着、切断工程を経て、外形平面形状が2.0mm×1.2mmのグリーンチップを得た。このグリーンチップについて、270℃の脱バインダ工程を実施し、更に、1250℃で焼成した。その後、50個についてデラミネーションに起因する内部の構造欠陥を観察し、1000個についてクラックの有無を確認した。クラックの有無は、外観観察により確認した。また、製品の膨らみを顕微鏡にて確認した。さらに100、000個について、松下電器産業(株)製MV2Vにて実装テストを行い、不具合の発生確率を確認した。結果を表1に示してある。
表1において、列間印刷とあるのは、電極の列間に補助誘電体層が印刷されているかどうかを意味し、行間印刷とは電極の行間に補助誘電体層が印刷されているかどうかを意味する。第1欄の列間印刷「有り」、行間印刷「有り」は、電極の周りの全てが補助誘電体層によって埋められていることを意味する。第2欄の列間印刷「有り」、行間印刷「無し」は、電極の行間に補助誘電体層が印刷されていない溝を有することを意味し、本発明の実施例に該当する。第3欄の列間印刷「無し」、行間印刷「無し」は、補助誘電体層を持たない従来品に該当する。
Figure 2005051073
表1の第2欄に示されているように、列間印刷「有り」、行間印刷「無し」の本発明の実施例では、デラミネーション、クラック、及び、実装不具合の何れも発生しないし、膨みも11μmの微小値に抑制されている。
これに対して、表1の第1欄に示されているように、列間印刷「有り」、行間印刷「有り」の従来品、即ち、補助誘電体層はあるが、溝がない場合は、膨らみは10μmと小さいものの、50個中3個にデラミネーションが発生し、1000個中21個にクラックが発生していた。第3欄の補助誘電体層を持たない従来品では、デラミネーション及びクラックの発生は認められないものの、膨らみが65μmにも達し、100000個中16個に実装不具合が認められた。
表1の結果から、電極の行間に溝があれば、チップコンデンサの変形による実装時の不具合を解消できるとともに、デラミネーション及びクラックという構造欠陥を抑制できることがわかる。
セラミック電子部品の製造方法に含まれる工程を示す図である。 図1の工程によって得られたセラミック誘電体層を示す平面図である。 図2に示した工程の後の工程を示す図である。 図3に示した工程によって得られた電極配置状態を示す平面図である。 図4に示した電極配置状態を拡大して示す平面図である。 図3〜図5に示した工程の後の工程を示す図である。 図6に示した工程によって得られた補助誘電体層の状態を示す平面図である。 図7に示した補助誘電体層の状態を拡大して示す平面図である。 図8の9−9線に沿った拡大断面図である。 図8の10−10線に沿った拡大断面図である。 図6〜図10に示した工程の後の工程を示す正面断面図である。 図11に示した工程の後の工程を示す正面図である。 図12の工程におけるグリーンシート積層状態を示す図である。 図12、図13に示した工程の後の工程を示す正面図である。 図14に示した工程の後の工程を示す正面断面図である。 図15に示した工程を経て得られたグリーンチップの断面図である。 図16に示したグリーンチップにおいて最上層の保護層を除去した状態の平面図である。 図16、図17に示したグリーンチップを焼成した後の断面図である。 図18に示したグリーンチップの右側面図である。 積層工程におけるグリーンシートの別の積層状態を示す図である。 積層工程におけるグリーンシートの更に別の積層状態を示す図である。 本発明に係る製造方法に適用されるグリーンシートの別の例を示す図である。 図22に示したグリーンシートから得られたグリーンチップにおいて最上層の保護層を除去した状態の平面図である。
符号の説明
51 セラミック誘電体層
61 電極
65 補助誘電体層
66 溝
Q 電極群

Claims (6)

  1. セラミック電子部品の製造方法であって、
    可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて、行列状に整列した電極群を形成し、
    次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷するステップを含み、
    前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において、前記電極の行間に備えられる
    セラミック電子部品の製造方法。
  2. 請求項1に記載されたセラミック電子部品の製造方法であって、前記溝は、前記電極の列間で連続するように備えられるセラミック電子部品の製造方法。
  3. セラミック電子部品の製造方法であって、
    可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した電極群を形成し、
    次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において、前記電極の行間に備えられており、
    前記セラミック誘電体層を、前記電極群毎に前記可撓性支持体の上から剥離して、グリーンシートを製造し、
    次に、剥離して得られた複数枚の前記グリーンシートを積層して圧着し、
    その後、前記電極毎に細分割する
    ステップを含むセラミック電子部品の製造方法。
  4. セラミック電子部品の製造方法であって、
    可撓性支持体の上に形成されたセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した電極群を形成し、
    次に、前記間隔内及び前記電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記電極の各列において前記電極の行間に備えられるとともに、前記電極の列間で連続するように備えられており、
    前記セラミック誘電体層を、前記電極群毎に前記可撓性支持体の上から剥離して、グリーンシートを製造し、
    次に、剥離して得られた複数枚の前記グリーンシートを積層して圧着し、
    その後、前記電極毎に細分割する
    ステップを含むセラミック電子部品の製造方法。
  5. セラミック電子部品の製造方法であって、
    第1の可撓性支持体の上に形成された第1のセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した第1の電極群を形成し、
    次に、前記間隔内及び前記第1の電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記第1の電極の各列において前記電極の行間に備えられており、
    前記第1のセラミック誘電体層を、前記第1の電極群毎に前記第1の可撓性支持体の上から剥離して第1のグリーンシートを製造し、
    一方、上記工程とは別に、第2の可撓性支持体の上に形成された第2のセラミック誘電体層の上に、複数の第2の電極を、所定の間隔を隔てて整列して、第2の電極群を形成し、
    次に、前記第2の電極群を有する前記第2のセラミック誘電体層を、前記第2の電極群毎に前記第2の可撓性支持体の上から剥離して第2のグリーンシートを製造し、
    次に、前記第1のグリーンシート及び前記第2のグリーンシートを積層して圧着し、
    その後、前記電極毎に細分割する
    ステップを含むセラミック電子部品の製造方法。
  6. セラミック電子部品の製造方法であって、
    第1の可撓性支持体の上に形成された第1のセラミック誘電体層の上に、複数の電極を所定の間隔を隔てて行列状に整列した第1の電極群を形成し、
    次に、前記間隔内及び前記第1の電極群の周りに補助誘電体層を印刷し、前記補助誘電体層は非印刷部分による溝を有しており、前記溝は、前記第1の電極の各列において前記電極の行間に備えられるとともに、前記電極の列間で連続するように備えられており、
    前記第1のセラミック誘電体層を、前記第1の電極群毎に前記第1の可撓性支持体の上から剥離して第1のグリーンシートを製造し、
    一方、上記工程とは別に、第2の可撓性支持体の上に形成された第2のセラミック誘電体層の上に、複数の第2の電極を、所定の間隔を隔てて整列して、第2の電極群を形成し、
    次に、前記第2の電極群を有する前記第2のセラミック誘電体層を、前記第2の電極群毎に前記第2の可撓性支持体の上から剥離して第2のグリーンシートを製造し、
    次に、前記第1のグリーンシート及び前記第2のグリーンシートを積層して圧着し、
    その後、前記電極毎に細分割する
    ステップを含むセラミック電子部品の製造方法。

JP2003282072A 2003-07-29 2003-07-29 セラミック電子部品の製造方法 Pending JP2005051073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003282072A JP2005051073A (ja) 2003-07-29 2003-07-29 セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003282072A JP2005051073A (ja) 2003-07-29 2003-07-29 セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2005051073A true JP2005051073A (ja) 2005-02-24

Family

ID=34267396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003282072A Pending JP2005051073A (ja) 2003-07-29 2003-07-29 セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2005051073A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286860A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層電子部品及びその製造方法
JP2007035715A (ja) * 2005-07-22 2007-02-08 Tdk Corp 積層電子部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286860A (ja) * 2005-03-31 2006-10-19 Tdk Corp 積層電子部品及びその製造方法
JP2007035715A (ja) * 2005-07-22 2007-02-08 Tdk Corp 積層電子部品の製造方法
JP4502130B2 (ja) * 2005-07-22 2010-07-14 Tdk株式会社 積層電子部品の製造方法

Similar Documents

Publication Publication Date Title
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
KR20090015811A (ko) 세라믹 그린시트 구조 및 적층 세라믹 전자 부품의 제조방법
JP4285654B2 (ja) セラミック電子部品の製造方法
JPH0878273A (ja) 積層型電子部品の製造方法
JP4502130B2 (ja) 積層電子部品の製造方法
JP2005051073A (ja) セラミック電子部品の製造方法
JP4450158B2 (ja) セラミック電子部品の製造方法
JP4420182B2 (ja) セラミック電子部品の製造方法
JP4432450B2 (ja) 積層型セラミック電子部品の製造方法
JP4055910B2 (ja) セラミック電子部品の製造方法
JPH06283375A (ja) 積層電子部品の製造方法
JP2005051035A (ja) セラミック電子部品の製造方法
JP2002270459A (ja) 積層セラミック電子部品の製造方法
JP4404192B2 (ja) セラミック電子部品の製造方法
JP3827081B2 (ja) セラミック電子部品の製造方法
JP4525733B2 (ja) 積層型電子部品の製造方法
JP2005259964A (ja) セラミック積層体の製造方法
JP4614043B2 (ja) セラミック電子部品の製造方法
JP3902106B2 (ja) セラミック電子部品の製造方法
JP4046194B2 (ja) セラミック電子部品の製造方法
JP6224839B2 (ja) セラミック多層デバイスを製造するための方法
JP3988875B2 (ja) セラミック電子部品の製造方法、及び、セラミック電子部品の製造装置
JP3885962B2 (ja) セラミック電子部品の製造方法
JPH08316093A (ja) 積層セラミック電子部品の製造方法
JP4713133B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060227

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081114

A131 Notification of reasons for refusal

Effective date: 20081203

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090408