JP3885962B2 - セラミック電子部品の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、積層セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、１層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが２〜１０μｍ以下、積層数が数百層にも達している。
【０００３】
積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布し、セラミック塗料を乾燥させてセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成した後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断し、焼成し、端子電極を取付けて、完成品の積層セラミックコンデンサを得る製造方法が知られている。
【０００４】
しかし、この製造方法は、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に凹部が生じるので、積層されたセラミックグリーンシートは、この凹部において密着性が悪くなる。このため、後の焼成工程において、セラミックグリーンシート間に生じた凹部にデラミネーションが発生するという問題が生じる。
【０００５】
この問題を解決する手段として、例えば、特許文献１は、シート状の可撓性支持体の上にセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成し、電極群が形成されたセラミックグリーンシートを平坦な表面を持つ金型にて熱プレスした後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。
【０００６】
この製造方法は、電極群が形成されたセラミックグリーンシートの表面を平坦な表面を持つ金型にて熱プレスするので、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹部が低減する。このため、積層されたセラミックグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。
【０００７】
しかし、特許文献１に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題がある。
【０００８】
また、金型にて熱プレスを施した場合であっても、電極群が形成されたセラミックグリーンシートの表面を完全に平坦にすることは、極めて困難であり、セラミックグリーンシートの表面に、僅かな凹部が残ってしまう。セラミックグリーンシートの表面に残った僅かな凹部は、セラミックグリーンシートを積層するにつれて累積され、最上層のセラミックグリーンシートには大きな凹部が生じることとなる。
【０００９】
このため、特許文献１に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時に発生するデラミネーションが顕著になるという問題があった。
【００１０】
また、セラミックグリーンシートの表面に凹部が生じている場合、加圧、焼成等を行う際に、凹部に応力が集中する。このため、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題もあった。
【００１１】
更に、セラミックグリーンシートの表面に凹部が生じている場合、ショート不良、又は、耐圧不良が生じ易くなり、製品歩留まりが低下するという問題もあった。
【００１２】
【特許文献１】
特開平６−１６８８４０号公報 （第２−３頁、第１図）
【００１３】
【発明が解決しようとする課題】
本発明の課題は、焼成時に発生するデラミネーションを低減することができるセラミック電子部品の製造方法を提供することである。
【００１４】
本発明のもう一つの課題は、製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することである。
【００１５】
本発明の更にもう一つの課題は、製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、セラミック塗料層の上に、複数の電極を、所定の間隔を隔てて整列して形成し、次に、前記間隔を埋める補助層を形成し、前記補助層は端部が前記電極の周辺に乗り上げるように形成し、次に、前記電極および前記補助層を覆うように、別のセラミック塗料層を形成するステップを含む。
【００１７】
上述したように、本発明では、セラミック塗料層の上に、複数の電極を所定の間隔を隔てて整列して形成し、次に、間隔を埋める補助層を形成する。この補助層は、端部が電極の周辺に乗り上げるように形成されるから、電極間に凹部を生じる事態を確実に回避し、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【００１８】
次に、電極、及び、補助層の上にセラミック塗料を塗布して、別のセラミック塗料層を形成する。ここで、電極及び補助層が、凹部のないほぼ平坦な平面を構成することとなるから、その上に形成される別のセラミック塗料層の表面を平坦化し、その塗布厚みを均一化することができる。セラミック塗料層の表面がほぼ平坦であると、その表面に形成されることのある電極を、高精度パターンとして形成することができる。また、電極、及び、補助層の上に形成されるセラミック塗料層の塗布厚みが均一化されると、特性の安定したセラミック電子部品が得られるとともに、製品歩留まりの低下を回避し得る。
【００１９】
さらに、電極及び補助層の間で、ほぼ平坦な平面を構成し、その上に別のセラミック塗料層を塗布するので、電極、補助層及びセラミック塗料層が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【００２０】
補助層は、焼成時における収縮率が、電極の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、電極及びの補助層を、ほぼ平坦な状態に保ち、電極及び補助層の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【００２１】
また、本発明においては、セラミックグリーンシートの表面の凹部が低減されるので、凹部またはの近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【００２２】
更に、本発明においては、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【００２３】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
【００２４】
【発明の実施の形態】
図１は本発明に係るセラミック電子部品の製造方法を実施する装置の配置を示す図、図２は第１の態様に係るセラミック電子部品の製造方法を示すフローチャート、図３〜図２１は図２に示したフローチャートにおける各工程を示す図である。本実施例に係る製造方法では、以下の工程を経て、積層セラミックコンデンサを製造する。図３〜図２１に示した各工程の説明は、工程全体を示す図１、及び、図２を参照するものとする。
【００２５】
＜第１のセラミック塗料層の形成工程＞
第１のセラミック塗料層５１を形成するに当たっては、図１、図３に示すように、セラミック塗料１７ａと、支持体１９と、押し出し式塗布ヘッド１０と、乾燥機９５とを用意する。
【００２６】
まず、図１、図３に示すように、押し出し式塗布ヘッド１０を用いて、支持体１９の一面上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みがｔ１である第１のセラミック塗料層５１を形成する。
【００２７】
セラミック塗料１７ａとしては、BaTiO₃等、公知の材料を用いることができる。支持体１９としては、例えば、ローラ９７から連続的に供給される可撓性支持体を用いることができる。参照符号Ｆ１は支持体１９の走行方向を示している。
【００２８】
支持体１９は、第１のセラミック塗料層５１を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、支持体１９の一面上に、Ｓｉ等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、第１のセラミック塗料層５１を支持体１９から容易に剥離することができる。
【００２９】
図３に示した押し出し式塗布ヘッド１０は、セラミック塗料排出用スリット４６と、上流側ノズル４７と、下流側ノズル４８と、セラミック塗料だまり４９とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド１０を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層（セラミックグリーンシート）を得ることができる。
【００３０】
＜ターゲットマーク形成工程＞
図４は、ターゲットマーク形成工程を示す図であり、図３に示した工程の後に実行される。図４に示すように、支持体１９の第１のセラミック塗料層５１が形成された面に、画像処理用の第１のターゲットマークａ１、ｂ１、ｃ１、ｄ１及びピッチマークｅ１を形成する。
【００３１】
この第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１は、スクリーン印刷、グラビヤ印刷もしくはインクジェット印刷等によって形成されたマークまたはスルホールなど、画像処理できるマークであればよく、印刷面は支持体１９の表裏どちらの面でもよい。この第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１の形成タイミングは、例えば、図２に示した第１の電極６１の形成ステップと同時に行うこともできる。
【００３２】
＜第１の電極の形成工程＞
図５は、第１の電極の形成工程を示す図で、図４に示した工程の後に施される。図１、図５に示すように、第１のセラミック塗料層５１の上に、スクリーン印刷機９１で複数の第１の電極６１を印刷し、第１の電極６１を乾燥機９５に通して乾燥させる。
【００３３】
図６は、第１のセラミック塗料層５１の上に形成された第１の電極６１を示す平面図、図７は、図６の部分拡大図である。図６、図７において、第１の電極６１は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。
【００３４】
図７において、第１の電極６１は、第１のセラミック塗料層５１上において、互いに間隔を隔てて配列されている。複数備えられた第１の電極６１のそれぞれは、第１のセラミック塗料層５１の長さ方向にｍ（ｍは任意の自然数）列となるように形成されており、奇数列には６行、偶数列には５行の電極が備えられている。第１の電極６１のそれぞれは、偶数列と奇数列とが寸法Ｌだけ異なるように配列してある。寸法Ｌは電極間ピッチ２Ｌの１／２が適当である。
【００３５】
この第１の電極６１を形成するに当たっては、上述した第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【００３６】
また、第１の電極６１の印刷と同時に、第２のターゲットマークａ２、ｂ２、ｃ２、ｄ２及びピッチマークｅ２を印刷している。この第２のターゲットマークａ２、ｂ２、ｃ２、ｄ２及びピッチマークｅ２は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【００３７】
＜第１の補助層の形成工程＞
図８は第１の補助層の形成工程を示す図、図９は、図８の部分拡大平面図であり、この工程は、図５に示した工程の後に実行される。図８に示すように、第１の補助層６５の形成に当たっては、第１のセラミック塗料層５１上に形成された第１の電極６１−６１間の間隔に、厚みが、第１の電極６１の厚みと等しい第１の補助層６５を形成する。第１の補助層６５は、焼成時における収縮率が、第１の電極６１の焼成時における収縮率と等しい材料であることが好ましい。第１の補助層６５は、例えば、印刷方法で形成することができる。
【００３８】
また、第１の補助層６５は、焼成後において、第１、第２のセラミック塗料層５１、５２と一体化し得る材料で構成することが好ましい。例えば、第１の補助層６５を、第１、第２のセラミック塗料層５１、５２（図１１参照）と同一の主原料からなる材料で形成することにより、焼成後において、第１の補助層６５、及び、第１、第２のセラミック塗料層５１、５２を一体化させることができる。
【００３９】
図８、図９において、第１の補助層６５は、第１の電極６１−６１間の間隔を埋めるように備えられ、第１の電極６１の端部に、その端縁を基準にして、乗り上げ量Ｘをもって乗り上げている。このように、第１の補助層６５が第１の電極６１の一部に乗り上げた状態に形成することにより、第１の電極６１−６１間に凹部を生じる事態を確実に回避することができ、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【００４０】
また、この場合、第１の電極６１の厚みと第１の補助層６５の厚みとを等しくすることにより、第１の電極６１及び第１の補助層６５が凹部、及び、凸部のない平坦な平面を構成することになるので、後に実行される第２のセラミック塗料層の形成工程がより良好に行われることになる。
【００４１】
＜第２のセラミック塗料層の形成工程＞
図１０は、第２のセラミック塗料層の形成工程を示す図であり、この工程は図８に示した工程の後に実行される。図１、図１０に示すように、第２のセラミック塗料層５２の形成に当たっては、上述した押し出し式塗布ヘッド１０を用いて、第１の補助層６５、及び、第１の電極６１の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みｔ２が、第１のセラミック塗料層５１の厚みｔ１よりも厚い第２のセラミック塗料層５２を形成する。
【００４２】
上述した第１のセラミック塗料層５１の形成工程、第１の電極６１の形成工程、第２のセラミック塗料層５２の形成工程によれば、第１のセラミック塗料層５１上に、厚みが第１の電極６１の厚みと等しい第１の補助層６５が形成されることとなるので、第１の電極６１及び第１の補助層６５間で、凹部が少ないほぼ平坦な平面を構成することとなる。したがって、第１の電極６１及び第１の補助層６５の上に形成される第２のセラミック塗料層５２の表面を容易に平坦化し、第２のセラミック塗料層５２の塗布厚みを容易に均一化することができる。
【００４３】
しかも、第１の電極６１及び第１の補助層６５の間で凹部の少ないほぼ平坦な平面を構成し、その上に第２のセラミック塗料層５２が塗布されるので、第１の電極６１、第１の補助層６５及び第２のセラミック塗料層５２が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【００４４】
第１の補助層６５は、焼成時における収縮率が、第１の電極６１の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第１の電極６１及び第１の補助層６５を、ほぼ平坦な状態に保ち、第１の電極６１及び第１の補助層６５の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【００４５】
また、セラミックグリーンシートの表面の凹部が低減されるので、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【００４６】
更に、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【００４７】
＜第２の電極の形成工程＞
図１１は第２の電極の形成工程を示す図である。この工程は、図１０に示した工程の後に実行される。図１、図１１に示すように、第２のセラミック塗料層５２の上に、複数の第２の電極６２を印刷し、第２の電極６２を乾燥機９５に通して乾燥させて、複数の第２の電極６２を形成する。
【００４８】
図１２は、第２のセラミック塗料層５２の上に形成された第２の電極６２を示す平面図、図１３は図１２の正面部分断面図、図１４は図１２の部分拡大図である。図１２〜図１４において、第２の電極６２は、図５〜図７に示した第１の電極６１と同一の電極材料によって構成され、第２のセラミック塗料層５２上において、間隔を隔てて備えられている。第２の電極６２が形成される第２のセラミック塗料層５２の表面は、ほぼ平坦であるから、第２の電極６２を、高精度パターンとして形成することができる。
【００４９】
第２の電極６２は、第２のセラミック塗料層５２の長さ方向にｍ（ｍは任意の自然数）列となるように形成されており、奇数列には５行、偶数列には６行の電極が備えられている。
【００５０】
第２の電極６２を形成するに当たっては、上述した第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【００５１】
また、第２のセラミック塗料層５２を非常に薄く形成することにより、第２のセラミック塗料層５２を透かして、第２のターゲットマークａ２、ｂ２、ｃ２、ｄ２及びピッチマークｅ２を確認することができる。このため、第２のターゲットマークａ２、ｂ２、ｃ２、ｄ２及びピッチマークｅ２を第２の電極６２を形成する際の印刷位置決めに利用することもできる。
【００５２】
また、第２の電極６２の印刷と同時に、第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３を印刷している。この第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【００５３】
＜第３のセラミック塗料層の形成工程＞
図１５、図１６は、第３のセラミック塗料層の形成工程を示す図である。この工程は、図１１に示した工程の後に実行される。図１、図１５、図１６に示すように、第３のセラミック塗料層５３の形成に当たっては、上述した押し出し式塗布ヘッド１０を用いて、第２のセラミック塗料層５２、及び、第２の電極６２の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、第２の電極６２よりも上部の厚みｔ３が、第１のセラミック塗料層５１の厚みｔ１と第２のセラミック塗料層５２の厚みｔ２との差（ｔ２−ｔ１）に等しい第３のセラミック塗料層５３を形成する。例えば、厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と等しい厚みにすることができる。これにより、第１のセラミック塗料層５１、第１の電極６１、第１の補助層６５、第２のセラミック塗料層５２、第２の電極６２及び第３のセラミック塗料層５３を順次に積層した積層シート７０が得られる。
【００５４】
第３のセラミック塗料層５３を構成するセラミック塗料は、その流動性により、第２の電極６２−６２間に存在する間隔（凹部）を埋めるように塗布される。このため、第２の電極６２、及び、第２のセラミック塗料層５２に対する第３のセラミック塗料層５３の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【００５５】
＜積層シート切断等の工程＞
図１７は積層シート切断等の工程を示す図であり、この工程は図１５、図１６に示した工程の後に実行される。図１、図１７に示すように、積層シート７０の切断に当たっては、第１のセラミック塗料層５１を支持体１９から剥離した後、ダイサ９６（図１参照）を用いて、第１のセラミック塗料層５１、第２のセラミック塗料層５２及び第３のセラミック塗料層５３を所定の寸法に切断する。
【００５６】
図１８は切断された積層シート７０の平面図である。図１８に示すように、第３のセラミック塗料層５３を非常に薄く形成することにより、第３のセラミック塗料層５３を透かして、第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３を確認することができる。このため、後の積層工程等において、高精度で位置決めする際に、第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３を利用することができる。
【００５７】
＜積層シートの積層工程＞
図１９は、積層シートの積層工程を示す図であり、図１７に示した工程の後に実行される。図１９では図示の都合上、電極数を図１８の場合よりも少ない数で示してある。図１９に示すように、積層シート７０の積層に当たっては、複数の積層シート７０を順次に積層する。具体的には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、複数の積層シート７０を順次に積層する。それぞれの積層シート７０は、第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３を利用した画像処理により、高精度に位置決めされる。
【００５８】
図１９では、最上層の積層シート７０の上層、及び、最下層の積層シート７０の下層に、保護層７１を形成してある。この保護層７１は、積層シート７０を保護する外装となる。
【００５９】
積層シート７０は、セラミック塗料層（第１〜第３のセラミック塗料層５１〜５３）単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート７０全体として、厚みが厚くなる。このため、セラミック塗料層５１〜５３が薄くなった場合でも、ハンドリングが容易になり、支持体１９からの剥離が容易になる。しかも、積層シート７０全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層５１〜５３及び電極群６１、６２にかかる負担が低減し、ショート等の特性不良が低減する。
【００６０】
図１９に図示した積層状態において、隣接する２つの積層シート７０では、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接する。従って、隣接する２つの積層シート７０の間に、第３のセラミック塗料層５３における第２の電極６２よりも上部の厚み（ｔ３）と、第１のセラミック塗料層５１の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１、
ｔ３１＝ｔ３＋ｔ１
を有するセラミック塗料層が生じる。
【００６１】
厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と第２のセラミック塗料層５２の厚みｔ２との差（ｔ２−ｔ１）に等しい。即ち、
ｔ３＝ｔ２−ｔ１
となる。変形すると、
ｔ２＝ｔ３＋ｔ１
＝ｔ３１
上述のように、複数枚の積層シート７０を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート７０の間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シート７０の間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シート７０に含まれる第２の電極６２と、他方の積層シート７０に含まれる第１の電極６１とが対向する。
【００６２】
積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層５２、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。
【００６３】
また、第２の積層プロセスとして、例えば、第１のセラミック塗料層５１の厚みｔ１と、第３のセラミック塗料層５３における第２の電極６２よりも上部の厚みｔ３とが等しい場合には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第１のセラミック塗料層５１が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、又は、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第３のセラミック塗料層５３と隣接するように、積層シート７０を順次に積層することができる。このとき、両積層シート７０に含まれる第１のセラミック塗料層５１の厚みの和（ｔ１＋ｔ１）、又は、両積層シート７０に含まれる第３のセラミック塗料層５３における第２の電極６２よりも上部の厚みの和（ｔ３＋ｔ３）が、第２のセラミック塗料層５２の厚みｔ２と等しくなる。
【００６４】
このため、第２のセラミック塗料層５２を介して対向する第１の電極６１及び第２の電極６２の間に生じる塗料層厚みｔ２が、第１のセラミック塗料層５１、又は、第３のセラミック塗料層５３を介して対向する第１の電極６１及び第２の電極６２の間に生じる塗料層厚み（ｔ１＋ｔ１、又は、ｔ３＋ｔ３）と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【００６５】
＜設定積層数を得た後の工程＞
図２０は、設定積層数を得た後の工程を示す図、図２１は、図２０に示した工程の後の工程を示す斜視図であル。この工程は図１９に示した工程の後に実行される。図２０に示すように、積層された積層シート７０、及び、保護層７１は、熱プレスされる。そして、熱プレスされた積層シート７０、及び、保護層７１は、切断され、図２１に示す積層チップが得られる。
【００６６】
上述した製造方法では、第１のセラミック塗料層５１は、支持体１９の上にセラミック塗料１７ａを塗布して形成されているので、支持体１９を剥離すると、支持体１９に対向していた面が平坦になる。
【００６７】
また、第３のセラミック塗料層５３は、表面に電極群が形成されておらず、第２のセラミック塗料層５２、及び、第２の電極６２の上にセラミック塗料１７ａを塗布して形成されている。このため、公知の方法、例えば、押し出し式塗布法、ドクターブレード法等で、セラミック塗料１７ａを塗布することにより、表面を平坦にすることができる。
【００６８】
このように、積層シート７０は、表面が平坦であり、表面に凹部が生じないので、積層シート７０毎に熱プレスを施す必要がない。複数の積層シート７０を順次に積層した後で、熱プレスを施せば足り、複数の積層シート７０を積層する前、第１のセラミック塗料層５１、第１の電極６１、第１の補助層６５、第２のセラミック塗料層５２、第２の電極６２、及び、第３のセラミック塗料層５３には、熱プレスを施す必要がない。したがって、熱プレスの回数が低減し、精度よく、短時間に、容易にセラミック電子部品を製造することが可能となる。
【００６９】
積層コンデンサの完成品は、この積層チップを所定の温度条件で脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成することにより得られる。積層チップを脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成する方法は、従来からよく知られている。
【００７０】
図２２は本発明に係るセラミック電子部品の別の製造方法を実施する装置の配置を示す図、図２３は製造方法の工程を示すフローチャート、図２４〜図２９は図２３に示したフローチャートにおける各工程を示す図である。以下、図２２及び図２３を参照し、図２４〜図２９に図示された各工程を説明する。
【００７１】
＜第１のセラミック塗料層形成工程〜第１の電極形成工程＞
この製造方法においても、第１のセラミック塗料層の形成工程、ターゲットマークの形成工程及び第１の電極の形成工程は、先に示した製造方法と同じ工程（図３〜図７参照）が採用されるので、その重複説明は省略する。図２４は、図３〜図７に示した工程を経て、第１のセラミック塗料層５１の上に第１の電極６１を形成した状態を示す図である。
【００７２】
＜第２のセラミック塗料層形成工程＞
図２５は、第２のセラミック塗料層形成工程を示す図である。この工程は、図２４に示した工程の後に実行される。図２２及び図２５に示すように、第１の電極６１を形成した後、第１の補助層を形成することなく、第２のセラミック塗料層５２を形成する。第２のセラミック塗料層５２の形成に当たっては、押し出し式塗布ヘッド１０を用いて、第１の電極６１の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みｔ２が、第１のセラミック塗料層５１の厚みｔ１よりも厚い第２のセラミック塗料層５２を形成する。
【００７３】
＜第２の電極形成工程＞
図２６は第２の電極の形成工程を示す図であり、図２５に示した工程の後に施される。第２の電極６２は、図２２、図２６に示すように、第２のセラミック塗料層５２の上に、第２の電極６２を印刷し、第２の電極６２を乾燥機９５に通して乾燥させて形成する。第２の電極６２の詳細については、既に述べたので、重複説明は省略する。
【００７４】
＜第２の補助層の形成工程＞
図２７は第２の補助層の形成工程を示す図である。この工程は、図２６に示した工程の後に施される。図２７に示すように、第２のセラミック塗料層５２上に第２の電極６２を形成した後、第２の電極６２−６２間の間隔に、厚みが、第２の電極６２の厚みと等しい第２の補助層６６を形成する。この第２の補助層６６は、焼成時における収縮率が、第２の電極６２の焼成時における収縮率と等しい材料であることが好ましい。この第２の補助層６６は、例えば、印刷方法で形成することができる。
【００７５】
また、第２の補助層６６は、焼成後において、第２、第３のセラミック塗料層５２、５３と一体化し得る材料で構成することが好ましい。例えば、第２の補助層６６を、第２、第３のセラミック塗料層５２、５３と同一の主原料からなる材料で形成することにより、焼成後において、第２の補助層６６、及び、第２、第３のセラミック塗料層５２、５３を一体化させることができる。
【００７６】
図２７において、第２の補助層６６は、第２の電極６２−６２間の間隔を埋めるように備えられ、第２の電極６２の一部に乗り上げている。このように、第２の補助層６６が第２の電極６２の一部に乗り上げた状態に形成することにより、第２の電極６２−６２間に凹部を生じる事態を確実に回避することができ、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【００７７】
また、この場合、第２の電極６２の厚みと第２の補助層６６の厚みとを等しくすることにより、第２の電極６２及び第２の補助層６６が凹部、及び、凸部のない平坦な平面を構成することになるので、後に施される第３のセラミック塗料層の形成工程がより良好に行われることになる。また、この場合には、第２の電極６２よりも先に第２の補助層６６を形成してもよい。
【００７８】
＜第３のセラミック塗料層の形成工程＞
第２の充填層６６を形成した後、セラミック塗料１７ａを塗布し、第３のセラミック塗料層５３を形成する。
【００７９】
図２８は第３のセラミック塗料層５３を形成した後に剥離して得られた積層シート７０を示す図である。第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と、第２のセラミック塗料層５２における第１の電極６１よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しい。これにより、第１のセラミック塗料層５１、第１の電極６１、第２のセラミック塗料層５２、第２の電極６２、第２の補助層６６及び第３のセラミック塗料層５３を順次に積層した積層シート７０が得られる。第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と等しい厚みにしてもよい。
【００８０】
この実施例に係る製造方法では、第２のセラミック塗料層５２上に、厚みが第２の電極６２の厚みと等しい第２の補助層６６が形成されているので、第２の電極６２及び第２の補助層６６が、凹部が少ないほぼ平坦な平面を構成することとなる。したがって、第２の電極６２及び第２の補助層６６の上に形成される第３のセラミック塗料層５３の表面を容易に平坦化し、第３のセラミック塗料層５３の塗布厚みを容易に均一化することができる。
【００８１】
しかも、第２の電極６２及び第２の補助層６６の間で凹部が少ないほぼ平坦な平面を構成し、その上に第３のセラミック塗料層５３が塗布されるので、第２の電極６２、第２の補助層６６及び第３のセラミック塗料層５３が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【００８２】
第２の補助層６６は、焼成時における収縮率が、第２の電極６２の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第２の電極６２及び第２の補助層６６を、ほぼ平坦な状態に保ち、第２の電極６２及び第２の補助層６６の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【００８３】
また、セラミックグリーンシートの表面の凹部が低減されるので、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【００８４】
更に、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【００８５】
＜積層シートの積層工程＞
図２９は、積層シートの積層工程を示す図である。この工程は図２８に示した工程の後に実行される。図２９に示すように、積層シート７０の積層に当たっては、複数の積層シート７０を順次に積層する。具体的には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、複数の積層シート７０を順次に積層する。それぞれの積層シート７０は、第３のターゲットマークａ３、ｂ３、ｃ３、ｄ３及びピッチマークｅ３を利用した画像処理により、高精度に位置決めされる。
【００８６】
図２９では、最上層の積層シート７０の上層、及び、最下層の積層シート７０の下層に、保護層７１を形成している。この保護層７１は、積層シート７０を保護する外装となる。
【００８７】
積層シート７０は、セラミック塗料層（第１〜第３のセラミック塗料層５１〜５３）単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート７０の全体として、厚みが厚くなる。このため、セラミック塗料層５１〜５３が薄くなった場合でも、ハンドリングが容易になり、支持体１９からの剥離が容易になる。しかも、積層シート７０全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層５１〜５３及び電極群６１、６２にかかる負担が低減し、ショート等の特性不良が低減する。
【００８８】
図２９に図示した積層状態において、隣接する２つの積層シート７０では、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接する。従って、隣接する２つの積層シート７０の間に、第３のセラミック塗料層５３の厚み（ｔ３）と、第１のセラミック塗料層５１の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１、
ｔ３１＝ｔ３＋ｔ１
を有するセラミック塗料層が生じる。
【００８９】
第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と、第２のセラミック塗料層５２における第１の電極６１よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しい。即ち、
ｔ３＝ｔ２−ｔ１
となる。変形すると、
ｔ２＝ｔ３＋ｔ１
＝ｔ３１
上述のように、複数枚の積層シート７０を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート７０の間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シート７０の間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シート７０に含まれる第２の電極６２と、他方の積層シート７０に含まれる第１の電極６１とが対向する。
【００９０】
積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層５２、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。
【００９１】
また、第２の積層プロセスとして、例えば、第１のセラミック塗料層５１の厚みｔ１と、第３のセラミック塗料層５３の厚みｔ３とが等しい場合には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第１のセラミック塗料層５１が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、又は、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第３のセラミック塗料層５３と隣接するように、複数の積層シート７０を順次に積層することができる。このとき、両積層シート７０に含まれる第１のセラミック塗料層５１の厚みの和（ｔ１＋ｔ１）、又は、両積層シート７０に含まれる第３のセラミック塗料層５３の厚みの和（ｔ３＋ｔ３）が、第２のセラミック塗料層５２における第１の電極６１よりも上部の厚みｔ２と等しくなる。
【００９２】
このため、第２のセラミック塗料層５２を介して対向する第１の電極６１及び第２の電極６２の間に生じる塗料層厚みｔ２が、第１のセラミック塗料層５１、又は、第３のセラミック塗料層５３を介して対向する第１の電極６１及び第２の電極６２の間に生じる塗料層厚み（ｔ１＋ｔ１、又は、ｔ３＋ｔ３）と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【００９３】
この後、積層された積層シート７０及び保護層７１が、熱プレスされ、熱プレスされた積層シート７０及び保護層７１は、切断され、図２１に示す積層チップが得られる。
【００９４】
図２２〜図２９セラミック電子部品の製造方法は、図１〜図２１に示したセラミック電子部品の製造方法と、同様の工程を含むので、同様の作用効果を奏することができる。
【００９５】
図３０は、本発明に係る製造方法の更に別の実施例を示す図、図３１は、図３０に示した工程の後に施される工程を示す図である。図において、図１〜図２９に現れた構成部分と、同様の構成部分には、同一の参照符号を付し、重複説明を省略する。
【００９６】
本実施例は、既に述べた２つの製造方法を併せ含む。即ち、図３〜図１１に示したように、第１のセラミック塗料層５１上に、間隔を隔てて第１の電極６１を整列して形成した後、第１の電極６１−６１間の間隔に第１の補助層６５を形成する。第１の補助層６５は、端部が電極６１の周辺に乗り上げるように形成する。この後、第１の電極６１及び第１の補助層６５の上に、セラミック塗料１７ａ（図１１参照）を塗布して、第２のセラミック塗料層５２を形成し、第２のセラミック塗料層５２の上に、第２の電極６２を形成する。
【００９７】
第２の電極６２を形成した後、図２７、図２８を参照して説明した製造工程が実行される。この後、図３０に示すように、第２のセラミック塗料層５２上において、隣接する第２の電極６２−６２間の間隔に、第２の補助層６６を形成する。第２の補助層６６は、端部が第２の電極６２の周辺に乗り上げるように形成する。
【００９８】
この後、図３１に示すように、第２の電極６２及び第２の補助層６６の上に、セラミック塗料を塗布して、第３のセラミック塗料層５３を形成することにより、積層シート７０が形成される。
【００９９】
図３２は、図３１の剥離工程を経て得られた積層シート７０を積層した積層構造体を示す正面断面図、図３３は、図３２に示した積層構造体を焼成した後の部分拡大断面図であり、写真を元にして作成されたものである。
【０１００】
図３３において、Ａ領域及びＣ領域は、第１の電極６１及び第２の電極６２が形成された領域であり、Ｂ領域は、第２の電極６２及び第２の補助層６６が形成された領域である。
【０１０１】
本実施例に係る製造方法によれば、焼成後においても、第１の電極６１及び第１の補助層６５、並びに、第２の電極６２及び第２の補助層６６が平坦な平面を構成するので、第１〜３のセラミック塗料層５１〜５３の凹部が低減する。このため、図３３に示すように、第１〜３のセラミック塗料層５１〜５３の凹部による密着不良が低減するので、焼成時に発生するデラミネーションを確実に防止することができる。
【０１０２】
図３４、図３５は、図３０〜図３３に示した製造工程を経て得られたセラミック電子部品の概観を示す断面図である。図３４、図３５において、セラミック電子部品は、セラミックコンデンサである。図３４、図３５において、第１の電極６１または第２の電極６２の端部を基準値０とし、第１の補助層６５または第２の補助層６６が、第１の電極６１または第２の電極６２に実際に重なる方向を乗り上げ量（＋）とし、乗り上げ量（＋）の逆方向を乗り上げ量（―）として表示してある。
【０１０３】
図３４では乗り上げ量Ｘ＝＋１０μｍである。これを実施例１とする。図３５は、乗り上げ量Ｘ＝−３０μｍ、−６０μｍ、−１２０μｍである。これらを実施例２〜４とする、。
【０１０４】
表１は、図３４、図３５に示したセラミック電子部品の特性を示す表である。

表１に示した絶縁抵抗（ＩＲ）、及び、ＶＢ(Voltage break down)を得るにあたって、実施例１については、３９個のサンプルの平均値、実施例２については、１２７個のサンプルの平均値、実施例１については、１１７個のサンプルの平均値、実施例１については、１０３個のサンプルの平均値を用いた。
【０１０５】
表１から、ＩＲ、及びＶＢは、乗り上げ量Ｘの絶対値|Ｘ|が小さくなる程、良好となっていることがわかる。
【０１０６】
このことから、補助層６５、６６を有しない従来のセラミックコンデンサに比べて、補助層６５、６６を有する本発明の製造方法で製造されたセラミックコンデンサは、乗り上げ量Ｘの絶対値|Ｘ|が小さくなり、良好な特性が得られることがわかる。
【０１０７】
また、表１からは、実施例１及び実施例２の特性が、極めて良好であることがわかる。実施例１及び実施例２において、極めて良好な特性が得られた原因は、乗り上げ量Ｘの絶対値|Ｘ|を３０μｍ以下とすることにより、電極−補助層間の凹部、及び、凸部がゼロとみなせるためであると考えられる。
【０１０８】
実施例１は、補助層が電極の一部に、乗り上げ量Ｘをもって乗り上げている。このため、量産時において、補助層を形成する際に、乗り上げ量|Ｘ|以下の位置ずれを生じた場合であっても、電極間に凹部を生じる事態を確実に回避することができる。また、補助層は、焼成後において、セラミック塗料層と一体化するので、乗り上げ量|Ｘ|の大きさは、製品の特性にほとんど影響を与えない。
【０１０９】
図１〜図２９に示した製造方法で製造されたセラミック電子部品も、図３０〜図３３に示した製造方法で製造されたセラミック電子部品と同様の構成を有するので、同様の優れた作用効果を奏することができる。
【０１１０】
図３６は、本発明に係る製造方法の更に別の実施例を示す図、図３７は、図３６に示した工程の後に施される工程を示す図である。図において、図１〜図３５に現れた構成部分と同一の構成部分には、同一の参照符号を付し、重複説明を省略する。
【０１１１】
本実施例においては、第２のセラミック塗料層を形成し、第２のセラミック塗料層の上に、複数の第２の電極を形成し、第２のセラミック塗料層上の複数の第２の電極間の間隔に第２の補助層を形成する工程を、連続して、複数回繰り返す。
【０１１２】
具体的には、図３６に示すように、第１のセラミック塗料層５１、第１の電極６１、第２のセラミック塗料層５２、第２の電極６２、及び、第２の補助層６６を形成した後、その上に、更に、セラミック塗料を塗布して、第３のセラミック塗料層５３を形成し、第３のセラミック塗料層５３の上に、第３の電極６３、及び、第３の補助層６７（図３７参照）が形成される。第３の電極６３、及び、第３の補助層６７の上には第４のセラミック塗料層５４が形成される。
【０１１３】
図３７に示すように、積層シート７０は、第１のセラミック塗料層５１と第２のセラミック塗料層５２との間に第１の電極６１、及び、第１の補助層６５が形成され、第２のセラミック塗料層５２と第３のセラミック塗料層５３との間に第２の電極６２、及び、第２の補助層６６が形成され、第３のセラミック塗料層５３と第４のセラミック塗料層５４との間に第３の電極６３、及び、第３の補助層６７が形成される。
【０１１４】
本実施例に係る製造方法の場合も、第１の補助層６５〜第３の補助層６７は、第１の電極６１−６１間、第２の電極６２−６２間、および、第３の電極６３−６３間の間隔を埋めるように備えられ、第１の電極６１〜第３の電極６３の端部に乗り上げているから、第１の電極６１−６１間、第２の電極６２−６２間、および、第３の電極６３−６３間に、凹部を生じる事態を確実に回避し、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【０１１５】
また、図１〜図３５に示した製造方法と同様に、第１の電極６１、第２の電極６２、及び、第３の電極６３の間隔がｔ２＝ｔ１＋ｔ３となるので、特性の安定したセラミック電子部品を製造することが可能となる。
【０１１６】
更に、図３６、図３７に示した製造方法は、図１〜図３５に示した製造方法と同様の構成を有するので、同様の優れた作用効果を奏することができる。
【０１１７】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【０１１８】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（Ａ）焼成時に発生するデラミネーション等を低減することができるセラミック電子部品の製造方法を提供することができる。
（Ｂ）セラミック電子部品を容易に製造し得る製造方法を提供することができる。
（Ｃ）製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することができる。
（Ｄ）製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック電子部品の製造方法を実施する装置の配置を示す図である。
【図２】本発明に係るセラミック電子部品の製造方法を示すフローチャートである。
【図３】図２に示したフローチャートにおける工程を示す図である。
【図４】図３に示した工程の後の工程を示す平面図である。
【図５】図４に示した工程の後の工程を示す正面断面図である。
【図６】第１の電極を示す平面図である。
【図７】図６の部分拡大図である。
【図８】図５に示した工程の後の工程を示す正面断面図である。
【図９】図８の部分拡大平面図である。
【図１０】図８に示した工程の後の工程を示す正面断面図である。
【図１１】図１０に示した工程の後の工程を示す正面図である。
【図１２】第２の電極を示す平面図である。
【図１３】図１２の正面部分断面図である。
【図１４】図１２の部分拡大図である。
【図１５】図１１に示した工程の後の工程を示す正面断面図である。
【図１６】図１１に示した工程の後の工程を示す第２の正面断面図である。
【図１７】図１５、図１６に示した工程の後の工程を示す正面断面図である。
【図１８】積層シートの平面図である。
【図１９】図１７に示した工程の後の工程を示す正面断面図である。
【図２０】図１９に示した工程の後の工程を示す正面断面図である。
【図２１】図２０に示した工程の後の工程を示す斜視図である。
【図２２】本発明に係るセラミック電子部品の製造方法を実施する第２の装置の配置を示す図である。
【図２３】本発明に係る第２の製造方法の工程を示すフローチャートである。
【図２４】図２３に示したフローチャートにおける工程を示す図である。
【図２５】図２４に示した工程の後の工程を示す正面断面図である。
【図２６】図２５に示した工程の後の工程を示す正面断面図である。
【図２７】図２６に示した工程の後の工程を示す正面断面図である。
【図２８】図２７に示した工程の後の工程を示す正面断面図である。
【図２９】図２８に示した工程の後の工程を示す正面断面図である。
【図３０】本発明に係るセラミック電子部品の製造方法の更に第２の実施例を示す図である。
【図３１】図３０に示した工程の後の工程を示す正面断面図である。
【図３２】積層シートを積層した状態を示す正面断面図である。
【図３３】図３２に示した積層構造体を焼成して得られたサンプルの断面写真を示す図である。
【図３４】図３０〜図３３に示したセラミック電子部品の概観を示す断面図である。
【図３５】図３０〜図３３に示したセラミック電子部品の概観を示す断面図である。
【図３６】本発明に係るセラミック電子部品の製造方法の更に第２の実施例を示す図である。
【図３７】図３６に示した工程の後の工程を示す正面断面図である。
【符号の説明】
５１ 第１のセラミック塗料層
５２ 第２のセラミック塗料層
５３ 第３のセラミック塗料層
５４ 第４のセラミック塗料層
６１ 第１の電極
６２ 第２の電極
６３ 第３の電極
７０ 積層シート

Claims (6)

1. セラミック電子部品の製造方法であって、
   可撓性支持体の上に第１のセラミック塗料層を形成し、
   次に、前記第１のセラミック塗料層の上に複数の第１の電極を、所定の間隔を隔てて整列して形成し、
   次に、前記間隔を埋める第１の補助層を、印刷により形成し、前記第１の補助層は、端部が前記第１の電極のそれぞれの周辺に乗り上げるように形成し、
   次に、前記第１の電極及び前記第１の補助層を覆うように第２のセラミック塗料層を、塗布により形成し、前記第２のセラミック塗料層は、厚みｔ２が前記第１のセラミック塗料層の厚みｔ１よりも厚くなるように形成し、
   次に、前記第２のセラミック塗料層の上に複数の第２の電極を、所定の間隔を隔てて整列して形成し、
   次に、前記第２の電極を覆うように第３のセラミック塗料層を形成し、前記第３のセラミック塗料層は、前記第２の電極よりも上部の厚みｔ３が前記第１のセラミック塗料層の厚みｔ１と、前記第２のセラミック塗料層の厚みｔ２との差（ｔ２−ｔ１）に等しくなるように形成する
   ステップを含むセラミック電子部品の製造方法。
2. 請求項１に記載されたセラミック電子部品の製造方法であって、前記第２のセラミック塗料層の上に前記第２の電極を形成した後、前記第３のセラミック塗料層を形成する前、前記第２の電極の間の前記間隔を埋める第２の補助層を形成し、前記第２の補助層は端部が前記第２の電極のそれぞれの周辺に乗り上げるように形成するステップを含むセラミック電子部品の製造方法。
3. 請求項１または２に記載されたセラミック電子部品の製造方法であって、前記第３のセラミック塗料層を形成した後、前記可撓性支持体から前記第１のセラミック塗料層を剥離し、剥離して得られたものを積層するステップを含むセラミック電子部品の製造方法。
4. セラミック電子部品の製造方法であって、
   前記可撓性支持体の上に第１のセラミック塗料層を形成し、
   次に、前記第１のセラミック塗料層の上に複数の第１の電極を、所定の間隔を隔てて整列して形成し、
   次に、前記第１の電極を覆うように第２のセラミック塗料層を形成し、前記第２のセラミック塗料層は、前記第１の電極よりも上部の厚みｔ２が前記第１のセラミック塗料層の厚みｔ１よりも厚くなるように形成し、
   次に、前記第２のセラミック塗料層の上に複数の第２の電極を、所定の間隔を隔てて整列して形成し、
   次に、前記第２の電極の間の前記間隔を埋める第２の補助層を、印刷により形成し、前記第２の補助層は、端部が前記第２の電極のそれぞれの周辺に乗り上げるように形成し、
   次に、前記第２の電極及び前記第２の補助層を覆うように第３のセラミック塗料層を、塗布により形成し、前記第３のセラミック塗料層は、厚みｔ３が前記第１のセラミック塗料層の厚みｔ１と、前記第２のセラミック塗料層における前記第１の電極よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しくなるように形成する
   ステップを含むセラミック電子部品の製造方法。
5. 請求項４に記載されたセラミック電子部品の製造方法であって、
   前記第１のセラミック塗料層の上に前記第１の電極を形成した後、前記第２のセラミック塗料層を形成する前、前記第１の電極の間の前記間隔を埋める第１の補助層を形成し、前記第１の補助層は端部が前記第１の電極のそれぞれの周辺に乗り上げるように形成するステップを含むセラミック電子部品の製造方法。
6. 請求項４または５に記載されたセラミック電子部品の製造方法であって、前記第３のセラミック塗料層を形成した後、前記可撓性支持体から前記第１のセラミック塗料層を剥離し、剥離して得られたものを積層するステップを含むセラミック電子部品の製造方法。

Images