JP3885962B2 - セラミック電子部品の製造方法 - Google Patents
セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP3885962B2 JP3885962B2 JP2003144121A JP2003144121A JP3885962B2 JP 3885962 B2 JP3885962 B2 JP 3885962B2 JP 2003144121 A JP2003144121 A JP 2003144121A JP 2003144121 A JP2003144121 A JP 2003144121A JP 3885962 B2 JP3885962 B2 JP 3885962B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- ceramic paint
- layer
- paint layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、1層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが2〜10μm以下、積層数が数百層にも達している。
【0003】
積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布し、セラミック塗料を乾燥させてセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成した後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断し、焼成し、端子電極を取付けて、完成品の積層セラミックコンデンサを得る製造方法が知られている。
【0004】
しかし、この製造方法は、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に凹部が生じるので、積層されたセラミックグリーンシートは、この凹部において密着性が悪くなる。このため、後の焼成工程において、セラミックグリーンシート間に生じた凹部にデラミネーションが発生するという問題が生じる。
【0005】
この問題を解決する手段として、例えば、特許文献1は、シート状の可撓性支持体の上にセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成し、電極群が形成されたセラミックグリーンシートを平坦な表面を持つ金型にて熱プレスした後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。
【0006】
この製造方法は、電極群が形成されたセラミックグリーンシートの表面を平坦な表面を持つ金型にて熱プレスするので、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹部が低減する。このため、積層されたセラミックグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。
【0007】
しかし、特許文献1に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題がある。
【0008】
また、金型にて熱プレスを施した場合であっても、電極群が形成されたセラミックグリーンシートの表面を完全に平坦にすることは、極めて困難であり、セラミックグリーンシートの表面に、僅かな凹部が残ってしまう。セラミックグリーンシートの表面に残った僅かな凹部は、セラミックグリーンシートを積層するにつれて累積され、最上層のセラミックグリーンシートには大きな凹部が生じることとなる。
【0009】
このため、特許文献1に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時に発生するデラミネーションが顕著になるという問題があった。
【0010】
また、セラミックグリーンシートの表面に凹部が生じている場合、加圧、焼成等を行う際に、凹部に応力が集中する。このため、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題もあった。
【0011】
更に、セラミックグリーンシートの表面に凹部が生じている場合、ショート不良、又は、耐圧不良が生じ易くなり、製品歩留まりが低下するという問題もあった。
【0012】
【特許文献1】
特開平6−168840号公報 (第2−3頁、第1図)
【0013】
【発明が解決しようとする課題】
本発明の課題は、焼成時に発生するデラミネーションを低減することができるセラミック電子部品の製造方法を提供することである。
【0014】
本発明のもう一つの課題は、製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することである。
【0015】
本発明の更にもう一つの課題は、製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することである。
【0016】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係るセラミック電子部品の製造方法では、セラミック塗料層の上に、複数の電極を、所定の間隔を隔てて整列して形成し、次に、前記間隔を埋める補助層を形成し、前記補助層は端部が前記電極の周辺に乗り上げるように形成し、次に、前記電極および前記補助層を覆うように、別のセラミック塗料層を形成するステップを含む。
【0017】
上述したように、本発明では、セラミック塗料層の上に、複数の電極を所定の間隔を隔てて整列して形成し、次に、間隔を埋める補助層を形成する。この補助層は、端部が電極の周辺に乗り上げるように形成されるから、電極間に凹部を生じる事態を確実に回避し、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【0018】
次に、電極、及び、補助層の上にセラミック塗料を塗布して、別のセラミック塗料層を形成する。ここで、電極及び補助層が、凹部のないほぼ平坦な平面を構成することとなるから、その上に形成される別のセラミック塗料層の表面を平坦化し、その塗布厚みを均一化することができる。セラミック塗料層の表面がほぼ平坦であると、その表面に形成されることのある電極を、高精度パターンとして形成することができる。また、電極、及び、補助層の上に形成されるセラミック塗料層の塗布厚みが均一化されると、特性の安定したセラミック電子部品が得られるとともに、製品歩留まりの低下を回避し得る。
【0019】
さらに、電極及び補助層の間で、ほぼ平坦な平面を構成し、その上に別のセラミック塗料層を塗布するので、電極、補助層及びセラミック塗料層が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【0020】
補助層は、焼成時における収縮率が、電極の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、電極及びの補助層を、ほぼ平坦な状態に保ち、電極及び補助層の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【0021】
また、本発明においては、セラミックグリーンシートの表面の凹部が低減されるので、凹部またはの近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【0022】
更に、本発明においては、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【0023】
本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。
【0024】
【発明の実施の形態】
図1は本発明に係るセラミック電子部品の製造方法を実施する装置の配置を示す図、図2は第1の態様に係るセラミック電子部品の製造方法を示すフローチャート、図3〜図21は図2に示したフローチャートにおける各工程を示す図である。本実施例に係る製造方法では、以下の工程を経て、積層セラミックコンデンサを製造する。図3〜図21に示した各工程の説明は、工程全体を示す図1、及び、図2を参照するものとする。
【0025】
<第1のセラミック塗料層の形成工程>
第1のセラミック塗料層51を形成するに当たっては、図1、図3に示すように、セラミック塗料17aと、支持体19と、押し出し式塗布ヘッド10と、乾燥機95とを用意する。
【0026】
まず、図1、図3に示すように、押し出し式塗布ヘッド10を用いて、支持体19の一面上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、厚みがt1である第1のセラミック塗料層51を形成する。
【0027】
セラミック塗料17aとしては、BaTiO3等、公知の材料を用いることができる。支持体19としては、例えば、ローラ97から連続的に供給される可撓性支持体を用いることができる。参照符号F1は支持体19の走行方向を示している。
【0028】
支持体19は、第1のセラミック塗料層51を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、支持体19の一面上に、Si等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、第1のセラミック塗料層51を支持体19から容易に剥離することができる。
【0029】
図3に示した押し出し式塗布ヘッド10は、セラミック塗料排出用スリット46と、上流側ノズル47と、下流側ノズル48と、セラミック塗料だまり49とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド10を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層(セラミックグリーンシート)を得ることができる。
【0030】
<ターゲットマーク形成工程>
図4は、ターゲットマーク形成工程を示す図であり、図3に示した工程の後に実行される。図4に示すように、支持体19の第1のセラミック塗料層51が形成された面に、画像処理用の第1のターゲットマークa1、b1、c1、d1及びピッチマークe1を形成する。
【0031】
この第1のターゲットマークa1〜d1及びピッチマークe1は、スクリーン印刷、グラビヤ印刷もしくはインクジェット印刷等によって形成されたマークまたはスルホールなど、画像処理できるマークであればよく、印刷面は支持体19の表裏どちらの面でもよい。この第1のターゲットマークa1〜d1及びピッチマークe1の形成タイミングは、例えば、図2に示した第1の電極61の形成ステップと同時に行うこともできる。
【0032】
<第1の電極の形成工程>
図5は、第1の電極の形成工程を示す図で、図4に示した工程の後に施される。図1、図5に示すように、第1のセラミック塗料層51の上に、スクリーン印刷機91で複数の第1の電極61を印刷し、第1の電極61を乾燥機95に通して乾燥させる。
【0033】
図6は、第1のセラミック塗料層51の上に形成された第1の電極61を示す平面図、図7は、図6の部分拡大図である。図6、図7において、第1の電極61は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。
【0034】
図7において、第1の電極61は、第1のセラミック塗料層51上において、互いに間隔を隔てて配列されている。複数備えられた第1の電極61のそれぞれは、第1のセラミック塗料層51の長さ方向にm(mは任意の自然数)列となるように形成されており、奇数列には6行、偶数列には5行の電極が備えられている。第1の電極61のそれぞれは、偶数列と奇数列とが寸法Lだけ異なるように配列してある。寸法Lは電極間ピッチ2Lの1/2が適当である。
【0035】
この第1の電極61を形成するに当たっては、上述した第1のターゲットマークa1〜d1及びピッチマークe1を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【0036】
また、第1の電極61の印刷と同時に、第2のターゲットマークa2、b2、c2、d2及びピッチマークe2を印刷している。この第2のターゲットマークa2、b2、c2、d2及びピッチマークe2は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【0037】
<第1の補助層の形成工程>
図8は第1の補助層の形成工程を示す図、図9は、図8の部分拡大平面図であり、この工程は、図5に示した工程の後に実行される。図8に示すように、第1の補助層65の形成に当たっては、第1のセラミック塗料層51上に形成された第1の電極61−61間の間隔に、厚みが、第1の電極61の厚みと等しい第1の補助層65を形成する。第1の補助層65は、焼成時における収縮率が、第1の電極61の焼成時における収縮率と等しい材料であることが好ましい。第1の補助層65は、例えば、印刷方法で形成することができる。
【0038】
また、第1の補助層65は、焼成後において、第1、第2のセラミック塗料層51、52と一体化し得る材料で構成することが好ましい。例えば、第1の補助層65を、第1、第2のセラミック塗料層51、52(図11参照)と同一の主原料からなる材料で形成することにより、焼成後において、第1の補助層65、及び、第1、第2のセラミック塗料層51、52を一体化させることができる。
【0039】
図8、図9において、第1の補助層65は、第1の電極61−61間の間隔を埋めるように備えられ、第1の電極61の端部に、その端縁を基準にして、乗り上げ量Xをもって乗り上げている。このように、第1の補助層65が第1の電極61の一部に乗り上げた状態に形成することにより、第1の電極61−61間に凹部を生じる事態を確実に回避することができ、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【0040】
また、この場合、第1の電極61の厚みと第1の補助層65の厚みとを等しくすることにより、第1の電極61及び第1の補助層65が凹部、及び、凸部のない平坦な平面を構成することになるので、後に実行される第2のセラミック塗料層の形成工程がより良好に行われることになる。
【0041】
<第2のセラミック塗料層の形成工程>
図10は、第2のセラミック塗料層の形成工程を示す図であり、この工程は図8に示した工程の後に実行される。図1、図10に示すように、第2のセラミック塗料層52の形成に当たっては、上述した押し出し式塗布ヘッド10を用いて、第1の補助層65、及び、第1の電極61の上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、厚みt2が、第1のセラミック塗料層51の厚みt1よりも厚い第2のセラミック塗料層52を形成する。
【0042】
上述した第1のセラミック塗料層51の形成工程、第1の電極61の形成工程、第2のセラミック塗料層52の形成工程によれば、第1のセラミック塗料層51上に、厚みが第1の電極61の厚みと等しい第1の補助層65が形成されることとなるので、第1の電極61及び第1の補助層65間で、凹部が少ないほぼ平坦な平面を構成することとなる。したがって、第1の電極61及び第1の補助層65の上に形成される第2のセラミック塗料層52の表面を容易に平坦化し、第2のセラミック塗料層52の塗布厚みを容易に均一化することができる。
【0043】
しかも、第1の電極61及び第1の補助層65の間で凹部の少ないほぼ平坦な平面を構成し、その上に第2のセラミック塗料層52が塗布されるので、第1の電極61、第1の補助層65及び第2のセラミック塗料層52が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【0044】
第1の補助層65は、焼成時における収縮率が、第1の電極61の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第1の電極61及び第1の補助層65を、ほぼ平坦な状態に保ち、第1の電極61及び第1の補助層65の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【0045】
また、セラミックグリーンシートの表面の凹部が低減されるので、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【0046】
更に、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【0047】
<第2の電極の形成工程>
図11は第2の電極の形成工程を示す図である。この工程は、図10に示した工程の後に実行される。図1、図11に示すように、第2のセラミック塗料層52の上に、複数の第2の電極62を印刷し、第2の電極62を乾燥機95に通して乾燥させて、複数の第2の電極62を形成する。
【0048】
図12は、第2のセラミック塗料層52の上に形成された第2の電極62を示す平面図、図13は図12の正面部分断面図、図14は図12の部分拡大図である。図12〜図14において、第2の電極62は、図5〜図7に示した第1の電極61と同一の電極材料によって構成され、第2のセラミック塗料層52上において、間隔を隔てて備えられている。第2の電極62が形成される第2のセラミック塗料層52の表面は、ほぼ平坦であるから、第2の電極62を、高精度パターンとして形成することができる。
【0049】
第2の電極62は、第2のセラミック塗料層52の長さ方向にm(mは任意の自然数)列となるように形成されており、奇数列には5行、偶数列には6行の電極が備えられている。
【0050】
第2の電極62を形成するに当たっては、上述した第1のターゲットマークa1〜d1及びピッチマークe1を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。
【0051】
また、第2のセラミック塗料層52を非常に薄く形成することにより、第2のセラミック塗料層52を透かして、第2のターゲットマークa2、b2、c2、d2及びピッチマークe2を確認することができる。このため、第2のターゲットマークa2、b2、c2、d2及びピッチマークe2を第2の電極62を形成する際の印刷位置決めに利用することもできる。
【0052】
また、第2の電極62の印刷と同時に、第3のターゲットマークa3、b3、c3、d3及びピッチマークe3を印刷している。この第3のターゲットマークa3、b3、c3、d3及びピッチマークe3は、後の積層工程等において、高精度で位置決めする際に利用することができる。
【0053】
<第3のセラミック塗料層の形成工程>
図15、図16は、第3のセラミック塗料層の形成工程を示す図である。この工程は、図11に示した工程の後に実行される。図1、図15、図16に示すように、第3のセラミック塗料層53の形成に当たっては、上述した押し出し式塗布ヘッド10を用いて、第2のセラミック塗料層52、及び、第2の電極62の上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、第2の電極62よりも上部の厚みt3が、第1のセラミック塗料層51の厚みt1と第2のセラミック塗料層52の厚みt2との差(t2−t1)に等しい第3のセラミック塗料層53を形成する。例えば、厚みt3は、第1のセラミック塗料層51の厚みt1と等しい厚みにすることができる。これにより、第1のセラミック塗料層51、第1の電極61、第1の補助層65、第2のセラミック塗料層52、第2の電極62及び第3のセラミック塗料層53を順次に積層した積層シート70が得られる。
【0054】
第3のセラミック塗料層53を構成するセラミック塗料は、その流動性により、第2の電極62−62間に存在する間隔(凹部)を埋めるように塗布される。このため、第2の電極62、及び、第2のセラミック塗料層52に対する第3のセラミック塗料層53の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。
【0055】
<積層シート切断等の工程>
図17は積層シート切断等の工程を示す図であり、この工程は図15、図16に示した工程の後に実行される。図1、図17に示すように、積層シート70の切断に当たっては、第1のセラミック塗料層51を支持体19から剥離した後、ダイサ96(図1参照)を用いて、第1のセラミック塗料層51、第2のセラミック塗料層52及び第3のセラミック塗料層53を所定の寸法に切断する。
【0056】
図18は切断された積層シート70の平面図である。図18に示すように、第3のセラミック塗料層53を非常に薄く形成することにより、第3のセラミック塗料層53を透かして、第3のターゲットマークa3、b3、c3、d3及びピッチマークe3を確認することができる。このため、後の積層工程等において、高精度で位置決めする際に、第3のターゲットマークa3、b3、c3、d3及びピッチマークe3を利用することができる。
【0057】
<積層シートの積層工程>
図19は、積層シートの積層工程を示す図であり、図17に示した工程の後に実行される。図19では図示の都合上、電極数を図18の場合よりも少ない数で示してある。図19に示すように、積層シート70の積層に当たっては、複数の積層シート70を順次に積層する。具体的には、隣接する2枚の積層シート70において、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、複数の積層シート70を順次に積層する。それぞれの積層シート70は、第3のターゲットマークa3、b3、c3、d3及びピッチマークe3を利用した画像処理により、高精度に位置決めされる。
【0058】
図19では、最上層の積層シート70の上層、及び、最下層の積層シート70の下層に、保護層71を形成してある。この保護層71は、積層シート70を保護する外装となる。
【0059】
積層シート70は、セラミック塗料層(第1〜第3のセラミック塗料層51〜53)単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート70全体として、厚みが厚くなる。このため、セラミック塗料層51〜53が薄くなった場合でも、ハンドリングが容易になり、支持体19からの剥離が容易になる。しかも、積層シート70全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層51〜53及び電極群61、62にかかる負担が低減し、ショート等の特性不良が低減する。
【0060】
図19に図示した積層状態において、隣接する2つの積層シート70では、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接する。従って、隣接する2つの積層シート70の間に、第3のセラミック塗料層53における第2の電極62よりも上部の厚み(t3)と、第1のセラミック塗料層51の厚みt1との和(t3+t1)の厚みt31、
t31=t3+t1
を有するセラミック塗料層が生じる。
【0061】
厚みt3は、第1のセラミック塗料層51の厚みt1と第2のセラミック塗料層52の厚みt2との差(t2−t1)に等しい。即ち、
t3=t2−t1
となる。変形すると、
t2=t3+t1
=t31
上述のように、複数枚の積層シート70を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート70の間に、厚みt2と等しい厚みt31を持つセラミック塗料層が生じる。隣接する積層シート70の間では、厚みt31のセラミック塗料層を介して、一方の積層シート70に含まれる第2の電極62と、他方の積層シート70に含まれる第1の電極61とが対向する。
【0062】
積層した状態では、電極群の対向関係を考慮する限り、厚みt2を持つ第2のセラミック塗料層52、及び、厚みt31を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。
【0063】
また、第2の積層プロセスとして、例えば、第1のセラミック塗料層51の厚みt1と、第3のセラミック塗料層53における第2の電極62よりも上部の厚みt3とが等しい場合には、隣接する2枚の積層シート70において、一方の積層シート70に含まれる第1のセラミック塗料層51が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、又は、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第3のセラミック塗料層53と隣接するように、積層シート70を順次に積層することができる。このとき、両積層シート70に含まれる第1のセラミック塗料層51の厚みの和(t1+t1)、又は、両積層シート70に含まれる第3のセラミック塗料層53における第2の電極62よりも上部の厚みの和(t3+t3)が、第2のセラミック塗料層52の厚みt2と等しくなる。
【0064】
このため、第2のセラミック塗料層52を介して対向する第1の電極61及び第2の電極62の間に生じる塗料層厚みt2が、第1のセラミック塗料層51、又は、第3のセラミック塗料層53を介して対向する第1の電極61及び第2の電極62の間に生じる塗料層厚み(t1+t1、又は、t3+t3)と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0065】
<設定積層数を得た後の工程>
図20は、設定積層数を得た後の工程を示す図、図21は、図20に示した工程の後の工程を示す斜視図であル。この工程は図19に示した工程の後に実行される。図20に示すように、積層された積層シート70、及び、保護層71は、熱プレスされる。そして、熱プレスされた積層シート70、及び、保護層71は、切断され、図21に示す積層チップが得られる。
【0066】
上述した製造方法では、第1のセラミック塗料層51は、支持体19の上にセラミック塗料17aを塗布して形成されているので、支持体19を剥離すると、支持体19に対向していた面が平坦になる。
【0067】
また、第3のセラミック塗料層53は、表面に電極群が形成されておらず、第2のセラミック塗料層52、及び、第2の電極62の上にセラミック塗料17aを塗布して形成されている。このため、公知の方法、例えば、押し出し式塗布法、ドクターブレード法等で、セラミック塗料17aを塗布することにより、表面を平坦にすることができる。
【0068】
このように、積層シート70は、表面が平坦であり、表面に凹部が生じないので、積層シート70毎に熱プレスを施す必要がない。複数の積層シート70を順次に積層した後で、熱プレスを施せば足り、複数の積層シート70を積層する前、第1のセラミック塗料層51、第1の電極61、第1の補助層65、第2のセラミック塗料層52、第2の電極62、及び、第3のセラミック塗料層53には、熱プレスを施す必要がない。したがって、熱プレスの回数が低減し、精度よく、短時間に、容易にセラミック電子部品を製造することが可能となる。
【0069】
積層コンデンサの完成品は、この積層チップを所定の温度条件で脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成することにより得られる。積層チップを脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成する方法は、従来からよく知られている。
【0070】
図22は本発明に係るセラミック電子部品の別の製造方法を実施する装置の配置を示す図、図23は製造方法の工程を示すフローチャート、図24〜図29は図23に示したフローチャートにおける各工程を示す図である。以下、図22及び図23を参照し、図24〜図29に図示された各工程を説明する。
【0071】
<第1のセラミック塗料層形成工程〜第1の電極形成工程>
この製造方法においても、第1のセラミック塗料層の形成工程、ターゲットマークの形成工程及び第1の電極の形成工程は、先に示した製造方法と同じ工程(図3〜図7参照)が採用されるので、その重複説明は省略する。図24は、図3〜図7に示した工程を経て、第1のセラミック塗料層51の上に第1の電極61を形成した状態を示す図である。
【0072】
<第2のセラミック塗料層形成工程>
図25は、第2のセラミック塗料層形成工程を示す図である。この工程は、図24に示した工程の後に実行される。図22及び図25に示すように、第1の電極61を形成した後、第1の補助層を形成することなく、第2のセラミック塗料層52を形成する。第2のセラミック塗料層52の形成に当たっては、押し出し式塗布ヘッド10を用いて、第1の電極61の上に、セラミック塗料17aを塗布し、セラミック塗料17aを乾燥機95に通して乾燥させ、厚みt2が、第1のセラミック塗料層51の厚みt1よりも厚い第2のセラミック塗料層52を形成する。
【0073】
<第2の電極形成工程>
図26は第2の電極の形成工程を示す図であり、図25に示した工程の後に施される。第2の電極62は、図22、図26に示すように、第2のセラミック塗料層52の上に、第2の電極62を印刷し、第2の電極62を乾燥機95に通して乾燥させて形成する。第2の電極62の詳細については、既に述べたので、重複説明は省略する。
【0074】
<第2の補助層の形成工程>
図27は第2の補助層の形成工程を示す図である。この工程は、図26に示した工程の後に施される。図27に示すように、第2のセラミック塗料層52上に第2の電極62を形成した後、第2の電極62−62間の間隔に、厚みが、第2の電極62の厚みと等しい第2の補助層66を形成する。この第2の補助層66は、焼成時における収縮率が、第2の電極62の焼成時における収縮率と等しい材料であることが好ましい。この第2の補助層66は、例えば、印刷方法で形成することができる。
【0075】
また、第2の補助層66は、焼成後において、第2、第3のセラミック塗料層52、53と一体化し得る材料で構成することが好ましい。例えば、第2の補助層66を、第2、第3のセラミック塗料層52、53と同一の主原料からなる材料で形成することにより、焼成後において、第2の補助層66、及び、第2、第3のセラミック塗料層52、53を一体化させることができる。
【0076】
図27において、第2の補助層66は、第2の電極62−62間の間隔を埋めるように備えられ、第2の電極62の一部に乗り上げている。このように、第2の補助層66が第2の電極62の一部に乗り上げた状態に形成することにより、第2の電極62−62間に凹部を生じる事態を確実に回避することができ、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【0077】
また、この場合、第2の電極62の厚みと第2の補助層66の厚みとを等しくすることにより、第2の電極62及び第2の補助層66が凹部、及び、凸部のない平坦な平面を構成することになるので、後に施される第3のセラミック塗料層の形成工程がより良好に行われることになる。また、この場合には、第2の電極62よりも先に第2の補助層66を形成してもよい。
【0078】
<第3のセラミック塗料層の形成工程>
第2の充填層66を形成した後、セラミック塗料17aを塗布し、第3のセラミック塗料層53を形成する。
【0079】
図28は第3のセラミック塗料層53を形成した後に剥離して得られた積層シート70を示す図である。第3のセラミック塗料層53の厚みt3は、第1のセラミック塗料層51の厚みt1と、第2のセラミック塗料層52における第1の電極61よりも上部の厚みt2との差(t2−t1)に等しい。これにより、第1のセラミック塗料層51、第1の電極61、第2のセラミック塗料層52、第2の電極62、第2の補助層66及び第3のセラミック塗料層53を順次に積層した積層シート70が得られる。第3のセラミック塗料層53の厚みt3は、第1のセラミック塗料層51の厚みt1と等しい厚みにしてもよい。
【0080】
この実施例に係る製造方法では、第2のセラミック塗料層52上に、厚みが第2の電極62の厚みと等しい第2の補助層66が形成されているので、第2の電極62及び第2の補助層66が、凹部が少ないほぼ平坦な平面を構成することとなる。したがって、第2の電極62及び第2の補助層66の上に形成される第3のセラミック塗料層53の表面を容易に平坦化し、第3のセラミック塗料層53の塗布厚みを容易に均一化することができる。
【0081】
しかも、第2の電極62及び第2の補助層66の間で凹部が少ないほぼ平坦な平面を構成し、その上に第3のセラミック塗料層53が塗布されるので、第2の電極62、第2の補助層66及び第3のセラミック塗料層53が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。
【0082】
第2の補助層66は、焼成時における収縮率が、第2の電極62の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第2の電極62及び第2の補助層66を、ほぼ平坦な状態に保ち、第2の電極62及び第2の補助層66の凹部に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。
【0083】
また、セラミックグリーンシートの表面の凹部が低減されるので、凹部の近傍において、電極に折れが生じ、製品特性が低下するという問題が生じない。
【0084】
更に、セラミックグリーンシートの表面の凹部が低減されるので、ショート不良、又は、耐圧不良が生じにくくなり、製品歩留まりが向上する。
【0085】
<積層シートの積層工程>
図29は、積層シートの積層工程を示す図である。この工程は図28に示した工程の後に実行される。図29に示すように、積層シート70の積層に当たっては、複数の積層シート70を順次に積層する。具体的には、隣接する2枚の積層シート70において、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、複数の積層シート70を順次に積層する。それぞれの積層シート70は、第3のターゲットマークa3、b3、c3、d3及びピッチマークe3を利用した画像処理により、高精度に位置決めされる。
【0086】
図29では、最上層の積層シート70の上層、及び、最下層の積層シート70の下層に、保護層71を形成している。この保護層71は、積層シート70を保護する外装となる。
【0087】
積層シート70は、セラミック塗料層(第1〜第3のセラミック塗料層51〜53)単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート70の全体として、厚みが厚くなる。このため、セラミック塗料層51〜53が薄くなった場合でも、ハンドリングが容易になり、支持体19からの剥離が容易になる。しかも、積層シート70全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層51〜53及び電極群61、62にかかる負担が低減し、ショート等の特性不良が低減する。
【0088】
図29に図示した積層状態において、隣接する2つの積層シート70では、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接する。従って、隣接する2つの積層シート70の間に、第3のセラミック塗料層53の厚み(t3)と、第1のセラミック塗料層51の厚みt1との和(t3+t1)の厚みt31、
t31=t3+t1
を有するセラミック塗料層が生じる。
【0089】
第3のセラミック塗料層53の厚みt3は、第1のセラミック塗料層51の厚みt1と、第2のセラミック塗料層52における第1の電極61よりも上部の厚みt2との差(t2−t1)に等しい。即ち、
t3=t2−t1
となる。変形すると、
t2=t3+t1
=t31
上述のように、複数枚の積層シート70を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート70の間に、厚みt2と等しい厚みt31を持つセラミック塗料層が生じる。隣接する積層シート70の間では、厚みt31のセラミック塗料層を介して、一方の積層シート70に含まれる第2の電極62と、他方の積層シート70に含まれる第1の電極61とが対向する。
【0090】
積層した状態では、電極群の対向関係を考慮する限り、厚みt2を持つ第2のセラミック塗料層52、及び、厚みt31を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。
【0091】
また、第2の積層プロセスとして、例えば、第1のセラミック塗料層51の厚みt1と、第3のセラミック塗料層53の厚みt3とが等しい場合には、隣接する2枚の積層シート70において、一方の積層シート70に含まれる第1のセラミック塗料層51が、他方の積層シート70に含まれる第1のセラミック塗料層51と隣接するように、又は、一方の積層シート70に含まれる第3のセラミック塗料層53が、他方の積層シート70に含まれる第3のセラミック塗料層53と隣接するように、複数の積層シート70を順次に積層することができる。このとき、両積層シート70に含まれる第1のセラミック塗料層51の厚みの和(t1+t1)、又は、両積層シート70に含まれる第3のセラミック塗料層53の厚みの和(t3+t3)が、第2のセラミック塗料層52における第1の電極61よりも上部の厚みt2と等しくなる。
【0092】
このため、第2のセラミック塗料層52を介して対向する第1の電極61及び第2の電極62の間に生じる塗料層厚みt2が、第1のセラミック塗料層51、又は、第3のセラミック塗料層53を介して対向する第1の電極61及び第2の電極62の間に生じる塗料層厚み(t1+t1、又は、t3+t3)と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0093】
この後、積層された積層シート70及び保護層71が、熱プレスされ、熱プレスされた積層シート70及び保護層71は、切断され、図21に示す積層チップが得られる。
【0094】
図22〜図29セラミック電子部品の製造方法は、図1〜図21に示したセラミック電子部品の製造方法と、同様の工程を含むので、同様の作用効果を奏することができる。
【0095】
図30は、本発明に係る製造方法の更に別の実施例を示す図、図31は、図30に示した工程の後に施される工程を示す図である。図において、図1〜図29に現れた構成部分と、同様の構成部分には、同一の参照符号を付し、重複説明を省略する。
【0096】
本実施例は、既に述べた2つの製造方法を併せ含む。即ち、図3〜図11に示したように、第1のセラミック塗料層51上に、間隔を隔てて第1の電極61を整列して形成した後、第1の電極61−61間の間隔に第1の補助層65を形成する。第1の補助層65は、端部が電極61の周辺に乗り上げるように形成する。この後、第1の電極61及び第1の補助層65の上に、セラミック塗料17a(図11参照)を塗布して、第2のセラミック塗料層52を形成し、第2のセラミック塗料層52の上に、第2の電極62を形成する。
【0097】
第2の電極62を形成した後、図27、図28を参照して説明した製造工程が実行される。この後、図30に示すように、第2のセラミック塗料層52上において、隣接する第2の電極62−62間の間隔に、第2の補助層66を形成する。第2の補助層66は、端部が第2の電極62の周辺に乗り上げるように形成する。
【0098】
この後、図31に示すように、第2の電極62及び第2の補助層66の上に、セラミック塗料を塗布して、第3のセラミック塗料層53を形成することにより、積層シート70が形成される。
【0099】
図32は、図31の剥離工程を経て得られた積層シート70を積層した積層構造体を示す正面断面図、図33は、図32に示した積層構造体を焼成した後の部分拡大断面図であり、写真を元にして作成されたものである。
【0100】
図33において、A領域及びC領域は、第1の電極61及び第2の電極62が形成された領域であり、B領域は、第2の電極62及び第2の補助層66が形成された領域である。
【0101】
本実施例に係る製造方法によれば、焼成後においても、第1の電極61及び第1の補助層65、並びに、第2の電極62及び第2の補助層66が平坦な平面を構成するので、第1〜3のセラミック塗料層51〜53の凹部が低減する。このため、図33に示すように、第1〜3のセラミック塗料層51〜53の凹部による密着不良が低減するので、焼成時に発生するデラミネーションを確実に防止することができる。
【0102】
図34、図35は、図30〜図33に示した製造工程を経て得られたセラミック電子部品の概観を示す断面図である。図34、図35において、セラミック電子部品は、セラミックコンデンサである。図34、図35において、第1の電極61または第2の電極62の端部を基準値0とし、第1の補助層65または第2の補助層66が、第1の電極61または第2の電極62に実際に重なる方向を乗り上げ量(+)とし、乗り上げ量(+)の逆方向を乗り上げ量(―)として表示してある。
【0103】
図34では乗り上げ量X=+10μmである。これを実施例1とする。図35は、乗り上げ量X=−30μm、−60μm、−120μmである。これらを実施例2〜4とする、。
【0104】
表1は、図34、図35に示したセラミック電子部品の特性を示す表である。
表1に示した絶縁抵抗(IR)、及び、VB(Voltage break down)を得るにあたって、実施例1については、39個のサンプルの平均値、実施例2については、127個のサンプルの平均値、実施例1については、117個のサンプルの平均値、実施例1については、103個のサンプルの平均値を用いた。
【0105】
表1から、IR、及びVBは、乗り上げ量Xの絶対値|X|が小さくなる程、良好となっていることがわかる。
【0106】
このことから、補助層65、66を有しない従来のセラミックコンデンサに比べて、補助層65、66を有する本発明の製造方法で製造されたセラミックコンデンサは、乗り上げ量Xの絶対値|X|が小さくなり、良好な特性が得られることがわかる。
【0107】
また、表1からは、実施例1及び実施例2の特性が、極めて良好であることがわかる。実施例1及び実施例2において、極めて良好な特性が得られた原因は、乗り上げ量Xの絶対値|X|を30μm以下とすることにより、電極−補助層間の凹部、及び、凸部がゼロとみなせるためであると考えられる。
【0108】
実施例1は、補助層が電極の一部に、乗り上げ量Xをもって乗り上げている。このため、量産時において、補助層を形成する際に、乗り上げ量|X|以下の位置ずれを生じた場合であっても、電極間に凹部を生じる事態を確実に回避することができる。また、補助層は、焼成後において、セラミック塗料層と一体化するので、乗り上げ量|X|の大きさは、製品の特性にほとんど影響を与えない。
【0109】
図1〜図29に示した製造方法で製造されたセラミック電子部品も、図30〜図33に示した製造方法で製造されたセラミック電子部品と同様の構成を有するので、同様の優れた作用効果を奏することができる。
【0110】
図36は、本発明に係る製造方法の更に別の実施例を示す図、図37は、図36に示した工程の後に施される工程を示す図である。図において、図1〜図35に現れた構成部分と同一の構成部分には、同一の参照符号を付し、重複説明を省略する。
【0111】
本実施例においては、第2のセラミック塗料層を形成し、第2のセラミック塗料層の上に、複数の第2の電極を形成し、第2のセラミック塗料層上の複数の第2の電極間の間隔に第2の補助層を形成する工程を、連続して、複数回繰り返す。
【0112】
具体的には、図36に示すように、第1のセラミック塗料層51、第1の電極61、第2のセラミック塗料層52、第2の電極62、及び、第2の補助層66を形成した後、その上に、更に、セラミック塗料を塗布して、第3のセラミック塗料層53を形成し、第3のセラミック塗料層53の上に、第3の電極63、及び、第3の補助層67(図37参照)が形成される。第3の電極63、及び、第3の補助層67の上には第4のセラミック塗料層54が形成される。
【0113】
図37に示すように、積層シート70は、第1のセラミック塗料層51と第2のセラミック塗料層52との間に第1の電極61、及び、第1の補助層65が形成され、第2のセラミック塗料層52と第3のセラミック塗料層53との間に第2の電極62、及び、第2の補助層66が形成され、第3のセラミック塗料層53と第4のセラミック塗料層54との間に第3の電極63、及び、第3の補助層67が形成される。
【0114】
本実施例に係る製造方法の場合も、第1の補助層65〜第3の補助層67は、第1の電極61−61間、第2の電極62−62間、および、第3の電極63−63間の間隔を埋めるように備えられ、第1の電極61〜第3の電極63の端部に乗り上げているから、第1の電極61−61間、第2の電極62−62間、および、第3の電極63−63間に、凹部を生じる事態を確実に回避し、凹部に起因するデラミネーション等の不具合を確実に回避することができる。
【0115】
また、図1〜図35に示した製造方法と同様に、第1の電極61、第2の電極62、及び、第3の電極63の間隔がt2=t1+t3となるので、特性の安定したセラミック電子部品を製造することが可能となる。
【0116】
更に、図36、図37に示した製造方法は、図1〜図35に示した製造方法と同様の構成を有するので、同様の優れた作用効果を奏することができる。
【0117】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【0118】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
(A)焼成時に発生するデラミネーション等を低減することができるセラミック電子部品の製造方法を提供することができる。
(B)セラミック電子部品を容易に製造し得る製造方法を提供することができる。
(C)製品特性の低下を回避し得るセラミック電子部品の製造方法を提供することができる。
(D)製品歩留まりの低下を回避し得るセラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係るセラミック電子部品の製造方法を実施する装置の配置を示す図である。
【図2】本発明に係るセラミック電子部品の製造方法を示すフローチャートである。
【図3】図2に示したフローチャートにおける工程を示す図である。
【図4】図3に示した工程の後の工程を示す平面図である。
【図5】図4に示した工程の後の工程を示す正面断面図である。
【図6】第1の電極を示す平面図である。
【図7】図6の部分拡大図である。
【図8】図5に示した工程の後の工程を示す正面断面図である。
【図9】図8の部分拡大平面図である。
【図10】図8に示した工程の後の工程を示す正面断面図である。
【図11】図10に示した工程の後の工程を示す正面図である。
【図12】第2の電極を示す平面図である。
【図13】図12の正面部分断面図である。
【図14】図12の部分拡大図である。
【図15】図11に示した工程の後の工程を示す正面断面図である。
【図16】図11に示した工程の後の工程を示す第2の正面断面図である。
【図17】図15、図16に示した工程の後の工程を示す正面断面図である。
【図18】積層シートの平面図である。
【図19】図17に示した工程の後の工程を示す正面断面図である。
【図20】図19に示した工程の後の工程を示す正面断面図である。
【図21】図20に示した工程の後の工程を示す斜視図である。
【図22】本発明に係るセラミック電子部品の製造方法を実施する第2の装置の配置を示す図である。
【図23】本発明に係る第2の製造方法の工程を示すフローチャートである。
【図24】図23に示したフローチャートにおける工程を示す図である。
【図25】図24に示した工程の後の工程を示す正面断面図である。
【図26】図25に示した工程の後の工程を示す正面断面図である。
【図27】図26に示した工程の後の工程を示す正面断面図である。
【図28】図27に示した工程の後の工程を示す正面断面図である。
【図29】図28に示した工程の後の工程を示す正面断面図である。
【図30】本発明に係るセラミック電子部品の製造方法の更に第2の実施例を示す図である。
【図31】図30に示した工程の後の工程を示す正面断面図である。
【図32】積層シートを積層した状態を示す正面断面図である。
【図33】図32に示した積層構造体を焼成して得られたサンプルの断面写真を示す図である。
【図34】図30〜図33に示したセラミック電子部品の概観を示す断面図である。
【図35】図30〜図33に示したセラミック電子部品の概観を示す断面図である。
【図36】本発明に係るセラミック電子部品の製造方法の更に第2の実施例を示す図である。
【図37】図36に示した工程の後の工程を示す正面断面図である。
【符号の説明】
51 第1のセラミック塗料層
52 第2のセラミック塗料層
53 第3のセラミック塗料層
54 第4のセラミック塗料層
61 第1の電極
62 第2の電極
63 第3の電極
70 積層シート
Claims (6)
- セラミック電子部品の製造方法であって、
可撓性支持体の上に第1のセラミック塗料層を形成し、
次に、前記第1のセラミック塗料層の上に複数の第1の電極を、所定の間隔を隔てて整列して形成し、
次に、前記間隔を埋める第1の補助層を、印刷により形成し、前記第1の補助層は、端部が前記第1の電極のそれぞれの周辺に乗り上げるように形成し、
次に、前記第1の電極及び前記第1の補助層を覆うように第2のセラミック塗料層を、塗布により形成し、前記第2のセラミック塗料層は、厚みt2が前記第1のセラミック塗料層の厚みt1よりも厚くなるように形成し、
次に、前記第2のセラミック塗料層の上に複数の第2の電極を、所定の間隔を隔てて整列して形成し、
次に、前記第2の電極を覆うように第3のセラミック塗料層を形成し、前記第3のセラミック塗料層は、前記第2の電極よりも上部の厚みt3が前記第1のセラミック塗料層の厚みt1と、前記第2のセラミック塗料層の厚みt2との差(t2−t1)に等しくなるように形成する
ステップを含むセラミック電子部品の製造方法。 - 請求項1に記載されたセラミック電子部品の製造方法であって、前記第2のセラミック塗料層の上に前記第2の電極を形成した後、前記第3のセラミック塗料層を形成する前、前記第2の電極の間の前記間隔を埋める第2の補助層を形成し、前記第2の補助層は端部が前記第2の電極のそれぞれの周辺に乗り上げるように形成するステップを含むセラミック電子部品の製造方法。
- 請求項1または2に記載されたセラミック電子部品の製造方法であって、前記第3のセラミック塗料層を形成した後、前記可撓性支持体から前記第1のセラミック塗料層を剥離し、剥離して得られたものを積層するステップを含むセラミック電子部品の製造方法。
- セラミック電子部品の製造方法であって、
前記可撓性支持体の上に第1のセラミック塗料層を形成し、
次に、前記第1のセラミック塗料層の上に複数の第1の電極を、所定の間隔を隔てて整列して形成し、
次に、前記第1の電極を覆うように第2のセラミック塗料層を形成し、前記第2のセラミック塗料層は、前記第1の電極よりも上部の厚みt2が前記第1のセラミック塗料層の厚みt1よりも厚くなるように形成し、
次に、前記第2のセラミック塗料層の上に複数の第2の電極を、所定の間隔を隔てて整列して形成し、
次に、前記第2の電極の間の前記間隔を埋める第2の補助層を、印刷により形成し、前記第2の補助層は、端部が前記第2の電極のそれぞれの周辺に乗り上げるように形成し、
次に、前記第2の電極及び前記第2の補助層を覆うように第3のセラミック塗料層を、塗布により形成し、前記第3のセラミック塗料層は、厚みt3が前記第1のセラミック塗料層の厚みt1と、前記第2のセラミック塗料層における前記第1の電極よりも上部の厚みt2との差(t2−t1)に等しくなるように形成する
ステップを含むセラミック電子部品の製造方法。 - 請求項4に記載されたセラミック電子部品の製造方法であって、
前記第1のセラミック塗料層の上に前記第1の電極を形成した後、前記第2のセラミック塗料層を形成する前、前記第1の電極の間の前記間隔を埋める第1の補助層を形成し、前記第1の補助層は端部が前記第1の電極のそれぞれの周辺に乗り上げるように形成するステップを含むセラミック電子部品の製造方法。 - 請求項4または5に記載されたセラミック電子部品の製造方法であって、前記第3のセラミック塗料層を形成した後、前記可撓性支持体から前記第1のセラミック塗料層を剥離し、剥離して得られたものを積層するステップを含むセラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144121A JP3885962B2 (ja) | 2003-05-21 | 2003-05-21 | セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003144121A JP3885962B2 (ja) | 2003-05-21 | 2003-05-21 | セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349429A JP2004349429A (ja) | 2004-12-09 |
JP3885962B2 true JP3885962B2 (ja) | 2007-02-28 |
Family
ID=33531686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003144121A Expired - Fee Related JP3885962B2 (ja) | 2003-05-21 | 2003-05-21 | セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3885962B2 (ja) |
-
2003
- 2003-05-21 JP JP2003144121A patent/JP3885962B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004349429A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
US9177724B2 (en) | Multilayer ceramic electronic component and a method for manufacturing the same | |
KR970004272B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
US20030170432A1 (en) | Ceramic electronic device and method of production of same | |
US7828033B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
JP2012142451A (ja) | グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法 | |
JP3885962B2 (ja) | セラミック電子部品の製造方法 | |
JP4055910B2 (ja) | セラミック電子部品の製造方法 | |
JP2003209025A (ja) | 積層セラミック電子部品の製造方法 | |
JP2014003145A (ja) | 電子部品の製造方法および製造装置 | |
JP3827081B2 (ja) | セラミック電子部品の製造方法 | |
JP3902106B2 (ja) | セラミック電子部品の製造方法 | |
JP4046194B2 (ja) | セラミック電子部品の製造方法 | |
JPH06283375A (ja) | 積層電子部品の製造方法 | |
JPS62171107A (ja) | 磁器コンデンサの製造方法 | |
JP3988875B2 (ja) | セラミック電子部品の製造方法、及び、セラミック電子部品の製造装置 | |
CN111128546A (zh) | 一种多层片式陶瓷电容器及其制作方法 | |
JP3470812B2 (ja) | セラミック積層電子部品の製造方法 | |
JP4450158B2 (ja) | セラミック電子部品の製造方法 | |
JP4614043B2 (ja) | セラミック電子部品の製造方法 | |
JP4404192B2 (ja) | セラミック電子部品の製造方法 | |
JP2005259964A (ja) | セラミック積層体の製造方法 | |
JP4420182B2 (ja) | セラミック電子部品の製造方法 | |
JP2005051073A (ja) | セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |