JP4055910B2 - セラミック電子部品の製造方法 - Google Patents

Description

本発明は、積層セラミック電子部品の製造方法に関する。

セラミック電子部品として、例えば、積層セラミックコンデンサが知られている。積層セラミックコンデンサは、小型化、大容量化の要求が非常に強く、この要求に応えるため、１層あたりの誘電体層の厚みを薄くし、積層数を増大させている。例えば、最近の積層セラミックコンデンサは、誘電体層の厚みが２〜１０μｍ以下、積層数が数百層にも達している。

積層セラミックコンデンサの製造方法としては、例えば、シート状の可撓性支持体の上に、セラミック塗料を塗布し、セラミック塗料を乾燥させてセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成した後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成し、この積層構造体を細断し、焼成し、端子電極を取付けて、完成品の積層セラミックコンデンサを得る製造方法が知られている。

しかし、この製造方法は、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に凹凸が生じるので、積層されたセラミックグリーンシートは、この凹凸部分において密着性が悪くなる。このため、後の焼成工程において、セラミックグリーンシート間に生じた凹凸部分にデラミネーションが発生するという問題が生じる。

この問題を解決する手段として、例えば、特許文献１は、シート状の可撓性支持体の上にセラミックグリーンシートを形成し、セラミックグリーンシート上に電極群を形成し、電極群が形成されたセラミックグリーンシートを平坦な表面を持つ金型にて熱プレスした後、セラミックグリーンシートを所定の大きさに切断し、切断されたセラミックグリーンシートを順次に積層して積層構造体を形成する製造方法を開示している。

この製造方法は、電極群が形成されたセラミックグリーンシートの表面を平坦な表面を持つ金型にて熱プレスするので、セラミックグリーンシート上において、電極が形成された部分と電極が形成されていない部分との間に生じる凹凸が低減する。このため、積層されたセラミックグリーンシート間の密着不良が低減し、焼成時に発生するデラミネーションが低減することとなる。

しかし、特許文献１に開示された製造方法は、電極群の形成を行う度に、金型にて熱プレスを施す必要があるので、製造工程が複雑になるという問題が生じる。

また、金型にて熱プレスを施した場合であっても、電極群が形成されたセラミックグリーンシートの表面を完全に平坦にすることは、極めて困難であり、セラミックグリーンシートの表面に、僅かな凹凸が残ってしまう。セラミックグリーンシートの表面に生じた僅かな凹凸は、セラミックグリーンシートを積層するにつれて累積され、最上層のセラミックグリーンシートには大きな凹凸が生じることとなる。

このため、特許文献１に開示された製造方法を用いた場合であっても、多層化に伴い、積層数が増大するにつれ、焼成時に発生するデラミネーションが顕著になるという問題があった。
特開平６−１６８８４０号公報 （第２−３頁、第１図）

本発明の課題は、焼成時に発生するデラミネーションを低減することができるセラミック電子部品の製造方法を提供することである。

本発明のもう一つの課題は、セラミック電子部品を容易に製造し得る製造方法を提供することである。

上述した課題を解決するため、本発明は２つの態様に係るセラミック電子部品の製造方法を開示する。

１．第１の態様に係るセラミック電子部品の製造方法
本発明の第１の態様に係るセラミック電子部品の製造方法では、支持体の上に第１のセラミック塗料層を形成する。次に、第１のセラミック塗料層の上に、第１の電極群、及び、第１の補助層を形成する。第１の補助層は、厚みが、第１の電極群の厚みと等しい。次に、第１の電極群、及び、第１の補助層の上にセラミック塗料を塗布して、厚みが、第１のセラミック塗料層よりも厚い第２のセラミック塗料層を形成する。次に、第２のセラミック塗料層の上に、第２の電極群を形成する。次に、第２のセラミック塗料層、及び、第２の電極群の上にセラミック塗料を塗布して、第２の電極群よりも上部の厚みが、第１のセラミック塗料層の厚みと第２のセラミック塗料層の厚みとの差に等しい第３のセラミック塗料層を形成するステップを含む。第１の電極群及び第１の補助層は、いずれが先に形成されてもよい。

上述した本発明の第１の態様に係るセラミック電子部品の製造方法によれば、次のような作用、及び、効果が得られる。

まず、第１のセラミック塗料層を形成し、次に、第１のセラミック塗料層の上に、第１の電極群、及び、第１の補助層を形成する。第１の補助層は、厚みが、第１の電極群の厚みと等しい。次に、第１の電極群、及び、第１の補助層の上にセラミック塗料を塗布して、第２のセラミック塗料層を形成する。

この工程によれば、第１のセラミック塗料層上に、厚みが第１の電極群の厚みと等しい第１の補助層が形成されることとなるので、第１の電極群及び第１の補助層が、凹凸の少ないほぼ平坦な平面を構成することとなる。したがって、第１の電極群及び第１の補助層の上に形成される第２のセラミック塗料層の表面を容易に平坦化し、第２のセラミック塗料層の塗布厚みを容易に均一化することができる。

第１の電極群及び第１の補助層が凹凸の少ないほぼ平坦な平面を構成し、その上に第２のセラミック塗料層が塗布されるので、第１の電極群、第１の補助層及び第２のセラミック塗料層が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。

上述のようにして第２のセラミック塗料層を形成した後、第２のセラミック塗料層の上に、第２の電極群を形成する。この場合、第２のセラミック塗料層の表面がほぼ平坦であるので、第２の電極群を、高精度パターンとして形成することができる。

次に、第２のセラミック塗料層、及び、第２の電極群の上にセラミック塗料を塗布して、第３のセラミック塗料層を形成する。これにより、第１のセラミック塗料層、第１の電極群、第１の補助層、第２のセラミック塗料層、第２の電極群及び第３のセラミック塗料層を順次に積層した積層シートが得られる。

第３のセラミック塗料層を構成するセラミック塗料は、その流動性により、第２の電極群間に存在する間隔（凹部）を埋めるように塗布される。このため、第２の電極群、及び、第２のセラミック塗料層に対する第３のセラミック塗料層の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。

この後、積層シートは、その複数枚が、周知のプロセスに従って、順次に積層される。好ましくは、積層状態で隣接する２つの積層シートでは、一方の積層シートに含まれる第３のセラミック塗料層が、他方の積層シートに含まれる第１のセラミック塗料層と隣接する。従って、隣接する２つの積層シートの間に、第３のセラミック塗料層における第２の電極群よりも上部の厚み（ｔ３）と、第１のセラミック塗料層の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１を有するセラミック塗料層が生じる。

本発明においては、第３のセラミック塗料層における第２の電極群よりも上部の厚みｔ３が、第１のセラミック塗料層の厚みｔ１と第２のセラミック塗料層の厚みｔ２との差（ｔ２−ｔ１）に等しい。

従って、複数枚の積層シートを順次に積層する一般的なプロセスを採用した場合、隣接する積層シートの間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シートの間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シートに含まれる第２の電極群と、他方の積層シートに含まれる第１の電極群とが対向する。

積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。

第１の補助層は、焼成時における収縮率が、第１の電極群の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第１の電極群及び第１の補助層を、ほぼ平坦な状態に保ち、第１の電極群及び第１の補助層の凹凸に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。

２．第２の態様に係るセラミック電子部品の製造方法
本発明の第２の態様に係るセラミック電子部品の製造方法では、支持体の上に第１のセラミック塗料層を形成する。次に、第１のセラミック塗料層の上に、第１の電極群を形成する。次に、第１のセラミック塗料層、及び、第１の電極群の上に、セラミック塗料を塗布して、厚みが、第１のセラミック塗料層よりも厚い第２のセラミック塗料層を形成する。次に、第２のセラミック塗料層の上に、第２の電極群、及び、第２の補助層を形成する。第２の補助層は、厚みが、第２の電極群の厚みと等しい。次に、第２の電極群、及び、第２の補助層の上にセラミック塗料を塗布して、厚みが、第１のセラミック塗料層の厚みと、第２のセラミック塗料層における第１の電極群よりも上部の厚みとの差に等しい第３のセラミック塗料層を形成するステップを含む。第２の電極群及び第２の補助層は、いずれが先に形成されてもよい。

上述した本発明の第２の態様に係るセラミック電子部品の製造方法によれば、次のような作用、及び、効果が得られる。

まず、第１セラミック塗料層、及び、第１の電極群の上にセラミック塗料を塗布して、第２のセラミック塗料層を形成する。第２のセラミック塗料層を構成するセラミック塗料は、その流動性により、第１の電極群間に存在する間隔（凹部）を埋めるように塗布される。このため、第１セラミック塗料層、及び、第１の電極群に対する第２のセラミック塗料層の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。

次に、第２のセラミック塗料層の上に、第２の電極群、及び、第２の補助層を形成する。第２の補助層は、厚みが、第２の電極群の厚みと等しい。次に、第２の電極群、及び、第２の補助層の上にセラミック塗料を塗布して、第３のセラミック塗料層を形成する。

この工程によれば、第２のセラミック塗料層上に、厚みが第２の電極群の厚みと等しい第２の補助層が形成されることとなるので、第２の電極群及び第２の補助層が、凹凸の少ないほぼ平坦な平面を構成することとなる。したがって、第２の電極群及び第２の補助層の上に形成される第３のセラミック塗料層の表面を容易に平坦化し、第３のセラミック塗料層の塗布厚みを容易に均一化することができる。

しかも、第２の電極群及び第２の補助層が凹凸の少ないほぼ平坦な平面を構成し、その上に第３のセラミック塗料層が塗布されるので、第２の電極群、第２の補助層及び第３のセラミック塗料層が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。

この後、積層シートは、その複数枚が、周知のプロセスに従って、順次に積層される。好ましくは、積層状態で隣接する２つの積層シートでは、一方の積層シートに含まれる第３のセラミック塗料層が、他方の積層シートに含まれる第１のセラミック塗料層と隣接する。従って、隣接する２つの積層シートの間に、第３のセラミック塗料層の厚み（ｔ３）と、第１のセラミック塗料層の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１を有するセラミック塗料層が生じる。

本発明においては、第３のセラミック塗料層の厚みｔ３が、第１のセラミック塗料層の厚みｔ１と、第２のセラミック塗料層における第１の電極群よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しい。

従って、複数枚の積層シートを順次に積層する一般的なプロセスを採用した場合、隣接する積層シートの間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シートの間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シートに含まれる第２の電極群と、他方の積層シートに含まれる第１の電極群とが対向する。

積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。

第２の補助層は、焼成時における収縮率が、第２の電極群の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第２の電極群及び第２の補助層を、ほぼ平坦な状態に保ち、第２の電極群及び第２の補助層の凹凸に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。

第２の態様に係る製造方法では、第１の態様に係る製造方法を、併せ含むことができる。この場合には、第１の態様による作用効果をも、併せ得ることができる。

本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施例によって更に詳しく説明する。

以上述べたように、本発明によれば、次のような効果を得ることができる。
（Ａ）焼成時に発生するデラミネーション等を低減することができるセラミック電子部品の製造方法を提供することができる。
（Ｂ）セラミック電子部品を容易に製造し得る製造方法を提供することができる。

１．第１の態様に係るセラミック電子部品の製造方法
図１は第１の態様に係るセラミック電子部品の製造方法を実施する装置の配置を示す図、図２は第１の態様に係るセラミック電子部品の製造方法を示すフローチャート、図３〜図２０は図２に示したフローチャートにおける各工程を示す図である。本実施例に係る製造方法では、以下の工程を経て、積層セラミックコンデンサを製造する。

＜第１のセラミック塗料層の形成工程＞
第１のセラミック塗料層５１を形成するに当たっては、図１、図３に示すように、まず、セラミック塗料１７ａと、支持体１９と、押し出し式塗布ヘッド１０と、乾燥機９５とを用意する。

そして、図１、図３に示すように、押し出し式塗布ヘッド１０を用いて、支持体１９の一面上に、セラミック塗料１７ａを塗布し、この第１のセラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みがｔ１である第１のセラミック塗料層５１を形成する。

具体的には、セラミック塗料１７ａとしては、ＢａＴｉＯ₃等、公知の材料を用いることができる。支持体１９としては、例えば、ローラ９７から連続的に供給される可撓性支持体を用いることができる。参照符号Ｆ１は支持体１９の走行方向を示している。

支持体１９は、第１のセラミック塗料層５１を成形する面に剥離処理を施しておくことが好ましい。剥離処理は、例えば、支持体１９の一面上に、Ｓｉ等でなる剥離用膜を薄くコートすることによって実行することができる。このような剥離処理を施しておくことにより、第１のセラミック塗料層５１を支持体１９から容易に剥離することができる。

図３に示した押し出し式塗布ヘッド１０は、セラミック塗料排出用スリット４６と、上流側ノズル４７と、下流側ノズル４８と、セラミック塗料だまり４９とを含む。このような押し出し式塗布ヘッドは公知である。この押し出し式塗布ヘッド１０を用いると、非常に面精度がよく、かつ、厚みバラツキの少ない均一なセラミック塗料層（セラミックグリーンシート）を得ることができる。

＜ターゲットマーク形成工程＞
図４は、図３に示した工程の後に施される、ターゲットマーク形成工程を示す図である。本実施例においては、図４に示すように、支持体１９の第１のセラミック塗料層５１が形成された面に、画像処理用の第１のターゲットマークａ１，ｂ１，ｃ１，ｄ１及びピッチマークｅ１を形成する。

この第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１は、スクリーン印刷、グラビヤ印刷もしくはインクジェット印刷等によって形成されたマークまたはスルホールなど、画像処理できるマークであればよく、印刷面は支持体１９の表裏どちらの面でもよい。この第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１の形成タイミングは、例えば、図２に示した第１の電極群６１の形成ステップと同時に行うこともできる。

＜第１の電極群の形成工程＞
図５は、図４に示した工程の後に施される、第１の電極群の形成工程を示す図である。本実施例においては、図１、図５に示すように、第１のセラミック塗料層５１の上に、スクリーン印刷機９１で第１の電極群６１を印刷し、第１の電極群６１を乾燥機９５に通して乾燥させて、第１の電極群６１を形成する。

図６は、第１のセラミック塗料層５１の上に形成された第１の電極群６１を示す平面図、図７は、図６の部分拡大図である。図６、図７において、第１の電極群６１は、例えばニッケル、銅等を主成分とする電極材料によって構成されている。

図７において、第１の電極群６１を構成する個々の電極１１１〜１６１、１１２〜１５２、１１ｍ〜１５ｍは、第１のセラミック塗料層５１上において、互いに間隔を隔てて配列されている。本実施例において各電極は、第１のセラミック塗料層５１の長さ方向にｍ列となるように形成されており、奇数列には６行、偶数列には５行の電極が備えられている。電極に付された参照番号のうち１桁目は当該電極の属する列を示し、２桁目は同じく属する行を示している。個々の電極は、偶数列と奇数列とが寸法Ｌだけ異なるように配列してある。寸法Ｌは電極間ピッチ２Ｌの１／２が適当である。

この第１の電極群６１を形成するに当たっては、上述した第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。

また、本実施例においては、第１の電極群６１の印刷と同時に、第２のターゲットマークａ２，ｂ２，ｃ２，ｄ２及びピッチマークｅ２を印刷している。この第２のターゲットマークａ２，ｂ２，ｃ２，ｄ２及びピッチマークｅ２は、後の積層工程等において、高精度で位置決めする際に利用することができる。

＜第１の補助層の形成工程＞
図８は、図５に示した工程の後に施される、第１の補助層の形成工程を示す図である。図８に示すように、第１の補助層６５の形成に当たっては、第１のセラミック塗料層５１上における、第１の電極群６１が形成されない領域に、厚みが、第１の電極群６１の厚みと等しい第１の補助層６５を形成する。この第１の補助層６５は、焼成時における収縮率が、第１の電極群６１の焼成時における収縮率と等しい材料であることが好ましい。この第１の補助層６５は、例えば、印刷方法で形成することができる。また、第１の補助層６５は、第１の電極群６１よりも先に形成してもよい。

＜第２のセラミック塗料層の形成工程＞
図９は、図８に示した工程の後に施される、第２のセラミック塗料層の形成工程を示す図である。図１、図９に示すように、第２のセラミック塗料層５２の形成に当たっては、上述した押し出し式塗布ヘッド１０を用いて、第１の補助層６５、及び、第１の電極群６１の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みｔ２が、第１のセラミック塗料層５１の厚みｔ１よりも厚い第２のセラミック塗料層５２を形成する。

上述した第１のセラミック塗料層５１形成工程、第１の電極群６１形成工程、第２のセラミック塗料層５２形成工程によれば、第１のセラミック塗料層５１上に、厚みが第１の電極群６１の厚みと等しい第１の補助層６５が形成されることとなるので、第１の電極群６１及び第１の補助層６５が、凹凸の少ないほぼ平坦な平面を構成することとなる。したがって、第１の電極群６１及び第１の補助層６５の上に形成される第２のセラミック塗料層５２の表面を容易に平坦化し、第２のセラミック塗料層５２の塗布厚みを容易に均一化することができる。

しかも、第１の電極群６１及び第１の補助層６５が凹凸の少ないほぼ平坦な平面を構成し、その上に第２のセラミック塗料層５２が塗布されるので、第１の電極群６１、第１の補助層６５及び第２のセラミック塗料層５２が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。

第１の補助層６５は、焼成時における収縮率が、第１の電極群６１の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第１の電極群６１及び第１の補助層６５を、ほぼ平坦な状態に保ち、第１の電極群６１及び第１の補助層６５の凹凸に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。

＜第２の電極群の形成工程＞
図１０は、図９に示した工程の後に施される、第２の電極群の形成工程を示す図である。本実施例においては、図１、図１０に示すように、第２のセラミック塗料層５２の上に、第２の電極群６２を印刷し、第２の電極群６２を乾燥機９５に通して乾燥させて、第２の電極群６２を形成する。

図１１は、第２のセラミック塗料層５２の上に形成された第２の電極群６２を示す平面図、図１２は図１１の正面部分断面図、図１３は図１１の部分拡大図である。図１１〜図１３において、第２の電極群６２は、図５〜図７に示した第１の電極群６１と同一の電極材料によって構成され、第２のセラミック塗料層５２上において、間隔を隔てて備えられている。第２の電極群６２が形成される第２のセラミック塗料層５２の表面は、ほぼ平坦であるから、第２の電極群６２を、高精度パターンとして形成することができる。

本実施例において、第２の電極群６２を構成する個々の電極２１１〜２５１、２１２〜２６２、２１ｍ〜２６ｍは、第２のセラミック塗料層５２の長さ方向にｍ列となるように形成されており、奇数列には５行、偶数列には６行の電極が備えられている。電極に付された参照番号のうち１桁目は当該電極の属する列を示し、２桁目は同じく属する行を示している。

第２の電極群６２を形成するに当たっては、上述した第１のターゲットマークａ１〜ｄ１及びピッチマークｅ１を画像処理して得られた情報に基づいて、印刷位置決めを行なうことができる。

また、第２のセラミック塗料層５２を非常に薄く形成することにより、第２のセラミック塗料層５２を透かして、第２のターゲットマークａ２，ｂ２，ｃ２，ｄ２及びピッチマークｅ２を確認することができる。このため、第２のターゲットマークａ２，ｂ２，ｃ２，ｄ２及びピッチマークｅ２を第２の電極群６２を形成する際の印刷位置決めに利用することもできる。

また、本実施例においては、第２の電極群６２の印刷と同時に、第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３を印刷している。この第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３は、後の積層工程等において、高精度で位置決めする際に利用することができる。

＜第３のセラミック塗料層の形成工程＞
図１４、図１５は、図１０に示した工程の後に施される、第３のセラミック塗料層の形成工程を示す図である。図１、図１４、図１５に示すように、第３のセラミック塗料層５３の形成に当たっては、上述した押し出し式塗布ヘッド１０を用いて、第２のセラミック塗料層５２、及び、第２の電極群６２の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、第２の電極群６２よりも上部の厚みｔ３が、第１のセラミック塗料層５１の厚みｔ１と第２のセラミック塗料層５２の厚みｔ２との差（ｔ２−ｔ１）に等しい第３のセラミック塗料層５３を形成する。例えば、厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と等しい厚みにすることができる。これにより、第１のセラミック塗料層５１、第１の電極群６１、第１の補助層６５、第２のセラミック塗料層５２、第２の電極群６２及び第３のセラミック塗料層５３を順次に積層した積層シート７０が得られる。

第３のセラミック塗料層５３を構成するセラミック塗料は、その流動性により、第２の電極群６２間に存在する間隔（凹部）を埋めるように塗布される。このため、第２の電極群６２、及び、第２のセラミック塗料層５２に対する第３のセラミック塗料層５３の密着性が向上し、従来問題となっていたデラミネーション等の問題が生じにくくなる。

＜積層シート切断等の工程＞
図１６は、図１４、図１５に示した工程の後に施される、積層シート切断等の工程を示す図である。図１、図１６に示すように、積層シート７０の切断に当たっては、第１のセラミック塗料層５１を支持体１９から剥離した後、ダイサ９６を用いて、第１のセラミック塗料層５１、第２のセラミック塗料層５２及び第３のセラミック塗料層５３を所定の寸法に切断する。

図１７は切断された積層シート７０の平面図である。図１７に示すように、第３のセラミック塗料層５３を非常に薄く形成することにより、第３のセラミック塗料層５３を透かして、第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３を確認することができる。このため、後の積層工程等において、高精度で位置決めする際に、第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３を利用することができる。

＜積層シートの積層工程＞
図１８は、図１６に示した工程の後に施される、積層シートの積層工程を示す図である。図１８に示すように、積層シート７０の積層に当たっては、複数の積層シート７０を順次に積層する。具体的には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、複数の積層シート７０を順次に積層する。それぞれの積層シート７０は、第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３を利用した画像処理により、高精度に位置決めされる。 図１８に示した実施例においては、最上層の積層シート７０の上層、及び、最下層の積層シート７０の下層に、保護層７１を形成している。この保護層７１は、積層シート７０を保護する外装となる。

積層シート７０は、セラミック塗料層（第１〜第３のセラミック塗料層５１〜５３）単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート７０全体として、厚みが厚くなる。このため、セラミック塗料層５１〜５３が薄くなった場合でも、ハンドリングが容易になり、支持体１９からの剥離が容易になる。しかも、積層シート７０全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層５１〜５３及び電極群６１、６２にかかる負担が低減し、ショート等の特性不良が低減する。

図１８に図示した積層状態において、隣接する２つの積層シート７０では、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接する。従って、隣接する２つの積層シート７０の間に、第３のセラミック塗料層５３における第２の電極群６２よりも上部の厚み（ｔ３）と、第１のセラミック塗料層５１の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１、
ｔ３１＝ｔ３＋ｔ１
を有するセラミック塗料層が生じる。

厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と第２のセラミック塗料層５２の厚みｔ２との差（ｔ２−ｔ１）に等しい。即ち、
ｔ３＝ｔ２−ｔ１
となる。変形すると、
ｔ２＝ｔ３＋ｔ１
＝ｔ３１

上述のように、複数枚の積層シート７０を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート７０の間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シート７０の間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シート７０に含まれる第２の電極群６２と、他方の積層シート７０に含まれる第１の電極群６１とが対向する。

積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層５２、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。

また、別の積層プロセスとして、例えば、第１のセラミック塗料層５１の厚みｔ１と、第３のセラミック塗料層５３における第２の電極群６２よりも上部の厚みｔ３とが等しい場合には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第１のセラミック塗料層５１が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、又は、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第３のセラミック塗料層５３と隣接するように、複数の積層シート７０を順次に積層することができる。このとき、両積層シート７０に含まれる第１のセラミック塗料層５１の厚みの和（ｔ１＋ｔ１）、又は、両積層シート７０に含まれる第３のセラミック塗料層５３における第２の電極群６２よりも上部の厚みの和（ｔ３＋ｔ３）が、第２のセラミック塗料層５２の厚みｔ２と等しくなる。

このため、第２のセラミック塗料層５２を介して対向する第１の電極群６１及び第２の電極群６２の間に生じる塗料層厚みｔ２が、第１のセラミック塗料層５１、又は、第３のセラミック塗料層５３を介して対向する第１の電極群６１及び第２の電極群６２の間に生じる塗料層厚み（ｔ１＋ｔ１、又は、ｔ３＋ｔ３）と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。

＜設定積層数を得た後の工程＞
図１９は、図１８に示した工程の後に施される、設定積層数を得た後の工程を示す図、図２０は、図１９に示した工程の後の工程を示す斜視図である。図１９に示すように、積層された積層シート７０、及び、保護層７１は、熱プレスされる。そして、熱プレスされた積層シート７０、及び、保護層７１は、切断され、図２０に示す積層チップが得られる。

上述した第１の態様に係るセラミック電子部品の製造方法では、第１のセラミック塗料層５１は、支持体１９の上にセラミック塗料１７ａを塗布して形成されているので、支持体１９を剥離すると、支持体１９に対向していた面が平坦になる。

また、第３のセラミック塗料層５３は、表面に電極群が形成されておらず、第２のセラミック塗料層５２、及び、第２の電極群６２の上にセラミック塗料１７ａを塗布して形成されている。このため、公知の方法、例えば、押し出し式塗布法、ドクターブレード法等で、セラミック塗料１７ａを塗布することにより、表面を平坦にすることができる。

このように、積層シート７０は、表面が平坦であり、表面に凹凸が生じないので、積層シート７０毎に、熱プレスを施す必要がない。このため、複数の積層シート７０を順次に積層した後で、熱プレスを施せば足りる。このため、複数の積層シート７０を積層する前、第１のセラミック塗料層５１、第１の電極群６１、第１の補助層６５、第２のセラミック塗料層５２、第２の電極群６２、及び、第３のセラミック塗料層５３には、熱プレスを施す必要がないので、熱プレスの回数が低減し、精度よく、短時間に、容易にセラミック電子部品を製造することが可能となる。

積層コンデンサの完成品は、この積層チップを所定の温度条件で脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成することにより得られる。積層チップを脱バインダ処理し、焼成し、更に、端子電極を焼き付け形成する方法は、従来からよく知られている。

２．第２の態様に係るセラミック電子部品の製造方法
図２１は第２の態様に係るセラミック電子部品の製造方法を実施する装置の配置を示す図、図２２は第２の態様に係る製造方法の工程を示すフローチャート、図２３〜図２８は図２２に示したフローチャートにおける各工程を示す図である。以下、図２１及び図２２を参照し、図２３〜図２８に図示された各工程を説明する。

＜第１のセラミック塗料層形成工程〜第１の電極群形成工程＞
第２の態様に係る製造方法において、第１のセラミック塗料層の形成工程、ターゲットマークの形成工程及び第１の電極群の形成工程は、第１の態様に係る製造方法と同じ工程（図３〜図７参照）が採用されるので、その重複説明は省略する。図２３は、上記工程を経て、第１のセラミック塗料層５１の上に第１の電極群６１を形成した状態を示す図である。

＜第２のセラミック塗料層形成工程＞
図２４は、図２３に示した工程の後に施される、第２のセラミック塗料層形成工程を示す図である。第１の態様に係る製造方法では、第１の電極群６１を形成した後、または、第１の電極群６１を形成する前に、第１の充填層６５を形成していたが、第２の態様に係る製造方法では、図２１及び図２４に示すように、第１の電極群６１を形成した後、第１の充填層６５を形成することなく、第２のセラミック塗料層５２を形成する。第２のセラミック塗料層５２の形成に当たっては、押し出し式塗布ヘッド１０を用いて、第１の電極群６１の上に、セラミック塗料１７ａを塗布し、セラミック塗料１７ａを乾燥機９５に通して乾燥させ、厚みが、第１のセラミック塗料層５１の厚みｔ１よりも厚い第２のセラミック塗料層５２を形成する。

＜第２の電極群形成工程＞
図２５は、図２４に示した工程の後に施される、第２の電極群形成工程を示す図である。第２の電極群６２は、図２１、図２５に示すように、第２のセラミック塗料層５２の上に、第２の電極群６２を印刷し、第２の電極群６２を乾燥機９５に通して乾燥させて形成する。第２の電極群６２の詳細については、第１の態様に係る製造方法において、既に述べてあるので、重複説明は省略する。

＜第２の補助層の形成工程＞
図２６は、図２５に示した工程の後に施される、第２の補助層の形成工程を示す図である。図２６に示すように、第２の補助層６６の形成に当たっては、第２のセラミック塗料層５２上における、第２の電極群６２が形成されない領域に、厚みが、第２の電極群６２の厚みと等しい第２の補助層６６を形成する。この第２の補助層６６は、焼成時における収縮率が、第２の電極群６２の焼成時における収縮率と等しい材料であることが好ましい。この第２の補助層６６は、例えば、印刷方法で形成することができる。また、第２の補助層６６は、第２の電極群６２よりも先に形成してもよい。

＜第３のセラミック塗料層の形成工程＞
第２の充填層６６を形成した後、セラミック塗料１７ａを塗布し、第３のセラミック塗料層５３を形成する。その詳細は、第１の態様にかかる製造方法において、既に説明したので、重複説明は省略する。

図２７は第３のセラミック塗料層５３を形成した後に剥離して得られた積層シート７０を示す図である。第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と、第２のセラミック塗料層５２における第１の電極群６１よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しい。これにより、第１のセラミック塗料層５１、第１の電極群６１、第２のセラミック塗料層５２、第２の電極群６２、第２の補助層６６及び第３のセラミック塗料層５３を順次に積層した積層シート７０が得られる。第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と等しい厚みにしてもよい。

第２の態様に係るセラミック電子部品の製造方法では、第２のセラミック塗料層５２上に、厚みが第２の電極群６２の厚みと等しい第２の補助層６６が形成されているので、第２の電極群６２及び第２の補助層６６が、凹凸の少ないほぼ平坦な平面を構成することとなる。したがって、第２の電極群６２及び第２の補助層６６の上に形成される第３のセラミック塗料層５３の表面を容易に平坦化し、第３のセラミック塗料層５３の塗布厚みを容易に均一化することができる。

しかも、第２の電極群６２及び第２の補助層６６が凹凸の少ないほぼ平坦な平面を構成し、その上に第３のセラミック塗料層５３が塗布されるので、第２の電極群６２、第２の補助層６６及び第３のセラミック塗料層５３が密着する。このため、焼成時におけるデラミネーションの発生を確実に防止することができる。

第２の補助層６６は、焼成時における収縮率が、第２の電極群６２の焼成時における収縮率とほぼ等しい材料によって構成することが好ましい。こうすることにより、焼成後においても、第２の電極群６２及び第２の補助層６６を、ほぼ平坦な状態に保ち、第２の電極群６２及び第２の補助層６６の凹凸に起因する密着不良を低減させ、焼成時にデラミネーションが発生するのを確実に防止することができる。

＜積層シートの積層工程＞
図２８は、図２７に示した工程の後に施される、積層シートの積層工程を示す図である。図２８に示すように、積層シート７０の積層に当たっては、複数の積層シート７０を順次に積層する。具体的には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、複数の積層シート７０を順次に積層する。それぞれの積層シート７０は、第３のターゲットマークａ３，ｂ３，ｃ３，ｄ３及びピッチマークｅ３を利用した画像処理により、高精度に位置決めされる。

図２８に示した実施例においては、最上層の積層シート７０の上層、及び、最下層の積層シート７０の下層に、保護層７１を形成している。この保護層７１は、積層シート７０を保護する外装となる。

積層シート７０は、セラミック塗料層（第１〜第３のセラミック塗料層５１〜５３）単体でなく、複数のセラミック塗料層が順次に積層されて構成されているので、積層シート７０全体として、厚みが厚くなる。このため、セラミック塗料層５１〜５３が薄くなった場合でも、ハンドリングが容易になり、支持体１９からの剥離が容易になる。しかも、積層シート７０全体としての厚みが厚くなり、強度が増すので、ハンドリングの際に、セラミック塗料層５１〜５３及び電極群６１、６２にかかる負担が低減し、ショート等の特性不良が低減する。

図２８に図示した積層状態において、隣接する２つの積層シート７０では、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接する。従って、隣接する２つの積層シート７０の間に、第３のセラミック塗料層５３の厚み（ｔ３）と、第１のセラミック塗料層５１の厚みｔ１との和（ｔ３＋ｔ１）の厚みｔ３１、
ｔ３１＝ｔ３＋ｔ１
を有するセラミック塗料層が生じる。

第３のセラミック塗料層５３の厚みｔ３は、第１のセラミック塗料層５１の厚みｔ１と、第２のセラミック塗料層５２における第１の電極群６１よりも上部の厚みｔ２との差（ｔ２−ｔ１）に等しい。即ち、
ｔ３＝ｔ２−ｔ１
となる。変形すると、
ｔ２＝ｔ３＋ｔ１
＝ｔ３１

上述のように、複数枚の積層シート７０を順次に積層する一般的なプロセスを採用した場合、隣接する積層シート７０の間に、厚みｔ２と等しい厚みｔ３１を持つセラミック塗料層が生じる。隣接する積層シート７０の間では、厚みｔ３１のセラミック塗料層を介して、一方の積層シート７０に含まれる第２の電極群６２と、他方の積層シート７０に含まれる第１の電極群６１とが対向する。

積層した状態では、電極群の対向関係を考慮する限り、厚みｔ２を持つ第２のセラミック塗料層５２、及び、厚みｔ３１を持つセラミック塗料層以外のセラミック塗料層は存在しない。従って、積層を完了した場合、電極群のすべてが、同一厚みのセラミック塗料層を介して対向することになるので、積層数を特定することによって、取得容量を特定し得ることになる。

また、別の積層プロセスとして、例えば、第１のセラミック塗料層５１の厚みｔ１と、第３のセラミック塗料層５３の厚みｔ３とが等しい場合には、隣接する２枚の積層シート７０において、一方の積層シート７０に含まれる第１のセラミック塗料層５１が、他方の積層シート７０に含まれる第１のセラミック塗料層５１と隣接するように、又は、一方の積層シート７０に含まれる第３のセラミック塗料層５３が、他方の積層シート７０に含まれる第３のセラミック塗料層５３と隣接するように、複数の積層シート７０を順次に積層することができる。このとき、両積層シート７０に含まれる第１のセラミック塗料層５１の厚みの和（ｔ１＋ｔ１）、又は、両積層シート７０に含まれる第３のセラミック塗料層５３の厚みの和（ｔ３＋ｔ３）が、第２のセラミック塗料層５２における第１の電極群６１よりも上部の厚みｔ２と等しくなる。

このため、第２のセラミック塗料層５２を介して対向する第１の電極群６１及び第２の電極群６２の間に生じる塗料層厚みｔ２が、第１のセラミック塗料層５１、又は、第３のセラミック塗料層５３を介して対向する第１の電極群６１及び第２の電極群６２の間に生じる塗料層厚み（ｔ１＋ｔ１、又は、ｔ３＋ｔ３）と等しくなるので、特性の安定したセラミック電子部品を製造することが可能となる。

この後、第２の態様に係るセラミック電子部品の製造方法でも、上述した第１の態様に係るセラミック電子部品の製造方法と同様に、積層された積層シート７０及び保護層７１が、熱プレスされ、熱プレスされた積層シート７０及び保護層７１は、切断され、図２０に示す積層チップが得られる。

第２の態様に係るセラミック電子部品の製造方法は、上述した第１の態様に係るセラミック電子部品の製造方法と、同様の工程を含むので、同様の作用効果を奏することができる。

３．第１の態様及び第２の態様の組み合わせによる製造方法
図２９は、本発明に係るセラミック電子部品の製造方法の更に別の実施例を示す図、図３０は、図２９に示した工程の後に施される工程を示す図である。

本実施例に示すように、第２の態様に係る製造方法では、第１の態様に係る製造方法を、併せ含むことができる。この場合には、第１の態様による作用効果をも、併せ得ることができる。図において、図１〜図２８に現れた構成と、同様の構成には、同一の参照符号を付し、重複説明を省略する。

本実施例においては、図１０と同様に、第１のセラミック塗料層５１上における、第１の電極群６１が形成されていない領域に第１の補助層６５を形成し、第１の電極群６１及び第１の補助層６５の上に、セラミック塗料１７ａを塗布して、第２のセラミック塗料層５２を形成し、第２のセラミック塗料層５２の上に、第２の電極群６２を形成する。

この後、図２８に示すように、第２のセラミック塗料層５２上における、第２の電極群６２が形成されない領域に、厚みが、第２の電極群６２の厚みと等しい第２の補助層６６を形成する。

そして、図１４、図１５と同様に、第２の電極群６２及び第２の補助層６６の上に、セラミック塗料１７ａを塗布して、第３のセラミック塗料層５３を形成することにより、図３０に示す積層シート７０が形成される。

図３１は、本実施例に係る積層シート７０を積層した状態を示す正面断面図、図３２は、図３１に示した積層構造体を焼成したときの正面断面図である。図３２に示すように、本実施例に係る製造方法によれば、焼成後においても、第１の電極群６１及び第１の補助層６５、並びに、第２の電極群６２及び第２の補助層６６が平坦な平面を構成するので、第１〜３のセラミック塗料層５１〜５３の凹凸が低減する。このため、第１〜３のセラミック塗料層５１〜５３の凹凸による密着不良が低減するので、焼成時に発生するデラミネーションを確実に防止することができる。

４．他の態様
図３３は、本発明に係るセラミック電子部品の製造方法の更に別の実施例を示す図、図３４は、図３３に示した工程の後に施される工程を示す図である。図において、図１〜図３２に現れた構成と、同様の構成には、同一の参照符号を付し、重複説明を省略する。

本実施例においては、第２のセラミック塗料層を形成し、第２のセラミック塗料層の上に、第２の電極群を形成し、第２のセラミック塗料層上の第２の電極群が形成されていない領域に、厚みが、第２の電極群の厚みと等しい第２の補助層を形成する工程を、連続して、複数回繰り返す。

具体的には、図３３に示すように、第２のセラミック塗料層５２、第２の電極群６２、及び、第２の補助層６６の上に、更に、セラミック塗料１７ａを塗布して、別の第２のセラミック塗料層５４を形成し、別の第２のセラミック塗料層５４の上に、別の第２の電極群６３、及び、別の第２の補助層６７（図３４参照）が形成される。そして、別の第２の電極群６３、及び、別の第２の補助層６７の上には、図１４、図１５と同様に第３のセラミック塗料層５３が形成される。

図３４に示すように、本実施例において、積層シート７０は、第１のセラミック塗料層５１と第２のセラミック塗料層５２との間に第１の電極群６１、及び、第１の補助層６５が形成され、第２のセラミック塗料層５２と別の第２のセラミック塗料層５４との間に第２の電極群６２、及び、第２の補助層６６が形成され、別の第２のセラミック塗料層５４と第３のセラミック塗料層５３との間に別の第２の電極群６３、及び、別の第２の補助層６７が形成される。

本実施例に係る製造方法によれば、図１〜図３２に示した製造方法と同様に、第１の電極群６１、第２の電極群６２、及び、別の第２の電極群６３の間隔がｔ２（＝ｔ１＋ｔ３）となるので、特性の安定したセラミック電子部品を製造することが可能となる。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る第１の態様に係るセラミック電子部品の製造方法を実施する装置の配置を示す図である。 第１の態様に係るセラミック電子部品の製造方法を示すフローチャートである。 図２に示したフローチャートにおける工程を示す図である。 図３に示した工程の後の工程を示す平面図である。 図４に示した工程の後の工程を示す正面断面図である。 第１の電極群を示す平面図である。 図６の部分拡大図である。 図５に示した工程の後の工程を示す正面断面図である。 図８に示した工程の後の工程を示す正面断面図である。 図９に示した工程の後の工程を示す正面図である。 第２の電極群を示す平面図である。 図１１の正面部分断面図である。 図１１の部分拡大図である。 図１０に示した工程の後の工程を示す正面断面図である。 図１０に示した工程の後の工程を示す別の正面断面図である。 図１４、図１５に示した工程の後の工程を示す正面断面図である。 積層シートの平面図である。 図１６に示した工程の後の工程を示す正面断面図である。 図１８に示した工程の後の工程を示す正面断面図である。 図１９に示した工程の後の工程を示す斜視図である。 本発明の第２の態様に係るセラミック電子部品の製造方法を実施する装置の配置を示す図である。 第２の態様に係る製造方法の工程を示すフローチャートである。 図２２に示したフローチャートにおける工程を示す図である。 図２３に示した工程の後の工程を示す正面断面図である。 図２４に示した工程の後の工程を示す正面断面図である。 図２５に示した工程の後の工程を示す正面断面図である。 図２６に示した工程の後の工程を示す正面断面図である。 図２７に示した工程の後の工程を示す正面断面図である。 本発明に係るセラミック電子部品の製造方法の更に別の実施例を示す図である。 図２９に示した工程の後の工程を示す正面断面図である。 本実施例に係る積層シートを積層した状態を示す正面断面図である。 図３１に示した積層構造体を焼成したときの正面断面図である。 本発明に係るセラミック電子部品の製造方法の更に別の実施例を示す図である。 図３３に示した工程の後の工程を示す正面断面図である。

符号の説明

７０ 積層シート
５１ 第１のセラミック塗料層
５２ 第２のセラミック塗料層
５３ 第３のセラミック塗料層
６１ 第１の電極群
６２ 第２の電極群

Claims (5)

1. セラミック電子部品の製造方法であって、
   支持体の上に第１のセラミック塗料層を形成し、
   次に、前記第１のセラミック塗料層の上に、第１の電極群と、印刷により設けられる第１の補助層とを形成し、前記第１の補助層は前記第１の電極群の厚みと等しい厚みを有しており、
   次に、前記第１の電極群及び前記第１の補助層の上にセラミック塗料を塗布して、厚みｔ２が、前記第１のセラミック塗料層の厚みｔ１よりも厚い第２のセラミック塗料層を形成し、
   次に、前記第２のセラミック塗料層の上に第２の電極群を形成し、
   次に、前記第２のセラミック塗料層及び前記第２の電極群の上にセラミック塗料を塗布して、前記第２の電極群よりも上部の厚みｔ３が、前記第１のセラミック塗料層の厚みｔ１と、前記第２のセラミック塗料層の厚みｔ２との差（ｔ２−ｔ１）に等しい第３のセラミック塗料層を形成する
   ステップを含むセラミック電子部品の製造方法。
2. 請求項１に記載されたセラミック電子部品の製造方法であって、
   前記第１の電極群は、複数であり、間隔を隔てて備えられ、
   前記第１の補助層は、前記間隔を埋めている
   電子部品の製造方法。
3. 請求項１又は２に記載されたセラミック電子部品の製造方法であって、前記第１のセラミック塗料層の厚みを、前記第３のセラミック塗料層における前記第２の電極群よりも上部の厚みと等しくなるように形成する
   セラミック電子部品の製造方法。
4. 請求項１乃至３の何れかに記載されたセラミック電子部品の製造方法であって、
   前記第１のセラミック塗料層を前記支持体から剥離して、積層シートとし、
   複数の前記積層シートを順次に積層する
   ステップを含むセラミック電子部品の製造方法。
5. 請求項４に記載されたセラミック電子部品の製造方法であって、
   隣接する２枚の前記積層シートにおいて、一方の前記積層シートに含まれる前記第３のセラミック塗料層が、他方の前記積層シートに含まれる前記第１のセラミック塗料層と隣接するように、積層するステップを含むセラミック電子部品の製造方法。

Images