JP2013030775A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】耐電圧特性に優れた高圧用積層セラミック電子部品を提供する。
【解決手段】本発明によると、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向配置される内部電極層とを含み、上記誘電体層の平均厚さをｔ_ｄと規定すると、ｔｄ≧１５μｍで、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品を提供する。
本発明によると、微粉の誘電体パウダーで均一な厚膜の誘電体層が得られ、耐電圧特性に優れた高圧用積層セラミック電子部品を具現することができる。
【選択図】図２

Description

本発明は耐電圧特性を向上させた高圧用積層セラミック電子部品に関する。

最近、電子製品の小型化の傾向により、積層セラミック電子部品も小型化され、大容量化されることが求められている。

これにより誘電体と内部電極の薄膜化、多層化が多様な方法で試されており、最近では誘電体層の厚さは薄くて積層数が増加した積層セラミック電子部品が製造されている。

一方、高電圧が印加される製品に利用する積層セラミック電子部品は、高い耐電圧特性を有することが強く求められている。

しかし、誘電体層の厚さが薄すぎると、比較的低い電圧でも破壊されて高圧に適用しにくい。

従って、積層セラミック電子部品に高圧が適用される場合、誘電体を厚くし、一層当たりに適用される電圧を小さくすることで、高い電圧に耐えられるよう設計している。

また、内部電極の印刷パターンの内部電極同士が重なる部分を小さくして内部誘電体層に適用される電圧を小さくしている。

しかし、耐電圧特性に優れた高圧用積層セラミック電子部品は依然として求められている。

本発明は耐電圧特性を向上させた高圧用積層セラミック電子部品に関する。

本発明の一実施形態は誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向配置される内部電極層とを含み、上記誘電体層の平均厚さをｔ_ｄと規定すると、ｔ_ｄ≧１５μｍで、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品を提供する。

上記内部電極層は、一端が上記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含むことができる。

また、上記内部電極層は、上記セラミック本体の長さ方向の側面に末端がそれぞれ露出する第１及び第２内部電極と、上記誘電体層を介して上記第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極とを含むことができる。

上記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍを満たすことができる。

上記誘電体層の平均厚さは、上記セラミック本体の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における誘電体層の平均厚さであることができる。

本発明の他の実施形態は複数の誘電体層が積層されたセラミック本体と、上記セラミック本体内で上記複数の誘電体層それぞれを介して対向配置される複数の内部電極層とを含み、上記誘電体層の平均厚さをｔ_ｄと規定すると、ｔ_ｄ≧１５μｍで、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品を提供する。

上記内部電極層は、一端が上記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含むことができる。

また、上記内部電極層は、上記セラミック本体の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極と、上記誘電体層を介して上記第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極とを含むことができる。

上記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍを満たすことができる。

上記誘電体層の平均厚さは、上記セラミック本体の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における中央部の誘電体層の平均厚さであることができる。

本発明は微粉の誘電体パウダーで均一な厚膜の誘電体層が得られ、耐電圧特性に優れた高圧用積層セラミック電子部品を具現することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＢ−Ｂ’断面図である。 図２のＳ領域の拡大図である。 本発明の他の実施形態による図１のＢ−Ｂ’断面図である。 図４のＳ領域の拡大図である。

本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されることがあり、図面上に同じ符号で示される要素は同じ要素である。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。

図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。図２は図１のＢ−Ｂ’断面図であり、図３は図２のＳ領域の拡大図である。

図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向配置される内部電極層２１、２２とを含み、上記誘電体層１の平均厚さをｔ_ｄと規定すると、ｔ_ｄ≧１５μｍであり、上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上であることができる。

上記内部電極層２１、２２は、一端が上記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含むことができる。

以下では、本発明の一実施形態による積層セラミック電子部品を積層セラミックキャパシタで説明するが、これに制限されない。

本発明の一実施形態によると、上記誘電体層１を形成する原料は十分な静電容量が得られれば、特に制限されない。例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であってもよい。

上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて、多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などを添加することができる。

上記内部電極層２１、２２は特に制限されないが、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを使用して形成することができる。

静電容量を形成するために、外部電極３が上記セラミック本体１０の外側に形成されることができ、上記第１及び第２内部電極２１、２２と電気的に連結されることができる。

上記外部電極３は内部電極と同じ材質の導電性物質で形成されることができ、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されることができる。

上記外部電極３は上記金属粉末にガラスフリットを添加して用意した導電性ペーストを塗布した後、焼成することで形成することができる。

本発明の一実施形態による積層セラミックキャパシタは誘電体層１の平均厚さｔ_ｄが１５μｍ以上であることができる。

上記誘電体層１の平均厚さは、隣接する内部電極層２１、２２の間に形成された誘電体層の平均厚さを意味することができる。

上記誘電体層１の平均厚さはセラミック本体１０の長さ方向の断面を、１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。

より具体的には、スキャンしたイメージにおける一誘電体層を長さ方向に等間隔の３０地点でその厚さを測定し、平均値を測定することができる。

本発明の一実施形態による積層セラミックキャパシタは高圧用部品であって、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を高くし、耐電圧特性を向上させるために、上記のように誘電体層１の平均厚さｔ_ｄが１５μｍ以上であることができる。

ここで、高圧用とは、例えば、１から５ＫＶ範囲の電圧帯域を意味するが、これに制限されず、１００から６３０Ｖ範囲の中圧用にも適用できる。

また、上記誘電体層１の平均厚さｔ_ｄが１５μｍ未満では、積層セラミック電子部品に印加される高圧に対して絶縁破壊電圧が低くなるという問題があり得る。

図２及び図３を参照すると、本発明の一実施形態による積層セラミックキャパシタは上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上であることができる。

上記１０μｍ当たりの誘電体粒数の測定は、誘電体の積層方向に切断し、図２に示された断面で線分割法で測定した値である。

具体的には、上記１０μｍ当たりの誘電体粒数は１０μｍのスケールバーを利用して測定された誘電体粒数である。

上記誘電体粒数を測定する方法は、図２のようにセラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。

例えば、図２のようにセラミック本体１０の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面を、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔の３０地点のうち任意の一地点で、１０μｍのスケールバーを利用して誘電体粒数を測定することができる。

また、上記任意の一地点は長さ方向に等間隔の３０地点のうち中央部地点であることができ、１０μｍのスケールバーを利用して誘電体粒数を測定することができる。

上記等間隔の３０地点は、第１及び第２内部電極２１、２２が重なる領域を意味する容量形成部で決定される。

図３を参照すると、本発明の一実施形態による積層セラミックキャパシタは図２によるセラミック本体１０の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における任意の一地点で測定した誘電体粒数が１５個以上であることが分かる。

上記のように上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上であるという特徴は、上記誘電体粒の平均粒径を調節することで具現することができる。

具体的には、本発明の一実施形態によると、上記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍを満たすことができる。

上記のように誘電体粒の平均粒径をＤｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍに調節することで、上記誘電体層１の一層当たりにさらに多い誘電体粒数が存在することができ、耐電圧を向上させることができる。

即ち、一層当たりにさらに多く存在する誘電体粒数により、上記誘電体層１の単位厚さ当たりの絶縁破壊電圧をさらに高くすることができる。

誘電体粒の平均粒径が０．４μｍを超えると、一層当たりの平均誘電体粒の粒子数が減少し、誘電体粒が耐えられる耐電圧特性が減少するため、上記のような耐電圧向上の効果は僅かであることがある。

また、上記誘電体粒の平均粒径を０．２１μｍ未満に、さらに減少させても絶縁特性の効果は僅かであることができる。

これは誘電体粒の粒径が小さくなると、一層当たりの平均誘電体粒の粒子数は増加するが、これは一粒当たりに耐えられる耐電圧特性が減少することに起因すると判断される。

上述のように、本発明の一実施形態によると、誘電体層１の平均厚さｔ_ｄが１５μｍ以上であり、上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上になるよう誘電体粒の平均粒径ＤｅをＤｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍに調節することで、均一な厚膜の誘電体層が得られ、耐電圧特性に優れた高圧用積層セラミック電子部品を具現することができる。

図４は本発明の他の実施形態による図１のＢ−Ｂ’断面図であり、図５は図４のＳ領域の拡大図である。

図４を参照すると、上記内部電極層は、上記セラミック本体１０の長さ方向の側面に末端がそれぞれ露出する第１及び第２内部電極２ａ、２ｂと、上記誘電体層１を介して上記第１及び第２内部電極２ａ、２ｂと重畳領域を形成する少なくとも１つ以上の浮遊電極４とを含むことができる。

本発明の上記実施形態によると、上記誘電体層１を介して第１及び第２内部電極２ａ、２ｂと重畳領域を形成する少なくとも１つ以上の浮遊電極４を含むことで、誘電体層の厚さ減少による電界集中を防止し、所望する耐電圧性能を得ることができる。

図５を参照すると、本発明の一実施形態による積層セラミック電子部品は、上記浮遊電極４を含むだけでなく、上記誘電体層１の厚さｔ_ｄが１５μｍ以上で、上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上になるよう調節することで、さらに向上した耐電圧性能を得ることができる。

以下では本発明の一実施形態による積層セラミック電子部品を積層セラミックキャパシタで説明するが、これに制限されず、上述の本発明の一実施形態と重複する特徴に関する説明は省略する。

上記積層セラミックキャパシタは、上記セラミック本体１０の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極２ａ、２ｂと、上記誘電体層１を介して上記第１及び第２内部電極２ａ、２ｂと重畳領域を形成する少なくとも１つ以上の浮遊電極４とを含むことができる。

また、上記第１及び第２内部電極２ａ、２ｂと上記浮遊電極４は上記誘電体層１の間に交互に積層されることができる。

上記少なくとも１つ以上の浮遊電極４により、上記積層セラミックキャパシタは直列接続のキャパシタ部が複数形成されるように構成されることができる。

これにより、小型大容量の積層セラミックキャパシタが具現できる上、誘電体の単位厚さ当たりの耐電圧を大きくすることができ、耐電圧性能に優れた高圧用積層セラミックキャパシタも具現することができる。

一方、本発明の一実施形態によると、上記積層セラミックキャパシタは上記浮遊電極４を含むだけでなく、上記誘電体層１の厚さｔ_ｄが１５μｍ以上で、上記誘電体層１内の１０μｍ当たりの誘電体粒数が１５個以上になるよう調節することで、さらに向上した耐電圧性能を得ることができる。

上記誘電体層１の厚さ及び１０μｍ当たりの誘電体粒数は、上述と同様であるため、ここではその説明を省略する。

上記誘電体粒数が１０μｍ当たり１５個以上になるよう調節することで、誘電体の単位厚さ当たりの耐電圧をさらに大きくすることができるため、耐電圧性能はさらに向上する。

本発明の他の実施形態による積層セラミック電子部品は、複数の誘電体層が積層されたセラミック本体と、上記セラミック本体内で上記複数の誘電体層それぞれを介して対向配置される複数の内部電極層とを含み、上記誘電体層の平均厚さをｔ_ｄと規定すると、ｔ_ｄ≧１５μｍで、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上であることができる。

上記実施形態による積層セラミック電子部品は、誘電体層、第１及び第２内部電極層がそれぞれ複数積層されたことを除き、上述の一実施形態による積層セラミック電子部品と同一であるため、重複する説明は省略する。

上記内部電極層は、一端が上記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含むことができる。

また、上記内部電極層は、上記セラミック本体の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極と、上記誘電体層を介して上記第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極とを含むことができる。

上記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４、特に０．２１μｍ≦Ｄｅ≦０．４μｍを満たすことができる。

上記誘電体層の平均厚さは上記セラミック本体の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における中央部の誘電体層の平均厚さであることができる。

また、このような平均値の測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

一方、図２のようにセラミック本体１０の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における中央部の誘電体層に対し、長さ方向に等間隔の３０地点のうち任意の一地点で、１０μｍのスケールバーを利用して誘電体粒数を測定することができる。

以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明はこれにより制限されない。

本実施例は、第１及び第２内部電極と浮遊電極４が誘電体層の間に交互に積層され、上記誘電体層の厚さｔ_ｄが１５μｍ以上で、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上の積層セラミックキャパシタに対し、耐電圧特性及び信頼性向上の有無を試すために行われた。

本実施例による積層セラミックキャパシタは下記の段階で製作された。

先ず、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリーンシートを用意し、これにより誘電体層１を形成した。

上記複数のセラミックグリーンシートの厚さは、焼成後に誘電体層の平均厚さが１５μｍになるよう設定された。

誘電体層の平均厚さは焼成後の収縮率を考慮し、実施例毎に微差があるように設計した。

上記誘電体層の平均厚さは、光学顕微鏡を用いて誘電体層の写真を撮影した後、測定プログラムを利用して実測した。

ここで、誘電体粒の平均粒径Ｄｅは０．４μｍ以下になるよう調節し、具体的には、実施例１から３はそれぞれ０．４０、０．３２及び０．２１μｍに調節した。

次いで、ニッケル粒子の平均大きさが０．０５から０．２μｍの内部電極用導電性ペーストを用意した。

上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製作した。

ここで、上記内部電極は、上記セラミック本体１０の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極２ａ、２ｂと、上記第１及び第２内部電極２ａ、２ｂと重畳領域Ｓを形成する少なくとも１つ以上の浮遊電極４とが交互に形成されるように製作した。

その後、圧着、切断して３２１６規格サイズ（Ｓｉｚｅ）のチップを作り、上記チップをＨ_２０．１％以下の還元雰囲気で、温度１０５０〜１２００℃で焼成した。

次に、外部電極、メッキなどの工程を経て積層セラミックキャパシタに製作した。

一方、比較例１は、誘電体粒の平均粒径及び上記誘電体層内の１０μｍ当たりの誘電体粒数に差があるように製作したことを除き、上記実施例とその製造方法が同一である。

また、比較例２及び３は、焼成後の誘電体層の平均厚さを１５μｍ以下である１２．０μｍ及び１０．０μｍにそれぞれ製作したことを除き、上記実施例とその製造方法が同一である。

下の表１は、焼成後の誘電体層の平均厚さ、誘電体粒の平均粒径及び上記誘電体層内の１０μｍ当たりの誘電体粒数による平均絶縁破壊電圧（Ｖ）及び誘電体粒１つ当たりの耐電圧（Ｖ）を比較したものである。

上記の表１を参照すると、実験例１は誘電体層の平均厚さが１５μｍの場合であって、誘電体粒の平均粒径と、１０μｍ当たりの誘電体粒数が本発明の数値範囲から外れる場合、絶縁破壊電圧及び耐電圧に問題が起こり得ることを示している。

一方、比較例２及び３は、誘電体層の平均厚さが１５μｍ未満の場合であって、誘電体粒の平均粒径と、１０μｍ当たりの誘電体粒数が本発明の数値範囲から外れても絶縁破壊電圧及び耐電圧に問題がないことを示している。

従って、後述する説明により、本発明の一実施形態による積層セラミック電子部品は誘電体層１の焼成後の平均厚さｔ_ｄが１５μｍ以上の場合、絶縁破壊電圧及び耐電圧に効果があることが分かる。

下の表２は、焼成後の誘電体層の平均厚さが１５μｍの場合、誘電体粒の平均粒径と、上記誘電体層内の１０μｍ当たりの誘電体粒数による平均絶縁破壊電圧（Ｖ）及び誘電体粒１つ当たりの耐電圧（Ｖ）を比較したものである。

絶縁破壊電圧（ＢＤＶ：Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）特性は、１０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価した。

上記表２から、誘電体粒の平均粒径Ｄｅが小さくなるほど誘電体層の平均誘電体の粒子数は増加し、従って、平均絶縁破壊電圧が大きく増加することが分かる。

即ち、誘電体粒の平均粒径Ｄｅが０．５μｍを超える比較例１は、０．５μｍ以下の平均粒径を有する実施例１から３より、平均絶縁破壊電圧が低いことが分かる。

また、上記誘電体層内の１０μｍ当たりの誘電体粒数が１１個の比較例より、誘電体粒数がそれぞれ１５個、１６個及び２０個の実施例１から３の絶縁特性がさらに優れることが分かる。

但し、実施例３は、誘電体粒の平均粒径は０．２１μｍで、実施例２より平均絶縁破壊電圧の増加効果が相対的に大きくないことが分かる。

これは誘電体粒の粒径が小さくなると、一層当たりの平均誘電体粒の粒子数は増加するが、粒１つ当たりに耐えられる耐電圧特性が減少することから起因すると判断される。

従って、上記誘電体粒の平均粒径を０．２１μｍ未満に、さらに減少させても絶縁特性の効果は僅かであることができる。

結論的に、誘電体層を介して第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極を含むことで、誘電体層の厚さ減少による電界集中を防止し、耐電圧特性を向上させることができる。

さらに、上記誘電体層の厚さｔ_ｄが１５μｍ以上で、誘電体粒の平均粒径Ｄｅが０．４μｍ以下で、上記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上の場合、耐電圧特性がさらに向上し、信頼性も向上する。

本発明の一実施形態によると、高圧用積層セラミックキャパシタにおいて超小型及び高容量の積層セラミックキャパシタを具現するとともに、優れた耐電圧特性による信頼性向上の効果が得られることが分かる。

本発明は上述した実施形態及び添付の図面により限定されず、添付の請求の範囲により限定される。従って、請求の範囲に記載された本発明の技術的思想から外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能で、これも本発明の範囲に属する。

１ 誘電体層
２１、２２ 内部電極層
２ａ 第１内部電極
２ｂ 第２内部電極
３ 外部電極
４ 浮遊電極
１０ セラミック本体
Ｔｄ 誘電体層の平均厚さ
Ｄｅ 誘電体粒の平均粒径

Claims (12)

1. 誘電体層を含むセラミック本体と、
   前記セラミック本体内で前記誘電体層を介して対向配置される内部電極層とを含み、
   前記誘電体層の平均厚さをｔ_ｄと規定すると、ｔ_ｄ≧１５μｍで、前記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品。
2. 前記内部電極層は、一端が前記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含む請求項１に記載の積層セラミック電子部品。
3. 前記内部電極層は、前記セラミック本体の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極と、前記誘電体層を介して前記第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極とを含む請求項１に記載の積層セラミック電子部品。
4. 前記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４μｍを満たす請求項１に記載の積層セラミック電子部品。
5. 前記誘電体粒の平均粒径をＤｅと規定すると、０．２１μｍ≦Ｄｅ≦０．４μｍを満たす請求項１に記載の積層セラミック電子部品。
6. 前記誘電体層の平均厚さは、前記セラミック本体の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における誘電体層の平均厚さである請求項１に記載の積層セラミック電子部品。
7. 複数の誘電体層が積層されたセラミック本体と、
   前記セラミック本体内で前記複数の誘電体層それぞれを介して対向配置される複数の内部電極層とを含み、
   前記誘電体層の平均厚さをｔ_ｄと規定すると、ｔｄ≧１５μｍで、前記誘電体層内の１０μｍ当たりの誘電体粒数が１５個以上である積層セラミック電子部品。
8. 前記内部電極層は、一端が前記セラミック本体の対向する側面に交互に露出する第１及び第２内部電極を含む請求項７に記載の積層セラミック電子部品。
9. 前記内部電極層は、前記セラミック本体の長さ方向の側面に末端がそれぞれ露出する複数の第１及び第２内部電極と、前記誘電体層を介して前記第１及び第２内部電極と重畳領域を形成する少なくとも１つ以上の浮遊電極とを含み、前記第１及び第２内部電極と前記浮遊電極は前記誘電体層の間に交互に積層される請求項７に記載の積層セラミック電子部品。
10. 前記誘電体粒の平均粒径をＤｅと規定すると、Ｄｅ≦０．４μｍを満たす請求項７に記載の積層セラミック電子部品。
11. 前記誘電体粒の平均粒径をＤｅと規定すると、０．２１μｍ≦Ｄｅ≦０．４μｍを満たす請求項７に記載の積層セラミック電子部品。
12. 前記誘電体層の平均厚さは、前記セラミック本体の幅（Ｗ）方向の中央部で長さ及び厚さ方向（Ｌ−Ｔ）に切断した断面における中央部の誘電体層の平均厚さである請求項７に記載の積層セラミック電子部品。

Images