JP2017120870A - 内部電極用導電性ペースト及び積層セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】電極厚さを最大限に薄く、また連結性は最大限に実現できる内部電極用導電性ペースト、及び該内部電極用導電性ペーストを使用した積層セラミック電子部品並びにその製造方法を提供する。【解決手段】導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である内部電極用導電性ペーストを使用し、内部電極１２１を形成して、積層セラミック電子部品を製造する。【選択図】図３

Description

本発明は、内部電極用導電性ペースト及び積層セラミック電子部品の製造方法に関する。

一般的に、キャパシター、インダクター、圧電素子、バリスター又はサーミスターなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続するようにセラミック本体の表面に設置された外部電極と、を備える。

積層セラミック電子部品のうち、積層セラミックキャパシターは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続した外部電極と、を含む。

積層セラミックキャパシターは、小型でありながら高容量が保証され、実装が容易であるという利点から、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く使用されている。

近年、電気、電子機器産業の高性能化及び軽薄短小化に伴い、電子部品においても小型化、高性能化及び低コスト化が求められている。

特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化が進むにつれて、積層セラミックキャパシターに対しても小型化、薄層化、高容量化、高周波領域での低インピーダンス化などの特性を実現するための研究開発が活発に行われている。

一方、積層セラミックキャパシターの小型化及び高容量化のために単位体積当たり積層数を増加させ続ける必要があるため、誘電体と内部電極の厚さは、薄くなり続ける必要がある。電極厚さを薄層化するためには、薄く印刷した塗膜内の導電性金属が焼結の際に凝集して電極連結性が低下しないように焼結を抑制する必要があり、導電性金属の焼結収縮率に最適化した導電性金属の含有量を設計する必要がある。

したがって、１０５０℃以下の温度で焼成が可能であり、１分当たり１０００℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また電極連結性は最大に実現できる内部電極ペーストの組成が必要である。

特開２００４−０７９９９４号公報

本発明は、内部電極用導電性ペースト及び積層セラミック電子部品の製造方法に関する。

本発明の一実施形態は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である内部電極用導電性ペーストを提供する。

本発明の他の実施形態は、セラミックグリーンシートを設ける段階と、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、上記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である積層セラミック電子部品の製造方法を提供する。

本発明の一実施形態に係る内部電極用導電性ペーストを適用した積層セラミックキャパシターの内部電極は、連結性に優れるとともに薄い厚さに実現することができる。

すなわち、積層セラミックキャパシターが小型化及び高積層化するほど内部電極は薄層化し、内部電極が薄層化するほど焼結過程で内部電極が破断しやすくて内部電極の連結性の確保が困難であるが、本発明の一実施形態によると、内部電極用導電性ペーストを適用した塗布塗膜の単位面積当たり導電性金属粉末の充填率が５２体積％以上になるように調節することにより、内部電極の連結性を確保することができ、薄層の内部電極を実現することができる。

本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。 図１のＩ−Ｉ'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。 図２のＳ領域の拡大図である。 本発明の一実施形態に係る積層セラミックキャパシターの内部電極用導電性ペースト内の導電性金属充填率５２体積％以上を実現できるペースト内のセラミック粉末と有機物の添加含有量を示すグラフである。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明の一実施形態は、セラミック電子部品に関し、セラミック材料を使用する電子部品は、キャパシター、インダクター、圧電素子、バリスター、又はサーミスターなどがある。以下では、セラミック電子部品の一例として、積層セラミックキャパシターについて説明する。

図１は本発明の一実施形態に係る積層セラミックキャパシターを示す概略的な斜視図である。

図２は図１のＩ−Ｉ'線に沿って取った積層セラミックキャパシターを示す概略的な断面図である。

図３は図２のＳ領域の拡大図である。

図１〜図３を参照すると、本発明の一実施形態に係る積層セラミックキャパシターは、セラミック本体１１０と、上記セラミック本体の内部に形成された内部電極１２１、１２２と、上記セラミック本体１１０の外側に形成される外部電極１３１、１３２と、を含むことができる。

本発明の一実施形態によると、積層セラミックキャパシターの「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義されることができる。上記「厚さ方向」は、誘電体層を積み上げる方向、すなわち「積層方向」と同じ概念として使用することができる。

上記セラミック本体１１０の形状は、特に制限されないが、本発明の一実施形態によると、六面体の形状を有してもよい。

上記セラミック本体１１０は、複数個の誘電体層１１１が積層されて形成されることができる。

上記セラミック本体１１０を構成する複数の誘電体層１１１は、焼結された状態であり、隣接する誘電体層同士の境界は確認できないほどに一体化していてもよい。

上記誘電体層１１１は、セラミック粉末を含むセラミックグリーンシートの焼結により形成されることができる。

上記セラミック粉末は、当業界において一般的に使用されるものであれば特に制限されない。

これに制限されるものではないが、例えば、ＢａＴｉＯ_３系セラミック粉末を含んでもよい。

上記ＢａＴｉＯ_３系セラミック粉末は、これに制限されるものではなく、例えば、ＢａＴｉＯ_３にＣａ、Ｚｒなどが一部固溶された（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３などがある。

また、上記セラミックグリーンシートは、上記セラミック粉末とともに遷移金属、稀土類元素、Ｍｇ、Ａｌなどを含むことができる。

上記一誘電体層１１１の厚さは、積層セラミックキャパシターの容量設計に応じて適切に変更されることができる。

これに制限されるものではないが、例えば、焼結後、隣接する二つの内部電極の間に形成された誘電体層１１１の厚さは、０．６μｍ以下であってもよい。

上記セラミック本体１１０の内部には、内部電極１２１、１２２が配置されることができる。

上記内部電極１２１、１２２は、セラミックグリーンシート上に形成されて積層され、焼結により一誘電体層を挟んで、上記セラミック本体１１０の内部に形成されることができる。

上記内部電極は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができ、誘電体層の積層方向に沿って対向配置されることができる。

図２に図示されているように、上記第１及び第２内部電極１２１、１２２の末端は、セラミック本体１１０の長さ方向の一面に交互に露出することができる。

また、図示されてはいないが、本発明の一実施形態によると、第１及び第２内部電極は、リード部を有し、リード部を介してセラミック本体の同一面に露出してもよい。又は、第１及び第２内部電極は、リード部を有し、リード部を介してセラミック本体の一つ以上の面に露出してもよい。

上記一内部電極１２１、１２２の厚さは、特に制限されるものではないが、例えば、０．５μｍ以下であってもよい。

又は、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであってもよい。又は、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであってもよい。

本発明の一実施形態によると、内部電極が形成された誘電体層は、２００層以上積層されることができる。

本発明の一実施形態によると、セラミック本体１１０の外側には、外部電極１３１、１３２が配置されることができ、上記外部電極１３１、１３２は、内部電極１２１、１２２と電気的に連結されることができる。

より具体的に、上記セラミック本体１１０の一面に露出した第１内部電極１２１と電気的に連結された第１外部電極１３１と、上記セラミック本体１１０の他面に露出した第２内部電極１２２と電気的に連結された第２外部電極と、で構成されることができる。

また、図示されてはいないが、セラミック本体に露出する第１及び第２内部電極と連結されるために、複数個の外部電極が形成されてもよい。

上記外部電極１３１、１３２は、金属粉末を含む導電性ペーストで形成されることができる。

上記導電性ペーストに含まれる金属粉末は、特に制限されず、例えば、Ｎｉ、Ｃｕ、又はこれら合金を使用してもよい。

上記外部電極１３１、１３２の厚さは、用途などに応じて適宜決定することができるが、例えば、１０〜５０μｍ程度であってもよい。

本発明の一実施形態に係る内部電極１２１、１２２は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストを塗布して形成することができる。

内部電極用導電性ペーストを塗布する場合、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上であることを特徴とする。

すなわち、本発明の一実施形態は、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である内部電極用導電性ペーストを提供する。

上記導電性金属粉末は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）又は銅（Ｃｕ）などがあり、これらを単独又は２種以上混合して使用してもよい。

また、上記導電性金属粉末は、本発明の実施形態に応じて様々な粒径を有することができ、例えば、５０〜３００ｎｍの粒径を有してもよい。

一般的に、積層セラミックキャパシターの小型化及び高容量化のために単位体積当たり積層数を増加させ続ける必要があるため、誘電体と内部電極の厚さは、薄くなり続ける必要がある。

電極厚さを薄層化するためには、薄く印刷した塗膜内の導電性金属が焼結の際に凝集して電極連結性が低下しないように焼結を抑制する必要があり、導電性金属の焼結収縮率に最適化した導電性金属の含有量を設計する必要がある。

また、高容量積層セラミックキャパシターでは、内部電極の厚さも薄くなる必要があるが、電極連結性も優れなければ目標とする容量実現は不可能である。

また、電極連結性が低下するほど内部電極の厚さが増加するため、高い電極連結性の実現は、容量実現だけでなく厚さ減少のためにも必須であると言える。

本発明の一実施形態によると、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である内部電極用導電性ペーストを使用して内部電極を形成することから、積層セラミックキャパシターの内部電極を、連結性に優れるとともに薄い厚さに実現することができる。

本発明の一実施形態に係る内部電極用導電性ペーストを使用して内部電極を形成する場合、１０５０℃以下の温度で焼成が可能であり、１分当たり１０００℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また電極連結性は最大に実現することができる。

積層セラミックキャパシターを製造する工程では、段階別にセラミック本体が収縮する。

有機物が除去される工程であるか焼工程後には、有機物は燃焼して除去され、この過程でセラミック本体は収縮し、焼成段階では誘電体が緻密化して収縮が発生する。

そのため、内部電極もか焼工程で有機物が除去され、小幅の収縮及び再配列が発生し、焼成段階では導電性金属が焼結され、一部のセラミック添加剤はトラップされ、残りのセラミック添加剤は誘電体へ抜け出す。

図３を参照すると、内部電極１２１の内部にセラミック添加剤１１がトラップされたことが分かる。

しかし、より高い焼成温度や長期間の焼成工程が行われると、誘電体より相対的に焼結温度が低い導電性金属、例えば、ニッケルの場合、過焼成となり、凝集することになるため、電極連結性は低下し、内部電極は厚さ方向に厚くなる。

そのため、焼成温度が１１００℃以上と高い場合には、内部電極用導電性ペースト状態での導電性金属粉末の充填率よりは、セラミック添加剤による焼結抑制の影響がより大きくなる。

しかし、低温及び高速焼成が可能な場合、内部電極用導電性ペーストの組成において、導電性金属の充填率が電極連結性に大きい影響を及ぼし、内部電極の厚さの薄層化に大きい影響を及ぼすことになる。

内部電極用導電性ペーストが塗布されたセラミックグリーンシートを積層したグリンチップで焼結が完了した微粒のチタン酸バリウム添加剤を適用したセラミック本体の長さ方向と幅方向の収縮率は約２１％であり、厚さ方向の収縮率は約１７％程度である。

したがって、焼結が完了したセラミック本体は、約４２％程度の収縮が発生する。

本発明の一実施形態によると、上記焼結が完了したセラミック本体の収縮率を考慮して、内部電極用導電性ペーストの組成を決定し、塗布塗膜の単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である内部電極用導電性ペーストを提供する。

上記内部電極用導電性ペーストを使用して内部電極を形成することから、積層セラミックキャパシターの内部電極を連結性に優れるとともに薄い厚さに実現することができる。

具体的に、本発明の一実施形態に係る内部電極用導電性ペーストを用いて積層セラミックキャパシターの内部電極を形成する場合、焼成後、最大限に薄く、電極連結性が１００％に近い内部電極を実現することができる。

また、本発明の一実施形態に係る内部電極用導電性ペーストを使用して内部電極を形成する場合、１０５０℃以下の温度で焼成が可能であり、１分当たり１０００℃以上の急昇温が可能な条件で、チップの収縮率を考慮して、電極厚さを最大限に薄く、また、電極連結性は最大に実現することができる。

図４は本発明の一実施形態に係る積層セラミックキャパシターの内部電極用導電性ペースト内の導電性金属充填率５２体積％以上を実現できるペースト内のセラミック粉末と有機物の添加含有量を示すグラフである。

図４を参照すると、内部電極用導電性ペースト内の導電性金属充填率５２体積％以上を実現できるペースト内のセラミック粉末と有機物の添加含有量は、有機物の含有量（ｙ）＝−０．１９×セラミック粉末の含有量（ｘ）＋１１．１１の式を満たす。

より具体的に、内部電極用導電性ペースト内の導電性金属充填率５２体積％以上を実現できるペースト内のセラミック粉末と有機物の添加含有量は、上記セラミック粉末が５〜１５重量％の含有量を有し、有機物が８重量％以上の含有量を有する。

上記セラミック粉末の含有量が５重量％未満である場合には、急昇温の工程条件で焼結収縮抑制力の低下によって電極連結性が減少するという問題がある。

一方、上記セラミック粉末の含有量が１５重量％以上である場合には、導電性金属充填率の確保のための有機物の含有量が相対的に小さすぎるようになるため、分散性及び印刷性の低下によって、焼結後、電極連結性が減少するという問題がある。

したがって、セラミック添加剤粉末の含有量は、導電性金属粉末に対して５〜１５重量％の含有量を有することにより、内部電極用導電性ペースト内の導電性金属充填率５２体積％以上を実現することができる。

上記セラミック粉末は、導電性金属粉末の焼結収縮を制御するために添加されるものであり、一般的に使用されるものであれば制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）などがある。

一方、有機物の含有量が８重量％未満である場合には、分散性及び印刷性の減少によって、焼結後、電極連結性が減少するという問題がある。

本発明の他の実施形態は、セラミックグリーンシートを設ける段階と、導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、上記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、上記内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が５２体積％以上である積層セラミック電子部品の製造方法を提供する。

以下、本発明の他の実施形態に係る積層セラミックキャパシターの製造方法について説明する。

本発明の一実施例により、複数のセラミックグリーンシートが設けられることができる。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーを、ドクターブレード法により、数μｍの厚さを有するシート状に作製することができる。

上記セラミックグリーンシートは、以降、焼結されて、図２に図示されているように、一誘電体層１１１を形成することができる。

次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して、内部電極パターンを形成することができる。

上記内部電極パターンは、スクリーン印刷法又はグラビア印刷法により形成されることができる。

上記内部電極用導電性ペーストは、本発明の一実施形態に係るペーストであり、内部電極パターンの単位面積当たり上記導電性金属粉末の充填率が５２体積％以上になるように組成が決定されることができる。

次に、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧し、圧着させることができる。

これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。

次に、セラミック積層体を、一つのキャパシターに対応する領域ごとに切断して、チップ化することができる。

この際、内部電極パターンの一端が側面に交互に露出するように切断することができる。

次に、チップ化した積層体を焼成して、セラミック本体を製造することができる。

上述のように、上記焼成工程は、還元雰囲気で行われることができる。

また、焼成工程は、昇温速度を調節して行われることができ、これに制限されるものではないが、上記セラミック積層体の焼成は、１０５０℃以下の温度で、１０００℃／ｍｉｎ以上の速度で行われてもよい。

次に、セラミック本体の側面を覆い、セラミック本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。その後、外部電極の表面に、ニッケル、スズなどのめっき層を形成することができる。

本発明の一実施形態によると、内部電極の連結性は、９３％以上であってもよい。

本発明の一実施形態によると、内部電極の連結性は、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合（内部電極の全長／実際に内部電極が形成された部分の長さ）で定義されることができる。

内部電極の全長及び実際に内部電極が形成された部分の長さは、上記のように積層セラミックキャパシターを切断した断面をスキャンした光学イメージを用いて測定されることができる。

より具体的に、セラミック本体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージにおいて、内部電極の全長に対する実際に内部電極が形成された部分の長さの割合を測定することができる。

本発明の一実施形態において、内部電極の全長とは、一内部電極において内部電極の間に形成されたギャップを含む長さを意味することができ、実際に内部電極が形成された部分の長さとは、一内部電極において内部電極の間に形成されたギャップ以外の長さを意味することができる。

上述のように、上記ギャップは、内部電極を貫通した気孔を意味し、内部電極の表面の一部にのみ形成されたり、内部電極の内部に形成された気孔は含まれない。

本発明の一実施形態によると、実際の内部電極の長さは、内部電極の全長（Ｔ）からギャップの長さを減算した値で測定されることができる。

本発明の一実施形態によると、一内部電極１２１、１２２の厚さは、０．５μｍ以下であってもよい。

又は、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであってもよい。又は、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであってもよい。

本発明の一実施例により、下記の表１に記載のように、セラミック粉末と有機物の含有量、導電性金属の充填率、塗布厚さ、電極連結性及び電極厚さを比較した。

上記表１を参照すると、試料１、２、４、９、及び１０は、本発明の数値範囲を満たしていない場合であり、内部電極の連結性に問題があって、不良又は一部不良と示された。

一方、試料３及び５〜８は、本発明の数値範囲を満たす場合であり、内部電極の連結性が９３％以上を示し、良好と判断された。

したがって、本発明の一実施形態によると、内部電極の連結性が向上し、高容量積層セラミックキャパシターを実現することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１１ セラミック添加剤

Claims (10)

1. 導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストであって、
   塗布塗膜の単位面積当たり前記導電性金属粉末の充填率が５２体積％以上である、内部電極用導電性ペースト。
2. 前記セラミック粉末は、５〜１５重量％の含有量を有する、請求項１に記載の内部電極用導電性ペースト。
3. 前記内部電極用導電性ペーストは、８重量％以上の含有量を有する有機物をさらに含む、請求項１又は２に記載の内部電極用導電性ペースト。
4. 前記塗布塗膜の厚さは、０．５μｍ以下である、請求項１から３のいずれか一項に記載の内部電極用導電性ペースト。
5. セラミックグリーンシートを設ける段階と、
   導電性金属粉末とセラミック粉末とを含む内部電極用導電性ペーストで内部電極パターンを形成する段階と、
   前記内部電極パターンが形成されたセラミックグリーンシートを積層して、セラミック積層体を形成する段階と、
   前記セラミック積層体を焼成して、誘電体層と内部電極とを含むセラミック本体を形成する段階と、を含み、前記内部電極パターンの単位面積当たり前記導電性金属粉末の充填率が５２体積％以上である、積層セラミック電子部品の製造方法。
6. 前記セラミック粉末は、５〜１５重量％の含有量を有する、請求項５に記載の積層セラミック電子部品の製造方法。
7. 前記内部電極用導電性ペーストは、８重量％以上の含有量を有する有機物をさらに含む、請求項５又は６に記載の積層セラミック電子部品の製造方法。
8. 前記内部電極の厚さは、０．５μｍ以下である、請求項５から７のいずれか一項に記載の積層セラミック電子部品の製造方法。
9. 前記セラミック積層体の焼成は、１０５０℃以下の温度で、１０００℃／ｍｉｎ以上の速度で行われる、請求項５から８のいずれか一項に記載の積層セラミック電子部品の製造方法。
10. 前記内部電極の全長に対する実際の内部電極の長さの割合で定義される内部電極の連結性が９３％以上である、請求項５から９のいずれか一項に記載の積層セラミック電子部品の製造方法。

Images