JP2005136046A - 積層セラミックコンデンサおよびその製法 - Google Patents
積層セラミックコンデンサおよびその製法 Download PDFInfo
- Publication number
- JP2005136046A JP2005136046A JP2003368789A JP2003368789A JP2005136046A JP 2005136046 A JP2005136046 A JP 2005136046A JP 2003368789 A JP2003368789 A JP 2003368789A JP 2003368789 A JP2003368789 A JP 2003368789A JP 2005136046 A JP2005136046 A JP 2005136046A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- ceramic capacitor
- multilayer ceramic
- thickness
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
誘電体層や内部導体層を薄層多層化しても、誘電体層の厚みばらつきが小さく、静電容量のばらつきや絶縁不良及び信頼性の低下を抑制できる積層セラミックコンデンサおよびその製法を提供する。
【解決手段】
それぞれ複数の誘電体層3と内部導体層4とを交互に積層してなる直方体状のコンデンサ本体1を具備する積層セラミックコンデンサであって、それぞれ一対の前記誘電体層3と前記内部導体層4との厚みの和の標準偏差が0.02以下である。
【選択図】図1
誘電体層や内部導体層を薄層多層化しても、誘電体層の厚みばらつきが小さく、静電容量のばらつきや絶縁不良及び信頼性の低下を抑制できる積層セラミックコンデンサおよびその製法を提供する。
【解決手段】
それぞれ複数の誘電体層3と内部導体層4とを交互に積層してなる直方体状のコンデンサ本体1を具備する積層セラミックコンデンサであって、それぞれ一対の前記誘電体層3と前記内部導体層4との厚みの和の標準偏差が0.02以下である。
【選択図】図1
Description
本発明は、積層セラミックコンデンサおよびその製法に関し、特に、誘電体層および内部導体層が薄層多層化された積層セラミックコンデンサおよびその製法に関するものである。
一般に、積層セラミックコンデンサは、誘電体層と内部導体とが交互に積層されたものであるが、近年、積層セラミックコンデンサの小型、高容量化の要求が高まり、このため誘電体層および内部導体の薄層化と積層数の増加が図られている(例えば、特許文献1)。
また、このような積層セラミックコンデンサでは、誘電体層の薄層化および多層化に伴い、誘電体層間に形成された内部導体層の厚みが大きく影響するようになり、内部導体層が形成されている部分と形成されていない部分との間で内部導体層の厚みによる段差が累積し、内部導体層の無い周囲の誘電体層同士の密着が弱くなり、デラミネーションやクラックが発生しやすくなる。このため誘電体層上の段差を無くす工夫が図られている(例えば、特許文献2)。
特開2000−243650号
特開2000−311831号
しかしながら、上記のような積層セラミックコンデンサでは、一般に、誘電体グリーンシートに含まれる有機樹脂や、内部導体パターンおよび誘電体パターンにそれぞれ含まれる有機樹脂は、それらのガラス転移点の調整が行われていないために、例えば、内部導体パターンおよび誘電体パターンとが形成された誘電体グリーンシートを複数積層して加圧加熱を行うと、例えば、ガラス転移点の低い有機樹脂を含み厚みの厚い誘電体グリーンシートの方が変形しやすくなり、焼成後の誘電体層に厚みばらつきが生じ、積層セラミックコンデンサの静電容量のばらつきや絶縁不良及び信頼性を低下させるという問題があった。
従って、本発明は、誘電体層や内部導体層を薄層多層化しても、誘電体層の厚みばらつきが小さく、静電容量のばらつきや絶縁不良を抑制し信頼性を高めることのできる積層セラミックコンデンサおよびその製法を提供することを目的とする。
本発明の積層セラミックコンデンサは、それぞれ複数の誘電体層と内部導体層とを交互に積層してなる直方体状のコンデンサ本体を具備する積層セラミックコンデンサであって、それぞれ一対の前記誘電体層と前記内部導体層との厚みの和の標準偏差が0.02以下であることを特徴とする。
そして、上記積層セラミックコンデンサでは、誘電体厚みをt1、内部導体層厚みをt2としたときに、t2/t1≦0.75の関係を満足すること、誘電体層厚みが2μm以下であること、内部導体層の厚みが1.5μm以下であること、積層数が100層以上であることが望ましい。
また、本発明の積層セラミックコンデンサの製法では、誘電体粉末と第1有機樹脂とを含有する誘電体グリーンシートが複数積層されたグリーン積層体の内部に、金属粉末と第2有機樹脂とを含有する長方形状の導体パターンと、該導体パターンの周囲に前記誘電体粉末と第3有機樹脂とを含有する誘電体パターンとを具備してなるコンデンサ本体成形体を形成し焼成する工程とを具備する積層セラミックコンデンサの製法であって、前記誘電体グリーンシート中に含まれる第1有機樹脂のガラス転移点をTg1、前記導体パターン中に含まれる第2有機樹脂のガラス転移点をTg2、誘電体パターン中に含まれる第3有機樹脂のガラス転移点をTg3としたときに、Tg1>Tg2、Tg1>Tg3の関係を満足することを特徴とする。
そして、上記積層セラミックコンデンサの製法では、第2および第3有機樹脂がアルキッド樹脂を含有していること、Tg2=Tg3であること、Tg1−Tg2≧30℃、Tg1−Tg3≧30℃であることが望ましい。
本発明によれば、少なくとも誘電体層と内部導体層とを有する積層セラミックコンデンサにおいて、誘電体層と内部導体層との厚みの和の標準偏差を0.02以下とすることにより、積層セラミックコンデンサの静電容量のばらつきや絶縁不良を抑制でき信頼性を高めることができるというものであり、この場合、誘電体厚みをt1、内部導体層厚みをt2としたときの厚み比をt2/t1≦0.75とし、特に、誘電体層厚みが2μm以下、内部導体層の厚みが1.5μm以下、積層数が100層以上の薄層高積層化した構造の場合に好適となる。
即ち、本発明の積層セラミックコンデンサは、以下の製法を用いることにより容易に形成できる。つまり、誘電体グリーンシート、導体パターン、誘電体パターンにそれぞれ含まれる第1、第2および第3有機樹脂のガラス転移点をTg1、Tg2およびTg3としたときに、Tg1>Tg2及びTg1>Tg3の関係を満足すること、特に、Tg1−Tg2≧30℃、及びTg1−Tg3≧30℃の関係とすることである。これにより誘電体グリーンシートと内部導体パターンおよび誘電体パターンとの密着性を高めることができると同時に、Tg1以上の温度でプレスを行っても、この誘電体グリーンシートよりも厚みの薄い内部導体パターンおよび誘電体パターンの方が変形しやすいために、積層後に、ガラス転移点の高い誘電体グリーンシートの変形が起こり難くくなるのである。
本発明の積層セラミックコンデンサについて、図1をもとに詳細に説明する。
図1は、本発明の積層セラミックコンデンサの概略断面図である。この積層セラミックコンデンサはコンデンサ本体1の両端部に外部電極2を形成して構成されている。電子部品本体1は、誘電体層3と内部導体層4とを交互に積層してなり、その積層方向の両面に、誘電体層3と同一材料からなるカバーセラミック層5が形成されている。
誘電体層3およびカバーセラミック層5は、シート状のセラミック焼結体からなり、例えば、BaTiO3を主成分とするセラミックグリーンシートを焼成して形成した磁器からなる。
また、誘電体層3の厚みは2μm以下、特に、1.5μm以下であることが、積層セラミックコンデンサの静電容量を高めるという点で望ましく、下限の厚みとしては、1.0μm以上とすることが、誘電体層3の絶縁性を確保するという点で好ましい。
内部導体層4は導体ペーストの膜を焼結させた金属膜からなり、導体ペーストとしては、例えば、Ni、Co、Cu等の卑金属が使用されている。この内部導体層4は、このように卑金属を主成分とし略矩形状、特に略長方形状の金属膜であり、上から第1層目、第3層目、第5層目・・・の奇数層の内部導体層4は、その一端がコンデンサ本体1の一方端面に露出しており、上から第2層目、第4層目、第6層目・・・の内部導体層4は、その一端がコンデンサ本体1の他方端面に露出している。尚、外部電極2と内部導体4は必ずしも同一材料から構成される必要はない。
また、内部導体層4の厚みは1.5μm以下、特に、1.0μm以下であることが、積層セラミックコンデンサの小型、高容量化の促進という点で望ましく、下限の厚みとしては、0.7μm以上とすることが、積層セラミックコンデンサの静電容量のバラツキを抑えるという点で望ましい。
そして、本発明では、誘電体層とその隣り合う一方の内部導体層の厚みの和の標準偏差が0.02以下であることが重要であり、特に、積層セラミックコンデンサの静電容量のバラツキを抑える事、絶縁抵抗及び高温負荷試験の不良を抑える事で0.01以下が望ましい。誘電体層とその隣り合う一方の内部導体層の厚みの和の標準偏差が0.02より大きいと、静電容量のばらつきが大きくなり、絶縁抵抗および高温負荷試験での不良率も高くなる。
また、誘電体層3の厚みt1と内部導体層4の厚みt2との比、即ちt2/t1が0.75以下であることが望ましく、特に、積層セラミックコンデンサの静電容量のバラツキを抑える事、絶縁抵抗及び高温負荷試験の不良を抑える事で0.6以下がより望ましい。
そして、本発明では、積層セラミックコンデンサの積層数が100層以上、特に、200層以上と、内部導体層4による段差の累積が顕著になるような場合に好適に用いることができる。
次に、本発明の積層セラミックコンデンサの製法について説明する。
図2は、本発明の積層セラミックコンデンサを一括積層にて製造するための工程図である。
まず、誘電体グリーンシート21を、図2(a)に示すように、キャリアフィルム22上にセラミックスラリを塗布して形成する。
この誘電体グリーンシート21の厚みは積層セラミックコンデンサの小型および高容量化という理由から、2.5μm以下、特に2.0μm以下が望ましい。
次に、図2(b)に示すように、この誘電体グリーンシート21の一方主面上に導体ペーストを印刷して導体パターン23を所定間隔をおいて複数形成する。また、導体パターン23の厚みは、本発明の製法におけるセラミックペーストの印刷時の乗り上げやすさのために、また、厚みによる段差を低減するという理由から、その厚みは2μm以下、特に、1.5μm以下であることがより望ましく、誘電体グリーンシートの厚みよりも薄いことが望ましい。
この後、図2(c)に示すように、この導体パターン23の周囲に、この導体パターン23の厚みによる段差を実質的に無くすようにセラミックペーストを印刷して誘電体パターン25を形成する。この誘電体パターン25の厚みも、導体パターンと同様の厚みが好ましい。
ここで、本発明の積層セラミックコンデンサの製法では、誘電体グリーンシート21、導体パターン23、誘電体パターン25にそれぞれ含まれる第1有機樹脂、第2有機樹脂、第3有機樹脂のガラス転移点をTg1、Tg2、Tg3としたときに、Tg1>Tg2、Tg1>Tg3の関係を満足することが重要であり、特に、第2および第3有機樹脂が少なくともアルキッド樹脂を含有していることが好ましく、また、Tg2=Tg3であること、Tg1−Tg2≧30℃、Tg1−Tg3≧30℃、特に、Tg1−Tg2≧50℃、Tg1−Tg3≧50℃であることがより好ましい。Tg1<Tg2、Tg1<Tg3の場合には、上記したように焼成後の積層セラミックコンデンサの結果となる。つまり、誘電体層3の厚みばらつきが大きくなる。
次に、図2(d−1)、(d−2)に示すように、導体パターン23および誘電体パターン25を形成した誘電体グリーンシート21を複数積層し、さらにその上下面側に導体パターン23および誘電体パターン25を塗布していない誘電体グリーンシート21を所定枚数重ねて、加圧加熱を行って母体積層体29を作製する。この場合、誘電体グリーンシート21、導体パターン23および誘電体パターン25は強固に密着する程度の積層条件が選択されることはいうまでもないが、加熱する温度は、Tg1以下でかつ前記Tg2およびTg3よりも高く設定することがより好ましい。
この母体積層体29は、誘電体グリーンシート21間に、略長方形状の導体パターン23が孤立して複数介在し、また、その導体パターン23に一部重なり、残りは隣接して誘電体パターン25が形成されている。
また、導体パターン23は、エンドマージン側辺23aが積層方向に対して一層毎に交互にずれるように形成されている。即ち、誘電体グリーンシート21を介して対向配置される導体パターン23は、エンドマージン側辺23aがずれており、積層方向に見ると、エンドマージン側辺23aが交互にずれている。尚、図2(d−1)はサイドマージン側辺23bを、図2(d−2)はエンドマージン側辺23aを分割する断面図である。この後、破線Cにて切断後、所定の雰囲気下、温度条件で焼成し、外部電極を形成して積層セラミックコンデンサが形成される。
以上のようなセラミック積層体の製法について具体的な例を挙げて説明する。
まず、キャリアフィルム22上にセラミックスラリを塗布し、スリップキャスト法により誘電体グリーンシート21が形成される。ここで用いるキャリアフィルム22として、例えば、PETフィルムからなるキャリアフィルム22が用いられ、薄層化した誘電体グリーンシート21の剥離性を良くするために、その表面にシリコン樹脂をコーティングして離型処理されていることが望ましい。
また、セラミックスラリは、例えば、セラミック粉末と、ポリビニルブチラール樹脂からなるバインダと、このバインダを溶解する溶媒として、トルエンとエチルアルコールとを混合したものが好適に用いられる。その他のバインダとしては、セラミック粉末や溶媒との分散性、誘電体グリーンシート21の強度、脱バインダ性の点でアクリル樹脂を用いることもできる。誘電体グリーンシート中に含まれるバインダのガラス転移点Tg1は、30℃〜80℃、特に、55〜60℃がポリビニルブチラール樹脂からなるバインダを用いる点で望ましい。
セラミック材料としては、具体的には、BaTiO3−MnO−MgO−Y2O3等のセラミック粉末が耐還元性を有するという理由から使用可能である。また、これにガラス粉末を加えてもよい。
この導体ペーストは、金属粒子と、脂肪族炭化水素と高級アルコールとの混合物からなる有機溶剤と、この有機溶剤に対して可溶性のエチルセルロース樹脂からなる有機粘結剤に加えて、アルキッド樹脂からなる有機粘結剤を含有するものである。導体パターンおよび前記誘電体パターン中に乾燥後に含まれる有機樹脂のガラス転移点Tg2、Tg3は、−20℃〜40℃、特に、−3℃〜26℃が誘電体グリーンシート21中に含まれる第1有機樹脂がポリビニルブチラール樹脂を用いて、Tg1−Tg2≧30℃、およびTg1−Tg2≧30℃を満足させる点で望ましい。
誘電体グリーンシート21中に含まれる第1有機樹脂のガラス転移点Tg1と導体パターン23および前記誘電体パターン25中に乾燥後に含まれる有機樹脂のガラス転移点Tg2との差は30℃以上、特に、静電容量のばらつきや絶縁不良及び信頼性の低下を抑制させる点で40℃以上が望ましく、更に静電容量のばらつきを抑制させる点で50℃以上が望ましい。
導体ペースト中に含まれる金属粒子としては、平均粒径0.05〜0.5μmの卑金属粒子が用いられる。卑金属としては、Ni、Co、Cu、Ag、Pdがあり、金属の焼成温度が一般の絶縁体の焼成温度と一致する点、およびコストが安いという点からNiが望ましい。
また、誘電体ペーストの第3有機樹脂組成は、導体パターン23を形成した導体ペーストと同組成もしくは異なる組成の誘電体ペーストの両方を適用できるが、特に、導体ペーストの印刷と同じ条件を採用できることおよび誘電体グリーンシート21の表面からの粘結剤の揮発速度を一致させるという理由から、誘電体ペーストは導体ペーストと同じ組成であることが望ましい。
また、このセラミックスラリに用いるセラミック粉末組成は、誘電体グリーンシート21の粉末組成もしくは異なる粉末組成の誘電体ペーストの両方を適用できるが、誘電体グリーンシート21と誘電体パターン25との密着性を高め、焼成収縮率を合致させるという理由から、誘電体ペーストは誘電体グリーンシート21を形成するセラミックスラリと同じ粉末組成であることが望ましい。
本発明における誘電体パターン25は、誘電体グリーンシート21を構成するセラミック粉末よりも平均粒径の小さなセラミック粉末により構成されることが望ましい。これにより、導体パターン23の周囲の誘電体層3の焼結時の収縮率を高めることができ、内部導体4に対する圧縮応力を高め内部応力を高めることができ、クラックやデラミネーションをさらに抑制できる。
尚、本発明は、上記した一括積層に限らず、予め、基体上に設置した誘電体グリーンシート上に導体パターンおよび誘電体パターンを形成し、次に、前記誘電体グリーンシート上の導体パターンおよび誘電体パターンの上面側に、さらに、別の誘電体グリーンシートを重ねる工程を繰り返して行う逐次積層工法においても採用できることは言うまでもない。
積層型電子部品の一つである積層セラミックコンデンサを以下のように作製した。誘電体グリーンシートは、BaTiO3を主成分とするセラミック組成物に、第1有機樹脂としてポリビニルブチラールなどの有機樹脂成分を添加して所定時間の混合を行ってセラミックスラリを調製し、次いで、このセラミックスラリをダイコーター法を用いてポリエステルより成る帯状のキャリアフィルム上に成膜した。厚みは2.0μmに調整した。
導体ペーストは、粒子径0.2μmのNi粉末に共材としてセラミック粉末を加え、この導体組成物に対し、第2有機樹脂としてエチルセルロース樹脂とアルキッド樹脂からなる有機樹脂混合物を添加し混練して調製した。この際、エチルセルロース樹脂とアルキッド樹脂からなる有機粘結剤の混合の割合は、目的のTgを発現するように混合した。
誘電体ペーストは、上記の誘電体グリーンシート用のセラミック組成物と同一原料を、第3有機樹脂として導体ペーストと同様の有機樹脂を用いてペースト化して調製した。
次に、得られた誘電体グリーンシートの主面状に、スクリーン印刷装置を用いて、上記した導体ペーストを導体パターン状に印刷し乾燥させた。導体パターンの厚みは1.2μmとした。
さらに、この誘電体グリーンシート上に形成された導体パターンの周縁領域を含む周囲にスクリーン印刷により誘電体ペーストを印刷し乾燥させて、導体パターンとともに誘電体パターンが塗布形成された誘電体グリーンシートを作製した。
次に、この誘電体グリーンシートを260枚積層し、さらにその上下層にカバーセラミック層となる誘電体グリーンシートを各10枚積層し、仮の積層成形体を形成し、次に、この仮積層成形体を、誘電体グリーンシートに用いた第1有機樹脂のガラス転移点以下の温度である50℃で、圧力20MPaで積層プレスを行い、導体パターンおよび誘電体パターンを塗布した誘電体グリーンシートおよびその上下のセラミックグリーンシートと同一材料からなるセラミックグリーンシートを積層して完全に密着させて母体積層体を得た。
次に、この母体積層体を格子状に切断してコンデンサ本体成形体を得た。このコンデンサ本体成形体の両端面には、導体パターンの一端が交互に露出していた。
次に、このコンデンサ本体成形体を大気中250℃または0.1Paの酸素/窒素雰囲気中500℃に加熱し、脱バインダ処理を行った。
さらに、脱バイ後のコンデンサ本体成形体に対して、10−7Paの酸素/窒素雰囲気中、1250℃で2時間焼成し、さらに、10−2Paの酸素窒素雰囲気中にて900℃で4時間の再酸化処理を行いコンデンサ本体を得た。次いで、このコンデンサ本体の端面にCuペーストを900℃で焼き付け、さらにNi/Snメッキを施し内部導体層と接続する外部電極を形成した。
このようにして得られた積層セラミックコンデンサの外形寸法は、幅0.8mm、長さ1.6mmであった。また内部導体に起因する段差はなく、この内部導体7は湾曲することなく平坦であった。
このとき焼成後の積層セラミックコンデンサを構成する誘電体層の厚みと内部導体との厚み比、並びに、積層数を表1に示した。
(評価)
誘電体層厚み及び内部導体層厚みは、焼成後の試料を内部導体層が露出している面に平行な面に試料の中心を割理、この破面を2000倍の走査電子顕微鏡で観察し、誘電体層厚み及び内部導体層厚みを初層から最終層へ1層毎、交互に測定していった。
誘電体層厚み及び内部導体層厚みは、焼成後の試料を内部導体層が露出している面に平行な面に試料の中心を割理、この破面を2000倍の走査電子顕微鏡で観察し、誘電体層厚み及び内部導体層厚みを初層から最終層へ1層毎、交互に測定していった。
積層数毎の誘電体層とその隣り合う一方の内部導体層の厚みの和は、積層の最初の内部導体層厚みと、その次の誘電体層厚みとの和として、次に第2層目の内部導体厚みと、その次の誘電体層厚みの和を算出した。この測定を繰り返し、最終層の内部一層厚みと、その次の層の誘電体層厚みの和を算出した。
厚みの和の標準偏差とは、この実施例では20層毎の誘電体層と内部導体層の厚みの和の標準偏差を算出した値である。誘電体層厚みt1および内部導体層厚みt2とは、上記初層から最終層の誘電体厚みおよび内部導体厚みの平均値である。
ガラス転移点Tgは、DSC(示差走査熱量計、セイコーインスツルメンツ製、DSC−6200)にて、アルキッド樹脂を含有しているそれぞれの有機樹脂の吸熱ピークを示す温度から求めた。
焼成後のデラミネーションの評価は、焼成後の試料100個について、その端面及び側面からそれぞれ研磨して、その発生を評価した。
絶縁抵抗は、焼成後の試料100個について、絶縁計(東亜電波工業 DSM−8103)を用い、直流電圧6.3Vを印加して、1分後の値を絶縁抵抗値とし、その値が1×108Ω以上を良品とした。
表1の結果から、誘電体グリーンシート中に含まれるバインダのガラス転移点をTg1、有機樹脂がアルキッド樹脂を含有している導体パターンおよび前記誘電体パターン中に乾燥後に含まれる有機樹脂のガラス転移点をTg2、Tg3としたときに、Tg1>Tg2、Tg1>Tg3の関係を満足するようにし、結果として、誘電体層とその隣り合う一方の内部導体層の厚みの和とし、積層数毎の前記厚みの和の標準偏差を0.02以下とした試料No.2〜7では、それぞれ100個についてデラミネーションの発生は1%以下であった。また、静電容量値のCV値は2.5%以下を示した。絶縁抵抗は、不良率が2%以下、高温負荷試験は、不良率が1%以下であった。
特に、導体ペーストと誘電体ペーストに含まれる有機樹脂のガラス転移点を同じとした試料No.3〜6ではデラミネーションの発生は無く、絶縁抵抗および高温負荷試験での不良率が無かった。
一方、有機樹脂がアルキッド樹脂を含有せずTg1<Tg2、Tg1<Tg3である試料No.1では、誘電体層とその隣り合う一方の内部導体層の厚みの和の積層数毎の標準偏差は0.10となり、デラミネーションの発生は5%、静電容量のCV値は3.5%、絶縁抵抗の不良率が13%、高温負荷試験での不良率が21%であった。
1 電子部品本体
2 外部電極
3 誘電体層
4 内部導体層
5 カバーセラミック層
21 誘電体グリーンシート
22 キャリアフィルム
23 導体パターン
25 誘電体パターン
2 外部電極
3 誘電体層
4 内部導体層
5 カバーセラミック層
21 誘電体グリーンシート
22 キャリアフィルム
23 導体パターン
25 誘電体パターン
Claims (9)
- それぞれ複数の誘電体層と内部導体層とを交互に積層してなる直方体状のコンデンサ本体を具備する積層セラミックコンデンサであって、それぞれ一対の前記誘電体層と前記内部導体層との厚みの和の標準偏差が0.02以下であることを特徴とする積層セラミックコンデンサ。
- 誘電体厚みをt1、内部導体層厚みをt2としたときに、t2/t1≦0.75の関係を満足することを特徴とする請求項1に記載の積層積層セラミックコンデンサ。
- 誘電体層厚みが2μm以下であることを特徴とする請求項1または2に記載の積層積層セラミックコンデンサ。
- 内部導体層の厚みが1.5μm以下であることを特徴とする請求項1乃至3のうちいずれか記載の積層セラミックコンデンサ。
- 積層数が100層以上であることを特徴とする請求項1乃至4のうちいずれか記載の積層セラミックコンデンサ。
- 誘電体粉末と第1有機樹脂とを含有する誘電体グリーンシートが複数積層されたグリーン積層体の内部に、金属粉末と第2有機樹脂とを含有する長方形状の導体パターンと、該導体パターンの周囲に前記誘電体粉末と第3有機樹脂とを含有する誘電体パターンとを具備してなるコンデンサ本体成形体を形成し焼成する工程とを具備する積層セラミックコンデンサの製法であって、前記誘電体グリーンシート中に含まれる第1有機樹脂のガラス転移点をTg1、前記導体パターン中に含まれる第2有機樹脂のガラス転移点をTg2、誘電体パターン中に含まれる第3有機樹脂のガラス転移点をTg3としたときに、Tg1>Tg2、Tg1>Tg3の関係を満足することを特徴とする積層セラミックコンデンサの製法。
- 第2および第3有機樹脂がアルキッド樹脂を含有していることを特徴とする請求項6に記載の積層セラミックコンデンサの製法。
- Tg2=Tg3であることを特徴とする請求項6または7に記載の積層セラミックコンデンサの製法。
- Tg1−Tg2≧30℃、Tg1−Tg3≧30℃であることを特徴とする請求項6乃至8のうちいずれか記載の積層セラミックコンデンサの製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368789A JP2005136046A (ja) | 2003-10-29 | 2003-10-29 | 積層セラミックコンデンサおよびその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003368789A JP2005136046A (ja) | 2003-10-29 | 2003-10-29 | 積層セラミックコンデンサおよびその製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005136046A true JP2005136046A (ja) | 2005-05-26 |
Family
ID=34646348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003368789A Pending JP2005136046A (ja) | 2003-10-29 | 2003-10-29 | 積層セラミックコンデンサおよびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005136046A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295606A (ja) * | 2008-06-02 | 2009-12-17 | Panasonic Corp | 積層セラミックコンデンサの試験方法および積層セラミックコンデンサの製造方法 |
US8009408B2 (en) | 2008-07-29 | 2011-08-30 | Murata Manufacturing Co., Ltd. | Laminated ceramic capacitor |
JP2013197582A (ja) * | 2012-03-19 | 2013-09-30 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
US20180182549A1 (en) * | 2016-12-28 | 2018-06-28 | Tdk Corporation | Multilayer ceramic electronic device |
JP2018156967A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP2019009442A (ja) * | 2017-06-28 | 2019-01-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
-
2003
- 2003-10-29 JP JP2003368789A patent/JP2005136046A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295606A (ja) * | 2008-06-02 | 2009-12-17 | Panasonic Corp | 積層セラミックコンデンサの試験方法および積層セラミックコンデンサの製造方法 |
US8009408B2 (en) | 2008-07-29 | 2011-08-30 | Murata Manufacturing Co., Ltd. | Laminated ceramic capacitor |
JP2013197582A (ja) * | 2012-03-19 | 2013-09-30 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
US20180182549A1 (en) * | 2016-12-28 | 2018-06-28 | Tdk Corporation | Multilayer ceramic electronic device |
CN108257779A (zh) * | 2016-12-28 | 2018-07-06 | Tdk株式会社 | 层叠陶瓷电子部件 |
US10559423B2 (en) * | 2016-12-28 | 2020-02-11 | Tdk Corporation | Multilayer ceramic electronic device |
CN108257779B (zh) * | 2016-12-28 | 2020-11-03 | Tdk株式会社 | 层叠陶瓷电子部件 |
JP2018156967A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
US10825610B2 (en) | 2017-03-15 | 2020-11-03 | Murata Manufacturing Co., Ltd. | Method for producing multilayer ceramic electronic component |
JP2019009442A (ja) * | 2017-06-28 | 2019-01-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5930705B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2012253338A (ja) | 積層セラミック電子部品 | |
JP3785966B2 (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
TW200421363A (en) | Laminated ceramic capacitor and manufacturing method thereof | |
JP2013149939A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2003017356A (ja) | 積層型電子部品およびその製法 | |
JP5423977B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP4359914B2 (ja) | 積層型電子部品およびその製法 | |
JP4688326B2 (ja) | セラミック積層体およびその製法 | |
JP2005136046A (ja) | 積層セラミックコンデンサおよびその製法 | |
JP2004111698A (ja) | 積層セラミック電子部品 | |
JP2000150292A (ja) | 積層セラミックコンデンサ | |
JP2006128283A (ja) | 積層セラミックコンデンサ | |
JP2003045740A (ja) | 積層型電子部品 | |
JP2004179349A (ja) | 積層型電子部品およびその製法 | |
JP2018113300A (ja) | 積層電子部品の製造方法 | |
JP2007242827A (ja) | 積層セラミックコンデンサ | |
JP2003347146A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2003115416A (ja) | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP6317119B2 (ja) | 積層型電子部品 | |
JP2006128282A (ja) | 積層型電子部品およびその製法 | |
JP2003229324A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2006278842A (ja) | 内部電極パターンの形成方法とこれを用いた積層セラミック電子部品の製造方法 | |
JP2015065222A (ja) | 積層型電子部品 | |
JP2005109218A (ja) | 電極ペースト及びこれを用いたセラミック電子部品の製造方法 |