JP2019140374A - 積層セラミック電子部品の製造方法及び積層セラミック電子部品 - Google Patents

Abstract

【課題】内部電極の設計位置からの偏り量を精度よく検出することが可能な積層セラミック電子部品の製造方法等を提供する。【解決手段】未焼成のセラミックシート上に、第１方向に相互に対向する一対の主電極部と、上記一対の主電極部の間を接続し第１方向に沿って第２方向における幅寸法が変化する幅狭部と、をそれぞれ有する複数の内部電極パターンが形成される。複数の未焼成のセラミックシートを積層することで、積層シートが作製される。積層シートを切断することで、幅狭部が切断された引出部が露出し第１方向に向いた第１切断面と第２方向に向いた第２切断面とを有する未焼成のセラミック素体が作製される。第１切断面の外観を検査して得られた、引出部の第２方向に沿った第１幅寸法と、引出部の第２方向端部から第２切断面までの第２方向に沿った第２幅寸法と、に基づいて、内部電極の設計位置からの第１方向及び第２方向における偏り量が検出される。【選択図】図１２

Description

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法及び積層セラミック電子部品に関する。

積層セラミックコンデンサは、典型的には、以下のように製造される。まず、複数の内部電極パターンが形成された未焼成のセラミックグリーンシートを積層する。そして、セラミックグリーンシートの積層体を所定の位置で切断することで、内部電極の周囲にサイドマージン部及びエンドマージン部が形成された未焼成のセラミック素体を作製する。このセラミック素体を焼成し、セラミック素体の表面に外部電極を形成することで、積層セラミックコンデンサが製造される。

上記製造過程において、セラミックグリーンシートを積層する際の積層ずれや、切断時の切断位置ずれが発生することがある。このようなずれが発生することにより、内部電極の位置が設計位置から偏り、内部電極の絶縁性や耐環境性を十分確保することが難しくなる。

そこで、セラミック素体の表面に露出する内部電極の形状に基づいて、セラミックグリーンシートの積層精度や積層体における切断位置の良否判断を行う方法が知られている。
例えば、特許文献１には、部分欠損部を含む内部電極パターンが形成された積層基板を作製し、積層体の端面に内部電極の部分欠損部に相当する非露出部が存在するか否かによって、積層基板の積層位置の良否判断を行う方法が記載されている。
また、特許文献２には、内部電極とチップ側面との間のサイドマージンに、内部電極露出端面への露出状況によって積層精度が確認される積層状態確認用マーカーが形成された積層セラミックコンデンサが記載されている。

特開平１０−２７５７３６号公報 特開平５−２２６１７８号公報

近年、積層セラミック電子部品の小型化の要請に伴い、内部電極の平面内における位置を高い精度で制御することが求められている。しかしながら、特許文献１に記載の方法では、積層基板の積層位置の良否判断を行うのみであり、内部電極の位置精度を向上させることは難しかった。また、特許文献２に記載の方法では、積層状態確認用マーカーをサイドマージンに形成するため、積層セラミック電子部品の小型化によって、当該マーカーの寸法も小さくなり、ずれ量を精度よく検出することが難しかった。

以上のような事情に鑑み、本発明の目的は、内部電極の設計位置からの偏り量を精度よく検出することが可能な積層セラミック電子部品の製造方法及び積層セラミック電子部品を提供することにある。

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、
未焼成のセラミックシート上に、第１方向に相互に対向する第１主電極部及び第２主電極部と、上記第１主電極部及び上記第２主電極部の間を接続し上記第１方向に沿って上記第１方向に直交する第２方向における幅寸法が変化する幅狭部と、をそれぞれ有し、上記第１方向と、上記第１方向に直交する第２方向と、に沿って配列された複数の内部電極パターンが形成される。
上記複数の内部電極パターンがそれぞれ形成された複数の未焼成のセラミックシートを積層することで積層シートが作製される。
上記積層シートを上記第１方向及び上記第２方向に沿って切断することで、上記テーパ部が切断された引出部が露出する上記第１方向を向いた第１切断面と、上記第２方向を向いた第２切断面と、を有し、上記第１主電極部及び上記第２主電極部の一方と上記引出部とを含む内部電極が積層された未焼成のセラミック素体が作製される。
上記第１切断面の外観を検査して得られた、上記引出部の上記第２方向に沿った第１幅寸法と、上記引出部の上記第２方向端部から上記第２切断面までの上記第２方向に沿った第２幅寸法と、に基づいて、上記内部電極の設計位置からの上記第１方向及び上記第２方向における偏り量が検出される。
上記偏り量が所定の範囲内であると判定された場合に、上記未焼成のセラミック素体が焼成される。

この構成では、内部電極パターンが、幅寸法が変化する幅狭部を有するため、第１切断面から露出する引出部の第２方向に沿った幅寸法が切断位置によって変化する。このため、引出部の第１方向に沿った長さ方向が、当該引出部の幅寸法に応じて規定される。
つまり、第１切断面の外観を検査することで、サイドマージン部の第２方向に沿った幅寸法のみならず、エンドマージン部の第１方向に沿った長さ寸法を算出することができる。そして、算出された上記サイドマージン部の幅寸法及び上記エンドマージン部の長さ寸法に基づいて、内部電極の設計位置からの偏りを定量的に検出できる。
したがって、検出された偏り量に基づき、切断工程における切断位置や積層工程における積層位置の詳細なフィードバックが可能となり、内部電極の位置精度を高めることができる。さらに、第１切断面の外観検査のみによって内部電極の上記偏り量を精度よく検出でき、検査にかかるコスト及び時間を大幅に削減できる。

具体的に、上記幅狭部では、上記第１主電極部から上記第２主電極部に向かって、上記第２方向に沿った幅寸法が漸減してもよい。
これにより、第１切断面から露出する引出部の幅寸法が、主電極部からの第１方向の距離と一対一に対応することとなる。つまり、内部電極の偏り量のみならず、偏りの向きも判定することができる。したがって、切断位置及び積層位置に対して、より適切なフィードバックを行うことができ、内部電極の位置精度をさらに高めることができる。

また、上記幅狭部は、上記第１主電極部及び上記第２主電極部の間に、上記第２方向に沿った幅寸法が最も小さくなる括れ部を含んでいてもよい。
このような構成によっても、内部電極の偏りを定量的に検出することが可能となる。

例えば、上記括れ部は、上記第２方向に相互に対向する第１外縁及び第２外縁が、上記第２方向に延びる設計上の切断線を横切って上記第１方向に延びるように構成され、
上記幅狭部は、さらに、
上記括れ部と上記第１主電極部との間を接続し、上記第１外縁側が上記括れ部から上記第２方向の一方に膨出する第１接続部と、
上記括れ部と上記第２主電極部との間を接続し、上記第２外縁側が上記括れ部から上記第２方向の他方に膨出する第２接続部と、
を含んでいてもよい。
上記構成では、括れ部はほぼ一定の幅寸法で構成され、第１接続部及び第２接続部は、いずれも括れ部よりも大きく主電極部よりも小さい幅寸法で構成される。これにより、第１切断面から露出する引出部の幅寸法に基づいて、幅狭部のどの部分で切断されたかを判定することができる。さらに、第１接続部及び第２接続部がそれぞれ異なる側に膨出していることから、端面における引出部の第２方向における位置の偏りに基づいて、第１切断面に対応する切断位置がいずれの接続部側に偏ったかを判定することができる。
つまり、上記構成では、一方の端面の外観検査から、内部電極の偏り量及びその向きを判定することが可能であるとともに、幅狭部の一部に幅寸法が一定の領域を設けることができ、幅狭部の幅寸法の狭小化を抑制することができる。これにより、積層セラミックコンデンサが小型化した場合でも、内部電極の位置の偏りを簡便かつ精度よく検出することができる。

上記幅狭部は、上記第２方向に平行な直線に関して非線対称な形状を有していてもよい。
これにより、幅狭部が第１主電極部側と第２主電極部側とで異なる形状を有することになる。つまり、幅狭部における切断位置の偏りを検出しやすい構成とすることができ、第１切断面から露出する引出部の幅寸法に基づいて、第１方向に沿った内部電極の偏りの向きを判定しやすくすることができる。

さらに、上記偏り量に基づいて、
上記未焼成のセラミック素体を作製する工程における上記第１方向及び上記第２方向に沿った切断位置と、
上記積層シートを作製する工程における上記各セラミックシートの積層位置と、
の少なくともいずれか一方を調整することで、上記内部電極の上記第１方向及び上記第２方向に沿った位置が調整されてもよい。
上記構成では偏り量を定量的に検出することができるため、上記切断位置及び上記積層位置のフィードバックが可能となる。これにより、内部電極の位置精度をさらに高めることができる。

本発明の他の実施形態に係る積層セラミック電子部品は、第１内部電極と、上記第１内部電極と交互に積層された第２内部電極と、を具備する。
上記第１内部電極は、第１主電極部と、上記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する。
上記第２内部電極は、第２主電極部と、上記第２主電極部から上記第１端面と上記第１方向に対向する第２端面まで延びる第２引出部と、を有し、上記第１内部電極と交互に積層される。
上記第１引出部は、上記第１端面に向かって上記第１方向に直交する第２方向に沿った幅寸法が減少し、上記第１端面において所定の幅寸法を有するように形成される。
上記第２引出部は、上記第２端面に向かって上記第２方向に沿った幅寸法が増加し、上記第２端面において上記所定の幅寸法を有するように形成される。

上記構成の積層セラミック電子部品では、第１端面及び第２端面の少なくとも一方の外観を検査することで、サイドマージン部の第２方向に沿った幅寸法及びエンドマージン部の第１方向に沿った長さ寸法を算出することができる。これにより、内部電極の設計位置からの偏りを定量的に検出できる。
したがって、検出された偏り量に基づき、製造過程における切断位置や積層位置の詳細なフィードバックが可能となり、内部電極の位置精度を高めることができる。さらに、一面の外観検査のみによって内部電極の上記偏り量を精度よく検出でき、検査にかかるコスト及び時間を大幅に削減できる。

本発明の他の実施形態に係る積層セラミック電子部品は、第１内部電極と、上記第１内部電極と交互に積層された第２内部電極と、を具備する。
上記第１内部電極は、第１主電極部と、上記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する。
上記第２内部電極は、第２主電極部と、上記第２主電極部から上記第１端面と上記第１方向に対向する第２端面まで延びる第２引出部と、を有する。
上記第１引出部は、上記第２方向に沿った幅寸法が最も小さくなる括れ部を含み、かつ、上記第１主電極部から上記括れ部に向かって上記幅寸法が減少する部分と、上記括れ部から上記第１端面に向かって上記幅寸法が増加する部分と、を有する。
上記第２引出部は、上記第２端面に向かって上記第２方向に沿った幅寸法が減少し、上記第２端面において上記第１引出部の上記第１端面における幅寸法と同一の幅寸法を有するように形成される。

本発明のさらに他の実施形態に係る積層セラミック電子部品は、第１内部電極と、上記第１内部電極と交互に積層された第２内部電極と、を具備する。
上記第１内部電極は、第１主電極部と、上記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する。
上記第２内部電極は、第２主電極部と、上記第２主電極部から上記第１端面と上記第１方向に対向する第２端面まで延びる第２引出部と、を有する。
上記第１引出部は、上記第１主電極部に向かって上記第１方向に直交する第２方向に沿った幅寸法が前記第２方向の一方に増加し、上記第１端面において所定の幅寸法を有するように形成される。
上記第２引出部は、上記第２主電極部に向かって上記第２方向に沿った幅寸法が前記第２方向の他方に増加し、上記第２端面において上記所定の幅寸法を有するように形成される。

上記構成の積層セラミック電子部品では、第１端面及び第２端面の少なくとも一方の外観を検査することで、サイドマージン部の第２方向に沿った幅寸法及びエンドマージン部の第１方向の寸法の適否または修正すべき方向を判定することができる。これにより、内部電極の設計位置からの偏りを容易に検出できる。
したがって、検出された偏り量に基づき、製造過程における切断位置や積層位置のフィードバックが容易となり、内部電極の位置精度を高めることができる。さらに、一面の外観検査のみによって内部電極の上記偏り量を精度よく検出でき、検査にかかるコスト及び時間を大幅に削減できる。

例えば、上記積層セラミック電子部品は、上記第１方向の外形寸法が設計値で０．６ｍｍであり、かつ、上記第２方向の外形寸法が設計値で０．３ｍｍであってもよい。
さらに、上記積層セラミック電子部品は、上記第１方向の外形寸法が設計値で０．４ｍｍであり、かつ、上記第２方向の外形寸法が設計値で０．２ｍｍであってもよい。
また、上記積層セラミック電子部品は、上記第１方向の外形寸法が設計値で０．２ｍｍであり、かつ、上記第２方向の外形寸法が設計値で０．１ｍｍであってもよい。
また、上記第１方向及び上記第２方向に直交する第３方向の外形寸法が０．３ｍｍ未満であってもよい。

以上のように、本発明によれば、内部電極の設計位置からの偏り量を精度よく検出することが可能な積層セラミック電子部品の製造方法及び積層セラミック電子部品を提供することができる。

本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体をＸ−Ｙ平面に沿って切断した断面図である。 上記積層セラミックコンデンサのセラミック素体をＸ−Ｙ平面に沿って切断した断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記第１実施形態の比較例に係るセラミック素体の斜視図である。 上記第１実施形態の比較例に係る検査用セラミック素体の斜視図である。 本発明の第２実施形態に係る積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 上記積層セラミックコンデンサの製造過程を示す断面図である。 本発明の第３実施形態に係る積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す図であり、Ａは断面図、Ｂは側面図である。 上記積層セラミックコンデンサの製造過程を示す図であり、Ａは断面図、Ｂは側面図である。 上記積層セラミックコンデンサの製造過程を示す図であり、Ａは断面図、Ｂは側面図である。 本発明の第４実施形態に係る積層セラミックコンデンサの製造過程を示す平面図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

＜第１実施形態＞
［積層セラミックコンデンサ１０の基本構成］
図１〜３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。積層セラミックコンデンサ１０は、セラミック素体１１の表面に外部電極１４，１５が形成された構成を有する。

セラミック素体１１は、Ｘ軸方向を向いた２つの端面１１ａ，１１ｂと、Ｙ軸方向を向いた２つの側面１１ｃ，１１ｄと、Ｚ軸方向を向いた２つの主面１１ｅ，１１ｆと、を有する。端面１１ａ，１１ｂには、外部電極１４，１５が形成される。セラミック素体１１の各面を接続する稜部は、面取りされていてもよい。

セラミック素体１１は、内部に形成された第１内部電極１２と第２内部電極１３を有する。内部電極１２，１３は、セラミック層２１を挟んでＺ軸方向に交互に積層される。

図４及び図５は、セラミック素体１１をＸ−Ｙ平面に沿って切断した断面図であり、図４は第１内部電極１２に沿って切断した図、図５は第２内部電極１３に沿って切断した図である。

第１内部電極１２は、Ｘ軸方向及びＹ軸方向に延びる平面形状の第１主電極部１２ｍと、第１主電極部１２ｍから端面１１ａまで延びる第１引出部１２ｅと、を有する。第１主電極部１２ｍは、略長方形状に構成される。第１内部電極１２の端面１１ｂ側には、後述する第２エンドマージン部１９ｂが設けられている。これにより、第１内部電極１２は、第２外部電極１５からは離間し、第１外部電極１４にのみ接続される。

第１引出部１２ｅは、テーパ状に構成され、端面１１ａに向かってＹ軸方向に沿った幅寸法が漸減する。第１引出部１２ｅは、Ｘ軸方向に平行な直線に対して線対称な形状であり、第１引出部１２ｅと上記直線とのなす角度θを有する台形状に構成される。第１引出部１２ｅは、第１主電極部１２ｍとの境界部１２ｂにおいて、第１主電極部１２ｍの幅寸法と同一の幅寸法Ｗ１を有し、第１引出部１２ｅの端面１１ａにおいて、幅寸法Ｗ１より小さい幅寸法Ｗ２を有する。

図５に示すように、第２内部電極１３は、Ｘ軸方向及びＹ軸方向に延びる平面形状の第２主電極部１３ｍと、第２主電極部１３ｍから端面１１ｂまで延びる第２引出部１３ｅと、を有する。第２主電極部１３ｍは、第１主電極部１２ｍと同一の略長方形状に構成される。第２内部電極１３の端面１１ａ側には、後述する第１エンドマージン部１９ａが設けられている。これにより、第２内部電極１３は、第１外部電極１４からは離間し、第２外部電極１５にのみ接続される。

第２引出部１３ｅもテーパ状に構成され、端面１１ｂに向かってＹ軸方向に沿った幅寸法が漸増する。第２引出部１３ｅも、Ｘ軸方向に平行な直線に対して線対称な形状であり、第２引出部１３ｅと上記直線とのなす角度θを有する台形状に構成される。つまり、第２引出部１３ｅは、第１引出部１２ｅと相似した形状を有する。第２引出部１３ｅは、第２主電極部１３ｍとの境界部１３ｂにおいて、第２主電極部１３ｍの幅寸法よりも小さい幅寸法Ｗ３を有する。また、第２引出部１３ｅは、第２引出部１３ｅの端面１１ｂにおいて、第１引出部１２ｅの端面１１ａにおけるＹ軸方向に沿った幅寸法とおおよそ同一の幅寸法Ｗ２を有する。

内部電極１２，１３は、典型的にはニッケル（Ｎｉ）を主成分として構成され、積層セラミックコンデンサ１０の内部電極として機能する。なお、内部電極１２，１３は、ニッケル以外に、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）の少なくとも１つを主成分としていてもよい。

図２及び３に示すように、セラミック素体１１は、第１主電極部１２ｍ及び第２主電極部１３ｍがセラミック層２１を挟んでＺ軸方向に交互に積層された容量形成部１６を備える。積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１主電極部１２ｍと第２主電極部１３ｍとの間の複数のセラミック層２１に電圧が加わる。これにより、容量形成部１６に電圧に応じた電荷が蓄えられる。容量形成部１６は、本実施形態における機能部として構成される。

セラミック層２１では、容量を大きくするため、高誘電率の誘電体セラミックスにより形成される。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

なお、セラミック層２１は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで構成してもよい。

セラミック素体１１は、容量形成部１６の周囲に、第１端部１７ａと、第２端部１７ｂと、一対のサイドマージン部１８と、をさらに備える。

第１端部１７ａは、容量形成部１６のＸ軸方向外方に設けられ、端面１１ａを構成する。
第１端部１７ａは、第１内部電極１２の第１引出部１２ｅと、第１エンドマージン部１９ａと、を有する。第１エンドマージン部１９ａは、第２主電極部１３ｍのＸ軸方向外方に設けられ、第１引出部１２ｅとＺ軸方向に交互に積層される。第１エンドマージン部１９ａのＹ軸方向における幅寸法は、容量形成部１６の幅寸法と略同一に構成される。

第２端部１７ｂは、容量形成部１６のＸ軸方向外方に設けられ、端面１１ｂを構成する。
第２端部１７ｂは、第２内部電極１３の第２引出部１３ｅと、第２エンドマージン部１９ｂと、を有する。第２エンドマージン部１９ｂは、第１主電極部１２ｍのＸ軸方向外方に設けられ、第２引出部１３ｅとＺ軸方向に交互に積層される。第２エンドマージン部１９ｂのＹ軸方向における幅寸法は、容量形成部１６の幅寸法と略同一に構成される。

サイドマージン部１８は、容量形成部１６、第１端部１７ａ及び第２端部１７ｂをＹ軸方向から覆っており、容量形成部１６のＹ軸方向外方の側面１１ｃ，１１ｄを構成する。サイドマージン部１８は、図４，５に示すように、積層セラミックコンデンサ１０のＸ軸方向全体にわたって延び、Ｙ軸方向に略一定の幅寸法をそれぞれ有する。

さらに、セラミック素体１１は、容量形成部１６、第１端部１７ａ、第２端部１７ｂ及び一対のサイドマージン部１８をＺ軸方向から覆う一対のカバー部２０を有する。

第１エンドマージン部１９ａ、第２エンドマージン部１９ｂ、サイドマージン部１８及びカバー部２０は、絶縁性セラミックスで形成される。さらに、これら各部がセラミック層２１と同様の誘電体セラミックスで形成されることで、セラミック素体１１における内部応力が抑制される。

上述のように、第１引出部１２ｅ及び第２引出部１３ｅは、テーパ状に構成される。これにより、端面１１ａ，１１ｂから露出する引出部１２ｅ，１３ｅの寸法及び配置に基づいて、エンドマージン部１９ａ，１９ｂ及びサイドマージン部１８の寸法を検出することが可能となる。以下、「積層セラミックコンデンサ１０の製造方法」において詳細に説明する。

［積層セラミックコンデンサ１０の製造方法］
図６は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７〜１６は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７〜１６を適宜参照しながら説明する。

（ステップＳ０１：内部電極パターン形成）
ステップＳ０１では、第１セラミックシート１０１及び第２セラミックシート１０２に内部電極パターン１１０を形成する。

図７は、セラミックシート１０１，１０２の平面図である。この段階では、セラミックシート１０１，１０２が、個片化されていない大判のシートとして構成される。図７には、各積層セラミックコンデンサ１０ごとに個片化する際の設計上の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。なお、図７は、セラミックシート１０１，１０２の一部を示している。

セラミックシート１０１，１０２は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２の厚さは適宜調整可能である。

内部電極パターン１１０は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。

内部電極パターン１１０は、Ｘ軸方向に絶縁帯Ｎｙを介して配列され、Ｙ軸方向に絶縁帯Ｎｘを介して配列されている。切断線Ｌｙは、Ｙ軸方向に沿って、絶縁帯Ｎｙ及びテーパ部１１４を交互に通過するように延びる。切断線Ｌｘは、Ｘ軸方向に沿って絶縁帯Ｎｘ上に延びる。

セラミックシート１０１，１０２では、各内部電極パターン１１０の形状及びその配列形態が同一である。但し、セラミックシート１０２の内部電極パターン１１０は、セラミックシート１０１の内部電極パターン１１０に対して、Ｘ軸方向又はＹ軸方向に１チップ分ずれて形成されている。

図８は、内部電極パターン１１０の形状を示す図７の部分拡大図である。
内部電極パターン１１０は、Ｘ軸方向に相互に対向する一対の主電極部１１２ｍ，１１３ｍと、テーパ形状を有し一対の主電極部１１２ｍ，１１３ｍ間を接続するテーパ部１１４と、を有する。主電極部１１２ｍ，１１３ｍは、いずれも、Ｘ軸方向及びＹ軸方向に延びる平面形状をそれぞれ有し、略長方形状に構成される。

テーパ部１１４は、Ｘ軸方向に沿ってＹ軸方向の幅寸法が次第に変化する構成を有する。テーパ部１１４では、本実施形態において、一方の主電極部１１２ｍから他方の主電極部１１３ｍに向かって、Ｙ軸方向に沿った幅寸法が漸減する。つまり、テーパ部１１４は、Ｘ軸方向に平行な直線とのなす角度がθの台形状を有する。なお、テーパ部１１４は、本実施形態において、第１主電極部１１２ｍ及び第２主電極部１１３ｍの間を接続しＸ軸方向に沿ってＹ軸方向における幅寸法が変化する幅狭部として機能する。

テーパ部１１４の主電極部１１２ｍとの境界部１１２ｂは、主電極部１１２ｍの幅寸法と略同一の幅寸法ＷＭを有する。テーパ部１１４の主電極部１１３ｍとの境界部１１３ｂは、幅寸法ＷＭよりも小さい幅寸法ＷＮを有する。

テーパ部１１４には、Ｘ軸方向中央部に切断線Ｌｙが通っている。各内部電極パターン１１０は、後のステップＳ０３の切断工程において切断されることにより、２つの内部電極に分離される。すなわち、内部電極パターン１１０の主電極部１１２ｍ及びそれに接続されたテーパ部１１４の断片は、積層セラミックコンデンサ１０の第１内部電極１２を形成する。内部電極パターン１１０の主電極部１１３ｍ及びそれに接続されたテーパ部１１４の断片は、他の積層セラミックコンデンサ１０の第２内部電極１３を形成する。

なお、セラミックシート１０１，１０２上の内部電極パターンのうち、全てが内部電極パターン１１０で構成されてもよいし、一部が内部電極パターン１１０で構成されてもよい。後者の場合は、例えば後述するブロックＢの領域のみ内部電極パターン１１０が形成されており、他の領域はテーパ部を有しない矩形状の内部電極パターンが形成されていてもよい。

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で内部電極パターン１１０が形成されたセラミックシート１０１，１０２をＺ軸方向に積層することで、図９に示す積層シート１０４を作製する。積層シート１０４は、Ｘ軸方向及びＹ軸方向に沿った平板状に構成され、多数のチップを個片化することが可能である。

積層シート１０４は、セラミックシート１０１，１０２を圧着することにより一体化される。セラミックシート１０１，１０２の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。

図１０に示すように、積層シート１０４では、第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層される。セラミックシート１０１，１０２の積層体のＺ軸方向上下には、内部電極パターン１１０が積層されていない第３セラミックシート１０３が積層される。第３セラミックシート１０３の積層体は、焼成後のカバー部２０に対応する。なお、図１０は、図９の積層シート１０４の一部を模式的に示している。

積層シート１０４では、第１セラミックシート１０１及び第２セラミックシート１０２の内部電極パターン１１０同士がＺ軸方向に対向するように積層される。各セラミックシート１０１，１０２の主電極部１１２ｍが、隣接するセラミックシート１０１，１０２の主電極部１１３ｍとＺ軸方向に交互に積層される。主電極部１１２ｍ，１１３ｍが積層された領域は、焼成後の容量形成部１６に対応する。また、各セラミックシート１０１，１０２の絶縁帯Ｎｙは、隣接するセラミックシート１０１，１０２のテーパ部１１４と交互に積層される。絶縁帯Ｎｙ及びテーパ部１１４が積層された領域は、焼成後のエンドマージン部１９ａ，１９ｂに対応する。また、各セラミックシート１０１，１０２の絶縁帯ＮｘがＺ軸方向に積層された領域は、焼成後のサイドマージン部１８に対応する。

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４をＸ軸方向及びＹ軸方向に沿って切断することにより、未焼成のセラミック素体１１１を作製する。

図１１は、積層シート１０４が切断され、複数のセラミック素体１１１が作製された態様を示す図である。積層シート１０４を粘着性のシートＰ上に配置して切断することにより、複数のセラミック素体１１１を含むブロックＢ毎に取り扱うことができる。これにより、後の外観検査を、複数のセラミック素体１１１に対して一度に行うことができる。

図１２は、ステップＳ０３で得られるセラミック素体１１１の斜視図である。
未焼成のセラミック素体１１１は、Ｘ軸方向を向いた２つの端面１１１ａ，１１１ｂと、Ｙ軸方向を向いた２つの側面１１１ｃ，１１１ｄと、Ｚ軸方向を向いた２つの主面１１１ｅ，１１１ｆと、を有する。端面１１１ａ，１１１ｂは、Ｙ軸方向に沿って切断されることにより形成された第１切断面として構成される。側面１１１ｃ，１１１ｄは、Ｘ軸方向に沿って切断されることにより形成された第２切断面として構成される。主面１１１ｅ，１１１ｆは、第３セラミックシート１０３が切断されて形成された未焼成のカバー部１２０によって構成される。

図１３は、設計上の切断線Ｌｘ，Ｌｙに沿って切断されたセラミック素体１１１をＸ−Ｙ平面に沿って切断した断面図である。なお、図１３〜１５では、説明のため、ハッチングを省略している。
第１内部電極１１２は、一方の主電極部１１２ｍと、テーパ部１１４が切断された引出部１１２ｅと、を有する。引出部１１２ｅは、主電極部１１２ｍから端面１１１ａまで延び、端面１１１ａに向かってＹ軸方向の幅寸法が漸減する。
第２内部電極１１３は、他方の主電極部１１３ｍと、テーパ部１１４が切断された引出部１１３ｅと、を有する。引出部１１３ｅは、主電極部１１３ｍから端面１１１ｂまで延びる。

セラミック素体１１１では、未焼成の第１内部電極１１２と未焼成の第２内部電極１１３とがＺ軸方向に交互に積層され、主電極部１１２ｍ，１１３ｍがＺ軸方向に対向するように構成される。主電極部１１２ｍ，１１３ｍは、Ｘ−Ｙ平面上における位置が一致するように設計されている。

端面１１１ａには、引出部１１２ｅと未焼成のエンドマージン部１１９ａとが露出しており、端面１１１ｂには、引出部１１３ｅと未焼成のエンドマージン部１１９ｂとが露出している。エンドマージン部１１９ａ，１１９ｂは、絶縁帯ＮｙがＹ軸方向に沿って切断されることで形成される。引出部１１２ｅは、テーパ部１１４がＹ軸方向に沿って切断されることで形成される。

両側面１１１ｃ，１１１ｄには、サイドマージン部１１８が露出している。サイドマージン部１１８は、セラミックシート１０１，１０２の絶縁帯ＮｘがＸ軸方向及びＹ軸方向に沿って切断されることで形成される。絶縁帯ＮｘがＸ軸方向に沿って切断された切断面は、側面１１１ｃ，１１１ｄから露出するサイドマージン部１１８の側面に対応する。

なお、絶縁帯ＮｘがＹ軸方向に沿って切断されることで、端面１１１ａ，１１１ｂのＹ軸方向周縁部にもサイドマージン部１１８が露出する。

図１３に示すように、設計上の切断線Ｌｘ，Ｌｙに沿って切断された場合、内部電極１１２，１１３は、Ｘ軸方向及びＹ軸方向に偏りのない設計位置に配置される。具体的には、内部電極１１２，１１３は、内部電極１１２，１１３のＹ軸方向中心がセラミック素体１１１のＹ軸方向中心に一致し、かつ主電極部１１２ｍ，１１３ｍのＸ軸方向中心がセラミック素体１１１のＹ軸方向中心に一致する位置に配置される。

一対のサイドマージン部１１８は、Ｙ軸方向に沿って同一の幅寸法を有するように設計される。サイドマージン部１１８の幅寸法の設計値を、幅寸法ＷＳとする。
同様に、エンドマージン部１１９ａ，１１９ｂも、Ｘ軸方向に沿って同一の長さ寸法を有するように設計される。エンドマージン部１１９ａ，１１９ｂの長さ寸法の設計値を、長さ寸法ＤＥとする。

一方、ステップＳ０３の切断工程では、各セラミックシート１０１，１０２が設計上の切断位置で切断されないことがある。これは、ステップＳ０３の切断工程で発生し得るＸ軸方向及びＹ軸方向に沿った切断位置のずれや、ステップＳ０２の積層工程で発生し得る各セラミックシート１０１，１０２の積層位置のずれに起因する。

図１４は、内部電極１１２，１１３が設計上の位置からＸ軸方向に偏った態様を示す図である。この場合、エンドマージン部１１９ａ，１１９ｂの実際の長さ寸法ｄｅは、設計値の長さ寸法ＤＥよりもδｘだけ増加又は減少した値となる。この内部電極１１２，１１３の偏り量δｘが大きい場合、短い方のエンドマージン部１１９ｂの長さ寸法（ＤＥ−δｘ）の大きさが十分に確保できず、所望の絶縁性や耐環境性を確保することができなくなる。

図１５は、内部電極１１２，１１３が設計上の位置からＹ軸方向に偏った態様を示す図である。この場合、サイドマージン部１１８の実際の幅寸法ｗｓは、設計値の幅寸法ＷＳよりもδｙだけ増加又は減少した値となる。内部電極１１２，１１３の偏り量δｙが大きい場合、短い方のサイドマージン部１１８の幅寸法（ＷＳ−δｙ）の大きさが十分に確保できず、所望の絶縁性や耐環境性を確保することができなくなる。

そこで、本実施形態では、ステップＳ０４において内部電極１１２，１１３の偏り量δｘ，δｙを検出し、ステップＳ０５において偏り量δｘ，δｙに基づくセラミック素体１１１の良否判断を行う。

（ステップＳ０４：内部電極の偏り量検出）
ステップＳ０４では、端面１１１ａ，１１１ｂの少なくともいずれか一方の外観を検査することで、内部電極１１２，１１３の設計位置からの偏り量δｘ，δｙを検出する。以下では、端面１１１ａの外観に基づいて第１内部電極１１２の偏り量を検出する態様について説明するが、第２内部電極１１３の偏り量についても、端面１１１ｂの外観に基づいて同様に検出することができる。

ステップＳ０４では、図１２〜１５を参照し、端面１１１ａから露出する、引出部１１２ｅのＹ軸方向に沿った幅寸法ｗ１と、引出部１１２ｅのＹ軸方向端部１１２ｃから側面１１１ｄまでのＹ軸方向に沿った幅寸法ｗ２と、を測定する。

テーパ部１１４は、主電極部１１２ｍから他方の主電極部１１３ｍに向かってＹ軸方向に沿った幅寸法が漸減する。このため、引出部１１２ｅの幅寸法ｗ１は、Ｙ軸方向に沿った切断位置が主電極部１１３ｍに近付くに従って小さくなる。つまり、幅寸法ｗ１は、内部電極１１２，１１３のＸ軸方向における偏り量δｘと相関を有する。したがって、幅寸法ｗ１を測定することで、内部電極１１２におけるＸ軸方向の偏り量δｘを検出することができる。

また、Ｘ軸方向に沿った切断位置が設計上の切断線Ｌｘとずれた場合、端面１１１ａから露出する引出部１１２ｅの配置がＹ軸方向に偏る。このため、引出部１１２ｅのＹ軸方向端部１１２ｃから側面１１１ｄまでのＹ軸方向に沿った幅寸法ｗ２を測定することで、内部電極１１２におけるＹ軸方向の偏り量δｙを検出することができる。

図１４を参照し、テーパ部１１４（引出部１１２ｅ）がＸ軸方向に線対称な台形状である場合の、幅寸法ｗ１を用いた偏り量δｘの算出方法について説明する。
偏り量δｘは、実際の引出部１１２ｅ及びエンドマージン部１１９ａの長さ寸法ｄｅと設計上の長さ寸法ＤＥの差異として求めることができる。そこで、幅寸法ｗ１から長さ寸法ｄｅを算出することで、偏り量δｘが検出できる。

エンドマージン部１１９ａとテーパ部１１４（引出部１１２ｅ）とがなす角度をθとする。エンドマージン部１１９ａのテーパ部１１４（引出部１１２ｅ）が積層されていない部分は、角度θを有する直角三角形Ｔで構成される。直角三角形Ｔの底辺をエンドマージン部１１９ａの長さ寸法ｄｅとすると、直角三角形ＴのＹ軸方向における幅寸法ｗｔは以下の式（１）で表される。
ｗｔ＝ｔａｎθ・ｄｅ・・・（１）

さらに、引出部１１２ｅと主電極部１１２ｍとの境界部１１２ｂのＹ軸方向に沿った幅寸法ＷＭは設計値として規定されている。引出部１１２ｅのＸ軸方向に関する対称性も考慮し、ｗ１、ｗｔ及びＷＭは、以下の式（２）の関係を有する。
ＷＭ＝ｗ１＋２ｗｔ・・・（２）

式（２）に式（１）を代入し、整理すると、エンドマージン部１１９ａの長さ寸法ｄｅは以下の式（３）で表すことができる。
ｄｅ＝（ＷＭ−ｗ１）／２ｔａｎθ・・・（３）
これらの式より、偏り量δｘは、設計上の規定値であるθ、ＤＥ，ＷＭ及び測定されたｗ１を用いて、以下のように表される。
δｘ＝ｄｅ−ＤＥ
δｘ＝｛（ＷＭ−ｗ１）／２ｔａｎθ｝―ＤＥ・・・（４）

本実施形態では、δｘの正負によって偏りの向きも判断することができる。すなわち、δｘが正の値の場合、実際の引出部１１２ｅ（エンドマージン部１１９ａ）の長さ寸法ＤＥが設計上の長さ寸法ＤＥより大きいため、内部電極１１２が端面１１１ｂ側に偏っていると判断できる。δｘが負の値の場合、実際の引出部１１２ｅ（エンドマージン部１１９ａ）の長さ寸法ＤＥが設計上の長さ寸法ＤＥより小さいため、内部電極１１２が端面１１１ａ側に偏っていると判断できる。

続いて図１５を参照し、テーパ部１１４（引出部１１２ｅ）がＸ軸方向に線対称な台形状である場合の、幅寸法ｗ２を用いた偏り量δｙの算出方法について説明する。

偏り量δｙは、実際のサイドマージン部１１８の幅寸法ｗｓと設計上の幅寸法ＷＳの差異として求めることができる。そこで、測定された幅寸法ｗ２からサイドマージン部１１８の幅寸法ｗｓを算出することで、偏り量δｙを検出することができる。なお、以下では側面１１１ｄ側の幅寸法ｗ２に基づいて偏り量δｙを検出する例を示すが、側面１１１ｃ側でも同様に偏り量δｙを検出することができる。

図１５に示す例において、実際のサイドマージン部１１８の幅寸法ｗｓは、測定値である幅寸法ｗ２と式（１）で算出されたｗｔを用いて、以下の式（５）で表される。
ｗｓ＝ｗ２−ｗｔ
ｗｓ＝ｗ２−（ＷＭ−ｗ１）／２・・・（５）

これにより、内部電極１１２の偏り量δｙは、算出された幅寸法ｗｓと設計上のＷＳとを用いて、以下の式（６）で表すことができる。
ｄｙ＝ｗｓ−ＷＳ
ｄｙ＝ｗ２−（ＷＭ−ｗ１）／２−ＷＳ・・・（６）

偏り量δｙの正負により、Ｙ軸方向における偏りの向きも判断することができる。すなわち、ｄｙが正の値の場合、実際のサイドマージン部１１８の幅寸法が設計上の長さ寸法ＷＳより大きいため、内部電極１１２が側面１１１ｃ側に偏っていると判断できる。δｙが負の値の場合、実際のサイドマージン部１１８の幅寸法が設計上の長さ寸法ＷＳより小さいため、内部電極１１２が側面１１１ｄ側に偏っていると判断できる。

以上のように、端面１１１ａの外観を検査し、幅寸法ｗ１，ｗ２を測定することによって、第１内部電極１１２のＸ軸方向及びＹ軸方向における偏り量δｘ、δｙ及び偏りの向きを算出することができる。このため、ステップＳ０４の処理を自動化することができる。

例えば図１１に示すように、同一の積層シート１０４を区画したブロックであって複数のセラミック素体１１１を含むブロックＢが移送される。
続いて、図１６に示すように、ブロックＢの端面１１１ａ側を撮像装置Ｃによって撮像する。続いて、情報処理装置が、撮像された端面１１１ａの画像から幅寸法ｗ１，ｗ２の大きさを解析し、上記式（１）〜（６）に相当する計算を自動的に行う。これにより、偏り量δｘ、δｙが自動的に検出される。

（ステップＳ０５：良否判定）
ステップＳ０５は、ステップＳ０４で検出された偏り量δｘ、δｙが所定の範囲内であるか否か判定する。つまり、偏り量δｘの値が適正と認められる範囲内であり、偏り量δｙの値が適正と認められる範囲内である場合、当該セラミック素体１１１を良品と判定し、ステップＳ０６に進む。

ステップＳ０５では、偏り量δｘ、δｙが所定の範囲内であるか否か判定するため、幅寸法ｗ１が第１の範囲内であり、幅寸法ｗ２が第２の範囲であるか否か判定する。つまり、式（４）から幅寸法ｗ１から偏り量δｘを一義的に導くことができ、式（６）から幅寸法ｗ２から偏り量δｙを一義的に導くことができる。したがって、偏り量δｘの適正範囲に対応する幅寸法ｗ１の第１の範囲と、偏り量δｙの適正範囲に対応する幅寸法ｗ２の第２の範囲とを規定することができる。

つまり、ステップＳ０４で測定された幅寸法ｗ１が第１の範囲内であり、幅寸法ｗ２が第２の範囲内である場合、当該セラミック素体１１１を良品と判定する。一方、幅寸法ｗ１及び幅寸法ｗ２の少なくともいずれか一方が上記範囲外である場合、当該セラミック素体１１１を不良品と判定する。

ステップＳ０５は、ステップＳ０４の偏り量検出工程から連続して自動化することができる。つまり、情報処理装置が、端面１１１ａの画像を解析して各セラミック素体１１１の幅寸法ｗ１，ｗ２を測定し、幅寸法ｗ１，ｗ２がそれぞれ設定された第１の範囲内及び第２の範囲内であるか否か判定することで、良否判定を行うことができる。これにより、生産性を高め、検査にかかるコスト及び時間を削減することができる。

（ステップＳ０６：焼成）
ステップＳ０６では、ステップＳ０５で良品と判定された未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示すセラミック素体１１を作製する。つまり、ステップＳ０６により、容量形成部１１６が容量形成部１６になり、エンドマージン部１１９ａ，１１９ｂがエンドマージン部１９ａ，１９ｂになり、サイドマージン部１１８がサイドマージン部１８になり、カバー部１２０がカバー部２０になる。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

（ステップＳ０７：外部電極形成）
ステップＳ０７では、ステップＳ０６で得られたセラミック素体１１の端面１１ａ，１１ｂに外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０７では、まず端面１１ａ，１１ｂに未焼成の電極材料を塗布し、塗布された未焼成の電極材料を焼き付けて下地膜を形成する。そして、当該下地膜の上に中間膜及び表面膜を電解メッキなどのメッキ処理で形成し、外部電極１４，１５を形成する。

（ステップＳ０３'：内部電極位置調整）
一方、ステップＳ０５においてセラミック素体１１１が不良と判定された場合は、ステップＳ０３'に進み、算出された偏り量δｘ、δｙに基づいて、ステップＳ０３におけるＸ軸方向及びＹ軸方向に沿った切断位置を調整する。これにより、各内部電極１１２，１１３のＸ−Ｙ平面における位置を調整することができる。したがって、製品の不良率を低下させ、歩留まりを高めることができる。さらに、本実施形態では、偏り量δｘ、δｙの正負によって偏りの向きも検出できるため、より的確に切断位置の調整を行うことができる。

ステップＳ０３'において切断位置を調整した後、調整された切断位置に基づき、ステップＳ０３において新たに作製された積層シートが切断される。これにより、セラミック素体における内部電極１１２，１１３の位置精度を高めることができる。

図１７に示すように、一般的な略長方形状の内部電極２１２，２１３を有するセラミック素体２１１では、エンドマージン部がサイドマージン部２１８によって覆われている。このため、セラミック素体２１１における内部電極２１２，２１３の配置は、外観からでは判断することができない。

外観から内部電極の偏りを検出することが可能な構成として、図１８に示す検査用セラミック素体３１１が挙げられる。検査用セラミック素体３１１は、一般的なセラミック素体２１１と同様に、端面３１１ａ，３１１ｂから内部電極３１２，３１３が露出し、かつ、側面３１１ｃから一方の内部電極３１３が露出している。内部電極３１３は、一定の長さ寸法を有する長方形状に構成される。

検査用セラミック素体３１１では、側面３１１ｃに露出する第２内部電極３１３のＸ軸方向端部から端面３１１ａまでのＹ軸方向に沿った長さ寸法ｄ'が、エンドマージン部３１９の実際の長さ寸法に相当する。このため、測定された長さ寸法ｄ'とエンドマージン部３１９の設計値の長さ寸法との差異から、Ｘ軸方向における内部電極３１２，３１３の偏り量を検出することができる。

また、検査用セラミック素体３１１では、端面３１１ａに露出する第１内部電極３１２のＹ軸方向端部から側面３１１ｃまでのＹ軸方向に沿った幅寸法ｗ'が、サイドマージン部３１８の実際の幅寸法に相当する。このため、測定された幅寸法ｗ'とサイドマージン部３１８の設計値の幅寸法との差異から、Ｙ軸方向における内部電極３１２，３１３の偏り量を検出することができる。

検査用セラミック素体３１１を用いて偏り量を検出するためには、端面３１１ａと側面３１１ｃの少なくとも２面の外観検査を行う必要がある。このため、各面の撮像及び寸法の検出を自動化するためには、撮像装置及び検査用セラミック素体３１１の一方の方向を転換するか、あるいは撮像装置を２台設置する必要があり、装置構成が煩雑になる。一方、顕微鏡を用いて人が検査用セラミック素体３１１を観察し、各寸法を測定することもできるが、コストが高くなるとともに時間がかかり、生産性の低下につながる。

さらに、検査用セラミック素体３１１は、第２内部電極３１３の側方にサイドマージン部３１８が設けられていない。このため、絶縁性及び耐環境性が確保できず、積層セラミックコンデンサとして製品化することができない。したがって、検査に用いた検査用セラミック素体３１１は全て廃棄されることとなり、歩留まりが低下する。

一方、本実施形態の未焼成のセラミック素体１１１は、端面１１１ａの外観検査によって、エンドマージン部１１９ａ，１１９ｂの長さ寸法ｄｅ及びサイドマージン部１１８の幅寸法ｗｓの双方を検出することができる。このため、内部電極１１２，１１３の偏り量の検出に係る工数が削減されるとともに、撮像装置及び情報処理装置等による自動化が容易になる。したがって、検査にかかるコストが低減されるとともに、生産性が大きく向上する。

また、ステップＳ０４の偏り量検出工程及びステップＳ０５の判定工程を自動化することができるため、積層シート１０４内の全てのセラミック素体１１１について内部電極の偏り量の検査を行うことができる。これにより、確実に不良品を検出することができる。さらに、情報処理装置が、各セラミック素体１１１の検査結果に基づいて、積層シート１０４内における偏り量や不良品の分布を解析することができる。したがって、ステップＳ０２の積層工程やステップＳ０３の切断工程に対してより詳細なフィードバックを行うことができ、歩留まりを向上させることができる。

これに加えて、未焼成のセラミック素体１１１は、サイドマージン部１１８及びエンドマージン部１１９ａ，１１９ｂが設けられているため、ステップＳ０５で良品と判定された場合、焼成して製品化することができる。したがって、検査に用いたセラミック素体１１１を廃棄する必要がなくなり、歩留まりをさらに向上させることができる。

＜第２実施形態＞
テーパ部は、一方の主電極部から他方の主電極部に向かって、Ｙ軸方向に沿った幅方向が漸減する態様に限定されない。
例えば以下のように、テーパ部は、一対の主電極部の間に、Ｙ軸方向に沿った幅寸法が最も小さくなる括れ部を含んでいてもよい。
なお、以下の説明では、第１実施形態と同様の構成に対して同一の符号を付して、その説明を省略する。

図１９は、第２実施形態に係るセラミックシート４０１，４０２の平面図である。
図１９に示すように、内部電極パターン４１０は、第１実施形態に係るセラミックシート１０１，１０２の内部電極パターン１１０と同様に、Ｘ軸方向及びＹ軸方向に沿って配列される。内部電極パターン４１０は、内部電極パターン１１０と同様に、一対の主電極部４１２ｍ，４１３ｍと、テーパ部４１４と、を有する。

テーパ部４１４は、一対の主電極部４１２ｍ，４１３ｍ間を接続するとともに、主電極部４１２ｍ，４１３ｍの間にＹ軸方向に沿った幅寸法が最も小さくなる括れ部４１５を含む。つまり、テーパ部４１４は、主電極部４１２ｍから括れ部４１５に向かってＹ軸方向の幅寸法が漸減する部分と、括れ部４１５から主電極部４１３ｍに向かって軸方向の幅寸法が漸増する部分と、を有する。本実施形態においても、テーパ部４１４は、第１主電極部４１２ｍ及び第２主電極部４１３ｍの間を接続しＸ軸方向に沿ってＹ軸方向における幅寸法が変化する幅狭部として機能する。

括れ部４１５は、設計上の切断線Ｌｙ上に形成されていてもよい。これにより、テーパ部４１４を、括れ部４１５上を通るＹ軸方向に平行な直線に対して線対称に形成することができ、後述するようにＸ軸方向における内部電極４１２，４１３の偏り量δｘの検出が容易になる。

図２０に示すように、設計上の切断線Ｌｘ，Ｌｙに沿って切断された場合、内部電極パターン４１０が切断されて形成された内部電極４１２，４１３は、セラミック素体４１１の中央部である設計位置に配置される。つまり、一対のサイドマージン部４１８のＹ軸方向に沿った寸法は、設計値の幅寸法ＷＳ'となる。また、引出部４１２ｅ及びエンドマージン部４１９ａのＸ軸方向に沿った寸法、並びに引出部４１３ｂ及びエンドマージン部４１９ｂのＸ軸方向に沿った寸法も、設計値の長さ寸法ＤＥ'となる。

一方、図２１に示すように、内部電極４１２，４１３が設計位置からＸ軸方向にδｘ、Ｙ軸方向にδｙ偏ってしまった場合は、第１実施形態と同様に偏り量δｘ，δｙを検出することができる。

すなわち、内部電極４１２，４１３の設計位置からのＸ軸方向に沿った偏り量δｘは、端面４１１ａから露出する引出部４１２ｅのＹ軸方向に沿った幅寸法ｗ１'に基づいて検出することができる。そして、第１実施形態で説明した式（４）に基づき、エンドマージン部４１９ａの長さ寸法ｄｅ'を算出する。具体的には、エンドマージン部４１９ａとテーパ部４１４（引出部４１２ｅ）とがなす角度をθ'とする。δｘは、角度θ'と、境界部４１２ｂの設計上の幅寸法ＷＭ'と、エンドマージン部２１９ａの設計上の長さ寸法ＤＥ'と、さらに測定された幅寸法ｗ１'と、に基づいて、式（４）'で表される。
δｘ＝｛（ＷＭ'−ｗ１'）／２ｔａｎθ'｝―ＤＥ'・・・（４）'

また、内部電極４１２，４１３の設計位置からのＹ軸方向に沿った偏り量δｙは、引出部４１２ｅのＹ軸方向端部４１２ｃから側面４１１ｄまでのＹ軸方向に沿った幅寸法ｗ２'に基づいて検出することができる。すなわち、測定された幅寸法ｗ２'からサイドマージン部４１８の幅寸法ｗｓ'を算出し、設計値のサイドマージン部４１８の幅寸法ＷＳ'と実際の幅寸法ｗｓ'との差異を求める。つまり、偏り量δｙは、第１実施形態の式（６）に準じた式（６）'により表すことができる。
δｙ＝ｗ２'−（ＷＭ'−ｗ１'）／２−ＷＳ'・・・（６）'

以上のように、本実施形態においても、端面４１１ａ，４１１ｂの少なくともいずれか一方を検査することで、内部電極４１２，４１３の設計位置からの偏り量を検出することができる。したがって、ステップＳ０４の偏り量検出工程及びステップＳ０５の判定工程を自動化できるとともに、ステップＳ０２の積層工程やステップＳ０３の切断工程に対してより詳細なフィードバックを行うことができる。また、良品と判断されたセラミック素体４１１については、ステップＳ０５の焼成工程、ステップＳ０６の外部電極形成工程を経て製品化することができ、歩留まりを向上させることができる。さらに積層セラミックコンデンサのサイズが小型化しても、簡便にかつ精度よく内部電極の偏りを検出することができる。例えば図1の積層セラミックコンデンサのＸ軸方向、Ｙ軸方向の外形寸法がそれぞれ設計値で０．６ｍｍ、０．３ｍｍ、またはそれぞれ０．４ｍｍ、０．２ｍｍまたはそれぞれ０．２ｍｍ、０．１ｍｍである小型の製品のときにより効果的に上記の効果を得ることができる。また図１においてセラミック層２１の積層方向であるＺ軸方向のサイズ（外径寸法）が０．３ｍｍ未満の積層セラミックコンデンサであっても同様の効果を得ることができる。

＜第３実施形態＞
第１主電極部と第２主電極部とを接続する幅狭部は、Ｘ軸方向に沿って幅寸法が次第に変化するテーパ状に限定されない。

図２２は、本実施形態に係るセラミックシート５０１の平面図である。なお、セラミックシート５０１には、上記実施形態のセラミックシート１０１，１０２，４０１，４０２と同様に、Ｘ軸方向及びＹ軸方向に沿って複数の内部電極パターン５１０が配列されているが、図２２では１つの内部電極パターン５１０のみ示している。

図２２に示すように、内部電極パターン５１０は、Ｘ軸方向に相互に対向する第１主電極部５１２ｍ及び第２主電極部５１３ｍと、幅狭部５１４と、を有する。

幅狭部５１４は、主電極部５１２ｍ，５１３ｍ間を接続し、主電極部５１２ｍ，５１３ｍよりもＹ軸方向において狭い幅寸法を有するとともに、Ｘ軸方向に沿って幅寸法が変化する。ここでいう「Ｘ軸方向に沿って幅寸法が変化する」とは、少なくとも一部に幅寸法が変化する領域を有することをいうものとする。

図２２に示すように、幅狭部５１４は、括れ部５１５と、括れ部５１５と第１主電極部５１２ｍとの間を接続する第１接続部５１６と、括れ部５１５と第２主電極部５１３ｍとの間を接続する第２接続部５１７と、を含む。

括れ部５１５は、幅狭部５１４で幅寸法が最も小さくなる部分である。本実施形態の括れ部５１５は、Ｘ軸方向に相互に対向する第１外縁５１４ｃ及び第２外縁５１４ｄが、Ｙ軸方向に延びる設計上の切断線Ｌｙを横切ってＸ軸方向に延びるように構成される。これにより、括れ部５１５は、Ｘ軸方向に沿ってほぼ一定の幅寸法ＷＮ０で構成される。括れ部５１５は、Ｘ軸方向において、切断線Ｌｙからの切断位置ずれが許容される範囲に形成される。

第１接続部５１６は、第１外縁５１４ｃ側が括れ部５１５からＹ軸方向一方に膨出した構成を有し、幅寸法ＷＮ０よりも大きく幅寸法ＷＭよりも小さい幅寸法ＷＮ１を有する。より詳細に、第１接続部５１６では、第１外縁５１４ｃは、括れ部５１５からＹ軸方向一方に延びる部分と、第１主電極部５１２ｍから直線的にＸ軸方向に延びる部分とを有する。また、第２外縁５１４ｄは、括れ部５１５から直線的にＸ軸方向に延びる。

第２接続部５１７は、第２外縁５１４ｄ側が括れ部５１５からＹ軸方向他方に膨出した構成を有し、幅寸法ＷＮ０よりも大きく幅寸法ＷＭよりも小さい幅寸法ＷＮ２を有する。より詳細に、第２接続部５１７では、第１外縁５１４ｃは、括れ部５１５から直線的にＸ軸方向に延びる。また、第２外縁５１４ｄは、括れ部５１５からＹ軸方向他方に延びる部分と、第２主電極部５１３ｍから直線的にＸ軸方向に延びる部分とを有する。

このように、本実施形態では、幅狭部５１４がＹ軸方向に平行な直線に関して非線対称な形状を有し、第１外縁５１４ｃ及び第２外縁５１４ｄが非対称なジグザグ状に形成される。このような内部電極パターン５１０を有するセラミックシート５０１は、上記ステップＳ０１，Ｓ０２と同様に、Ｘ軸方向又はＹ軸方向に１チップ分ずれて内部電極パターン５１０が形成された他のセラミックシート５０１と交互に積層される。その後、上記ステップＳ０３と同様に、セラミックシート５０１の積層体が切断され、上記ステップＳ０４と同様に、内部電極５１２，５１３の偏り量及び偏りの向きが検出される。

図２３〜図２５は、内部電極パターン５１０を有するセラミックシート５０１の積層体を切断して作製されたセラミック素体５１１を示す図であり、各図において、ＡはＸ−Ｙ平面に沿って切断した断面図、Ｂは端面５１１ａを示す側面図である。なお、Ａの断面図では、ハッチングを省略している。

図２３は、積層シートがＹ軸方向に沿って括れ部５１５内で切断された構成例を示す。なお、この場合の端面５１１ｂは、図２３Ｂと同様に構成されるため、説明を省略する。
図２３において、幅狭部５１４が切断された引出部５１２ｅは、端面５１１ａにおいて、Ｙ軸方向における幅寸法ＷＮ０を有する。つまり、上記ステップＳ０４で端面５１１ａを外観検査した場合、引出部５１２ｅのＹ軸方向に沿った幅寸法ｗ１が幅寸法ＷＮ０にほぼ一致していれば、設計位置からの内部電極５１２，５１３のＸ軸方向における偏り量が適正範囲内であり、良品と判定することができる。

図２４は、Ｙ軸方向に沿って第１接続部５１６内で切断された場合を示す。なお、この場合の端面５１１ｂは、図２５Ｂと同様に構成されるため、説明を省略する。
この場合、上記ステップＳ０４の外観検査において、引出部５１２ｅのＹ軸方向に沿った幅寸法ｗ１が、幅寸法ＷＮ０より大きく幅寸法ＷＭよりも小さく、例えば幅寸法ＷＮ１に一致していることが検出される。これにより、上記ステップＳ０５の良否判定において、Ｘ軸方向における設計位置からの内部電極５１２，５１３の偏り量が適正範囲を超えており、不良と判定することができる。

加えて、ステップＳ０４の外観検査において、引出部５１２ｅのＹ軸方向端部５１２ｃから側面５１１ｄまでのＹ軸方向に沿った幅寸法ｗ２に基づいて、端面５１１ａから露出する引出部５１２ｅが側面５１１ｃ側に偏っていることを検出できる。これにより、第１外縁５１４ｃ側が膨出している第１接続部５１６内で切断されたと判定でき、第１主電極部５１２ｍ側に切断位置が偏っていることを検出できる。したがって、上記ステップＳ０３'の内部電極位置調整工程において、的確に切断位置を調整できる。

図２５は、Ｙ軸方向に沿って第２接続部５１７内で切断された場合を示す。なお、この場合の端面５１１ｂは、図２４Ｂと同様に構成されるため、説明を省略する。
図２５においても、図２４と同様に、上記ステップＳ０４の外観検査において、引出部５１２ｅのＹ軸方向に沿った幅寸法ｗ１が、幅寸法ＷＮ０よりも大きく幅寸法ＷＭよりも小さく、例えば幅寸法ＷＮ２に一致していることが検出される。これにより、上記ステップＳ０５の良否判定において、Ｘ軸方向における設計位置からの内部電極５１２，５１３の偏り量が適正範囲を超えており、不良と判定することができる。また、ステップＳ０４において、端面５１１ａから露出する引出部５１２ｅが側面５１１ｄ側に偏っていることを検出でき、第２主電極部５１３ｍ側に切断位置が偏っていることを検出できる。これにより、上記ステップＳ０３'の内部電極位置調整工程において、的確に切断位置を調整できる。

なお、内部電極５１２，５１３におけるＹ軸方向の偏り量については、幅寸法ｗ１の大きさによって引出部５１２ｅにおける切断位置を考慮した上で、幅寸法ｗ２の大きさに基づいて判定することができる。

上記構成により、第１実施形態と同様に、一方の端面の外観検査によって、切断位置の良否判定及びその偏りの向きまで判定することができる。さらに、幅狭部５１４の一部が一定の幅寸法を有するため、幅狭部５１４における幅寸法の狭小化を抑制することができる。したがって、積層セラミックコンデンサのサイズが小型化しても、簡便にかつ精度よく内部電極の偏りを検出することができる。例えば図1の積層セラミックコンデンサのＸ軸方向、Ｙ軸方向の外形寸法がそれぞれ設計値で０．６ｍｍ、０．３ｍｍ、またはそれぞれ０．４ｍｍ、０．２ｍｍまたはそれぞれ０．２ｍｍ、０．１ｍｍである小型の製品のときにより効果的に上記の効果を得ることができる。また図１においてセラミック層２１の積層方向であるＺ軸方向のサイズ（外径寸法）が０．３ｍｍ未満の積層セラミックコンデンサであっても同様の効果を得ることができる。

＜第４実施形態＞
図２６は、本発明の第４実施形態に係るセラミックシート６０１の平面図である。
同図に示すように、内部電極パターン６１０は、内部電極パターン５１０をベースとして角が丸く形成されていてもよい。つまり、内部電極パターン６１０は、内部電極パターン５１０と同様に、Ｘ軸方向に相互に対向する第１主電極部６１２ｍ及び第２主電極部６１３ｍと、幅狭部６１４と、を有する。幅狭部６１４は、主電極部６１２ｍ、６１３ｍよりもＹ軸方向において幅狭であって、Ｘ軸方向に沿って幅寸法がＹ軸方向の一方または他方に変化するとともに、第１外縁６１４ｃ及び第２外縁６１４ｄの少なくとも一方が直線状の領域と定義できる。

括れ部６１５は、括れ部５１５と同様に、Ｙ軸方向に相互に対向する第１外縁６１４ｃ及び第２外縁６１４ｄが、設計上の切断線Ｌｙを横切ってＸ軸方向に延びるように構成される。括れ部６１５は、幅狭部６１４で幅寸法が最も小さくなる部分であって、Ｘ軸方向に沿って一定の幅寸法ＷＮ'０で構成される。

第１接続部６１６は、第１接続部５１６と同様に、第１外縁６１４ｃ側が括れ部６１５からＹ軸方向の一方に膨出した構成を有し、幅寸法ＷＮ０よりも大きく幅寸法ＷＭよりも小さい幅寸法ＷＮ'１を有する。
第２接続部６１７は、第２接続部５１７と同様に、第２外縁６１４ｄ側が括れ部６１５からＹ軸方向の他方に膨出した構成を有し、幅寸法ＷＮ'０よりも大きく幅寸法ＷＭよりも小さい幅寸法ＷＮ'２を有する。

これにより、セラミックシート６０１の積層体を切断してセラミック素体を作製した場合、第３実施形態と同様に、ステップＳ０４のＸ軸方向端面の外観検査によって、内部電極の偏り量及び偏りの向きを検出することができる。すなわち、幅狭部５１４の幅寸法の狭小化を抑制しつつ、簡便にかつ精度よく内部電極の偏りを検出することができる。例えば図1の積層セラミックコンデンサのＸ軸方向、Ｙ軸方向の外形寸法がそれぞれ設計値で０．６ｍｍ、０．３ｍｍ、またはそれぞれ０．４ｍｍ、０．２ｍｍまたはそれぞれ０．２ｍｍ、０．１ｍｍである小型の製品のときにより効果的に上記の効果を得ることができる。また図１においてセラミック層２１の積層方向であるＺ軸方向のサイズ（外径寸法）のサイズが０．３ｍｍ未満の積層セラミックコンデンサであっても同様の効果を得ることができる。

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。

テーパ部は、Ｘ軸方向に平行な直線に対して線対称の構成に限定されない。また、テーパ部は、曲線を有していてもよい。さらに、テーパ部が括れ部を有する場合は、Ｙ軸方向に平行な直線に対して線対称でなくてもよく、切断線上に括れ部が形成されていなくてもよい。

また、ステップＳ０３'の内部電極位置調整工程では、切断位置を調整する態様に限定されず、ステップＳ０４において検出された内部電極の偏り量に基づいて、ステップＳ０２における各セラミックシート１０１，１０２の積層位置を調整してもよい。本発明によれば、一つの端面における幅寸法ｗ１，ｗ２（ｗ１'，ｗ２'）を測定し、内部電極の偏りを検出することができる。このため、Ｚ軸方向に異なる位置の引出部についての幅寸法ｗ１、ｗ２を測定することで、Ｚ軸方向に沿った内部電極の偏り量の変化についても容易に検出することができる。
つまり、ステップＳ０３'の内部電極位置調整工程では、上記積層位置及び切断位置の少なくとも一方を調整することができる。

例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

１０…積層セラミックコンデンサ（積層セラミック電子部品）
１１…セラミック素体
１１ａ，１１ｂ…端面
１２，１３…内部電極
１２ｍ，１３ｍ…主電極部
１２ｅ，１３ｅ…引出部
１４，１５…外部電極
１６…容量形成部（機能部）
１７ａ…第１端部
１７ｂ…第２端部
１８…サイドマージン部
１９ａ，１９ｂ…エンドマージン部
１０１，１０２，４０１，４０２，５０１，６０１…セラミックシート
１１１，４１１，５１１…未焼成のセラミック素体
１１１ａ，１１１ｂ，４１１ａ，４１１ｂ，５１１ａ，５１１ｂ…端面（第１切断面）
１１１ｃ，１１１ｄ，４１１ｃ，４１１ｄ，５１１ｃ，５１１ｄ…側面（第２切断面）
１１０，４１０，５１０，６１０…内部電極パターン
１１４，４１４…テーパ部（幅狭部）
５１４，６１４…幅狭部
１１２，１１３，４１２，４１３，５１２，５１３…未焼成の内部電極
１１２ｍ，１１３ｍ，４１２ｍ，４１３ｍ，５１２ｍ，５１３ｍ，６１２ｍ，６１３ｍ…未焼成の主電極部
１１２ｅ，１１３ｅ，４１２ｅ，４１３ｅ，５１２ｅ，５１３ｅ，６１２ｅ，６１３ｅ…未焼成の引出部
Ｎｘ，Ｎｙ…絶縁帯

Claims (13)

1. 未焼成のセラミックシート上に、第１方向に相互に対向する第１主電極部及び第２主電極部と、前記第１主電極部及び前記第２主電極部の間を接続し前記第１方向に沿って前記第１方向に直交する第２方向における幅寸法が変化する幅狭部と、をそれぞれ有し、前記第１方向及び前記第２方向に沿って配列された複数の内部電極パターンを形成し、
   前記複数の内部電極パターンがそれぞれ形成された複数の未焼成のセラミックシートを積層することで積層シートを作製し、
   前記積層シートを前記第１方向及び前記第２方向に沿って切断することで、前記幅狭部が切断された引出部が露出する前記第１方向を向いた第１切断面と、前記第２方向を向いた第２切断面と、を有し、前記第１主電極部及び前記第２主電極部の一方と前記引出部とを含む内部電極が積層された未焼成のセラミック素体を作製し、
   前記第１切断面の外観を検査して得られた、前記引出部の前記第２方向に沿った第１幅寸法と、前記引出部の前記第２方向端部から前記第２切断面までの前記第２方向に沿った第２幅寸法と、に基づいて、前記内部電極の設計位置からの前記第１方向及び前記第２方向における偏り量を検出し、
   前記偏り量が所定の範囲内であると判定された場合に、前記未焼成のセラミック素体を焼成する
   積層セラミック電子部品の製造方法。
2. 請求項１に記載の積層セラミック電子部品の製造方法であって、
   前記幅狭部では、前記第１主電極部から前記第２主電極部に向かって、前記第２方向に沿った幅寸法が漸減する
   積層セラミック電子部品の製造方法。
3. 請求項１又は２に記載の積層セラミック電子部品の製造方法であって、
   前記幅狭部は、前記第１主電極部及び前記第２主電極部の間に、前記第２方向に沿った幅寸法が最も小さくなる括れ部を含む
   積層セラミック電子部品の製造方法。
4. 請求項３に記載の積層セラミック電子部品の製造方法であって、
   前記括れ部は、前記第２方向に対向する第１外縁及び第２外縁が、前記第２方向に延びる設計上の切断線を横切って前記第１方向に延びるように構成され、
   前記幅狭部は、さらに、
   前記括れ部と前記第１主電極部との間を接続し、前記第１外縁側が前記括れ部から前記第２方向一方に膨出する第１接続部と、
   前記括れ部と前記第２主電極部との間を接続し、前記第２外縁側が前記括れ部から前記第２方向他方に膨出する第２接続部と、
   を含む
   積層セラミック電子部品の製造方法。
5. 請求項１から４のうちいずれか一項に記載の積層セラミック電子部品の製造方法であって、
   前記幅狭部は、前記第２方向に平行な直線に関して非線対称な形状を有する
   積層セラミック電子部品の製造方法。
6. 請求項１から５のうちいずれか一項に記載の積層セラミック電子部品の製造方法であって、さらに、
   前記偏り量に基づいて、
   前記未焼成のセラミック素体を作製する工程における前記第１方向及び前記第２方向に沿った切断位置と、
   前記積層シートを作製する工程における前記各セラミックシートの積層位置と、
   の少なくともいずれか一方を調整することで、前記内部電極の前記第１方向及び前記第２方向における位置を調整する
   積層セラミック電子部品の製造方法。
7. 第１主電極部と、前記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する第１内部電極と、
   第２主電極部と、前記第２主電極部から前記第１端面と前記第１方向に対向する第２端面まで延びる第２引出部と、を有し、前記第１内部電極と交互に積層された第２内部電極と、
   を具備し、
   前記第１引出部は、前記第１端面に向かって前記第１方向に直交する第２方向に沿った幅寸法が減少し、前記第１端面において所定の幅寸法を有するように形成され、
   前記第２引出部は、前記第２端面に向かって前記第２方向に沿った幅寸法が増加し、前記第２端面において前記所定の幅寸法を有するように形成される
   積層セラミック電子部品。
8. 第１主電極部と、前記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する第１内部電極と、
   第２主電極部と、前記第２主電極部から前記第１端面と前記第１方向に対向する第２端面まで延びる第２引出部と、を有し、前記第１内部電極と交互に積層された第２内部電極と、
   を具備し、
   前記第１引出部は、前記第２方向に沿った幅寸法が最も小さくなる括れ部を含み、かつ、前記第１主電極部から前記括れ部に向かって前記幅寸法が減少する部分と、前記括れ部から前記第１端面に向かって前記幅寸法が増加する部分と、を有し、
   前記第２引出部は、前記第２端面に向かって前記第２方向に沿った幅寸法が減少し、前記第２端面において前記第１引出部の前記第１端面における幅寸法と同一の幅寸法を有するように形成される
   積層セラミック電子部品。
9. 第１主電極部と、前記第１主電極部から第１方向を向いた第１端面まで延びる第１引出部と、を有する第１内部電極と、
   第２主電極部と、前記第２主電極部から前記第１端面と前記第１方向に対向する第２端面まで延びる第２引出部と、を有し、前記第１内部電極と交互に積層された第２内部電極と、
   を具備し、
   前記第１引出部は、前記第１主電極部に向かって前記第１方向に直交する第２方向に沿った幅寸法が前記第２方向の一方に増加し、前記第１端面において所定の幅寸法を有するように形成され、
   前記第２引出部は、前記第２主電極部に向かって前記第２方向に沿った幅寸法が前記第２方向の他方に増加し、前記第２端面において前記所定の幅寸法を有するように形成される
   積層セラミック電子部品。
10. 請求項７から９のうちいずれか一項に記載の積層セラミック電子部品であって、
    前記第１方向の外形寸法が設計値で０．６ｍｍであり、かつ、前記第２方向の外形寸法が設計値で０．３ｍｍである
    積層セラミック電子部品。
11. 請求項７から９のうちいずれか一項に記載の積層セラミック電子部品であって、
    前記第１方向の外形寸法が設計値で０．４ｍｍであり、かつ、前記第２方向の外形寸法が設計値で０．２ｍｍである
    積層セラミック電子部品。
12. 請求項７から９のうちいずれか一項に記載の積層セラミック電子部品であって、
    前記第１方向の外形寸法が設計値で０．２ｍｍであり、かつ、前記第２方向の外形寸法が設計値で０．１ｍｍである
    積層セラミック電子部品。
13. 請求項７から９のうちいずれか一項に記載の積層セラミック電子部品であって、
    前記第１方向及び前記第２方向に直交する第３方向の外形寸法が０．３ｍｍ未満である
    積層セラミック電子部品。

Images