JPS60178678A - セラミツク積層体電子部品の製造方法 - Google Patents
セラミツク積層体電子部品の製造方法Info
- Publication number
- JPS60178678A JPS60178678A JP59033477A JP3347784A JPS60178678A JP S60178678 A JPS60178678 A JP S60178678A JP 59033477 A JP59033477 A JP 59033477A JP 3347784 A JP3347784 A JP 3347784A JP S60178678 A JPS60178678 A JP S60178678A
- Authority
- JP
- Japan
- Prior art keywords
- glass powder
- electrode
- glass
- ceramic
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセラミック積層体を子部品の製造方法に関する
ものであり、その目的は露出した内部電極の一部を選択
的に、かつ高信頼度でガラス膜に第１図（ａｌ 、 （
ｂ） 、 （Ｃ） 、 （ｄｌ 、 （ｅ） 、 （ｆ
ｌによってその概略を説明する。第１図（ａｌ 、 （
１）ｌは、ガラス被膜を付ける前のセラミック積層体の
内部電極の露出した端面を示す外観図である。第１図（
Ｃ１、（ｄ） ＋１帯状のガラス粉末を電着したセラミ
ック積層体の端面を同じく表側と裏側から見た外観図で
ある０１６で示す内部電極は全て仮設外部電極１２ Ｋ
接続されており帯電したガラス粉末を含むスリップ中で
対向電極と外部電極１２との間に直流電圧を印加する事
により、内部電極露出部１６とその周辺のセラミック上
に帯状にガラス粉末１１が電着する。
ものであり、その目的は露出した内部電極の一部を選択
的に、かつ高信頼度でガラス膜に第１図（ａｌ 、 （
ｂ） 、 （Ｃ） 、 （ｄｌ 、 （ｅ） 、 （ｆ
ｌによってその概略を説明する。第１図（ａｌ 、 （
１）ｌは、ガラス被膜を付ける前のセラミック積層体の
内部電極の露出した端面を示す外観図である。第１図（
Ｃ１、（ｄ） ＋１帯状のガラス粉末を電着したセラミ
ック積層体の端面を同じく表側と裏側から見た外観図で
ある０１６で示す内部電極は全て仮設外部電極１２ Ｋ
接続されており帯電したガラス粉末を含むスリップ中で
対向電極と外部電極１２との間に直流電圧を印加する事
により、内部電極露出部１６とその周辺のセラミック上
に帯状にガラス粉末１１が電着する。
裏側の端面においては仮設外部電極１４に接続している
内部電極１３とその周辺のセラミック上にガラス粉末１
５が電着する。これを焼成固着させることＫよシ、内部
電極露出部とその周辺のセラミック上に一層おきにガラ
ス被膜が形成される。
内部電極１３とその周辺のセラミック上にガラス粉末１
５が電着する。これを焼成固着させることＫよシ、内部
電極露出部とその周辺のセラミック上に一層おきにガラ
ス被膜が形成される。
両端を除去し素子を最終形状に切断し外部電極を形成す
れば多数の内部電極を一層おきに接続することができる
。ｖ、１図ｔｅｌはガラス被膜を形成したセラミック積
層体の切断位［（点線部分）を示す外観図である。第１
図（ｆ）は電気的接続を行なったセラミック積層体電子
部品である。１７は外部電極で１３で示す内部電極は全
てこの外部電極に接続している。１６ で示す内部電極
は全て裏側の外部電極は全て裏側の外部電極に接続して
いる。
れば多数の内部電極を一層おきに接続することができる
。ｖ、１図ｔｅｌはガラス被膜を形成したセラミック積
層体の切断位［（点線部分）を示す外観図である。第１
図（ｆ）は電気的接続を行なったセラミック積層体電子
部品である。１７は外部電極で１３で示す内部電極は全
てこの外部電極に接続している。１６ で示す内部電極
は全て裏側の外部電極は全て裏側の外部電極に接続して
いる。
この方法の問題点として、電気泳動電着の時にガラスが
１４Ｅ！してはいけない部分、すなわち後で形成される
外部電極に接続させる内部電極の露出部にわずかにガラ
ス粉が付着し、焼成後不要の薄いガラス膜で被われてし
まう事がある。第２図社不要なガラス膜の固着した端面
に外部電極を形成したセラミック積層体電子部品の断面
図である。
１４Ｅ！してはいけない部分、すなわち後で形成される
外部電極に接続させる内部電極の露出部にわずかにガラ
ス粉が付着し、焼成後不要の薄いガラス膜で被われてし
まう事がある。第２図社不要なガラス膜の固着した端面
に外部電極を形成したセラミック積層体電子部品の断面
図である。
図中番号１１．１５は本来の絶縁被膜、２１は不要のガ
ラス膜を示す。これが形成されると内部電極１３は外部
電極１７に接続されず、内部電極１６は外部電極１８に
接続されない。１９．２０は夫々マイナス側及びプラス
側の外部端子を示している。
ラス膜を示す。これが形成されると内部電極１３は外部
電極１７に接続されず、内部電極１６は外部電極１８に
接続されない。１９．２０は夫々マイナス側及びプラス
側の外部端子を示している。
余計な部分にもガラス粉末が付着する原因は、セラミッ
ク材料の誘電率が高く、誘電分極のために付着させない
内部電極を含めてセラミック材料全体の電位が付着させ
るべき内部電極の電位とほぼ同じになるからである０比
誘電率２７００の電歪材料積層体に電気泳動法を適用し
た場合に９いて第１図（ＣＩ Ｋもとすいて説明する。
ク材料の誘電率が高く、誘電分極のために付着させない
内部電極を含めてセラミック材料全体の電位が付着させ
るべき内部電極の電位とほぼ同じになるからである０比
誘電率２７００の電歪材料積層体に電気泳動法を適用し
た場合に９いて第１図（ＣＩ Ｋもとすいて説明する。
帯電し次ガラス粉末を含むスリップに前記積層体及び対
向電極を設置し、仮設外部電極１２と対向電極板との間
に２０Ｖの直流電圧を印加したところ帯電したガラス粉
末の一部は付着させてはいけない内部電極露出部１３の
上にも付着してしまう。
向電極を設置し、仮設外部電極１２と対向電極板との間
に２０Ｖの直流電圧を印加したところ帯電したガラス粉
末の一部は付着させてはいけない内部電極露出部１３の
上にも付着してしまう。
本発明の方法は、この余計な部分への付着を防ぐために
、付着させない内部電極に逆電位をかけしかもその電位
を自由に制御できる事をＩＲ微とするものである。第３
図（ａＬ （ｂ）は電気泳動電着置とた場合の図である
０第３図（ａｌにおいて１２はガラス粉末を付着させる
べき内部電極に接続する仮設外部電極、１４は付着させ
ない方の内部電極と接続する仮設外部電極である。スリ
ップ３５は容器３４に保持されている。第３図（ａｌに
おいて、主直流電源３３の正極は対向電極３１に接続さ
れ、負極はガラスを付着させるべき内部電極をまとめた
仮設外部電極１２に接続してあシ、これによシ逼気泳動
法によシ仮設外部を極１２と接続している内部電極とそ
の周辺上のセラミックにガラス粉末が付着する。補助直
流［ｉ３２の正極はガラス粉末を付着させない方の内部
電極をまとめた仮設外部電極１４に接続され、負極は主
直流電源３３の負極に接続しである。これによシ付着さ
せない内部電極では゛電気泳動法で負荷をかけた場合、
ガラス粉末ははじかれて全く付着しない。主直流電源３
３の負極と補助直流電源３２の負極とは上記した様に接
続されているので両者は同水準となりしかも夫々の正極
は任意の値をとれる。これによシ、積層体を焼成する事
により第１図（Ｃ） 、 ＋ｄ＋に示すようなガラス被
膜の絶縁パターンが得られ、切断後外部電極を形成する
事によシセラミック積層体重子材旧は元金に１４気的に
接続されｆｉＥ Ｉ Ｍ（’ｌを得る０次に実施例に従
って本発明の詳細な説明する０マグネシウムニオブ酸鉛
（Ｐｂ（ＭｇＺ ＮｂＨ）Ｏｎ ）及びチタン酸鉛（Ｐ
ｂＴｉＯｓ）を主成分とする電歪材料予焼粉末に微量の
有機バインダーを添加し、これを有機溶媒中に分散させ
たスラリーを準備した。通常の積層セラミックコンデン
サーの製造に使用されるキＶスティング製膜装置によシ
このスラリーをマイラーフィルム上に数百ミクＪンの厚
さに塗布シ、力乞繰させた。これをフィルムから剥離し
、電歪利料グリーンシートを得た。一部のグリーンシー
トは更に内部電極として白金ペーストをスクリーン印刷
した。これらのグリーンシートを数十枚重ね、熱プレス
により圧着一体化した後１２５０℃で焼成し電歪材料積
層体を得た。これを内部電極が一層おきに表面に露出す
るように位置で切断し、二つの仮設外部電極を塗布焼付
し、更に側面を切断して内部電極を露出させた。この様
にして電歪材料を電気泳動法に適用する。第１図＋ａ＋
、 （ｂｌはとの電歪材料積層体の内部電極の露出し
た端面を示す斜視図である。多数の内部電極１３．１６
は一層おきに交互に二つの仮設外部電極１４．１２に夫
々接続している。
、付着させない内部電極に逆電位をかけしかもその電位
を自由に制御できる事をＩＲ微とするものである。第３
図（ａＬ （ｂ）は電気泳動電着置とた場合の図である
０第３図（ａｌにおいて１２はガラス粉末を付着させる
べき内部電極に接続する仮設外部電極、１４は付着させ
ない方の内部電極と接続する仮設外部電極である。スリ
ップ３５は容器３４に保持されている。第３図（ａｌに
おいて、主直流電源３３の正極は対向電極３１に接続さ
れ、負極はガラスを付着させるべき内部電極をまとめた
仮設外部電極１２に接続してあシ、これによシ逼気泳動
法によシ仮設外部を極１２と接続している内部電極とそ
の周辺上のセラミックにガラス粉末が付着する。補助直
流［ｉ３２の正極はガラス粉末を付着させない方の内部
電極をまとめた仮設外部電極１４に接続され、負極は主
直流電源３３の負極に接続しである。これによシ付着さ
せない内部電極では゛電気泳動法で負荷をかけた場合、
ガラス粉末ははじかれて全く付着しない。主直流電源３
３の負極と補助直流電源３２の負極とは上記した様に接
続されているので両者は同水準となりしかも夫々の正極
は任意の値をとれる。これによシ、積層体を焼成する事
により第１図（Ｃ） 、 ＋ｄ＋に示すようなガラス被
膜の絶縁パターンが得られ、切断後外部電極を形成する
事によシセラミック積層体重子材旧は元金に１４気的に
接続されｆｉＥ Ｉ Ｍ（’ｌを得る０次に実施例に従
って本発明の詳細な説明する０マグネシウムニオブ酸鉛
（Ｐｂ（ＭｇＺ ＮｂＨ）Ｏｎ ）及びチタン酸鉛（Ｐ
ｂＴｉＯｓ）を主成分とする電歪材料予焼粉末に微量の
有機バインダーを添加し、これを有機溶媒中に分散させ
たスラリーを準備した。通常の積層セラミックコンデン
サーの製造に使用されるキＶスティング製膜装置によシ
このスラリーをマイラーフィルム上に数百ミクＪンの厚
さに塗布シ、力乞繰させた。これをフィルムから剥離し
、電歪利料グリーンシートを得た。一部のグリーンシー
トは更に内部電極として白金ペーストをスクリーン印刷
した。これらのグリーンシートを数十枚重ね、熱プレス
により圧着一体化した後１２５０℃で焼成し電歪材料積
層体を得た。これを内部電極が一層おきに表面に露出す
るように位置で切断し、二つの仮設外部電極を塗布焼付
し、更に側面を切断して内部電極を露出させた。この様
にして電歪材料を電気泳動法に適用する。第１図＋ａ＋
、 （ｂｌはとの電歪材料積層体の内部電極の露出し
た端面を示す斜視図である。多数の内部電極１３．１６
は一層おきに交互に二つの仮設外部電極１４．１２に夫
々接続している。
次にガラス粉末を含むスリップを以下の方法で作製した
。はうけい酸亜鉛結晶化ガラス粉末３０ｇ、エタノール
２９０ｍ／、５％ヨウ素、エタノール溶液ｌＯ−を高速
ホモジナイザーで混合した。 ヨウ素が電解質の役割を
果し、ガラス粉末はプラス帯電している。３０分間超音
波をかけた後、３０分間静置して沈殿物を除去し残シの
スリップを使用する。
。はうけい酸亜鉛結晶化ガラス粉末３０ｇ、エタノール
２９０ｍ／、５％ヨウ素、エタノール溶液ｌＯ−を高速
ホモジナイザーで混合した。 ヨウ素が電解質の役割を
果し、ガラス粉末はプラス帯電している。３０分間超音
波をかけた後、３０分間静置して沈殿物を除去し残シの
スリップを使用する。
次に第３図（ａｌに従って電気泳動装置の構成と接続方
法とを説明する。前記電歪材料積層体の内部電極が露出
した端面の片面を粘着テープで被いスリップ３５にぬれ
るのを防いだ後、前記スリップを満した容器３４に沈め
る。積層体の付着させたい端面の前方１ｃｒｎの距離の
所に付着させたい端面よシ大きなステンレス製対向電極
３１を沈める〇主直流電源３３の正極は対向電極３１に
接続し、負極は１２で示す仮設外部電極と補助直流電源
３２の負極に接続した。補助直流電源３２の正極は仮設
外部電極１４に接続した。この様に主直流電源３３と補
助直流電源の負極どうしを接続する事により、両直流電
源を同水準となると共に、両者の正極は夫々独立した電
極として使用できる。この様に配置し主直流電源３３を
用いて付着させたい電極と接続されている仮設外部電極
１２を負極とし、対向電極３１との間に１（ｖ）〜２０
（Ｖｌ の電位を印加した。補助直流電源３２の正極は
、け着させたくない電極と接続さＪｔている仮設外部電
極１４に接続してθ〜５０（Ｖ）のフリット付着防止電
位を印加して付着実験を行った。そして電歪材料積層体
をスリップから引きあげ乾燥させると、第１図（Ｃ１に
示す様に内部市極露出部の上とその周辺の電歪材料表面
に巾２０〜２００ミクＩフンのガラス粉末の付着１１が
得られた。これらの結果を第１表に示す。
法とを説明する。前記電歪材料積層体の内部電極が露出
した端面の片面を粘着テープで被いスリップ３５にぬれ
るのを防いだ後、前記スリップを満した容器３４に沈め
る。積層体の付着させたい端面の前方１ｃｒｎの距離の
所に付着させたい端面よシ大きなステンレス製対向電極
３１を沈める〇主直流電源３３の正極は対向電極３１に
接続し、負極は１２で示す仮設外部電極と補助直流電源
３２の負極に接続した。補助直流電源３２の正極は仮設
外部電極１４に接続した。この様に主直流電源３３と補
助直流電源の負極どうしを接続する事により、両直流電
源を同水準となると共に、両者の正極は夫々独立した電
極として使用できる。この様に配置し主直流電源３３を
用いて付着させたい電極と接続されている仮設外部電極
１２を負極とし、対向電極３１との間に１（ｖ）〜２０
（Ｖｌ の電位を印加した。補助直流電源３２の正極は
、け着させたくない電極と接続さＪｔている仮設外部電
極１４に接続してθ〜５０（Ｖ）のフリット付着防止電
位を印加して付着実験を行った。そして電歪材料積層体
をスリップから引きあげ乾燥させると、第１図（Ｃ１に
示す様に内部市極露出部の上とその周辺の電歪材料表面
に巾２０〜２００ミクＩフンのガラス粉末の付着１１が
得られた。これらの結果を第１表に示す。
第 １ 表
注 ＊印の付したものは参考例
第１表かられかる様に、第３図に示した様に、電圧を印
加する事により、第１図（ａｌを用いて説明すれば１６
で示す内部電極にのみガラスが付着し、同図１３で示す
内部電極には不要なガラスが全く付着しなかった。裏面
の粘着テープを取シ除いた後、７０５℃で１０分間保持
する事により焼成しガラス被膜を電歪材料に固着させた
。
加する事により、第１図（ａｌを用いて説明すれば１６
で示す内部電極にのみガラスが付着し、同図１３で示す
内部電極には不要なガラスが全く付着しなかった。裏面
の粘着テープを取シ除いた後、７０５℃で１０分間保持
する事により焼成しガラス被膜を電歪材料に固着させた
。
次に反対側の面にガラス被膜を形成する。まず既に被膜
を形成した面を粘着テープで被い保護した後、第３図（
ｂｌの１４で示す仮設外部電極を主直流電源のマイナス
端子に接続し、１回目と同様な方法で電圧を印加して仮
設外部電極１４に接続されている内部電極の露出部とそ
の周辺のセラミック上にガラスを付着させた。又仮設外
部電極１２に接続されている内部電極にガラスは付着し
乃・かった。これを１回目と同様に焼成して帯状のガラ
ス被膜を形成する。以上の様に表側と裏側にガラス被膜
を形成した電歪材料積層体を第１図ｔｅｌの点線で示す
位置で切断する。両端の仮設外部電極のついた小片２個
は使用できず、これらを除く小片が電歪効果素子となる
。
を形成した面を粘着テープで被い保護した後、第３図（
ｂｌの１４で示す仮設外部電極を主直流電源のマイナス
端子に接続し、１回目と同様な方法で電圧を印加して仮
設外部電極１４に接続されている内部電極の露出部とそ
の周辺のセラミック上にガラスを付着させた。又仮設外
部電極１２に接続されている内部電極にガラスは付着し
乃・かった。これを１回目と同様に焼成して帯状のガラ
ス被膜を形成する。以上の様に表側と裏側にガラス被膜
を形成した電歪材料積層体を第１図ｔｅｌの点線で示す
位置で切断する。両端の仮設外部電極のついた小片２個
は使用できず、これらを除く小片が電歪効果素子となる
。
得られ丸亀歪効果素子は第１図（ｆ）に示すように、２
つの外部電極を表側と裏側に形成する事によシ容易に電
気的に接続され２つの外部端子、第１図（ｆ）の１９．
２０の間に電圧を印加すると、上下の保護膜部を除く電
歪材料全体に均一な電界が生じ１０００分の１程度の歪
を発生する。
つの外部電極を表側と裏側に形成する事によシ容易に電
気的に接続され２つの外部端子、第１図（ｆ）の１９．
２０の間に電圧を印加すると、上下の保護膜部を除く電
歪材料全体に均一な電界が生じ１０００分の１程度の歪
を発生する。
電気的に接続され丸亀歪効果素子は側面の内部電極露出
部を含めて全体をエポキシ樹脂でコートし耐湿性、絶縁
性を持たせる。
部を含めて全体をエポキシ樹脂でコートし耐湿性、絶縁
性を持たせる。
本発明の方法によって、電歪材料積層体端■１の内部電
極露出部に高い信頼性で選択的にガラス粉末を付着させ
る事が出来るようになった。これを焼成、固着させる事
によシ露出電極上に目的とする絶縁パターンを精度よく
形成でき、その結果外部電極、外部端子との接続が良好
になった。本発明の方法を用いて絶縁被膜を形成した場
合、接続不良が２５％から３％に減少した。
極露出部に高い信頼性で選択的にガラス粉末を付着させ
る事が出来るようになった。これを焼成、固着させる事
によシ露出電極上に目的とする絶縁パターンを精度よく
形成でき、その結果外部電極、外部端子との接続が良好
になった。本発明の方法を用いて絶縁被膜を形成した場
合、接続不良が２５％から３％に減少した。
又本発明はセラミック積層体電子部品として積層電歪素
子のみならず積層セラミックコンデンサ、積層セラミッ
クバリスタ、多層セラミック基板、積層セラミックイン
ダクタ、積層セラミック圧電素子、積層型セラミックセ
ンサー等数多くのものの絶縁方法として使用される。
子のみならず積層セラミックコンデンサ、積層セラミッ
クバリスタ、多層セラミック基板、積層セラミックイン
ダクタ、積層セラミック圧電素子、積層型セラミックセ
ンサー等数多くのものの絶縁方法として使用される。
又本発明は、実施例に示したスリップ中のガラスが正電
位に帯電する場合のみならず負電位に帯電する場合にも
当然使用できる。
位に帯電する場合のみならず負電位に帯電する場合にも
当然使用できる。
第１図（ａｌ 、 （ｂｌは仮設外部電極を設は丸亀歪
材料積層体の外観図、図中番号１３．１６は内部電極露
出部である。第１図（（：） 、 （ｄ）は、内部電極
露出部の一部とその周辺のセラミック上にガラス粉末を
付着させ丸亀歪材料積層体を示す外観図、図中番号１１
．１５は付着したガラス粉末を示す。第１図（ｅ）はガ
ラス粉末を付着後焼成固着させた積層体の切断位［（点
線）を示す外観図である。第１図（ｆｌは電気的に接続
された電歪効果素子の外観図、図中番号１７は外部電極
、１９．２０は外部接続端子を夫々示す。 第２図は不要なガラス膜が形成されたために電気的接続
が不可能となった電歪効果素子の断面図、対向電極、３
２は補助直流電源、３３は主直流電源、３４は容器、３
５はスリップを示している。 等 ３ 図（ｂ）
材料積層体の外観図、図中番号１３．１６は内部電極露
出部である。第１図（（：） 、 （ｄ）は、内部電極
露出部の一部とその周辺のセラミック上にガラス粉末を
付着させ丸亀歪材料積層体を示す外観図、図中番号１１
．１５は付着したガラス粉末を示す。第１図（ｅ）はガ
ラス粉末を付着後焼成固着させた積層体の切断位［（点
線）を示す外観図である。第１図（ｆｌは電気的に接続
された電歪効果素子の外観図、図中番号１７は外部電極
、１９．２０は外部接続端子を夫々示す。 第２図は不要なガラス膜が形成されたために電気的接続
が不可能となった電歪効果素子の断面図、対向電極、３
２は補助直流電源、３３は主直流電源、３４は容器、３
５はスリップを示している。 等 ３ 図（ｂ）
Claims (1)
- ガラス粉末を含むスリップを用いた電気泳動法によりセ
ラミック積層体電子部品の端面に露出した内部電極の一
部とその周辺のセラミック上に、選択的に前記ガラス粉
末を電着させる工程を有するセラミック積層体電子部品
の製造方法において、前記ガラス粉末を電着させたい内
部電極に帯電したガラス粉末と異なる極性の電圧をかけ
、ガラス粉末を電着させない内部電極には前記電圧とは
極性が逆の電圧をかけることを特徴とするセラミック積
層体電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033477A JPS60178678A (ja) | 1984-02-24 | 1984-02-24 | セラミツク積層体電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033477A JPS60178678A (ja) | 1984-02-24 | 1984-02-24 | セラミツク積層体電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178678A true JPS60178678A (ja) | 1985-09-12 |
Family
ID=12387621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033477A Pending JPS60178678A (ja) | 1984-02-24 | 1984-02-24 | セラミツク積層体電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178678A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137805A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| JPS62137804A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| US6932320B2 (en) | 2001-12-04 | 2005-08-23 | Smc Kabushiki Kaisha | Solenoid-operated valve |
| JP2010093038A (ja) * | 2008-10-08 | 2010-04-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
| JP2015521793A (ja) * | 2012-06-19 | 2015-07-30 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | セラミックデバイスの製造方法およびセラミックデバイス |
-
1984
- 1984-02-24 JP JP59033477A patent/JPS60178678A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137805A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| JPS62137804A (ja) * | 1985-12-12 | 1987-06-20 | 株式会社村田製作所 | 負特性積層チップ型サーミスタ |
| JPH0554682B2 (ja) * | 1985-12-12 | 1993-08-13 | Murata Manufacturing Co | |
| JPH0554681B2 (ja) * | 1985-12-12 | 1993-08-13 | Murata Manufacturing Co | |
| US6932320B2 (en) | 2001-12-04 | 2005-08-23 | Smc Kabushiki Kaisha | Solenoid-operated valve |
| JP2010093038A (ja) * | 2008-10-08 | 2010-04-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサおよびその製造方法 |
| JP2015521793A (ja) * | 2012-06-19 | 2015-07-30 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | セラミックデバイスの製造方法およびセラミックデバイス |
| US9873952B2 (en) | 2012-06-19 | 2018-01-23 | Epos Ag | Method of producing a ceramic component having a main body with internal electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5304159B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPS5929414A (ja) | セラミツクチツプコンデンサ用コンプライアント成端 | |
| EP0167392A2 (en) | Method of producing electrostrictive effect element | |
| JPS6317355B2 (ja) | ||
| JPS60178678A (ja) | セラミツク積層体電子部品の製造方法 | |
| JPH0564873B2 (ja) | ||
| JPS60196981A (ja) | 電歪効果素子の製造方法 | |
| JPS6132835B2 (ja) | ||
| JPH0256827B2 (ja) | ||
| US3324362A (en) | Electrical components formed by thin metallic form on solid substrates | |
| JPH05267743A (ja) | 積層型圧電アクチュエータの製造方法 | |
| JPS6318353B2 (ja) | ||
| JPS6318352B2 (ja) | ||
| JPH02224311A (ja) | 積層型セラミックス電子部品の製造方法 | |
| JP3104311B2 (ja) | 積層型圧電アクチュエータの製造方法 | |
| JPS6086881A (ja) | 電歪効果素子の製造方法 | |
| JPH0225230Y2 (ja) | ||
| JPH01300577A (ja) | 圧電効果素子の製造方法 | |
| JPS60247981A (ja) | 電歪効果素子の製造方法 | |
| JPS6214483A (ja) | 電歪効果素子の製造方法 | |
| JPS6086884A (ja) | 電歪効果素子の製造方法 | |
| JPS6225475A (ja) | 電歪効果素子およびその製造方法 | |
| JPH03185884A (ja) | 積層型圧電アクチュエータの製造方法 | |
| JPH02137280A (ja) | 電歪効果素子およびその製造方法 | |
| JPH03179714A (ja) | セラミック電子部品の製造方法 |