CN102683017B - 多层陶瓷电容器和制造该多层陶瓷电容器的方法 - Google Patents
多层陶瓷电容器和制造该多层陶瓷电容器的方法 Download PDFInfo
- Publication number
- CN102683017B CN102683017B CN201110390648.0A CN201110390648A CN102683017B CN 102683017 B CN102683017 B CN 102683017B CN 201110390648 A CN201110390648 A CN 201110390648A CN 102683017 B CN102683017 B CN 102683017B
- Authority
- CN
- China
- Prior art keywords
- electrode
- ceramic
- side part
- ceramic substrate
- interior
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
公开了一种多层陶瓷电容器和一种制造该多层陶瓷电容器的方法。所述多层陶瓷电容器包括:陶瓷本体,该陶瓷本体具有彼此相对的第一侧和第二侧,并且具有连接所述第一侧和所述第二侧的第三侧和第四侧;多个内电极,该多个内电极形成在陶瓷本体内;和外电极,该外电极形成在所述第三侧和所述第四侧上,并且与所述内电极电连接。从所述内电极的外边缘到所述陶瓷本体的第一侧或第二侧的距离是30μm或更小。
Description
相关申请的交叉引用
本申请要求韩国知识产权局的2011年3月9日提交的韩国专利申请No.10-2011-0021080的优先权,该韩国专利申请的公开内容通过引用结合于此。
技术领域
本发明涉及一种多层陶瓷电容器和一种制造该多层陶瓷电容器的方法,并且更特别地,涉及一种具有优秀的可靠性的高容量多层陶瓷电容器和一种制造该高容量多层陶瓷电容器的方法。
背景技术
通常,诸如电容器,感应器,压电元件,变阻器,热敏电阻等的使用陶瓷材料的电子元件包括由陶瓷材料制成的陶瓷本体、形成在该陶瓷本体内的内电极和外电极,该外电极安装在所述陶瓷本体的表面上以与所述内电极连接。
在陶瓷电子元件中,多层陶瓷电容器构造为包括:多层堆叠的电介质层;设置成彼此相对的内电极,相对的内电极之间设置有一层电介质层;和与所述内电极电连接的外电极。
由于具有诸如小状化、高容量、易安装等等的优点,所述多层陶瓷电容器已经被广泛用作诸如计算机,PDA,移动电话等移动通信设备的元件。
最近,随着电子产品已经变得小状化且多功能,芯片部分也倾向于小状化和多功能。因此,需要在增加所述多层陶瓷电容器的容量的同时使该多层陶瓷电容器小状化。
为了增加所述多层陶瓷电容器的容量,已经提出了减薄电介质层的方法,高度多层化减薄的电介质层的方法,和增加内电极的覆盖范围的方法,等等。此外,还提出了一种增加形成容量的内电极之间的重叠区域的方法。为了增加内电极之间的重叠区域,应当将上不形成内电极的电介质层的边缘部分区域最小化。
通常,可以按照如下所述制造所述多层陶瓷电容器。首先,通过制造陶瓷基片(ceramic green sheet)并且在该陶瓷基片上印刷传导电胶(conductivepaste)形成内电极。通过多层化所述陶瓷基片以制造几层甚至几百层的陶瓷基片层合板(green cemaric laminate),所述内电极形成在所述陶瓷基片上。此后,通过在高温和高压下压缩陶瓷基片层合板以制造实心的陶瓷基片层合板,并且对该实心的陶瓷基片层合板进行切割加工以制造基片芯片(greenchips)。此后,通过塑化和烧制基片芯片并且随后在其上形成外电极,完成多层陶瓷电容器。
当通过上述制造方法形成多层陶瓷电容器时,难以将不形成内电极的电介质层的边缘部分的区域最小化,并且因此,限制了内电极的重叠区域的增加。
发明内容
本发明提供具有优秀的可靠性的高容量多层陶瓷电容器和制造该高容量多层陶瓷电容器的方法。
根据本发明的示例性实施方式,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:陶瓷本体,该陶瓷本体具有彼此相对的第一侧和第二侧,并且具有连接所述第一侧和所述第二侧的第三侧和第四侧;多个内电极,该多个内电极形成在所述陶瓷本体内,并且具有分别暴露至所述第三侧和所述第四侧的端部;和外电极,该外电极形成在所述第三侧和所述第四侧上并且与所述内电极电连接,其中,从所述内电极的外边缘(distal edge)到所述陶瓷本体的第一侧或第二侧的距离为30μm或更小。
所述陶瓷本体可以构造成包括:多层本体,该多层本体内堆叠有多个电介质层,该多个电介质层具有形成所述陶瓷本体的所述第三侧和所述第四侧之间的距离的长度和与所述内电极的宽度相同的宽度;以及第一侧件和第二侧件,该第一侧件和第二侧件形成从所述内电极的外边缘到所述陶瓷本体的所述第一侧或所述第二侧的距离。
所述第一侧件和所述第二侧件可以由陶瓷浆料(ceramic slurry)制成。
从所述内电极的外边缘到所述陶瓷本体的所述第一侧或所述第二侧的距离可以为2到20μm。
从所述内电极的外边缘到所述陶瓷本体的所述第一侧或所述第二侧的距离可以为10到20μm。
所述内电极可包括:第一内电极,该第一内电极的一端暴露至所述第三侧,另一端形成为以预定距离与所述第四侧间隔开;和第二内电极,该第二内电极的一端暴露至所述第四侧,另一端形成为以预定距离与所述第三侧间隔开。
根据本发明的另一种示例性实施方式,提供一种多层陶瓷电容器,该多层陶瓷电容器包括多层本体,第一侧件和第二侧件,和外电极。所述多层本体包括多个内电极。所述多层本体具有彼此相对的第一侧和第二侧,并且具有连接所述第一侧和所述第二侧的第三侧和第四侧。第一侧件和第二侧件分别形成在所述多层本体的第一侧和第二侧上。第一侧件和第二侧件的至少一个宽度为30μm或更小。所述外电极形成在所述第三侧和所述第四侧上,以与所述内电极电连接。
所述第一侧件和所述第二侧件可以由陶瓷浆料形成。
所述第一侧件或所述第二侧件的宽度可以为2到20μm。
所述第一侧件或所述第二侧件的宽度可以为10到20μm。
根据本发明的另一示例性实施方式,提供了一种制造多层陶瓷电容器的方法,该方法包括:制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带状第一内电极图形,该多个带状第一内电极图形形成为以预定距离彼此间隔开,所述第二陶瓷基片上形成有多个带状第二内电极图形,该多个带状第二内电极图形形成为以预定距离彼此间隔开;通过堆叠所述第一陶瓷基片和所述第二陶瓷基片使得所述带状第一内电极图形和所述带状第二内电极图形相交,以形成陶瓷基片层合板;切割陶瓷基片层合板以横断所述带状第一内电极图形和所述带状第二内电极图形,以允许第一内电极和第二内电极具有预定宽度,并且允许所述陶瓷基片层合板具有侧部,所述第一内电极和所述第二内电极的外边缘沿该侧部的宽度方向暴露至所述侧部;和利用陶瓷浆料在所述第一内电极和所述第二内电极的外边缘所暴露至的侧部上形成第一侧件和第二侧件。
形成所述陶瓷基片层合板可以被实施为使得每一个所述带状第一内电极图形的中心部分和所述带状第二内电极图形之间的预定距离彼此重叠。
所述陶瓷基片层合板的切割可以包括:将所述陶瓷基片层合板切割成条状层合板,每一个条状层合板具有所述第一内电极和所述第二内电极的外边缘所暴露至的侧部,并且在形成第一侧件和第二侧件之后,通过沿相同的切割线切割每一个所述第一内电极的中心部分和第二内电极之间的预定距离,将陶瓷基片切割成多层本体,每一个多层本体具有第三侧和第四侧,所述第一内电极和所述第二内电极的端部分别暴露至所述第三侧和第四侧。
所述陶瓷基片层合板的切割可以实施为:将所述陶瓷基片切割成条状层合板,其中每一个条状层合板具有所述第一内电极和所述第二内电极的外边缘所暴露至的侧部,并且通过沿相同的切割线切割每一个所述第一内电极的中心部分和所述第二内电极之间的预定距离而将所述条状层合板切割成多层本体,其中每一个多层本体具有所述第一内电极和所述第二内电极的端部所分别暴露至的第三侧和第四侧;并且可以在所述多层本体上形成所述第一侧件和第二侧件。
通过在所述第一内电极和所述第二内电极的外边缘所暴露至的侧部施加陶瓷浆料,可以形成所述第一侧件和所述第二侧件。
通过将所述第一内电极和所述第二内电极的外边缘所暴露至的侧部浸渍在陶瓷浆料中,可以形成所述第一侧件和所述第二侧件。
通过控制所述陶瓷浆料的量,将所述第一侧件和所述第二侧件的宽度设置为30μm或更小,所述宽度从所述第一内电极和所述第二内电极所暴露至的表面开始定义。
根据本发明的另一示例性实施方式,提供了一种制造多层陶瓷电容器的方法。根据该方法,制备多个陶瓷基片,该多个陶瓷基片包括形成在该多个陶瓷基片上的多个内电极图形。层合所述陶瓷基片以形成陶瓷基片层合板。切割所述陶瓷基片层合板以允许所述陶瓷基片层合板具有所述内电极的外边缘所暴露至的侧部。具有30μm或更小的宽度的侧件形成在所述内电极的所述外边缘所暴露至的切割侧部上。烧制所述陶瓷基片层合板和所述侧件以形成陶瓷本体。
内电极的外边缘所暴露至的侧部可以被浸渍在陶瓷浆料中以形成侧件。
所述侧件的宽度可以是2μm到20μm。
附图说明
根据以下结合附图的详细描述,将更清楚地理解本发明的上述和其它方面、特征和其它优点,其中:
图1A是展示根据本发明的示例性实施方式的多层陶瓷电容器的示意立体图;
图1B是沿图1A的线A-A’截取的多层陶瓷电容器的剖视图,图1C是沿图1A的线B-B’截取的多层陶瓷电容器的剖视图,以及图1D是多层陶瓷电容器的俯视平面图,展示了组成图1A中所示的多层陶瓷电容器的一个电介质层;并且
图2A到图2F是示意性地展示制造根据本发明的示例性实施方式的多层陶瓷电容器的方法的剖视图和立体图。
具体实施方式
现在将参考附图详细描述本发明的示例性实施方式。然而,本发明可以以多种不同形式实施,并且不应当被解释为限于按照此处所示的实施方式实施。更确切地说,提供的这些实施例将使得本公开彻底且完整,并且将把本发明的范围完全传达给本领域技术人员。为了清楚,在图中的部件的形状和尺寸被夸大。在整个说明书中,相同的附图标记指代相同的或等同的元件。
图1A是展示根据本发明的示例性实施方式的多层陶瓷电容器的示意立体图。图1B是沿图1A的线A-A’截取的多层陶瓷电容器的剖视图。图1C是沿图1A的线B-B’截取的多层陶瓷电容器的剖视图。图1D是多层陶瓷电容器的俯视平面图,展示了组成图1A中所示的多层陶瓷电容器的一个电介质层。
参考图1A到图1D,根据本发明的示例性实施方式的多层陶瓷电容器构设置为包括陶瓷本体110,该陶瓷本体110内形成有多个内电极121、122,陶瓷本体110的外表面上形成有多个的外电极131、132。
陶瓷本体110可以具有彼此相对的第一侧1、第二侧2以及将第一侧1与第二侧2连接的第三侧3和第四侧4。
陶瓷本体110的形状不受特别限制,而是可以是如图1所示的具有第一侧至第四侧的长方体形状。
形成在陶瓷本体110内的多个内电极121、122分别具有暴露到陶瓷本体110的第三侧3和第四侧4的端部。
内电极121、122可以是具有不同极性的一对第一内电极121和第二内电极122。第一内电极121的一端可以暴露到第三侧3,并且第二内电极122的一端可以暴露到第四侧4。第一内电极121的另一端和第二内电极122的另一端可以形成为以预定距离与第三侧3或第四侧4间隔开。下面将描述其详细描述。
陶瓷本体的第三侧3和第四侧4上可以形成有第一外电极131和第二外电极132,该第一外电极131和第二外电极132与所述内电极电连接。
所述多个内电极形成在陶瓷本体内,并且从所述多个内电极的每一个外边缘到第一侧或第二侧的距离d1可以为30μm或更小。这可以意味着从多个内电极的外边缘到第一侧或第二侧的平均距离d1为平均30μm或更小。
所述内电极的外边缘是指该内电极朝向所述陶瓷本体的第一侧1或第二侧2的一个区域。从所述内电极的外边缘到所述第一侧或所述第二侧的区域可以被称为第一侧件113或第二侧件114。
在多个内电极中,从各个内电极的外边缘到第一侧1或第二侧2的距离d1可具有微小的差异;然而,根据本发明的示例性实施方式,从各个内电极的外边缘到第一侧1或第二侧2的距离d1没有偏差或仅具有微小的偏差。通过制造根据本发明的示例性实施方式的多层陶瓷电容器的方法可以更清楚地理解这种特性。
根据本发明的示例性实施方式,陶瓷本体110可包括多层本体111,在该多层本体111内堆叠有多个电介质层112,并且多层本体111的两侧形成有的第一侧件113和第二侧件114。在这种情况下,从所述多个内电极的外边缘到所述第一侧或所述第二侧的距离d1由第一侧件113和第二侧件114形成。就是说,距离d1对应于第一侧件113或第二侧件114的宽度。
构成多层本体111的多个电介质层112处于烧结状态,并且可以形成整体,从而可以使得相邻电介质层之间的边界不太明显。
多层本体111的长度对应于陶瓷本体110的长度,并且该陶瓷本体110的长度对应于从陶瓷本体的第三侧3到第四侧4的距离。就是说,陶瓷本体110的第三侧和第四侧可以被认为是多层本体111的第三侧和第四侧。
通过堆叠多个电介质层112形成多层本体111,并且电介质层112的长度形成为所述陶瓷本体的第三侧3和第四侧之间的距离。
根据本发明的示例性实施方式,所述陶瓷本体的长度可以是400到1400μm,但是所述陶瓷本体的长度并不限于此。更详细地,陶瓷本体的长度可以是400到800μm或600到1400μm。
内电极121、122可以形成在电介质层上,并且内电极121、122可以通过烧结形成在陶瓷本体内,同时使得每一个电介质层处于内电极121、122之间。
参考图1D,第一内电极121形成在电介质层112上。第一内电极121并未形成在电介质层的整个纵向方向上。就是说,第一内电极121的一端可以形成为到达第三侧3,以暴露至第三侧3,并且第一内电极121的另一端可以形成为以预定距离d2与陶瓷本体的第四侧4间隔开。
第一内电极的暴露至多层本体111的第三侧3的一端与第一外电极131相连。
与所述第一内电极不同,第二内电极122的一端暴露至第四侧4以与第二外电极132相连,并且第二内电极122的另一端形成为以预定距离与第三侧3相间隔。
电介质层112的宽度可以等于第一内电极121的宽度。就是说,第一内电极121可以形成为完全跨越电介质层112的宽度。所述电介质层的宽度和所述内电极的宽度以所述陶瓷本体的第一侧和第二侧为基准。
根据本发明的示例性实施方式,所述电介质层的宽度和所述内电极的宽度可以是100到900μm,但是所述电介质层的宽度和所述内电极的宽度并不限于此。更详细地,所述电介质层的宽度和所述内电极的宽度分别可以是100到500μm或100到900μm。
由于陶瓷本体被小状化,因此所述侧件的宽度可以影响所述多层陶瓷电容器的电特性。根据本发明的示例性实施方式,所述侧件的宽度可以是30μm或更小,因此提高小状化的多层陶瓷电容器的特性。
在本发明的示例性实施方式中,通过同时切断而形成所述内电极和所述电介质层,使得所述内电极的宽度可以等于所述电介质层的宽度。下面将更详细地描述所述内电极和所述电介质层。
在本发明的示例性实施方式中,所述内电极的宽度等于所述电介质层的宽度,使得所述内电极的外边缘可以暴露至所述多层本体的第一侧和第二侧。第一侧件113和第二侧件114可以形成在多层本体111的两侧上,所述内电极的外边缘暴露至所述两侧。
如上所述,从多个内电极的每一个外边缘到第一侧或第二侧的距离d1对应于第一侧件113或第二侧件114的宽度。
第一侧件113和第二侧件114的宽度可以是30μm或更小。由于第一侧件113和第二侧件114的宽度减小,形成在所述陶瓷本体内的所述内电极之间的重叠区域可以相对地宽。
第一侧件113和第二侧件114的宽度并没有特别限制,只要该第一侧件113和第二侧件114的宽度具有足以防止暴露至多层本体111的侧部的所述内电极短路的厚度即可。例如,第一侧件113和第二侧件114的宽度可以是2μm或更大。优选地,第一侧件113或第二侧件114的宽度可以为2到20μm,更优选地,为10到20μm。
当第一侧件和第二侧件的宽度小于2μm时,可能会降低抗外部撞击的机械强度,而当第一侧件和第二侧件的宽度超过30μm时,所述内电极之间的重叠区域相对减小,从而可能难以固定高容量的多层陶瓷电容器。
根据本发明的示例性实施方式,第一侧件113和第二侧件114可以由陶瓷浆料制成。通过控制陶瓷浆料的量可以容易地控制第一侧件113和第二侧件114的宽度,并且第一侧件113和第二侧件114的宽度可以薄薄地形成为30μm或更薄。
实施各种实验的结果为,当将从所述内电极的外边缘到陶瓷本体的第一侧和第二侧的距离被设计为30μm或更小时,可以理解,通过在将多层陶瓷电容器的容量最大化的同时提高防潮性(moisture resistance)和绝缘电阻特性,使得多层陶瓷电容器具有优秀的可靠性。
为了将多层陶瓷电容器的容量最大化,已经提出了减薄电介质层的方法,高度多层化减薄的电介质层的方法,和增加内电极的覆盖率的方法,等等。此外,还提出了增加形成容量的所述内电极之间的重叠区域的方法。为了增加所述内电极之间的重叠区域,应当将未形成内电极的电介质层的边缘部区域最小化。特别地,当多层陶瓷电容器变得小状化时,所述边缘部区域应当被最小化以便增加所述内电极之间的重叠区域。
根据本发明的示例性实施方式,所述内电极形成为跨越电介质层的宽度并且所述侧件的宽度被设置成30μm或更小,因此加宽所述内电极之间的重叠区域。
通常,由于所述电介质层被高度堆叠,因此所述电介质层和所述内电极的厚度变薄。因此,可能会频繁出现内电极短路的现象。此外,当所述内电极仅仅形成在所述电介质层的一部分上时,可能会由于所述内电极而产生台阶,因此,所述绝缘电阻的寿命或可靠性可能降低。
然而,根据本发明的示例性实施方式,虽然所述内电极和所述电介质层薄薄地形成,但所述内电极完全地形成为跨越所述电介质层的宽度以增加所述内电极之间的重叠区域,并因此增加所述多层陶瓷电容器的容量。
此外,通过减小由于所述内电极而产生的台阶以便提高所述绝缘电阻的寿命,可以提供具有优秀的可靠性,同时具有优秀的容量特性的多层陶瓷电容器。
下文中,将描述根据本发明的示例性实施方式的多层陶瓷电容器的制造方法。
图2A到图2F是根据本发明的示例性实施方式的多层陶瓷电容器的制造方法的剖视图和立体图,示意性地示出了所述多层陶瓷电容器的制造方法。
如图2A中所示,多个带状第一内电极图形(electrode pattern)121a可以形成在陶瓷基片112a上,所述多个带状第一内电极图形121a以预定距离d3彼此间隔开。多个带状第一内电极图形121a可以形成为彼此平行。
预定距离d3是允许内电极与具有不同极性的外电极隔离的距离,并且可以被看作图1D中示出的d2×2的距离。
陶瓷基片112a可以由陶瓷坯泥(ceramic paste)制成,该陶瓷坯泥包括陶瓷粉末、有机溶剂和有机粘结剂。
陶瓷粉末是具有高的介电常数的材料,但并不限于此。可以使用钛酸钡(barium titanate)(BaTiO3)材料、铅复合钙钛矿材料(lead complexPerovskite),钛酸锶(strontium titanate)(SrTiO3)材料等等。优选地,可以使用钛酸钡(BaTiO3)粉末。当烧制形成有多个带状第一内电极图形121a的陶瓷基片112a时,该陶瓷基片112a可以变成构成陶瓷本体的电介质层112。
带状第一内电极图形121a可以由包括导电金属(conductive metal)的内电极坯泥制成。所述导电金属可以是Ni、Cu、Pd或其合金,但并不限于此。
在陶瓷基片121a上形成带状第一内电极图形121a的方法不受特别限制,而是可以通过例如印刷方法而形成,该印刷方法可以是例如网版印刷方法(screen printing method)或凹版印刷方法(gravure printing method)。
此外,虽然未示出,多个带状第二内电极图形122a可以以预定距离形成在另一陶瓷基片112a上。
下文中,形成有第一内电极图形121a的陶瓷基片可以被称为第一陶瓷基片,并且形成有第二内电极图形122a的陶瓷基片可以被称为第二陶瓷基片。
接下来,如图2B中所示,第一陶瓷基片和第二陶瓷基片可以交替地堆叠使得带状第一内电极图形121a和带状第二内电极图形122a交替地堆叠。
此后,每一个带状第一内电极图形121a可形成为第一内电极121,并且每一个带状第二内电极图形122a可形成为第二内电极122。
图2C是根据本发明的示例性实施方式的堆叠有第一陶瓷基片和第二陶瓷基片的陶瓷基片层合板210的剖视图,并且图2D是堆叠有第一陶瓷基片和第二陶瓷基片的陶瓷基片层合板210的立体图。
参考图2C和图2D,印刷有多个平行的带状第一内电极图形121a的第一陶瓷基片和印刷有多个平行的带状第二内电极图形122a的第二陶瓷基片交替地堆叠。
更详细地,第一陶瓷基片和第二陶瓷基片堆叠成使得印刷在第一陶瓷基片上的带状第一内电极图形121a的中心部分和印刷在第二陶瓷基片上的带状第二内电极图形122a之间的距离d3彼此重叠。
接下来,如图2D中所示,陶瓷基片层合板210可以被切割以便横断多个带状第一内电极图形121a和多个带状第二内电极图形122a。就是说,可以沿切割线C1-C1将陶瓷基片层合板210切割成条状层合板220。
更具体地,可以沿纵向切割带状第一内电极图形121a和带状第二内电极图形122a以便被分成具有恒定宽度的多个内电极。在这种情况下,堆叠的陶瓷基片与所述内电极图形一起被切割。因此,可以形成与内电极的宽度相同的电介质层。
所述第一内电极和所述第二内电极的外边缘可以暴露至每个条状层合板220的切割表面。条状层合板220的各个切割表面可以被称为条状层合板的第一侧和第二侧。
经过烧制后,陶瓷基片层合板210可以被切割成条状层合板220。另外,陶瓷基片被切割成条状层合板,并且随后被烧制。所述条状层合板可以在1100℃到1300℃的温度下在N2-H2气氛下进行烧制,但并不限于此。
接下来,如图2E中示出的,条状层合板220的第一侧和第二侧可以分别设置有第一侧件113a和第二侧件114a。并未清除地使出第二侧件114a,并且该第二构件114a的轮廓显示为虚线。
条状层合板220的第一侧和第二侧可以被看作对应于图1C中示出的多层本体111的第一侧1和第二侧2。
第一侧件113a和第二侧件114a可以由条状层合板220中的含有陶瓷粉末的陶瓷浆料制成。
陶瓷浆料包括陶瓷粉末、有机粘结剂和有机溶剂,并且可以控制陶瓷浆料的量,以使得第一侧件113a和第二侧件114a具有所需的厚度。
通过将陶瓷浆料施加到条状层合板220的第一侧和第二侧可以形成第一侧件113a和第二侧件114a。施加陶瓷浆料的方法不受特别限制,并且因此,可以通过喷涂方法喷涂所述陶瓷浆料,或者可以利用辊施加所述陶瓷浆料。
此外,可以将条状层合板的第一侧和第二侧浸渍在陶瓷浆料中,以在所述第一侧和所第二侧上形成第一侧件113a和第二侧件114a。
如上所述,所述第一侧件和第二侧件的宽度可以为30μm或更小。可以利用所述条状层合板的第一侧和第二侧限定第一侧件和第二侧件的宽度,所述内电极的外边缘暴露至所述条状层合板的第一侧或第二侧。
接下来,如图2E和图2F中所示,可以沿切割线C2-C2将设置有第一侧件113a和第二侧件114a的条状层合板220切割成对应于单个芯片尺寸。可以参考图2C来确定切割线C2-C2的位置。
条状层合板220被切割成芯片尺寸的片,因此形成独立的陶瓷本体,每一个所述陶瓷本体都具有多层本体111和形成在多层本体111的两侧的第一侧件113和第二侧件114。在沿切割线C2-C2切割条状层合板220时,可以沿相同切割线(即线C2-C2)切割重叠的第一内电极的中心部分和形成在第二内电极之间的预定距离d3。可选地,可以沿相同的切割线切割所述第二内电极的中心部分和所述第一内电极之间的预定距离。
因此,所述第一内电极的一端和所述第二内电极的一端可以交替地暴露至沿切割线C2-C2的切割表面。所述第一内电极所暴露至的表面可以被看作图1D中示出的多层本体的第三侧3,并且所述第二内电极所暴露至的表面可以被看作图1D中示出的多层本体的第四侧4。
在沿切割线C2-C2切割条状层合板220时,条状第一内电极图形121a之间的预定距离d3被切掉一半,由此,第一内电极121的一端可以从所述第四侧形成预定距离d2。此外,第二内电极122可以从所述第三侧形成预定距离。
接下来,所述第三侧和第四侧可以设置有外电极,该外电极连接至第一内电极和第二内电极的一端。
根据本发明的示例性实施方式,当所述第一侧件和第二侧件形成在条状层合板220上,并且该条状层合板220被切割成芯片尺寸的片时,可通过一次成形(one-time process)在多个多层本体111上形成所述侧件。
此外,虽然未示出,但在形成所述第一侧件和第二侧件之前,所述条状层合板可以被切割成芯片尺寸的片以形成所述多个多层本体。
就是说,可以通过这种方式切割所述条状层合板:沿相同切割线切割彼此重叠的所述第一内电极的中心部分和形成在所述第二内电极之间的预定距离。因此,所述第一内电极的一端和所示第二内电极的一端可以交替地暴露至所述切割表面。
此后,所述第一侧件和所述第二侧件可以形成在所述多层本体的第一侧和第二侧上。上面将描述形成第一侧件和第二侧件的方法。
另外,所述多层本体的第三侧和所述多层本体的第四侧上可以分别形成有外电极。所述第一内电极所暴露至所述多层本体的第三侧,所述第二内电极暴露至所述多层本体的第四侧。
根据本发明的示例性实施方式,所述第一内电极和第二内电极的外边缘通过所述多层本体的第一侧和第二侧暴露。同时切割多个堆叠的所述第一内电极和第二内电极,使得所述内电极的外边缘可以布置在直线上。此后,所示多层本体的第一侧和第二侧可以整体地设置有第一侧件和第二侧件。所述陶瓷本体形成为包括所述多层本体、第一侧件和第二侧件。就是说,第一侧件和第二侧件形成所述陶瓷本体的第一侧和第二侧。
因此,根据本发明的示例性实施方式,从所述多个内电极的外边缘到所述陶瓷本体的第一侧和第二侧的距离可以是恒定的。此外,第一侧件和第二侧件由陶瓷浆体制成,并且该第一侧件和第二侧件的厚度可以薄薄地形成。
如上所述,整个所述内电极(除所述电介质层上的最小区域)可以形成为跨越所述电介质层的宽度,以维持与具有不同极性的外电极的绝缘性。因此,可以实现形成所述内电极之间的重叠区域,并且通过增加所述内电极之间的重叠区域可以允许电容器的容量最大化。
此外,通过减小由于内电极而产生的台阶的出现,可以防止绝缘电阻的寿命或可靠性的降低。
如上所述,根据本发明的示例性实施方式,从所述多个内电极的每一个外边缘到所示陶瓷本体的第一侧或第二侧的距离可以为30μm或更小。
通过将第一侧件和第二侧件的宽度设置到适当的范围,可以在保证机械强度的同时最大化内电极之间的重叠区域而获得高容量多层陶瓷电容器。
此外,即使薄薄地形成所述电介质层和所述内电极,仍然可以通过防止所述内电极的短路并且减小由于所述内电极而产生的台阶的出现来提高绝缘电阻的寿命或可靠性。
此外,根据本发明的示例性实施方式,同时切割多个堆叠的第一内电极和第二内电极,以使得内电极的外边缘可以布置在直线上。此后,所述多层本体的第一侧和第二侧可以整体地设置有第一侧件和第二侧件。因此,从所述多个内电极的外边缘到所述陶瓷本体的第一侧和第二侧的距离可以是恒定的。此外,第一侧件和第二侧件由陶瓷浆料制成,并且该第一侧件和第二侧件的厚度可以薄薄地形成。
此外,整个所述内电极(除所述电介质层上的最小区域)可以完全形成为跨越所述电介质层的宽度,以维持与具有不同极性的外电极的绝缘性。因此,可以实现形成所述内电极之间的重叠区域,并且通过增加所示内电极之间的重叠区域可以允许电容器的容量最大化。
此外,通过减小由于内电极而产生的台阶的出现,可以防止绝缘电阻的寿命或可靠性的降低。
虽然已经结合示例性实施方式示出且描述了本发明,但本领域技术人员将清楚,在不偏离如所附权利要求限定的本发明的精神和范围的情况下,可以对所述实施方式作出修改和改变。
Claims (14)
1.一种多层陶瓷电容器,该多层陶瓷电容器包括:
陶瓷本体,该陶瓷本体具有彼此相对的第一侧和第二侧,并且具有连接所述第一侧和所述第二侧的第三侧和第四侧;
多个内电极,该多个内电极设置在所述陶瓷本体内,并且分别具有暴露至所述第三侧和所述第四侧的端部,从所述内电极的外边缘到所述陶瓷本体的所述第一侧或所述第二侧的距离大于10μm且小于20μm;和
外电极,该外电极设置在所述第三侧和所述第四侧上,并且与所述内电极电连接;
其中,所述内电极的宽度为100μm至900μm,并且,
其中,所述第一侧和第二侧在拐角处分别包括弯曲的上部分和弯曲的下部分,并且所述第一侧和第二侧的所述弯曲的上部分终止于顶部的所述内电极的上方,所述第一侧和第二侧的所述弯曲的下部分终止于最下方的所述内电极的下方。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧件和所述第二侧件由陶瓷浆料制成。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述内电极包括:第一内电极,该第一内电极的一端暴露至所述第三侧,另一端形成为以预定距离与所述第四侧间隔开;和第二内电极,该第二内电极的一端暴露至所述第四侧,另一端形成为以预定距离与所述第三侧间隔开。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述陶瓷本体包括多层本体,该多层本体内堆叠有多个电介质层,该多个电介质层具有形成所述陶瓷本体的所述第三侧和所述第四侧之间的距离的长度和与所述内电极的宽度相同的宽度,以使得所述内电极能够形成为完全地跨越所述电介质层的宽度。
5.一种多层陶瓷电容器,该多层陶瓷电容器包括:
多层本体,该多层本体包括多个内电极,所述多层本体具有彼此相对的第一侧和第二侧,并且具有连接所述第一侧和所述第二侧的第三侧和第四侧;
第一侧件和第二侧件,该第一侧件和第二侧件分别设置在所述多层本体的所述第一侧和第二侧上,所述第一侧件和所述第二侧件的至少一个宽度大于10μm且小于20μm;和
外电极,该外电极设置在所述第三侧和所述第四侧上,以与所述内电极电连接;
其中,所述内电极的宽度为100μm至900μm,并且,
其中,所述第一侧和第二侧在拐角处分别包括弯曲的上部分和弯曲的下部分,并且所述第一侧和第二侧的所述弯曲的上部分终止于顶部的所述内电极的上方,所述第一侧和第二侧的所述弯曲的下部分终止于最下方的所述内电极的下方。
6.根据权利要求5所述的多层陶瓷电容器,其中,所述第一侧件和所述第二侧件由陶瓷浆料形成。
7.一种制造多层陶瓷电容器的方法,该方法包括:
制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片上形成有多个带状第一内电极图形,该多个带状第一内电极图形形成为以预定距离彼此间隔开,所述第二陶瓷基片上形成有多个带状第二内电极图形,该多个带状第二内电极图形形成为以预定距离彼此间隔开;
通过堆叠所述第一陶瓷基片和所述第二陶瓷基片使得所述带状第一内电极图形和所述带状第二内电极图形相交,以形成陶瓷基片层合板;
切割陶瓷基片层合板以横断所述带状第一内电极图形和所述带状第二内电极图形,以允许第一内电极和第二内电极具有预定宽度,并且允许所述陶瓷基片层合板具有侧部,所述第一内电极和所述第二内电极的外边缘沿该第一内电极和第二内电极的宽度方向暴露至所述侧部;和
利用陶瓷浆料在所述第一内电极和所述第二内电极的外边缘所暴露至的侧部上形成大于10μm且小于20μm的第一侧件和第二侧件;
其中,所述内电极的宽度为100μm至900μm,并且,
其中,所述第一侧件和第二侧件在拐角处分别包括弯曲的上部分和弯曲的下部分,并且所述第一侧件和第二侧件的所述弯曲的上部分终止于顶部的所述内电极的上方,所述第一侧件和第二侧件的所述弯曲的下部分终止于最下方的所述内电极的下方。
8.根据权利要求7所述的方法,其中,形成所述陶瓷基片层合板被实施为使得每一个所述带状第一内电极图形的中心部分和所述带状第二内电极图形之间的预定距离彼此重叠。
9.根据权利要求7所述的方法,其中,所述陶瓷基片层合板的切割包括:
将所述陶瓷基片层合板切割成条状层合板,每一个条状层合板具有所述第一内电极和所述第二内电极的外边缘所暴露至的侧部;和
在形成所述第一侧件和第二侧件之后,通过沿相同切割线切割每一个所述第一内电极的中心部分和所述第二内电极之间的预定距离,将所述陶瓷基片切割成多层本体,每一个多层本体具有第三侧和第四侧,所述第一内电极和所述第二内电极的端部分别暴露至所述第三侧和第四侧。
10.根据权利要求7所述的方法,其中,所述陶瓷基片层合板的切割实施为:将所述陶瓷基片切割成条状层合板,其中每一个条状层合板具有所述第一内电极和所述第二内电极的外边缘所暴露至的侧部,并且通过沿相同的切割线切割每一个所述第一内电极的中心部分和所述第二内电极之间的预定距离而将所述条状层合板切割成多层本体,其中每一个多层本体具有所述第一内电极和所述第二内电极的端部所分别暴露至的第三侧和第四侧;并且
在所述多层本体上形成所述第一侧件和第二侧件。
11.根据权利要求7所述的方法,其中,通过在所述第一内电极和所述第二内电极的外边缘所暴露至的侧部施加陶瓷浆料,以形成所述第一侧件和所述第二侧件。
12.根据权利要求7所述的方法,其中,通过将所述第一内电极和所述第二内电极的外边缘所暴露至的侧部浸渍在陶瓷浆料中,以形成所述第一侧件和所述第二侧件。
13.一种制造多层陶瓷电容器的方法,该方法包括:
制备多个陶瓷基片,该多个陶瓷基片包括形成在该多个陶瓷基片上的多个内电极图形;
层合所述陶瓷基片以形成陶瓷基片层合板;
切割所述陶瓷基片层合板以允许所述陶瓷基片层合板具有所述内电极的外边缘所暴露至的侧部;
在所述内电极的外边缘所暴露至的切割侧部上形成具有大于10μm且小于20μm的宽度的侧件;和
烧制所述陶瓷基片层合板和所述侧件以形成陶瓷本体;
其中,所述内电极的宽度为100μm至900μm,并且,
其中,所述侧件在拐角处分别包括弯曲的上部分和弯曲的下部分,并且所述侧件的所述弯曲的上部分终止于顶部的所述内电极的上方,所述侧件的所述弯曲的下部分终止于最下方的所述内电极的下方。
14.根据权利要求13所述的方法,其中,通过将所述内电极的外边缘所暴露至的侧部浸渍在陶瓷浆料中,以形成所述侧件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0021080 | 2011-03-09 | ||
KR20110021080A KR101141342B1 (ko) | 2011-03-09 | 2011-03-09 | 적층 세라믹 커패시터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102683017A CN102683017A (zh) | 2012-09-19 |
CN102683017B true CN102683017B (zh) | 2016-08-17 |
Family
ID=46271331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110390648.0A Active CN102683017B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US8824119B2 (zh) |
JP (2) | JP5420619B2 (zh) |
KR (1) | KR101141342B1 (zh) |
CN (1) | CN102683017B (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101188032B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5900449B2 (ja) * | 2012-12-28 | 2016-04-06 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
KR101565640B1 (ko) * | 2013-04-08 | 2015-11-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101548797B1 (ko) * | 2013-04-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101514512B1 (ko) | 2013-04-08 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101444598B1 (ko) * | 2013-05-13 | 2014-09-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
JP5790817B2 (ja) * | 2013-11-05 | 2015-10-07 | 株式会社村田製作所 | コンデンサ、コンデンサの実装構造体及びテーピング電子部品連 |
KR101565725B1 (ko) * | 2015-01-08 | 2015-11-05 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP2016181597A (ja) | 2015-03-24 | 2016-10-13 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6436921B2 (ja) * | 2015-03-30 | 2018-12-12 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6632808B2 (ja) | 2015-03-30 | 2020-01-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR101884392B1 (ko) * | 2015-03-30 | 2018-08-02 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 |
JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR102202485B1 (ko) | 2015-08-26 | 2021-01-13 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP6515758B2 (ja) * | 2015-09-15 | 2019-05-22 | Tdk株式会社 | 積層電子部品 |
JP6745700B2 (ja) * | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP2018093051A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社村田製作所 | 電子部品 |
JP6976053B2 (ja) * | 2016-12-14 | 2021-12-01 | Tdk株式会社 | 積層電子部品 |
US10971308B2 (en) | 2018-07-20 | 2021-04-06 | Samsung Electro-Mechanics Co., Ltd | Multilayer capacitor |
KR20190121141A (ko) * | 2018-08-09 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
KR102527717B1 (ko) | 2018-11-27 | 2023-05-02 | 삼성전기주식회사 | 커패시터 부품 |
KR20190116149A (ko) * | 2019-08-16 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR20190116164A (ko) * | 2019-09-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
JP2000235935A (ja) * | 1999-02-16 | 2000-08-29 | Matsushita Electric Ind Co Ltd | 多連形積層セラミックコンデンサ |
JP2011003846A (ja) * | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4347650A (en) | 1980-09-22 | 1982-09-07 | Avx Corporation | Method of making marginless multi-layer ceramic capacitors |
JPS6319806A (ja) | 1986-07-11 | 1988-01-27 | マルコン電子株式会社 | 積層セラミツクコンデンサ |
JPH03108306A (ja) * | 1989-09-21 | 1991-05-08 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
JPH0614494B2 (ja) | 1990-04-27 | 1994-02-23 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JPH0613259A (ja) * | 1992-06-26 | 1994-01-21 | Tokin Corp | 積層セラミックコンデンサとその製造方法 |
US5548474A (en) | 1994-03-01 | 1996-08-20 | Avx Corporation | Electrical components such as capacitors having electrodes with an insulating edge |
JPH0845777A (ja) | 1994-08-04 | 1996-02-16 | Matsushita Electric Ind Co Ltd | チップ形積層セラミックコンデンサ |
JPH09153433A (ja) | 1995-12-01 | 1997-06-10 | Taiyo Yuden Co Ltd | 積層電子部品の製造方法 |
JPH1022161A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JPH1050545A (ja) | 1996-07-29 | 1998-02-20 | Kyocera Corp | 積層セラミックコンデンサ |
JPH11297566A (ja) * | 1998-04-07 | 1999-10-29 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JPH11340083A (ja) * | 1998-05-29 | 1999-12-10 | Kyocera Corp | 積層セラミックコンデンサ |
JP2000124057A (ja) | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
JP4428852B2 (ja) | 2000-11-29 | 2010-03-10 | 京セラ株式会社 | 積層型電子部品およびその製法 |
JP2002299148A (ja) | 2001-03-30 | 2002-10-11 | Kyocera Corp | 積層セラミックコンデンサ及びその製造方法 |
JP2005136132A (ja) | 2003-10-30 | 2005-05-26 | Tdk Corp | 積層コンデンサ |
JP2005259772A (ja) * | 2004-03-09 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
WO2005097705A1 (en) * | 2004-04-07 | 2005-10-20 | Techpowder S.A. | Ultrafine metal oxide production |
JP2005303160A (ja) | 2004-04-15 | 2005-10-27 | Murata Mfg Co Ltd | 積層型半導体セラミック電子部品 |
JP4650007B2 (ja) * | 2005-02-01 | 2011-03-16 | 株式会社村田製作所 | 積層コンデンサ |
JP4339816B2 (ja) * | 2005-05-02 | 2009-10-07 | Tdk株式会社 | 電子部品 |
JP2007035850A (ja) * | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP2007243040A (ja) * | 2006-03-10 | 2007-09-20 | Tdk Corp | 積層セラミック電子部品 |
JP2007266115A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 積層コンデンサ |
JP2008091400A (ja) | 2006-09-29 | 2008-04-17 | Tdk Corp | 積層セラミックコンデンサ及びその製造方法 |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
US7859823B2 (en) | 2007-06-08 | 2010-12-28 | Murata Manufacturing Co., Ltd. | Multi-layered ceramic electronic component |
JP4591537B2 (ja) | 2007-06-08 | 2010-12-01 | 株式会社村田製作所 | 積層セラミック電子部品 |
US8291585B2 (en) * | 2007-08-22 | 2012-10-23 | Tdk Corporation | Method for manufacturing electronic component |
JP2009176771A (ja) * | 2008-01-21 | 2009-08-06 | Tdk Corp | 積層セラミック電子部品、積層セラミック電子部品の製造方法、及びセラミック素体の不良選別方法 |
JP5332475B2 (ja) * | 2008-10-03 | 2013-11-06 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
JP5304159B2 (ja) * | 2008-10-08 | 2013-10-02 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
JP2010153485A (ja) | 2008-12-24 | 2010-07-08 | Tdk Corp | 電子部品 |
JP2010267915A (ja) | 2009-05-18 | 2010-11-25 | Murata Mfg Co Ltd | 積層型セラミック電子部品の製造方法 |
KR101400262B1 (ko) * | 2009-12-11 | 2014-05-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 콘덴서 |
CN102640240B (zh) * | 2009-12-11 | 2014-08-27 | 株式会社村田制作所 | 层叠型陶瓷电容器 |
-
2011
- 2011-03-09 KR KR20110021080A patent/KR101141342B1/ko active IP Right Grant
- 2011-10-25 US US13/280,886 patent/US8824119B2/en active Active
- 2011-10-27 JP JP2011235781A patent/JP5420619B2/ja active Active
- 2011-11-30 CN CN201110390648.0A patent/CN102683017B/zh active Active
-
2013
- 2013-09-06 JP JP2013184880A patent/JP2014003328A/ja active Pending
-
2014
- 2014-07-30 US US14/446,615 patent/US20140340815A1/en not_active Abandoned
-
2016
- 2016-12-21 US US15/386,081 patent/US20170103854A1/en not_active Abandoned
-
2018
- 2018-03-21 US US15/927,413 patent/US10629376B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
JP2000235935A (ja) * | 1999-02-16 | 2000-08-29 | Matsushita Electric Ind Co Ltd | 多連形積層セラミックコンデンサ |
JP2011003846A (ja) * | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2012191163A (ja) | 2012-10-04 |
KR101141342B1 (ko) | 2012-05-03 |
US20170103854A1 (en) | 2017-04-13 |
US8824119B2 (en) | 2014-09-02 |
US20180211786A1 (en) | 2018-07-26 |
JP5420619B2 (ja) | 2014-02-19 |
US20120229950A1 (en) | 2012-09-13 |
JP2014003328A (ja) | 2014-01-09 |
US10629376B2 (en) | 2020-04-21 |
US20140340815A1 (en) | 2014-11-20 |
CN102683017A (zh) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102683017B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
JP6852253B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
CN104103424B (zh) | 多层陶瓷电容器及其制造方法 | |
US8542476B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
CN102683015B (zh) | 多层陶瓷电容器及其制造方法 | |
CN104319096B (zh) | 多层陶瓷电容器 | |
KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
CN103871735B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
CN103871736B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
US11551866B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR101141361B1 (ko) | 적층형 세라믹 콘덴서 및 그 제조방법 | |
CN102543436B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
KR101939083B1 (ko) | 적층형 커패시터 및 그 제조방법 | |
KR102412702B1 (ko) | 적층 세라믹 콘덴서, 및 적층 세라믹 콘덴서의 제조 방법 | |
KR20140011695A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US20230223193A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US20200051745A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US11227722B2 (en) | Multilayer ceramic capacitor | |
CN106340385B (zh) | 多层陶瓷电子组件 | |
JP6261855B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2000150292A (ja) | 積層セラミックコンデンサ | |
KR20160133184A (ko) | 적층형 전자부품 | |
JP2000260655A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2003338427A (ja) | 積層セラミックコンデンサの製造方法 | |
KR20190006060A (ko) | 적층형 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |