CN104103424B - 多层陶瓷电容器及其制造方法 - Google Patents
多层陶瓷电容器及其制造方法 Download PDFInfo
- Publication number
- CN104103424B CN104103424B CN201310279491.3A CN201310279491A CN104103424B CN 104103424 B CN104103424 B CN 104103424B CN 201310279491 A CN201310279491 A CN 201310279491A CN 104103424 B CN104103424 B CN 104103424B
- Authority
- CN
- China
- Prior art keywords
- ceramic
- edge part
- internal electrode
- side edge
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/948—Energy storage/generating using nanostructure, e.g. fuel cell, battery
Abstract
本发明提供了一种多层陶瓷电容器及其制造方法,所述电容器包括:具有彼此面对的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体,在陶瓷主体中形成并且具有其一个末端暴露于第三末端表面或第四末端表面的多个内部电极,和形成的第一侧边缘部分和第二侧边缘部分,使得从第一侧表面和第二侧表面到内部电极的边缘的平均厚度为18μm或更小。本发明的电容器具有高可靠性和高电容以及提高的耐湿特性。
Description
相关申请的交叉引用
本申请要求2013年4月8日在韩国知识产权局提交的韩国专利申请号10-2013-0038321的优先权,其内容通过参考并入本文。
技术领域
本发明涉及一种多层陶瓷电容器及其制造方法,更具体地,本发明涉及一种具有优良的可靠性的高电容多层陶瓷电容器及其制造方法。
背景技术
通常,使用陶瓷材料的电子部件(例如电容器、感应器、压电元件、变阻器、热敏电阻器等)包括由陶瓷材料制成的陶瓷主体、在陶瓷主体中形成的内部电极和在陶瓷主体的外表面上安装以与内部电极连接的外部电极。
在陶瓷电子部件中,多层陶瓷电容器包括多个堆叠的介电层、其间具有介电层的彼此面对设置的内部电极和与内部电极电连接的外部电极。
由于其优点(例如小尺寸、高电容、容易安装等),多层陶瓷电容器广泛用作移动通讯设备中的部件,例如笔记本电脑、个人数字助理(PDAs)、移动电话等。
近来,由于电子产品已微型化和多功能化,芯片部件也倾向于微型化和多功能化。结果是,需要使多层陶瓷电容器微型化并提高其电容。
为了提高多层陶瓷电容器的电容,已考虑使其介电层变薄、堆叠变薄的介电层和改进内部电极的覆盖度的方法。此外,已考虑改进用于形成电容的重叠的内部电极的面积的方法。
总的来说,如下制造多层陶瓷电容器。首先,制备陶瓷生片,并在陶瓷生片上印刷传导糊膏,以形成内部电极。具有在其上形成的内部电极的陶瓷生片以几十层至几百层的量堆叠,以制造生陶瓷多层主体。随后,在高温和高压的条件下压制生陶瓷多层主体,以制造硬的生陶瓷多层主体,并在陶瓷多层主体上实施切割过程,以制造生芯片。接着,将生芯片煅烧和烧结,在其上形成外部电极,以完成多层陶瓷电容器。
在通过上述制造方法制造多层陶瓷电容器的情况下,由于难以显著降低在其上不形成内部电极的介电层的边缘部分区域,在增加内部电极的重叠面积方面存在限制。此外,由于形成的多层陶瓷电容器的边缘的边缘部分比在其它区域中的边缘部分厚,在煅烧和烧结时不容易从中除去碳。
为了解决上述限制,已考虑一种方法,其中在前面制造的陶瓷多层主体中形成在其上不形成内部电极的边缘部分区域,但是,该方法具有缺陷,在于由于在陶瓷多层主体和边缘部分之间的非压缩区域,陶瓷多层主体具有降低的耐湿特性并且不耐冲击。
以下相关的技术文件变化地控制构成电容部分的介电晶粒的平均晶粒尺寸和构成特定的电容部分的介电晶粒的平均晶粒尺寸,但是未解决上述缺陷。
[相关的技术文件]
(专利文件1)WO2003-017356
发明内容
本发明的一方面提供了一种具有优良的可靠性的高电容多层陶瓷电容器及其制造方法。
根据本发明的一方面,提供了一种多层陶瓷电容器,所述电容器包括:具有彼此面对的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体;在陶瓷主体中形成并且具有其一个末端暴露于第三末端表面或第四末端表面的多个内部电极;和形成的第一侧边缘部分和第二侧边缘部分,使得从第一侧表面和第二侧表面到内部电极的边缘的平均厚度为18μm或更小,并且其中,陶瓷主体包括有助于电容形成的有效层和在所述有效层的上部和下部的至少一个上提供的覆盖层,并且当在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸定义为Gw,在覆盖层中的介电晶粒的平均晶粒尺寸定义为Gt,和在有效层中的介电晶粒的平均晶粒尺寸定义为Ga时,满足Gw<Gt<Ga。
在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw可为100-120nm。
在有效层中的介电晶粒的平均晶粒尺寸Ga可为150-160nm。
第一侧边缘部分和第二侧边缘部分可由陶瓷浆料形成。
内部电极可包括第一内部电极和第二内部电极,第一内部电极具有一个末端暴露于第三末端表面,而形成另一个末端使得与第四末端表面具有预定的间隔,第二内部电极具有一个末端暴露于第四末端表面,而形成另一个末端使得与第三末端表面具有预定的间隔。
根据本发明的另一方面,提供了一种制造多层陶瓷电容器的方法,该方法包括:通过使用含有第一陶瓷介电粉末的第一陶瓷浆料形成多个陶瓷生片;在各自的陶瓷生片上印刷第一内部电极图案或第二内部电极图案;堆叠多个陶瓷生片,使得第一内部电极图案和第二内部电极图案交替堆叠,以形成有助于电容形成的有效层,并在所述有效层的上部和下部的至少一个上,堆叠通过使用含有第二陶瓷介电粉末的第二陶瓷浆料形成的陶瓷生片,以形成覆盖层,第二陶瓷介电粉末的晶粒尺寸小于第一陶瓷介电粉末的晶粒尺寸,从而制备具有彼此面对的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体;和通过向各自的第一侧表面和第二侧表面施用含有第三陶瓷介电粉末的第三陶瓷浆料,形成第一侧边缘部分和第二侧边缘部分,第三陶瓷介电粉末的晶粒尺寸小于第二陶瓷介电粉末的晶粒尺寸。
当在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸定义为Gw,在覆盖层中的介电晶粒的平均晶粒尺寸定义为Gt,和在有效层中的介电晶粒的平均晶粒尺寸定义为Ga时,可满足Gw<Gt<Ga。
在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw可为100-120nm。
在有效层中的介电晶粒的平均晶粒尺寸Ga可为150-160nm。
多个陶瓷生片、第一侧边缘部分和第二侧边缘部分可在800-1200℃温度下烧结。
所述方法还可包括形成第一外部电极和第二外部电极,第一外部电极和第二外部电极分别与暴露于第三末端表面的第一内部电极图案和暴露于第四末端表面的第二内部电极图案连接。
第一侧边缘部分和第二侧边缘部分的平均厚度可为18μm或更小。
附图说明
结合附图,由以下详细说明,可以更清楚地理解本发明的以上和其它方面、特征和其它优点,其中:
图1为显示根据本发明的一种实施方式的多层陶瓷电容器的示意性透视图;
图2为沿着图1的线B-B’的横截面图;
图3为图2的区域Q的放大图;
图4为沿着图1的线A-A’的横截面图,和图5为显示构成示于图1的多层陶瓷电容器的一个介电层的上平面图;和
图6A至图6F为示意性显示根据本发明的一种实施方式制造多层陶瓷电容器的方法的横截面图和透视图。
具体实施方式
下文中,将参考附图来详细描述本发明的实施方式。然而,本发明可以许多不同的形式体现,并且不应看作是局限于本文描述的实施方式。而是,提供这些实施方式,使得本公开充分和完整,并且将向本领域技术人员充分传达本发明的范围。在附图中,为了清楚,可能夸大元件的形状和尺寸,并且从始至终使用相同的附图标记来指示相同的或类似的元件。
图1为显示根据本发明的一种实施方式的多层陶瓷电容器的示意性透视图。
图2为沿着图1的线B-B’的横截面图。
图3为图2的区域Q的放大图。
图4为沿着图1的线A-A’的横截面图,和图5为显示构成示于图1的多层陶瓷电容器的一个介电层的上平面图。
参考图1至图5,根据本发明的实施方式的多层陶瓷电容器可包括陶瓷主体110;在陶瓷主体中形成的多个内部电极121和122;和在陶瓷主体的外表面上形成的外部电极131和132。
陶瓷主体110可具有彼此相对的第一侧表面1和第二侧表面2以及将第一侧表面和第二侧表面彼此连接的第三末端表面3和第四末端表面4。
从形状的角度,不特别限制陶瓷主体110,但是通常可具有长方体形状。
在陶瓷主体110中形成的多个内部电极121和122可具有各自的一个末端暴露于陶瓷主体的第三末端表面3或第四末端表面4。
内部电极121和122可由一对具有相对极性的第一内部电极121和第二内部电极122构成。第一内部电极121的一个末端可暴露于第三末端表面3,而第二内部电极122的一个末端可暴露于第四末端表面4。可形成第一内部电极121和第二内部电极122的另一个末端,以与第三末端表面3或第四末端表面4具有预定的间隔。以下将描述其详细说明。
陶瓷主体的第三末端表面3和第四末端表面4可具有在其上形成的第一外部电极131和第二外部电极132,以与内部电极电连接。
多个内部电极可在陶瓷主体中形成,并且从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1可为18μm或更小。这意味着从多个内部电极的边缘到第一侧表面或第二表面的距离d1平均为18μm或更小。
内部电极的边缘可为与陶瓷主体的第一侧表面1或第二侧表面2相邻的内部电极的侧面。从内部电极的边缘到第一侧表面或第二侧表面的区域可称为第一侧边缘部分113或第二侧边缘部分114。
在多个内部电极之间,从内部电极的边缘到第一侧表面1或第二侧表面2的距离d1可稍有差别,但是根据本发明的实施方式,距离d1的差别可能小或者可能不产生差别。
通过根据本发明的实施方式制造多层陶瓷电容器的方法,可更清楚地理解上述特征。
根据本发明的实施方式,陶瓷主体110可包括具有多个其中堆叠的介电层112的多层主体111和在多层主体的两个侧表面上形成的第一侧边缘部分113和第二侧边缘部分114。在这种情况下,从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1通过第一侧边缘部分113和第二侧边缘部分114形成,并且d1相应于第一侧边缘部分113或第二侧边缘部分114的厚度。
构成多层主体111的多个介电层112可为烧结状态并且可集成,使得不能确定在彼此相邻的介电层之间的边界。
多层主体111的长度相应于陶瓷主体110的长度,并且陶瓷主体110的长度相应于从陶瓷主体的第三末端表面3到第四末端表面4的距离。也就是,陶瓷主体110的第三末端表面和第四末端表面可认为是多层主体111的第三末端表面和第四末端表面。
通过堆叠多个介电层112形成多层主体111,并且介电层112的长度相应于从陶瓷主体的第三末端表面3到第四末端表面4的距离。
根据本发明的实施方式,陶瓷主体的长度可为400-1400μm,但是本发明不局限于此。更具体地,陶瓷主体的长度可为400-800μm或600-1400μm。
内部电极121和122可在介电层上通过烧结形成,并且内部电极121和122可在陶瓷主体中形成,同时其间具有一个介电层。
参考图5,第一内部电极121可在介电层112上形成。第一内部电极121沿介电层的长度方向不完全形成。也就是,可形成第一内部电极121的一个末端以与陶瓷主体的第四末端表面4具有预定的间隔d2,可形成第一内部电极121的另一个末端到第三末端表面3,从而另一个末端暴露于第三末端表面3。
暴露于多层主体的第三末端表面3的第一内部电极的另一个末端可与第一外部电极131连接。
与第一内部电极相反,可形成第二内部电极122的一个末端以与第三末端表面3具有预定的间隔,第二内部电极122的另一个末端可暴露于第四末端表面4,从而与第二外部电极132连接。
介电层112可具有与第一内部电极121相同的宽度。也就是,可沿其宽度方向在介电层112上完全形成第一内部电极121。介电层的宽度和内部电极的宽度可基于陶瓷主体的第一侧表面和第二侧表面。
根据本发明的实施方式,介电层的宽度和内部电极的宽度可为100-900μm,但是本发明不局限于此。更具体地,介电层的宽度和内部电极的宽度可为100-500μm或100-900μm。
当陶瓷主体微型化时,侧边缘部分的厚度可对多层陶瓷电容器的电性质具有影响。根据本发明的实施方式,侧边缘部分的厚度形成为18μm或更小,从而改进微型化的多层陶瓷电容器的电性质。
在本发明的实施方式中,内部电极和介电层可同时切割形成,并且可具有相同的宽度。以下将描述其更详细的说明。
在本发明的实施方式中,介电层的宽度与内部电极的宽度相同,并且内部电极的边缘可暴露于多层主体的第一侧表面和第二侧表面。内部电极的边缘暴露于的多层主体的两个侧表面可提供有第一侧边缘部分113和第二侧边缘部分114。
如上所述,从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1相应于第一侧边缘部分113或第二侧边缘部分114的厚度。
第一侧边缘部分113和第二侧边缘部分114的厚度可为18μm或更小。当第一侧边缘部分113或第二侧边缘部分114的厚度降低时,在陶瓷主体中形成的内部电极的重叠面积可相对增加。
只要第一侧边缘部分113和第二侧边缘部分114具有足以防止暴露于多层主体111的侧表面的内部电极短路的厚度,不特别限制第一侧边缘部分113或第二侧边缘部分114的厚度。例如,第一侧边缘部分113和第二侧边缘部分114的厚度可为2μm或更大。
在其中第一侧边缘部分和第二侧边缘部分的厚度小于2μm的情况下,针对外部冲击的机械强度可劣化,并且在其中第一侧边缘部分和第二侧边缘部分的厚度超过18μm的情况下,内部电极的重叠面积相对降低,使得可难以确保多层陶瓷电容器的高电容。
根据本发明的实施方式,第一侧边缘部分113和第二侧边缘部分114可由陶瓷浆料形成。通过控制陶瓷浆料的量,容易控制第一侧边缘部分113和第二侧边缘部分114的厚度,并且其厚度可为18μm或更小,为小厚度。
第一侧边缘部分113和第二侧边缘部分114的厚度可指边缘部分的平均厚度。
使用扫描电子显微镜(SEM),通过沿其宽度方向扫描陶瓷主体110的横截面的图像,可测量第一侧边缘部分113和第二侧边缘部分114的平均厚度。
例如,关于从图像提取的第一侧边缘部分113和第二侧边缘部分114,该图像使用如图5所示的SEM,通过沿长度(L)方向在陶瓷主体110的中心部分中切割的宽度-厚度(W-T)方向扫描陶瓷主体110的横截面而得到,可测量沿陶瓷主体的厚度方向在边缘部分的上、中和下部的任何三个点的厚度,以得到平均值,如图5所示。
为了显著提高多层陶瓷电容器的电容,已考虑使介电层变薄、堆叠变薄的介电层和改进内部电极的覆盖度的方法。此外,已考虑增加形成电容的内部电极的重叠面积的方法。为了增加内部电极的重叠面积,其中显著降低不形成内部电极的边缘部分。特别是,当多层陶瓷电容器微型化时,需要显著降低边缘部分,以便增加内部电极的重叠面积。
根据本发明的实施方式,沿其宽度方向横过整个介电层形成内部电极,并且侧边缘部分的厚度设定为18μm或更小,使得内部电极的重叠面积大。
总的来说,当介电层高度堆叠时,介电层和内部电极的厚度降低。因此,在内部电极之间可频繁发生短路。此外,在其中在介电层上部形成内部电极的情况下,通过内部电极可产生步骤部分,以劣化绝缘电阻的加速寿命或可靠性。
然而,根据本发明的实施方式,即使在内部电极和介电层形成为具有降低的厚度的情况下,由于沿其宽度方向横过介电层完全形成内部电极,可增加内部电极的重叠面积,以显著增大多层陶瓷电容器的电容。
此外,降低通过内部电极产生的步骤部分,以改进绝缘电阻的加速寿命,使得可提供具有优良的电容性质和优良的可靠性的多层陶瓷电容器。
同时,陶瓷主体110可包括有助于电容形成的有效层和在所述有效层的上部和下部的至少一个上提供的覆盖层C。
根据本发明的实施方式,当在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸定义为Gw,在覆盖层中的介电晶粒的平均晶粒尺寸C定义为Gt,和有效层的介电晶粒的平均晶粒尺寸定义为Ga时,可满足Gw<Gt<Ga。
如上所述,由于通过控制对于每个区域的介电晶粒的平均晶粒尺寸,可防止在陶瓷主体和侧边缘部分之间的非压缩区域,降低耐湿特性,从而实现具有高电容的多层陶瓷电容器。
具体地,根据本发明的实施方式,在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸Gw小于在覆盖层C中的介电晶粒的平均晶粒尺寸,并且覆盖层C的介电晶粒的平均晶粒尺寸Gt小于有效层的介电晶粒的平均晶粒尺寸Ga。
如上所述控制对于各自的区域的介电晶粒的平均晶粒尺寸,使得考虑在烧结陶瓷主体时对于各自的区域的烧结收缩行为的差别,可解决在陶瓷主体和侧边缘部分之间的非压缩区域的缺陷。
也就是,以从有效层到覆盖层和侧边缘部分的顺序,可实施在陶瓷主体中的烧结收缩行为,并且在这种情况下,当在各自的区域中的介电晶粒的平均晶粒尺寸彼此相同或类似时,由于烧结收缩的差别,在陶瓷主体和侧边缘部分之间可产生非压缩区域。
参考图3,侧边缘部分可与有效层和覆盖层接触,并且由于烧结收缩的差别,在陶瓷主体和侧边缘部分之间可产生非压缩区域。
因此,在其中控制在各自的区域中的介电晶粒的平均晶粒尺寸的情况下,可显著降低各区域之间的烧结收缩的差别,以防止由于在陶瓷主体和侧边缘部分之间的非压缩区域而降低耐湿特性。
不特别限制在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸Gw,但是例如,可为100-120nm。
在其中在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸Gw小于100nm的情况下,在烧结时可出现裂缝。
此外,在其中在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸Gw大于120nm的情况下,耐湿特性可劣化,因此,制造的陶瓷多层主体可能不耐外部冲击。
不特别限制在有效层中的介电晶粒的平均晶粒尺寸Ga,但是例如,可为150-160nm。
在其中在有效层中的介电晶粒的平均晶粒尺寸Ga小于150nm的情况下,在烧结时可出现裂缝。
在其中在有效层中的介电晶粒的平均晶粒尺寸Ga大于160nm的情况下,耐湿特性可劣化,并且制造的陶瓷多层主体可能不耐外部冲击。
不特别限制在覆盖层C中的介电晶粒的平均晶粒尺寸Gt,并且可大于在第一侧边缘部分113和第二侧边缘部分114中的介电晶粒的平均晶粒尺寸Gw或小于在有效层中的介电晶粒的平均晶粒尺寸Ga。
根据本发明的目的,可适当控制在覆盖层C中的介电晶粒的平均晶粒尺寸Gt,但是不局限于此。
通过控制在制造多层陶瓷电容器时使用的对于各自的区域的陶瓷晶粒的平均晶粒尺寸,可控制对于各自的区域的介电晶粒的平均晶粒尺寸。
也就是,根据本发明的实施方式,当制造多层陶瓷电容器以实现对于各自的区域的介电晶粒的平均晶粒尺寸时,陶瓷晶粒的平均晶粒尺寸可有差别地施用于各自的区域。
以下将描述其详细说明。
根据本发明的一种实施方式制造多层陶瓷电容器的方法可包括:通过使用含有第一陶瓷介电粉末的第一陶瓷浆料形成多个陶瓷生片;在各自的陶瓷生片上印刷第一内部电极图案或第二内部电极图案;堆叠多个陶瓷生片,使得第一内部电极图案和第二内部电极图案交替堆叠,以形成有助于电容形成的有效层,并在所述有效层的上部和下部的至少一个上,堆叠通过使用含有第二陶瓷介电粉末的第二陶瓷浆料形成的陶瓷生片,以形成覆盖层,该第二陶瓷介电粉末的晶粒尺寸小于第一陶瓷介电粉末的晶粒尺寸,从而制备具有彼此面对的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体;和通过向各自的第一侧表面和第二侧表面施用含有第三陶瓷介电粉末的第三陶瓷浆料,形成第一侧边缘部分和第二侧边缘部分,第三陶瓷介电粉末的晶粒尺寸小于第二陶瓷介电粉末的晶粒尺寸。
下文中,将描述根据本发明的一种实施方式制造多层陶瓷电容器的方法。
图6A至图6F为示意性显示根据本发明的一种实施方式制造多层陶瓷电容器的方法的横截面图和透视图。
如图6A所示,可在陶瓷生片212a上形成多个条形第一内部电极图案221a,以其间具有预定的间隔d4。多个条形第一内部电极图案121a可彼此平行形成。
预定的间隔d4,相应于用于在具有相对极性的内部和外部电极之间的绝缘的距离,可为相应于示于图5的d2×2的距离。
陶瓷生片212a可由包括第一陶瓷介电粉末、有机溶剂和有机粘合剂的第一陶瓷浆料形成。
作为第一陶瓷介电粉末,可使用具有高介电常数的材料,例如基于钛酸钡(BaTiO3)的材料、基于铅复合钙钛矿的材料、基于钛酸锶(SrTiO3)的材料等,但是不局限于此,并且优选,可使用钛酸钡(BaTiO3)粉末。
条形第一内部电极图案221a可由包括导电金属的内部电极糊膏形成。导电金属可为Ni、Cu、Pd或其合金,但是不局限于此。
不特别限制在陶瓷生片212a上形成条形第一内部电极图案221a的方法,但是例如,可使用印刷方法,例如丝网印刷方法或凹版印刷方法。
此外,虽然未显示,可在另一个陶瓷生片212a上形成多个条形第二内部电极图案222a,以具有预定的间隔。
下文中,具有在其上形成的第一内部电极图案221a的陶瓷生片可称为第一陶瓷生片,而具有在其上形成的第二内部电极图案222a的陶瓷生片可称为第二陶瓷生片。
随后,如图6B所示,第一陶瓷生片和第二陶瓷生片可交替堆叠,使得条形第一内部电极图案221a和条形第二内部电极图案222a彼此交叉。
接着,条形第一内部电极图案221a可形成第一内部电极221,而条形第二内部电极图案222a可形成第二内部电极222。
因此,可形成有助于电容形成的有效层,随后通过堆叠由包括第二陶瓷介电粉末的第二陶瓷浆料形成的陶瓷生片,在有效层的上部和下部的至少一个上可形成覆盖层C,第二陶瓷介电粉末的晶粒尺寸小于第一陶瓷介电粉末的晶粒尺寸。
陶瓷生片可通过与用于形成有效层的陶瓷生片相同的方法形成,不同之处在于第二陶瓷浆料包括第二陶瓷介电粉末,第二陶瓷介电粉末的晶粒尺寸小于所用的第一陶瓷介电粉末的晶粒尺寸。
图6C为显示根据本发明的实施方式具有其中堆叠的第一陶瓷生片和第二陶瓷生片的陶瓷生片多层主体210的横截面图,图6D为显示根据本发明的实施方式具有其中堆叠的第一陶瓷生片和第二陶瓷生片的陶瓷生片多层主体210的透视图。
参考图6C和图6D,将具有在其上彼此平行印刷的多个条形第一内部电极图案221a的第一陶瓷生片和具有在其上彼此平行印刷的多个条形第二内部电极图案222a的第二陶瓷生片交替堆叠。
更具体地,将第一陶瓷生片和第二陶瓷生片交替堆叠,使得在第一陶瓷生片上印刷的条形第一内部电极图案221a的中心部分和在第二陶瓷生片上印刷的条形第二内部电极图案222a之间的间隔d4可彼此重叠。
随后,如图6D所示,可切割陶瓷生片多层主体210,以横断多个条形第一内部电极图案221a和多个条形第二内部电极图案222a。也就是,可沿着切割线C1-C1将陶瓷生片多层主体210切割,使得可形成棒形多层主体220。
更具体地,条形第一内部电极图案221a和条形第二内部电极图案222a可沿长度方向切割,以分成多个具有预定宽度的内部电极。此处,将堆叠的陶瓷生片与内部电极图案共同切割。因此,可形成介电层,以具有与内部电极相同的宽度。
通过棒形多层主体220的切割表面,可暴露第一内部电极和第二内部电极的边缘。棒形多层主体的切割表面可分别称为棒形多层主体的第一侧表面和第二侧表面。
随后,如图6E所示,棒形多层主体220的第一侧表面和第二侧表面可分别提供有第一侧边缘部分213a和第二侧边缘部分214a。第二侧边缘部分214a未清楚地显示,但是其轮廓通过虚线显示。
可认识到,棒形多层主体220的第一侧表面和第二侧表面相应于示于图5中的多层主体111的第一侧表面1和第二侧表面2。
可在棒形多层主体220上由包括第三陶瓷介电粉末的第三陶瓷浆料形成第一侧边缘部分213a和第二侧边缘部分214a,该第三陶瓷介电粉末的晶粒尺寸小于第二陶瓷介电粉末的晶粒尺寸。
第三陶瓷浆料可含有第三陶瓷介电粉末、有机粘合剂和有机溶剂,并且可控制第三陶瓷浆料的量,使得第一侧边缘部分213a和第二侧边缘部分214具有期望的厚度。
通过向其施用第三陶瓷浆料,可在棒形多层主体220的第一侧表面和第二侧表面上形成第一侧边缘部分213a和第二侧边缘部分214a。不特别限制施用第三陶瓷浆料的方法。例如,陶瓷浆料可通过喷洒方法来喷洒或可使用辊机来施用。
此外,通过在第三陶瓷浆料中浸渍棒形多层主体,可在棒形多层主体的第一侧表面和第二侧表面上形成第一侧边缘部分213a和第二侧边缘部分214a。
如上所述,第一侧边缘部分和第二侧边缘部分的平均厚度可为18μm或更小。第一侧边缘部分和第二侧边缘部分的厚度可基于内部电极的边缘暴露于的棒形多层主体的第一侧表面或第二侧表面限定。
随后,可在棒形多层主体上实施烧结过程。烧结过程可在N2-H2气氛下在800-1200℃下实施,但是不局限于此。
接着,如图6E和图6F所示,具有在其上形成的第一侧边缘部分213a和第二侧边缘部分214a的棒形多层主体220可沿着切割线C2-C2切割,以相应于单个芯片尺寸。图6C可用于识别切割线C2-C2的位置。
切割棒形多层主体220以具有芯片尺寸,从而可形成具有多层主体211和在多层主体的两个侧表面上形成的第一侧边缘部分213和第二侧边缘部分214的陶瓷主体。
由于沿着切割线C2-C2切割棒形多层主体220,可沿着相同的切割线切割第一内部电极的中心部分和在彼此重叠的第二内部电极之间形成的预定的间隔d4。从不同的观察点,可沿着相同的切割线切割第二内部电极的中心部分和在第一内部电极之间形成的预定的间隔。
因此,第一内部电极和第二内部电极的各自的一个末端可交替暴露于切割线C2-C2。第一内部电极暴露于的表面可为示于图6的多层主体的第三末端表面3,而第二内部电极暴露于的表面可为示于图6的多层主体的第四末端表面4。
沿着切割线C2-C2切割棒形多层主体220,使得将在条形第一内部电极图案221a之间的预定的间隔d4切割成为一半,结果是,第一内部电极121的一个末端可与第四末端表面间隔开预定的间隔d2。此外,第二内部电极122可与第三末端表面间隔开预定的间隔。
随后,第三末端表面和第四末端表面可具有在其上形成的外部电极,以分别与第一内部电极和第二内部电极的一个末端连接。
如在本发明的实施方式中描述的,在其中在棒形多层主体220上形成第一侧边缘部分和第二侧边缘部分并且将棒形多层主体220切割成为多个具有芯片尺寸的多层主体的情况下,通过单一过程可在多个多层主体111上形成侧边缘部分。
此外,虽然未显示,可将棒形多层主体切割以具有芯片尺寸,从而在形成第一侧边缘部分和第二侧边缘部分之前形成多个多层主体。
也就是,可切割棒形多层主体,使得沿着相同的切割线切割第一内部电极的中心部分和在彼此重叠的第二内部电极之间形成的预定的间隔。因此,第一内部电极和第二内部电极的相应的一个末端可交替暴露于切割表面。
随后,多层主体的第一侧表面和第二侧表面可提供有第一侧边缘部分和第二侧边缘部分。形成第一侧边缘部分和第二侧边缘部分的方法如上所述。
此外,第一内部电极暴露于的多层主体的第三末端表面和第二内部电极暴露于的多层主体的第四末端表面可分别具有在其上形成的外部电极。
根据本发明的另一个实施方式,通过多层主体的第一侧表面和第二侧表面,暴露第一内部电极和第二内部电极的边缘。可将多个堆叠的第一内部电极和第二内部电极同时切割,使得内部电极的边缘可位于单一直线上。随后,多层主体的第一侧表面和第二侧表面可同时提供有第一侧边缘部分和第二侧边缘部分。多层主体与第一侧边缘部分和第二侧边缘部分可形成陶瓷主体。也就是,第一侧边缘部分和第二侧边缘部分可形成陶瓷主体的第一侧表面和第二侧表面。
根据本发明的实施方式,通过控制对于各自的区域的陶瓷介电粉末的晶粒尺寸,可实现具有高程度的可靠性和电容以及提高的耐湿特性的多层陶瓷电容器。
下表1显示可靠性的比较结果,根据在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw、在覆盖层中的介电晶粒的平均晶粒尺寸Gt和在有效层中的介电晶粒的平均晶粒尺寸Ga,关于多层陶瓷电容器的侧边缘部分的平均厚度。
[表1]
参考以上图1,相应于其中侧边缘部分的平均厚度为18μm或更小的情况的样品1-3,当不满足Gw<Gt<Ga时,在可靠性测试中具有缺陷。
相应于其中侧边缘部分的平均厚度超过18μm的情况的样品4-6,在可靠性测试中显示优良的结果,即使当不满足Gw<Gt<Ga时。
因此,根据以下描述,可理解,当根据本发明的实施方式的多层陶瓷电容器的侧边缘部分的平均厚度18μm或更小时,改进其可靠性。
下表2显示耐湿特性和可靠性的比较结果,根据当侧边缘部分的平均厚度为18μm或更小时,在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw、在覆盖层中的介电晶粒的平均晶粒尺寸Gt和在有效层中的介电晶粒的平均晶粒尺寸Ga。
[表2]
*:对比实施例
在表2中,通过在8585(85℃,85%湿度)的潮湿条件下在基材上安装200个芯片,评价耐湿特性,并且通过在将芯片抛光之后在分解分析时是否发生裂缝来评价可靠性,详细地,在将芯片在320℃的Pb浴中浸没2秒后,实施测试,以查看是否出现热冲击裂缝。
在以上表2中,其中耐湿特性优良的情况用“○”表示,而其中耐湿特性差的情况用“×”表示。
由上表2认识到,在其中在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw、在覆盖层中的介电晶粒的平均晶粒尺寸Gt和在有效层中的介电晶粒的平均晶粒尺寸Ga满足本发明的数值范围,并且同时满足Gw<Gt<Ga的情况下,改进耐湿特性,并且也改进可靠性。
如上所述,根据本发明的实施方式,通过控制在第一侧边缘部分和第二侧边缘部分中的介电晶粒的平均晶粒尺寸、在覆盖层中的介电晶粒的平均晶粒尺寸和在有效层中的介电晶粒的平均晶粒尺寸,可实现具有高可靠性、高电容和提高的耐湿特性的多层陶瓷电容器。
此外,根据多层陶瓷电容器,从内部电极的各自的边缘到第一侧表面或第二侧表面的距离可为小的。因此,可极大地形成在陶瓷主体中形成的内部电极的重叠面积。
此外,从在内部电极中的最上面或最下面的位置(最外的边缘部分,从该部分可相对难以除去剩余的碳)设置的内部电极的边缘到第一侧表面或第二侧表面的距离显著小,使得剩余的碳可容易除去。因此,剩余的碳的浓度分布可降低,以保持均匀的微观结构,并且可改进内部电极的连通性。
此外,从在内部电极中的最上面或最下面的位置设置的内部电极的边缘到第一侧表面或第二侧表面的距离可确保在预定的厚度,以提高耐湿特性,并且内部缺陷可显著降低。此外,在形成外部电极时,发生辐射裂缝的可能性可降低,并且可确保针对外部冲击的机械强度。
根据本发明的实施方式,可将多个堆叠的第一内部电极和第二内部电极和陶瓷生片同时切割,使得内部电极的边缘可位于单一直线上。随后,内部电极的边缘暴露于的表面可提供有第一侧边缘部分和第二侧边缘部分。根据陶瓷浆料的量,可容易控制侧边缘部分的厚度。
内部电极可沿其宽度方向在介电层上完全形成,使得在内部电极之间的重叠面积可容易形成,并且可降低通过内部电极产生的步骤部分。
虽然已结合实施方式显示和描述了本发明,但是对于本领域技术人员显而易见的是,在不偏离由所附权利要求限定的本发明的精神和范围下,可以进行修改和变化。
Claims (6)
1.一种多层陶瓷电容器,所述电容器包括:
陶瓷主体,所述陶瓷主体具有彼此面对的第一侧表面和第二侧表面以及连接所述第一侧表面和所述第二侧表面的第三末端表面和第四末端表面;
多个内部电极,所述多个内部电极在所述陶瓷主体中形成,并且所述多个内部电极的一个末端暴露于所述第三末端表面或所述第四末端表面;和
第一侧边缘部分和第二侧边缘部分,形成所述第一侧边缘部分和所述第二侧边缘部分使得从所述第一侧表面和所述第二侧表面到内部电极的边缘的平均厚度为18μm或更小,和
其中,所述陶瓷主体包括有助于电容形成的有效层和在所述有效层的上部和下部的至少一个上提供的覆盖层,并且当在所述第一侧边缘部分和所述第二侧边缘部分中的介电晶粒的平均晶粒尺寸定义为Gw,在所述覆盖层中的介电晶粒的平均晶粒尺寸定义为Gt,和在所述有效层中的介电晶粒的平均晶粒尺寸定义为Ga时,满足Gw<Gt<Ga,在所述第一侧边缘部分和所述第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw为100-120nm,以及在所述有效层中的介电晶粒的平均晶粒尺寸Ga为150-160nm。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部分和所述第二侧边缘部分由陶瓷浆料形成。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述内部电极包括第一内部电极和第二内部电极,所述第一内部电极具有一个末端暴露于所述第三末端表面,而形成另一个末端使得与所述第四末端表面具有预定的间隔,所述第二内部电极具有一个末端暴露于所述第四末端表面,而形成另一个末端使得与所述第三末端表面具有预定的间隔。
4.一种制造多层陶瓷电容器的方法,所述方法包括:
通过使用含有第一陶瓷介电粉末的第一陶瓷浆料形成多个陶瓷生片;
在各自的陶瓷生片上印刷第一内部电极图案或第二内部电极图案;
堆叠所述多个陶瓷生片,使得所述第一内部电极图案和所述第二内部电极图案交替堆叠,以形成有助于电容形成的有效层,并在所述有效层的上部和下部的至少一个上,堆叠通过使用含有第二陶瓷介电粉末的第二陶瓷浆料形成的陶瓷生片,以形成覆盖层,所述第二陶瓷介电粉末的晶粒尺寸小于所述第一陶瓷介电粉末的晶粒尺寸,从而制备具有彼此面对的第一侧表面和第二侧表面以及连接所述第一侧表面和所述第二侧表面的第三末端表面和第四末端表面的陶瓷主体;和
通过向各自的第一侧表面和第二侧表面施用含有第三陶瓷介电粉末的第三陶瓷浆料,形成第一侧边缘部分和第二侧边缘部分,所述第三陶瓷介电粉末的晶粒尺寸小于所述第二陶瓷介电粉末的晶粒尺寸,
其中,所述第一侧边缘部分和所述第二侧边缘部分的平均厚度为18μm或更小,并且,
当在所述第一侧边缘部分和所述第二侧边缘部分中的介电晶粒的平均晶粒尺寸定义为Gw,在所述覆盖层中的介电晶粒的平均晶粒尺寸定义为Gt,和在所述有效层中的介电晶粒的平均晶粒尺寸定义为Ga时,满足Gw<Gt<Ga,在所述第一侧边缘部分和所述第二侧边缘部分中的介电晶粒的平均晶粒尺寸Gw为100-120nm,以及在所述有效层中的介电晶粒的平均晶粒尺寸Ga为150-160nm。
5.根据权利要求4所述的方法,其中,将所述多个陶瓷生片、所述第一侧边缘部分和所述第二侧边缘部分在800-1200℃的温度下烧结。
6.根据权利要求4所述的方法,其中,所述方法还包括形成第一外部电极和第二外部电极,所述第一外部电极和所述第二外部电极分别与暴露于所述第三末端表面的所述第一内部电极图案和暴露于所述第四末端表面的所述第二内部电极图案连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130038321A KR101681358B1 (ko) | 2013-04-08 | 2013-04-08 | 적층 세라믹 커패시터 및 그 제조방법 |
KR10-2013-0038321 | 2013-04-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104103424A CN104103424A (zh) | 2014-10-15 |
CN104103424B true CN104103424B (zh) | 2017-09-29 |
Family
ID=51654280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310279491.3A Active CN104103424B (zh) | 2013-04-08 | 2013-07-04 | 多层陶瓷电容器及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9030801B2 (zh) |
JP (2) | JP2014204117A (zh) |
KR (1) | KR101681358B1 (zh) |
CN (1) | CN104103424B (zh) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102061507B1 (ko) * | 2013-05-31 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 |
KR102078012B1 (ko) * | 2014-01-10 | 2020-02-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
JP2015153764A (ja) * | 2014-02-10 | 2015-08-24 | 株式会社村田製作所 | 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体 |
JP6525669B2 (ja) * | 2015-03-27 | 2019-06-05 | Tdk株式会社 | 積層セラミック電子部品 |
JP6578703B2 (ja) * | 2015-03-31 | 2019-09-25 | Tdk株式会社 | 積層セラミック電子部品 |
JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP6416744B2 (ja) * | 2015-12-15 | 2018-10-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
US10020117B2 (en) * | 2016-02-18 | 2018-07-10 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
JP6496271B2 (ja) * | 2016-04-14 | 2019-04-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP6658485B2 (ja) * | 2016-12-09 | 2020-03-04 | 株式会社村田製作所 | チップ型電子部品の製造方法 |
KR102550172B1 (ko) * | 2016-12-20 | 2023-07-03 | 삼성전기주식회사 | 전자부품 |
KR20180073359A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터 |
TWI814730B (zh) | 2017-07-19 | 2023-09-11 | 日商太陽誘電股份有限公司 | 積層陶瓷電容器及其製造方法 |
JP7227690B2 (ja) * | 2017-07-26 | 2023-02-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
KR101987214B1 (ko) * | 2017-10-13 | 2019-06-10 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
US10903006B2 (en) | 2017-12-07 | 2021-01-26 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
JP7307827B2 (ja) * | 2018-05-25 | 2023-07-12 | 太陽誘電株式会社 | 積層セラミック電子部品 |
JP7028416B2 (ja) * | 2018-05-25 | 2022-03-02 | 太陽誘電株式会社 | 積層セラミック電子部品 |
JP7241472B2 (ja) * | 2018-06-01 | 2023-03-17 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
KR102550163B1 (ko) * | 2018-08-14 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102551219B1 (ko) * | 2018-08-29 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR20190121159A (ko) * | 2018-08-29 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102392247B1 (ko) * | 2018-10-11 | 2022-04-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
US11101069B2 (en) | 2018-10-11 | 2021-08-24 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2020065044A (ja) * | 2018-10-11 | 2020-04-23 | 株式会社村田製作所 | 電子部品 |
JP2020065043A (ja) * | 2018-10-11 | 2020-04-23 | 株式会社村田製作所 | 電子部品 |
KR20200075287A (ko) * | 2018-12-18 | 2020-06-26 | 삼성전기주식회사 | 커패시터 부품 |
JP2020167201A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2021002604A (ja) * | 2019-06-24 | 2021-01-07 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP7274372B2 (ja) * | 2019-07-11 | 2023-05-16 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
KR20190116164A (ko) * | 2019-09-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102283078B1 (ko) * | 2019-09-10 | 2021-07-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP7192741B2 (ja) * | 2019-10-30 | 2022-12-20 | 株式会社村田製作所 | 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法 |
KR102575598B1 (ko) * | 2019-12-27 | 2023-09-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
JP2021108360A (ja) * | 2019-12-27 | 2021-07-29 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2021174829A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2021174837A (ja) * | 2020-04-23 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US11610740B2 (en) * | 2020-08-14 | 2023-03-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
KR20220056457A (ko) * | 2020-10-28 | 2022-05-06 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220057263A (ko) * | 2020-10-29 | 2022-05-09 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20220059150A (ko) | 2020-11-02 | 2022-05-10 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220067994A (ko) * | 2020-11-18 | 2022-05-25 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20220094816A (ko) | 2020-12-29 | 2022-07-06 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220104513A (ko) * | 2021-01-18 | 2022-07-26 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2022114084A (ja) * | 2021-01-26 | 2022-08-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022125694A (ja) * | 2021-02-17 | 2022-08-29 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US20230081197A1 (en) * | 2021-08-31 | 2023-03-16 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of the same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2945529B2 (ja) * | 1991-10-31 | 1999-09-06 | 太陽誘電株式会社 | 積層磁器コンデンサ及びその製造方法 |
JPH11354370A (ja) * | 1998-06-10 | 1999-12-24 | Taiyo Yuden Co Ltd | 積層セラミック電子部品 |
JP2001240466A (ja) * | 2000-02-28 | 2001-09-04 | Taiyo Yuden Co Ltd | 誘電体磁器と積層セラミック電子部品 |
GB2376207B (en) | 2001-05-25 | 2005-03-30 | Kyocera Corp | Method of producing ceramic laminates,laminated electronic parts and method of producing the same |
JP3527899B2 (ja) * | 2001-06-28 | 2004-05-17 | 京セラ株式会社 | 積層型電子部品およびその製法 |
KR101108958B1 (ko) | 2003-02-25 | 2012-01-31 | 쿄세라 코포레이션 | 적층 세라믹 콘덴서 및 그 제조방법 |
JP4349843B2 (ja) | 2003-05-28 | 2009-10-21 | 京セラ株式会社 | 積層セラミックコンデンサおよびその製法 |
JP4001241B2 (ja) * | 2004-04-05 | 2007-10-31 | Tdk株式会社 | 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト |
US7057876B2 (en) * | 2004-07-29 | 2006-06-06 | Kyocera Corporation | Multilayer ceramic capacitor and manufacturing method thereof |
US7433173B2 (en) * | 2004-11-25 | 2008-10-07 | Kyocera Corporation | Multilayer ceramic capacitor and method for manufacturing the same |
JP2007035850A (ja) * | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP4859593B2 (ja) * | 2005-09-27 | 2012-01-25 | 京セラ株式会社 | 積層セラミックコンデンサおよびその製法 |
US8059388B2 (en) * | 2006-11-29 | 2011-11-15 | Kyocera Corporation | Multilayered ceramic capacitor |
KR101141434B1 (ko) * | 2010-12-15 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
KR101141342B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
KR101548771B1 (ko) * | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
KR101872520B1 (ko) * | 2011-07-28 | 2018-06-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
CN103597562B (zh) * | 2011-08-23 | 2016-07-06 | 株式会社村田制作所 | 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 |
-
2013
- 2013-04-08 KR KR1020130038321A patent/KR101681358B1/ko active IP Right Grant
- 2013-06-18 JP JP2013127231A patent/JP2014204117A/ja active Pending
- 2013-06-21 US US13/924,380 patent/US9030801B2/en active Active
- 2013-07-04 CN CN201310279491.3A patent/CN104103424B/zh active Active
-
2015
- 2015-04-09 JP JP2015080067A patent/JP2015146454A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2014204117A (ja) | 2014-10-27 |
US9030801B2 (en) | 2015-05-12 |
JP2015146454A (ja) | 2015-08-13 |
CN104103424A (zh) | 2014-10-15 |
KR20140121727A (ko) | 2014-10-16 |
US20140301013A1 (en) | 2014-10-09 |
KR101681358B1 (ko) | 2016-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104103424B (zh) | 多层陶瓷电容器及其制造方法 | |
CN104103423B (zh) | 多层陶瓷电容器及其制造方法 | |
CN104103419B (zh) | 多层陶瓷电容器及其制造方法 | |
CN107578919B (zh) | 多层陶瓷电容器及其制造方法 | |
US9013858B2 (en) | Multilayer ceramic electronic component | |
CN102683017B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
CN103871736B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
CN103871735B (zh) | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 | |
CN104465085B (zh) | 多层陶瓷电子组件和安装有该多层陶瓷电子组件的板 | |
KR101823160B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
CN105761934A (zh) | 多层陶瓷电容器及具有该多层陶瓷电容器的板 | |
CN110164688A (zh) | 多层陶瓷电子组件及其制造方法 | |
WO2013145423A1 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2019102798A (ja) | 積層セラミックキャパシタ | |
KR20190116113A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
KR101922867B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR102543977B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
US9818538B2 (en) | Multilayer ceramic electronic component and board for mounting thereof | |
KR20130058430A (ko) | 적층 세라믹 전자부품 | |
CN103377827B (zh) | 多层陶瓷电子部件 | |
CN112309718B (zh) | 多层电子组件 | |
CN103871734B (zh) | 多层陶瓷电容器及其制造方法 | |
CN104335305B (zh) | 层叠陶瓷电容器 | |
CN103887062B (zh) | 多层陶瓷电容器及其制造方法 | |
US10262795B2 (en) | Multilayer ceramic electronic component including ceramic-metal compound layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |