CN104103423B - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN104103423B
CN104103423B CN201310279476.9A CN201310279476A CN104103423B CN 104103423 B CN104103423 B CN 104103423B CN 201310279476 A CN201310279476 A CN 201310279476A CN 104103423 B CN104103423 B CN 104103423B
Authority
CN
China
Prior art keywords
internal electrode
edge part
side edge
ceramic
layer body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310279476.9A
Other languages
English (en)
Other versions
CN104103423A (zh
Inventor
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104103423A publication Critical patent/CN104103423A/zh
Application granted granted Critical
Publication of CN104103423B publication Critical patent/CN104103423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供了一种多层陶瓷电容器及其制造方法，包括：具有彼此相反的第一侧表面和第二侧表面和连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体；在陶瓷主体中形成并且具有其一个末端暴露于第三末端表面或第四末端表面的多个内部电极；和从第一侧表面和第二侧表面到内部电极的各自的边缘形成的第一侧边缘部分和第二侧边缘部分，第一侧边缘部分和第二侧边缘部分的平均厚度为18μm或更小，其中，当将在覆盖层与陶瓷主体中的第一侧边缘部分或第二侧边缘部分之间的边界表面沿陶瓷主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，S1的孔隙率为P1，满足1≤P1≤20。本发明的电容器具有高可靠性和高电容。

Description

多层陶瓷电容器及其制造方法
相关申请的交叉引用
本申请要求2013年4月8日在韩国知识产权局提交的韩国专利申请号10-2013-0038319的优先权，其内容通过参考并入本文。
技术领域
本发明涉及一种多层陶瓷电容器及其制造方法，更具体地，本发明涉及一种具有优良的可靠性的高电容多层陶瓷电容器及其制造方法。
背景技术
通常，使用陶瓷材料的电子部件(例如电容器、感应器、压电元件、变阻器、热敏电阻器等)包括由陶瓷材料制成的陶瓷主体、在陶瓷主体中形成的内部电极和在陶瓷主体的表面上安装以与内部电极连接的外部电极。
在陶瓷电子部件中，多层陶瓷电容器设置为包括多个层压的介电层、其间具有介入的介电层的彼此面对设置的内部电极和与内部电极电连接的外部电极。
由于其优点(例如小尺寸、高电容、容易安装等)，多层陶瓷电容器广泛用作移动通讯设备中的部件，例如笔记本电脑、个人数字助理(PDAs)、移动电话等。
近来，由于电子产品已微型化和多功能化，芯片部件也倾向于微型化和多功能化。结果是，需要使多层陶瓷电容器微型化并提高其电容。
为了提高多层陶瓷电容器的电容，已考虑使介电层变薄、层压变薄的介电层和改进内部电极的覆盖度的方法。此外，已考虑改进用于形成电容的重叠的内部电极的面积的方法。
总的来说，如下制造多层陶瓷电容器。首先，制备陶瓷生片，并在陶瓷生片上印刷传导糊膏，以形成内部电极。具有在其上形成的内部电极的陶瓷生片以几十层至几百层的量堆叠，以制造陶瓷多层主体。随后，在高温和高压的条件下压制陶瓷多层主体，并在陶瓷多层主体上实施切割过程，以制造生芯片。接着，将生芯片煅烧和烧结，在其上形成外部电极，因此，完成多层陶瓷电容器的制造。
在通过上述制造方法制造多层陶瓷电容器的情况下，由于难以显著降低在其上不形成内部电极的介电层的边缘部分，在增加内部电极的重叠面积方面存在限制。此外，由于形成的多层陶瓷电容器的边缘的边缘部分比多层陶瓷电容器的其它区域的边缘部分厚，在煅烧和烧结时不容易从中除去碳。
为了解决上述问题，已考虑形成边缘部分的方法，在前面制造的陶瓷多层主体中在边缘部分上不形成内部电极。然而，由于在陶瓷多层主体的覆盖区域和边缘部分的边界表面中产生孔，这样的方法的问题在于制造的陶瓷多层主体不耐冲击。
以下相关的技术文件公开了控制陶瓷多层主体的覆盖区域的孔隙率，但是未解决上述问题。
[相关的技术文件]
(专利文件1)日本专利公开号JP2005-159056
发明内容
本发明的一方面提供了一种具有优良的可靠性的高电容多层陶瓷电容器及其制造方法。
根据本发明的一方面，提供了一种多层陶瓷电容器，所述电容器包括：具有彼此相反的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体；在陶瓷主体中形成并且具有其一个末端暴露于所述第三末端表面或第四末端表面的多个内部电极；和从第一侧表面和第二侧表面到内部电极的各自的边缘形成的第一侧边缘部分和第二侧边缘部分，所述第一侧边缘部分和第二侧边缘部分的平均厚度为18μm或更小，其中，当将在覆盖层与陶瓷主体中的第一侧边缘部分或第二侧边缘部分之间的边界表面沿陶瓷主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，S1的孔隙率为P1，满足1≤P1≤20。
第一侧边缘部分和第二侧边缘部分可由陶瓷浆料形成。
多个内部电极可包括第一内部电极，其具有一个末端暴露于第三末端表面，而另一个末端与第四末端表面间隔开预定的间隔，和第二内部电极，其具有一个末端暴露于第四末端表面，而另一个末端与第三末端表面间隔开预定的间隔。
根据本发明的另一方面，提供了一种多层陶瓷电容器，所述电容器包括：具有彼此相反的第一侧表面和第二侧表面以及连接第一侧表面和第二侧表面的第三末端表面和第四末端表面的陶瓷主体；在陶瓷主体中形成并且具有其一个末端暴露于所述第三末端表面或第四末端表面的多个内部电极；和从第一侧表面和第二侧表面到内部电极的各自的边缘形成的第一侧边缘部分和第二侧边缘部分，所述第一侧边缘部分和第二侧边缘部分的平均厚度为18μm或更小，其中，当将在覆盖层与陶瓷主体中的第一侧边缘部分或第二侧边缘部分之间的边界表面沿陶瓷主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，与陶瓷主体的上表面或下表面相邻的区域为S2，S1的孔隙率为P1，S2的孔隙率为P2，满足P1/P2＞2。
第一侧边缘部分和第二侧边缘部分可由陶瓷浆料形成。
多个内部电极可包括第一内部电极和第二内部电极，该第一内部电极具有一个末端暴露于第三末端表面，而另一个末端与第四末端表面间隔开预定的间隔，该第二内部电极具有一个末端暴露于第四末端表面，而另一个末端与第三末端表面间隔开预定的间隔。
根据本发明的另一方面，提供了一种制造多层陶瓷电容器的方法，所述方法包括：制备包括其间具有预定的间隔的多个条形第一内部电极图案的第一陶瓷生片和包括其间具有预定的间隔的多个条形第二内部电极图案的第二陶瓷生片；通过堆叠第一陶瓷生片和第二陶瓷生片同时使条形第一内部电极图案和条形第二内部电极图案彼此交叉而形成陶瓷生片多层主体，并且通过在所述陶瓷生片多层主体的上表面和下表面的至少一个上堆叠多个陶瓷生片而形成覆盖层；将陶瓷生片多层主体切割成为多层主体，同时横断条形第一内部电极图案和条形第二内部电极图案，使得第一内部电极和第二内部电极具有均匀的宽度，每个多层主体具有侧表面，沿多层主体的宽度方向，第一内部电极和第二内部电极的边缘暴露于该侧表面；和通过使用陶瓷浆料，在侧表面上形成第一侧边缘部分和第二侧边缘部分，第一内部电极和第二内部电极的边缘分别暴露于该侧表面，其中，第一侧边缘部分和第二侧边缘部分的平均厚度为18μm或更小，和当将在覆盖层与在多层主体中的第一侧边缘部分或第二侧边缘部分之间的边界表面沿多层主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，S1的孔隙率为P1，满足1≤P1≤20。
在形成陶瓷生片多层主体中，条形第一内部电极图案的中心部分和条形第二内部电极图案之间的预定的间隔可彼此重叠。
切割陶瓷生片多层主体可包括将陶瓷生片多层主体切割成为各自具有侧表面的棒形多层主体，第一内部电极和第二内部电极的边缘暴露于该侧表面，和在形成第一侧边缘部分和第二侧边缘部分之后，沿着相同的切割线切割第一内部电极的中心部分和第二内部电极之间的预定的间隔，以形成具有第三末端表面和第四末端表面的多层主体，第一内部电极和第二内部电极的一端分别暴露于第三末端表面和第四末端表面。
切割陶瓷生片多层主体可包括将陶瓷生片多层主体切割成为各自具有侧表面的棒形多层主体，第一内部电极和第二内部电极的边缘暴露于该侧表面；和在形成第一侧边缘部分和第二侧边缘部分之前，沿着相同的切割线切割棒形多层主体中的第一内部电极的中心部分和第二内部电极之间的预定的间隔，以形成具有第三末端表面和第四末端表面的多层主体，第一内部电极和第二内部电极的一端分别暴露于第三末端表面和第四末端表面。
通过将陶瓷浆料施用于侧表面可实施形成第一侧边缘部分和第二侧边缘部分，第一内部电极和第二内部电极的边缘暴露于该侧表面。
通过在陶瓷浆料中浸渍侧表面可实施形成第一侧边缘部分和第二侧边缘部分，第一内部电极和第二内部电极的边缘暴露于该侧表面。
当将在覆盖层与在陶瓷生片多层主体中的第一侧边缘部分或第二侧边缘部分之间的边界表面沿厚度方向分成两个区域时，与陶瓷生片多层主体的上表面或下表面相邻的区域为S2，S2的孔隙率为P2，可满足P1/P2＞2。
附图说明
结合附图，由以下详细说明，可以更清楚地理解本发明的以上和其它方面、特征和其它优点，其中：
图1为显示根据本发明的一种实施方式的多层陶瓷电容器的示意性透视图；
图2为显示示于图1的多层陶瓷电容器的陶瓷主体的示意性透视图；
图3为图2的区域Q的放大图；
图4为沿着图1的线A-A’的横截面图；
图5为沿着图1的线B-B’的横截面图；和
图6为显示构成示于图1的多层陶瓷电容器的一个介电层的俯视平面图；和
图7A至图7F为示意性显示根据本发明的另一种实施方式制造多层陶瓷电容器的方法的横截面图和透视图。
具体实施方式
现在参考附图来更详细地描述本发明的实施方式。
然而，本发明可以许多不同的形式体现，并且不应看作是局限于本文描述的实施方式。而是，提供这些实施方式，使得本公开充分和完整，并且将向本领域技术人员充分传达本发明的范围。
在附图中，为了清楚，可能夸大元件的形状和尺寸，并且从始至终使用相同的附图标记来指示相同的或类似的元件。
图1为显示根据本发明的一种实施方式的多层陶瓷电容器的示意性透视图。
图2为显示示于图1的多层陶瓷电容器的陶瓷主体的示意性透视图。
图3为图2的区域Q的放大图。
图4为沿着图1的线A-A’的横截面图，图5为沿着图1的线B-B’的横截面图，和图6为显示构成示于图1的多层陶瓷电容器的一个介电层的俯视平面图。
参考图1至图6，根据本发明的实施方式的多层陶瓷电容器可包括陶瓷主体110；在陶瓷主体中形成的多个内部电极121和122；和在陶瓷主体的外表面上形成的外部电极131和132。
陶瓷主体110可具有彼此相反的第一侧表面1和第二侧表面2，以及与第一侧表面1和第二侧表面2彼此连接的第三末端表面3和第四末端表面4。
不特别限制陶瓷主体110的形状，但是陶瓷主体110可具有长方体形状，如所示的。
在陶瓷主体110中形成的多个内部电极121和122可具有其一个末端暴露于陶瓷主体的第三末端表面3或第四末端表面4。
内部电极121和122可由一对具有不同极性的第一内部电极121和第二内部电极122构成。第一内部电极121的一个末端可暴露于第三末端表面3，而第二内部电极122的一个末端可暴露于第四末端表面4。第一内部电极121和第二内部电极122的另一个末端可与第三末端表面3或第四末端表面4间隔开预定的间隔。以下将描述其详细说明。
第一外部电极131和第二外部电极132可分别在陶瓷主体的第三末端表面3和第四末端表面4上形成，并且可与内部电极电连接。
多个内部电极可在陶瓷主体内形成，并且从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1可为18μm或更小。这意味着从多个内部电极的各自的边缘到第一侧表面或第二表面的距离d1平均为18μm或更小。
内部电极的边缘可指与陶瓷主体的第一侧表面1或第二侧表面2相邻的内部电极的部分。从内部电极的边缘到第一侧表面和第二侧表面的区域可分别称为第一侧边缘部分113和第二侧边缘部分114。
在多个内部电极之间，从内部电极的各自的边缘到第一侧表面1或第二侧表面2的距离d1可稍有差别，但是根据本发明的实施方式，距离d1存在轻微差别或没有差别。通过根据本发明的实施方式制造多层陶瓷电容器的方法，可更清楚地理解上述特征。
根据本发明的实施方式，陶瓷主体110可由具有多个其中层压的介电层112的多层主体111和在多层主体111的两个侧表面上形成的第一侧边缘部分113和第二侧边缘部分114构成。在这种情况下，从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1由第一侧边缘部分113和第二侧边缘部分114限定，d1相应于第一侧边缘部分113或第二侧边缘部分114的厚度。
构成多层主体111的多个介电层112可为烧结状态并且可集成，使得相邻的介电层之间的边界可能不容易显现。
多层主体111的长度相应于陶瓷主体110的长度，并且陶瓷主体110的长度相应于从陶瓷主体的第三末端表面3到第四末端表面4的距离。也就是，陶瓷主体110的第三末端表面和第四末端表面可认为是多层主体111的第三末端表面和第四末端表面。
通过堆叠多个介电层112形成多层主体111，并且介电层112的长度相应于从陶瓷主体的第三末端表面3到第四末端表面4的距离。
根据本发明的实施方式，陶瓷主体的长度可为400-1400μm，但是不局限于此。更具体地，陶瓷主体的长度可为400-800μm或600-1400μm。
内部电极121和122可在介电层112上形成，并且内部电极121和122可通过烧结在陶瓷主体中形成，具有其间介入的一个介电层。
参考图6，第一内部电极121可在介电层112上形成。第一内部电极121沿介电层的长度方向不完全形成。也就是，可形成第一内部电极121的一个末端以与陶瓷主体的第四末端表面4具有预定的间隔d2，可形成第一内部电极121的另一个末端直到陶瓷主体的第三末端表面3，从而另一个末端暴露于第三末端表面3。
暴露于第三末端表面3的第一内部电极的另一个末端可与第一外部电极131连接。
与第一内部电极相反，可形成第二内部电极122的一个末端以与第三末端表面3具有预定的间隔，第二内部电极122的另一个末端可暴露于第四末端表面4，从而与第二外部电极132连接。
介电层112可具有与第一内部电极121相同的宽度。也就是，可沿介电层112的宽度方向完全形成第一内部电极121。介电层的宽度和内部电极的宽度可基于陶瓷主体的第一侧表面和第二侧表面。
根据本发明的实施方式，介电层的宽度和内部电极的宽度可为100-900μm，但是不局限于此。更具体地，介电层的宽度和内部电极的宽度可为100-500μm或100-900μm。
当陶瓷主体微型化时，侧边缘部分的厚度可对多层陶瓷电容器的电性质具有影响。根据本发明的实施方式，侧边缘部分的厚度形成为18μm或更小，从而改进微型化的多层陶瓷电容器的性质。
在本发明的实施方式中，内部电极和介电层可同时切割形成，并且可具有相同的宽度。以下将描述其详细说明。
在本发明的实施方式中，介电层的宽度与内部电极的宽度相同，并且内部电极的边缘可暴露于多层主体的第一侧表面和第二侧表面。内部电极的边缘暴露于的多层主体的两个侧表面可提供有第一侧边缘部分113和第二侧边缘部分114。
如上所述，从多个内部电极的各自的边缘到第一侧表面或第二侧表面的距离d1相应于第一侧边缘部分113或第二侧边缘部分114的厚度。
第一侧边缘部分113和第二侧边缘部分114的厚度可为18μm或更小。当第一侧边缘部分113或第二侧边缘部分114的厚度降低时，在陶瓷主体中形成的内部电极的重叠面积可相对增加。
只要第一侧边缘部分113和第二侧边缘部分114具有足以防止暴露于多层主体111的侧表面的内部电极短路的厚度，不特别限制第一侧边缘部分113或第二侧边缘部分114的厚度。例如，第一侧边缘部分113和第二侧边缘部分114的厚度可为2μm或更大。
在其中第一侧边缘部分和第二侧边缘部分的厚度小于2μm的情况下，针对外部冲击的机械强度可劣化，并且在其中第一侧边缘部分和第二侧边缘部分的厚度超过18μm的情况下，内部电极的重叠面积相对降低，使得可难以确保多层陶瓷电容器的高电容。
根据本发明的实施方式，第一侧边缘部分113和第二侧边缘部分114可由陶瓷浆料形成。通过控制陶瓷浆料的量，容易控制第一侧边缘部分113和第二侧边缘部分114的厚度，并且第一侧边缘部分113和第二侧边缘部分114可为薄的，18μm或更小的小的厚度。
第一侧边缘部分113和第二侧边缘部分114的厚度可指边缘部分的平均厚度。
可在图像上测量第一侧边缘部分113和第二侧边缘部分114的平均厚度，该图像使用扫描电子显微镜(SEM)，通过沿其宽度方向扫描陶瓷主体110的横截面而得到。
例如，关于从图像提取的第一侧边缘部分113和第二侧边缘部分114，该图像使用如图5所示的SEM，通过沿长度(L)方向在陶瓷主体110的中心部分中切割的宽度-厚度(W-T)方向扫描陶瓷主体110的横截面而得到，可测量沿陶瓷主体的厚度方向在边缘部分的上、中和下部分的任何三个点的厚度，以得到平均值，如图5所示。
为了显著提高多层陶瓷电容器的电容，已考虑使介电层变薄、层压变薄的介电层和改进内部电极的覆盖度的方法。此外，已考虑增加形成电容的内部电极的重叠面积的方法。为了增加内部电极的重叠面积，其中显著降低不形成内部电极的边缘部分。特别是，当多层陶瓷电容器微型化时，需要显著降低边缘部分，以便增加内部电极的重叠面积。
根据本发明的实施方式，沿其宽度方向横过整个介电层形成内部电极，并且侧边缘部分的厚度设定为18μm或更小，使得内部电极的重叠面积大。
总的来说，当介电层高度层压时，介电层和内部电极的厚度降低。因此，在内部电极中可频繁发生短路。此外，在其中在介电层上部分形成内部电极的情况下，通过内部电极引起的步骤可劣化绝缘电阻的加速寿命或可靠性。
然而，根据本发明的实施方式，即使在内部电极和介电层形成为薄的情况下，由于内部电极沿介电层的宽度方向完全形成，可增加内部电极的重叠面积，以显著增大多层陶瓷电容器的电容。
此外，降低通过内部电极引起的步骤，以改进绝缘电阻的加速寿命，因此可提供具有优良的电容性质和优良的可靠性的多层陶瓷电容器。
同时，在多层主体111和在陶瓷主体110中的第一侧边缘部分113和第二侧边缘部分114之间的边界表面中，可产生孔p。
特别是，由于在覆盖层C与在陶瓷主体110中的侧边缘部分之间的边界表面中产生孔p，多层陶瓷电容器可能不耐冲击。
根据本发明的实施方式，当在覆盖层C与在陶瓷主体110中的侧边缘部分113和114之间的边界表面沿厚度方向分成两个区域时，与内部电极相邻的区域为S1，S1的孔隙率为P1，可满足1≤P1≤20。
控制S1的孔隙率P1，以满足1≤P1≤20，从而缓解外部冲击，例如热冲击、电解冲击等，因此可得到具有高可靠性和高电容的多层陶瓷电容器。
不特别限制控制S1的孔隙率P1以满足1≤P1≤20的方法，但是例如，通过控制加入到在制造形成覆盖层C的陶瓷生片时所用的陶瓷糊膏的玻璃的含量，可实现所述方法。
S1的孔隙率P1可由与内部电极相邻的区域S1占据的面积与孔占据的面积的比率限定。
可在图像上测量S1的孔隙率P1，该图像使用扫描电子显微镜(SEM)，通过沿长度方向扫描陶瓷主体110的横截面而得到，如图2所示。
例如，关于从图像提取的任何覆盖层，该图像通过沿长度和厚度(L-T)方向扫描陶瓷主体110的横截面得到，使用SEM，通过切割多层主体111和沿陶瓷主体110的宽度方向的侧边缘部分113或114的边界表面得到长度和厚度(L-T)方向，如图2所示，当将边界表面沿厚度方向分成两个区域时，与内部电极相邻的区域S1沿长度方向可分成30个等距离区域，并且可测量在这30个等距离区域中的任一个的孔隙率。
这30个等距离区域中的任一个可为沿陶瓷主体的长度方向的中心区域，但是不局限于此。
在其中S1的孔隙率P1小于1的情况下，可出现热冲击和烧结裂缝，并且在其中S1的孔隙率P1大于20的情况下，耐湿特性可劣化，因此，陶瓷主体的强度可劣化。
在根据本发明的该实施方式的多层陶瓷电容器中，当将在覆盖层C与在陶瓷主体110中的侧边缘部分113或114之间的边界表面沿厚度方向分成两个区域时，与内部电极相邻的区域为S1，与陶瓷主体的上表面5或下表面6相邻的区域为S2，S1的孔隙率为P1，S2的孔隙率为P2，可满足P1/P2＞2。
S2的孔隙率P2可由与陶瓷主体110的上表面5或下表面6相邻的区域S2占据的面积与孔占据的面积的比率限定。
控制S1的孔隙率P1和S2的孔隙率P2，以满足P1/P2＞2，从而缓解外部冲击，例如热冲击、电解冲击等，因此可得到具有高可靠性和高电容的多层陶瓷电容器。
在其中P1/P2的值小于2的情况下，可出现例如热冲击和烧结裂缝的问题。
除了上述特征之外，根据本发明的另一种实施方式的多层陶瓷电容器具有与根据本发明的上述实施方式的多层陶瓷电容器相同的特征，因此，将省略对相同特征的详细描述。
下文中，将描述根据本发明的另一种实施方式制造多层陶瓷电容器的方法。
图7A至图7F为示意性显示根据本发明的另一种实施方式制造多层陶瓷电容器的方法的横截面图和透视图。
如图7A所示，可在陶瓷生片212a上形成多个条形第一内部电极图案221a，其间具有预定的间隔d4。多个条形第一内部电极图案221a可彼此平行形成。
预定的间隔d4，相应于用于在具有不同极性的内部和外部电极之间绝缘的距离，可为示于图6的距离d2×2。
陶瓷生片212a可由陶瓷糊膏形成，该糊膏包括陶瓷粉末、有机溶剂和有机粘合剂。
作为陶瓷粉末，可使用具有高介电常数的材料，例如基于钛酸钡(BaTiO3)的材料、基于铅复合钙钛矿的材料、基于钛酸锶(SrTiO3)的材料等，但是不局限于此，并且优选，可使用钛酸钡(BaTiO3)粉末。陶瓷生片212a可烧结为构成陶瓷主体的介电层112。
条形第一内部电极图案221a可由包括导电金属的内部电极糊膏形成。导电金属可为Ni、Cu、Pd或其合金，但是不局限于此。
不特别限制在陶瓷生片212a上形成条形第一内部电极图案221a的方法，但是例如，可使用印刷方法，例如丝网印刷方法或凹版印刷方法。
此外，虽然未显示，可在另一个陶瓷生片212a上形成多个条形第二内部电极图案222a，其间具有预定的间隔。
下文中，具有在其上形成的第一内部电极图案221a的陶瓷生片可称为第一陶瓷生片，而具有在其上形成的第二内部电极图案222a的陶瓷生片可称为第二陶瓷生片。
随后，如图7B所示，第一陶瓷生片和第二陶瓷生片可交替堆叠，使得条形第一内部电极图案221a和条形第二内部电极图案222a彼此交叉。
接着，条形第一内部电极图案221a可形成第一内部电极121，而条形第二内部电极图案222a可形成第二内部电极122。
图7C为显示根据本发明的实施方式具有其中堆叠的第一陶瓷生片和第二陶瓷生片的陶瓷生片多层主体210的横截面图，图7D为显示根据本发明的实施方式具有其中堆叠的第一陶瓷生片和第二陶瓷生片的陶瓷生片多层主体210的透视图。
参考图7C和7D，将具有在其上彼此平行印刷的多个条形第一内部电极图案221a的第一陶瓷生片和具有在其上彼此平行印刷的多个条形第二内部电极图案222a的第二陶瓷生片交替堆叠。
更具体地，当第一陶瓷生片和第二陶瓷生片交替堆叠时，在第一陶瓷生片上印刷的条形第一内部电极图案221a的中心部分和在第二陶瓷生片上印刷的条形第二内部电极图案222a之间的间隔d4可彼此重叠。
随后，如图7D所示，可切割陶瓷生片多层主体210以横断多个条形第一内部电极图案221a和多个条形第二内部电极图案222a。也就是，可沿着切割线C1-C1切割陶瓷生片多层主体210，以形成棒形多层主体220。
更具体地，条形第一内部电极图案221a和条形第二内部电极图案222a可沿长度方向切割，以分成多个具有均匀宽度的内部电极。此处，将堆叠的陶瓷生片与内部电极图案共同切割。因此，可形成介电层，以具有与内部电极相同的宽度。
第一内部电极和第二内部电极的边缘可通过棒形多层主体220的切割表面暴露。棒形多层主体的切割表面可分别称为棒形多层主体的第一侧表面和第二侧表面。
在陶瓷生片多层主体烧结后，陶瓷生片多层主体可切割成为棒形多层主体。或者，在陶瓷生片多层主体切割成为棒形多层主体之后，可实施烧结过程。烧结过程可在N2-H2气氛下在1100℃-1300℃下实施，但是不局限于此。
随后，如图7E所示，棒形多层主体220的第一侧表面和第二侧表面可分别提供有第一侧边缘部分213a和第二侧边缘部分214a。第二侧边缘部分214a未清楚地显示，但是其轮廓通过虚线显示。
可认识到，棒形多层主体220的第一侧表面和第二侧表面相应于示于图5中的多层主体111的第一侧表面1和第二侧表面2。
使用包括陶瓷粉末的陶瓷浆料，可在棒形多层主体220上形成第一侧边缘部分213a和第二侧边缘部分214a。
陶瓷浆料可含有陶瓷粉末、有机粘合剂和有机溶剂，并且可控制陶瓷浆料的量，以允许第一侧边缘部分213a和第二侧边缘部分214a具有期望的厚度。
通过向其施用陶瓷浆料，可在棒形多层主体220的第一侧表面和第二侧表面上形成第一侧边缘部分213a和第二侧边缘部分214a。不特别限制施用陶瓷浆料的方法。例如，可使用喷洒方法或使用辊机实施陶瓷浆料的施用。
此外，通过在陶瓷浆料中浸渍棒形多层主体，可在棒形多层主体的第一侧表面和第二侧表面上形成第一侧边缘部分213a和第二侧边缘部分214a。
如上所述，第一侧边缘部分和第二侧边缘部分的平均厚度可为18μm或更小。第一侧边缘部分和第二侧边缘部分的厚度可基于内部电极的边缘暴露于的棒形多层主体的第一侧表面或第二侧表面限定。
接着，如图7E和图7F所示，具有在其上形成的第一侧边缘部分213a和第二侧边缘部分214a的棒形多层主体220可沿着切割线C2-C2切割，以相应于单个芯片尺寸。图7C可用于识别切割线C2-C2的位置。
棒形多层主体220根据芯片尺寸切割，因此，可形成具有多层主体111和在多层主体的两个侧表面上形成的第一侧边缘部分113和第二侧边缘部分114的陶瓷主体。
由于沿着切割线C2-C2切割棒形多层主体220，可沿着相同的切割线切割第一内部电极的中心部分和在彼此重叠的第二内部电极之间形成的预定的间隔d4。从不同的观察点，可沿着相同的切割线切割第二内部电极的中心部分和在第一内部电极之间形成的预定的间隔。
因此，第一内部电极和第二内部电极的一个末端可交替暴露于切割线C2-C2。第一内部电极暴露于的表面可为示于图6的多层主体的第三末端表面3，而第二内部电极暴露于的表面可为示于图6的多层主体的第四末端表面4。
沿着切割线C2-C2切割棒形多层主体220，使得将在条形第一内部电极图案221a之间的预定的间隔d4切割成为一半，结果是，第一内部电极121的末端可与第四末端表面间隔开预定的间隔d2。此外，第二内部电极122可与第三末端表面间隔开预定的间隔。
随后，可在第三末端表面和第四末端表面上形成外部电极，以分别与第一内部电极和第二内部电极的一个末端连接。
如在本发明的实施方式中描述的，在其中在棒形多层主体220上形成第一侧边缘部分和第二侧边缘部分并且将棒形多层主体220切割成为多个具有芯片尺寸的多层主体的情况下，通过单一过程可在多个多层主体111上形成侧边缘部分。
虽然未显示，棒形多层主体可根据芯片尺寸切割，从而在形成第一侧边缘部分和第二侧边缘部分之前形成多个多层主体。
也就是，可切割棒形多层主体，使得沿着相同的切割线切割第一内部电极的中心部分和在彼此重叠的第二内部电极之间形成的预定的间隔。因此，第一内部电极和第二内部电极的末端可交替暴露于切割表面。
随后，可在多层主体的第一侧表面和第二侧表面上形成第一侧边缘部分和第二侧边缘部分。第一侧边缘部分和第二侧边缘部分可通过上述方法形成。
此外，可分别在第一内部电极暴露于的多层主体的第三末端表面和第二内部电极暴露于的多层主体的第四末端表面上形成外部电极。
根据本发明的另一个实施方式，通过多层主体的第一侧表面和第二侧表面，暴露第一内部电极和第二内部电极的边缘。可将多个堆叠的第一内部电极和第二内部电极同时切割，使得内部电极的边缘可位于单一直线中。随后，可在多层主体的第一侧表面和第二侧表面上形成第一侧边缘部分和第二侧边缘部分。多层主体与第一侧边缘部分和第二侧边缘部分可形成陶瓷主体。也就是，第一侧边缘部分和第二侧边缘部分可形成陶瓷主体的第一侧表面和第二侧表面。
因此，根据本发明的实施方式，从多个内部电极的各自的边缘到陶瓷主体的第一侧表面和第二侧表面的距离可相同。此外，使用陶瓷糊膏，可形成薄的第一侧边缘部分和第二侧边缘部分。
此外，S1的孔隙率P1可满足1≤P1≤20，通过控制加入到在制造形成多层陶瓷电容器的覆盖层C的陶瓷生片时所用的陶瓷糊膏中的玻璃的含量，S1的孔隙率P1和S2的孔隙率P2可满足P1/P2＞2。
结果是，根据本发明的实施方式，可缓解外部冲击，例如热冲击、电解冲击等，因此可实现具有高可靠性和高电容的多层陶瓷电容器。
关于多层陶瓷电容器的侧边缘部分的平均厚度，根据S1的孔隙率P1和S1的孔隙率P1与S2的孔隙率P2的比率P1/P2，下表1显示多层陶瓷电容器的可靠性。
[表1]
参考表1，在其中S1的孔隙率P1与S2的孔隙率P2的比率P1/P2在本发明观念的数值范围之外的情况下，其中侧边缘部分的平均厚度为18μm或更小的样品1-3在可靠性测试中有问题。
其中侧边缘部分的平均厚度为18μm或更大的样品4-6在可靠性测试中显示优良的结果，即使在其中S1的孔隙率P1与S2的孔隙率P2的比率P1/P2在本发明观念的数值范围之外的情况下。
当多层陶瓷电容器的侧边缘部分的平均厚度为18μm或更小时，根据S1的孔隙率P1和S1的孔隙率P1与S2的孔隙率P2的比率P1/P2，下表2显示多层陶瓷电容器的耐湿特性和可靠性。
[表2]
*：对比实施例
在表2中，通过在8585(85℃，85%湿度)的潮湿条件下在基材上安装200个芯片，评价耐湿特性，并且通过在将芯片抛光之后在分解分析时是否发生裂缝来评价可靠性。具体地，在将芯片在320℃的Pb浴中浸没2秒后，实施测定是否出现热冲击裂缝的测试。
在表2中，其中耐湿特性优良的情况用“○”表示，而其中耐湿特性差的情况用“×”表示。
由表2认识到，在其中S1的孔隙率P1满足1≤P1≤20，并且S1的孔隙率P1与S2的孔隙率P2的比率P1/P2满足P1/P2＞2的情况下，改进了耐湿特性，并且也改进了可靠性。
如上所述，根据本发明的实施方式，通过控制在覆盖层与陶瓷主体中的侧边缘部分之间的边界表面的孔隙率，可实现具有高可靠性和高电容的多层陶瓷电容器，以缓解外部冲击，例如热冲击、电解冲击等。
此外，在多层陶瓷电容器中，从内部电极的边缘到第一侧表面或第二侧表面的距离可以是短的。因此，在陶瓷主体中形成的内部电极的重叠面积可相对是大的。
此外，从最上面或最下面的内部电极的边缘到第一侧表面或第二侧表面的距离显著短，因此可促进去除残余的碳。因此，残余的碳的浓度分布可为均匀的，以允许内部电极的微观结构均匀，并且可也改进内部电极的连通性。
此外，从最上面或最下面的内部电极的边缘到第一侧表面或第二侧表面的最短距离可确保具有预定的厚度，使得可改进耐湿特性，并且内部缺陷可显著降低。此外，当形成外部电极时，发生裂缝的可能性可降低，并且可确保针对外部冲击的机械强度。
根据本发明的实施方式，可将多个第一内部电极和第二内部电极和陶瓷生片同时切割，使得内部电极的边缘可位于单一直线中。随后，内部电极的边缘暴露于的表面可提供有第一侧边缘部分和第二侧边缘部分。根据陶瓷浆料的量，可容易控制侧边缘部分的厚度。
内部电极可沿介电层的宽度方向完全形成，使得可容易确保在内部电极之间的重叠面积，并且可降低通过内部电极引起的步骤的发生。
虽然已结合实施方式显示和描述了本发明，但是对于本领域技术人员显而易见的是，在不偏离由所附权利要求限定的本发明的精神和范围下，可以进行修改和变化。

Claims (13)

1.一种多层陶瓷电容器，所述电容器包括：
陶瓷主体，所述陶瓷主体具有彼此相反的第一侧表面和第二侧表面以及连接所述第一侧表面和所述第二侧表面的第三末端表面和第四末端表面；
多个内部电极，所述多个内部电极在所述陶瓷主体中形成，并且所述多个内部电极的一个末端暴露于所述第三末端表面或所述第四末端表面；和
第一侧边缘部分和第二侧边缘部分，所述第一侧边缘部分和所述第二侧边缘部分从所述第一侧表面和所述第二侧表面到内部电极的各自的边缘形成，所述第一侧边缘部分和所述第二侧边缘部分的平均厚度为18μm或更小，
其中，当将在覆盖层与所述陶瓷主体中的所述第一侧边缘部分或所述第二侧边缘部分之间的边界表面沿所述陶瓷主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，与所述陶瓷主体的上表面或下表面相邻的区域为S2，S1的孔隙率为P1，S2的孔隙率为P2，满足P1＞P2，且1≤P1≤20。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部分和所述第二侧边缘部分由陶瓷浆料形成。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述多个内部电极包括：
第一内部电极，所述第一内部电极具有一个末端暴露于所述第三末端表面，而另一个末端与所述第四末端表面间隔开预定的间隔；和
第二内部电极，所述第二内部电极具有一个末端暴露于所述第四末端表面，而另一个末端与所述第三末端表面间隔开预定的间隔。
4.一种多层陶瓷电容器，所述电容器包括：
陶瓷主体，所述陶瓷主体具有彼此相反的第一侧表面和第二侧表面以及连接所述第一侧表面和所述第二侧表面的第三末端表面和第四末端表面；
多个内部电极，所述多个内部电极在所述陶瓷主体中形成，并且所述多个内部电极的一个末端暴露于所述第三末端表面或所述第四末端表面；和
第一侧边缘部分和第二侧边缘部分，所述第一侧边缘部分和所述第二侧边缘部分从所述第一侧表面和所述第二侧表面到内部电极的各自的边缘形成，所述第一侧边缘部分和所述第二侧边缘部分的平均厚度为18μm或更小，
其中，当将在覆盖层与所述陶瓷主体中的所述第一侧边缘部分或所述第二侧边缘部分之间的边界表面沿所述陶瓷主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，与所述陶瓷主体的上表面或下表面相邻的区域为S2，S1的孔隙率为P1，S2的孔隙率为P2，满足P1/P2＞2。
5.根据权利要求4所述的多层陶瓷电容器，其中，所述第一侧边缘部分和所述第二侧边缘部分由陶瓷浆料形成。
6.根据权利要求4所述的多层陶瓷电容器，其中，所述多个内部电极包括：
第一内部电极，所述第一内部电极具有一个末端暴露于所述第三末端表面，而另一个末端与所述第四末端表面间隔开预定的间隔；和
第二内部电极，所述第二内部电极具有一个末端暴露于所述第四末端表面，而另一个末端与所述第三末端表面间隔开预定的间隔。
7.一种制造多层陶瓷电容器的方法，所述方法包括：
制备包括其间具有预定的间隔的多个条形第一内部电极图案的第一陶瓷生片和包括其间具有预定的间隔的多个条形第二内部电极图案的第二陶瓷生片；
通过堆叠所述第一陶瓷生片和所述第二陶瓷生片同时使所述条形第一内部电极图案和所述条形第二内部电极图案彼此交叉而形成陶瓷生片多层主体，并且通过在所述陶瓷生片多层主体的上表面和下表面的至少一个上堆叠多个陶瓷生片而形成覆盖层；
将所述陶瓷生片多层主体切割成为多层主体，同时横断所述条形第一内部电极图案和所述条形第二内部电极图案，使得第一内部电极和第二内部电极具有均匀的宽度，每个所述多层主体具有侧表面，沿所述多层主体的宽度方向，所述第一内部电极和所述第二内部电极的边缘暴露于所述侧表面；和
通过使用陶瓷浆料，在所述侧表面上形成第一侧边缘部分和第二侧边缘部分，所述第一内部电极和所述第二内部电极的边缘分别暴露于所述侧表面，
其中，所述第一侧边缘部分和所述第二侧边缘部分的平均厚度为18μm或更小，和
当将在所述覆盖层与所述多层主体中的所述第一侧边缘部分或所述第二侧边缘部分之间的边界表面沿所述多层主体的厚度方向分成两个区域时，与内部电极相邻的区域为S1，S1的孔隙率为P1，满足1≤P1≤20。
8.根据权利要求7所述的方法，其中，在形成所述陶瓷生片多层主体中，所述条形第一内部电极图案的中心部分和所述条形第二内部电极图案之间的预定的间隔彼此重叠。
9.根据权利要求7所述的方法，其中，所述陶瓷生片多层主体的切割包括：
将所述陶瓷生片多层主体切割成为各自具有所述侧表面的棒形多层主体，所述第一内部电极和所述第二内部电极的边缘暴露于所述侧表面；和
在形成所述第一侧边缘部分和所述第二侧边缘部分之后，沿着相同的切割线切割所述第一内部电极的中心部分和所述第二内部电极之间的预定的间隔，以形成具有第三末端表面和第四末端表面的所述多层主体，所述第一内部电极和所述第二内部电极的一端分别暴露于所述第三末端表面和所述第四末端表面。
10.根据权利要求7所述的方法，其中，所述陶瓷生片多层主体的切割包括：
将所述陶瓷生片多层主体切割成为各自具有所述侧表面的棒形多层主体，所述第一内部电极和所述第二内部电极的边缘暴露于所述侧表面；和
在形成所述第一侧边缘部分和所述第二侧边缘部分之前，沿着相同的切割线切割所述棒形多层主体中的所述第一内部电极的中心部分和所述第二内部电极之间的预定的间隔，以形成具有第三末端表面和第四末端表面的所述多层主体，所述第一内部电极和所述第二内部电极的一端分别暴露于所述第三末端表面和所述第四末端表面。
11.根据权利要求7所述的方法，其中，通过将陶瓷浆料施用于所述侧表面，实施形成所述第一侧边缘部分和所述第二侧边缘部分，所述第一内部电极和所述第二内部电极的边缘暴露于所述侧表面。
12.根据权利要求7所述的方法，其中，通过在陶瓷浆料中浸渍所述侧表面，实施形成所述第一侧边缘部分和所述第二侧边缘部分，所述第一内部电极和所述第二内部电极的边缘暴露于所述侧表面。
13.根据权利要求7所述的方法，其中，当将在所述覆盖层与所述陶瓷生片多层主体中的所述第一侧边缘部分或所述第二侧边缘部分之间的所述边界表面沿厚度方向分成两个区域时，与所述陶瓷生片多层主体的上表面或下表面相邻的区域为S2，S2的孔隙率为P2，满足P1/P2＞2。
CN201310279476.9A 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法 Active CN104103423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130038319A KR101565640B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법
KR10-2013-0038319 2013-04-08

Publications (2)

Publication Number Publication Date
CN104103423A CN104103423A (zh) 2014-10-15
CN104103423B true CN104103423B (zh) 2017-04-12

Family

ID=51654279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310279476.9A Active CN104103423B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (1) US9042081B2 (zh)
JP (1) JP5632046B2 (zh)
KR (1) KR101565640B1 (zh)
CN (1) CN104103423B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428764B2 (ja) * 2014-04-02 2018-11-28 株式会社村田製作所 チップ型電子部品
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
US9934906B2 (en) * 2014-12-05 2018-04-03 Biotronik Se & Co. Kg Electrical device
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6436921B2 (ja) * 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7028416B2 (ja) 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102551219B1 (ko) * 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102662851B1 (ko) 2018-08-29 2024-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11094469B2 (en) * 2018-09-05 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102149962B1 (ko) * 2018-09-05 2020-08-31 삼성전기주식회사 적층형 커패시터
KR102217289B1 (ko) 2018-11-22 2021-02-19 삼성전기주식회사 커패시터 부품 및 그 제조 방법
JP7302859B2 (ja) * 2018-12-18 2023-07-04 サムソン エレクトロ－メカニックス カンパニーリミテッド． キャパシタ部品
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7292101B2 (ja) * 2019-05-20 2023-06-16 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
KR20190116119A (ko) 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2023079253A (ja) * 2021-11-29 2023-06-08 太陽誘電株式会社 積層セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1374667A (zh) * 2001-03-07 2002-10-16 株式会社村田制作所 多层陶瓷电容及其生产方法
CN102110528A (zh) * 2009-12-24 2011-06-29 三星电机株式会社 多层陶瓷电容器及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289433A (ja) 2001-03-23 2002-10-04 Matsushita Electric Ind Co Ltd 電子部品
JP2003309039A (ja) 2002-04-17 2003-10-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2005159056A (ja) 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
KR20110065623A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
KR101101530B1 (ko) * 2010-06-24 2012-01-04 삼성전기주식회사 적층형 세라믹 캐패시터
JPWO2012023334A1 (ja) 2010-08-18 2013-10-28 太陽誘電株式会社 積層型セラミック電子部品
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
KR20130049295A (ko) 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 커패시터
KR101792268B1 (ko) * 2012-03-13 2017-11-01 삼성전기주식회사 적층 세라믹 전자 부품
KR101751079B1 (ko) * 2012-06-28 2017-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1374667A (zh) * 2001-03-07 2002-10-16 株式会社村田制作所 多层陶瓷电容及其生产方法
CN102110528A (zh) * 2009-12-24 2011-06-29 三星电机株式会社 多层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
US9042081B2 (en) 2015-05-26
CN104103423A (zh) 2014-10-15
US20140301012A1 (en) 2014-10-09
JP2014204114A (ja) 2014-10-27
KR20140121725A (ko) 2014-10-16
KR101565640B1 (ko) 2015-11-03
JP5632046B2 (ja) 2014-11-26

Similar Documents

Publication Publication Date Title
CN104103423B (zh) 多层陶瓷电容器及其制造方法
CN104103424B (zh) 多层陶瓷电容器及其制造方法
CN104103419B (zh) 多层陶瓷电容器及其制造方法
CN102810398B (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN103787001B (zh) 封装单元
CN103456496B (zh) 片式层压电子元件、用于安装该元件的板及其封装单元
CN103700499B (zh) 片式层压电子元件、用于安装该元件的板及其封装单元
CN102810397B (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN107578919B (zh) 多层陶瓷电容器及其制造方法
CN108155011B (zh) 片式层压电子元件、用于安装该元件的板件及其封装单元
CN103065792B (zh) 多层陶瓷电子组件
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN103871735B (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
CN104465085B (zh) 多层陶瓷电子组件和安装有该多层陶瓷电子组件的板
CN1308979C (zh) 层叠电容器及其制造方法
KR20140081568A (ko) 적층 세라믹 전자 부품
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
CN103811175B (zh) 多层陶瓷电容器及其制造方法
CN112309718B (zh) 多层电子组件
CN103887062B (zh) 多层陶瓷电容器及其制造方法
CN103377827B (zh) 多层陶瓷电子部件
CN104299784B (zh) 多层陶瓷电容器及其制造方法
CN103871734B (zh) 多层陶瓷电容器及其制造方法
KR20190121224A (ko) 커패시터 부품 및 그 제조 방법
JP2009088420A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant