JPH09260104A

JPH09260104A - 積層チップ形サーミスタとその製造方法

Info

Publication number: JPH09260104A
Application number: JP8071942A
Authority: JP
Inventors: Junichi Fukuyama; 淳一福山; Kazuhiko Oyama; 和彦大山; Shinichi Harada; 慎一原田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 1996-03-27
Filing date: 1996-03-27
Publication date: 1997-10-03

Abstract

(57)【要約】【課題】内部電極パターン１１ａ、１１ｂの印刷工程
及びセラミックグリーンシート１１、１１ａ、１１ｂの
積層工程における抵抗値の変動要因を吸収し、目標とす
る抵抗値がばらつきなく得られるようにする。【解決手段】セラミックグリーンシート１１、１１
ａ、１１ｂと内部電極パターン１２ａ、１２ｂとが交互
に積層され、対向する長尺な端面に２組の内部電極パタ
ーン１２ａ、１２ｂが交互に導出された長尺な積層体２
１を作る。その後、一部の積層体２１を異なる間隔で裁
断して積層チップ２２を得、この積層チップ２２を焼成
してチップ素体１３を得る。さらに、このチップ素体１
３の端部に外部電極１２、１２を形成し、その外部電極
１２、１２の間で測定した抵抗値もとに、積層体２１の
最も適当な裁断間隔を求め、その裁断間隔で他の積層体
２１を裁断して個々の積層チップ２２を得る。さらに、
これらの積層チップ２２を焼成することで、焼成済みの
チップ素体１３を得る。最後に、内部電極１５、１６が
各々導出している前記チップ素体１３の両端に外部電極
１２、１２を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、抵抗値が温度依存
特性を有するサーミスタとその製造方法に関し、特にサ
ーミスタ材料の積層体からなるチップ素体の内部で対向
させた内部電極を有する積層チップ形サーミスタとその
製造方法に関する。

【０００２】

【従来の技術】積層チップ形サーミスタは、図８及び図
９に示すように、サーミスタ特性を有するセラミック層
７と２組の内部電極５、６とが交互に積層されたチップ
素体３の対向する端面に前記各組の内部電極１５、１６
が各々導出され、このチップ素体３の端部に外部電極１
２、１２を設け、この外部電極１２、１２を、チップ素
体１３の端面に各々導出した前記内部電極１５、１６に
各々接続したものである。

【０００３】このような積層チップ形サーミスタは、通
常次のようにして作られる。まず、サーミスタセラミッ
ク原料粉末を溶剤に溶解した有機バインダーに均一に分
散したセラミックスラリーを作り、これをポリエチレン
テレフタレートフィルム等のベースフィルム上に薄く均
一な厚さで塗布し、乾燥することで、膜状のセラミック
グリーンシートを作る。その後、このセラミックグリー
ンシートを適当な大きさに裁断する。

【０００４】次に、この裁断したセラミックグリーンシ
ート１ａ、１ｂの上に図１１に示すような内部電極パタ
ーン２ａ、２ｂを各々印刷する。図１１に示すように、
内部電極パターン２ａ、２ｂは、セラミックグリーンシ
ート１ａ、１ｂの端の列にある短いものを除いて、積層
チップ形サーミスタの２個分の電極が連なったような長
い形状を有し、それらが間隔をおいて縦横に配列されて
いる。さらに、セラミックグリーンシート１ａと１ｂと
では、それらの内部電極パターン２ａ、２ｂが長い電極
パターンの半分の長さだけその長手方向にずれている。

【０００５】このような内部電極パターン２ａ、２ｂが
印刷されたセラミックグリーンシート１ａ、１ｂを交互
に積み重ね、さらにその両側に内部電極パターン２ａ、
２ｂが印刷されてないセラミックグリーンシート１、１
を重ね、これらを圧着し、図１２に示すように積層体１
０を得る。さらに、この積層体１０を図１２に二点鎖線
で示すラインで裁断し、個々の積層チップ毎に分割す
る。さらに、これらの積層チップを焼成することで、図
８及び図１０に示すような焼成済みのチップ素体３が得
られる。図８はチップ素体３を一部切り欠いてその内部
を示しており、図１０ではチップ素体３の各層を分離し
てその内部電極５、６を示している。

【０００６】ここで、図１２に二点鎖線で示す積層体１
０を裁断するラインは、長い形状の内部電極パターン２
ａ、２ｂの中間位置とそれら内部電極パターン２ａ、２
ｂの間隙部分である。従って、この位置で裁断されるこ
とにより作られたチップ素体３は、図８及び図１０に示
すように、セラミック層７を介して対向している各内部
電極５、６がチップ素体３の両端面に交互に導出されて
いる。また、これらの内部電極５、６は、セラミック層
７の両側にマージンがあり、チップ素体３の両側面には
達していない。

【０００７】さらに、内部電極５、６が各々導出してい
る前記チップ素体３の両端にＡｇペーストなどの導電ペ
ーストを塗布し、これを焼き付け、さらにその導電膜上
にＮｉメッキと、Ｓｎ或は半田メッキを施し、外部電極
２、２を形成する。これにより、積層チップ形サーミス
タが完成する。このような積層チップ形サーミスタは、
前記外部電極２、２の間に抵抗が形成され、その抵抗値
は温度に対して特性を有する。この抵抗値は、セラミッ
ク層７を介して対向する内部電極５、６の間でとられる
ため、その抵抗値はセラミック層７の厚み、内部電極
５、６の対向面積及び内部電極５、６の対向組数等によ
り決定される。

【０００８】

【発明が解決しようとする課題】このような積層チップ
形サーミスタの小形化が進んでいると共に、その抵抗値
の許容差が狭くなり、抵抗値の精度向上が厳しく要求さ
れるようになっている。積層チップ形サーミスタは、そ
の形状、寸法及び抵抗値が指定されると、それに従って
セラミック材料、セラミック層の厚み、内部電極パター
ン２ａ、２ｂ、及び内部電極５、６の対向組数が設計さ
れる。そして、この設計に従って実際に製造される積層
チップ形セラミックの設計値に対する抵抗値の精度は、
セラミックグリーンシート１ａ、１ｂを形成するときの
厚さ精度にも依存するが、内部電極パターン２ａ、２ｂ
の印刷精度、内部電極５、６の積層精度などが抵抗値の
主な変動要因となる。

【０００９】前述のような従来の方法で製造される積層
チップ形サーミスタの場合、まず内部電極パターン２
ａ、２ｂの印刷精度のばらつきにより、完成する積層チ
ップ形サーミスタの抵抗値の精度が影響を受ける。さら
に、内部電極パターン２ａ、２ｂを印刷したセラミック
グリーンシート１ａ、１ｂを積層するときの積層位置の
ばらつきにより抵抗値の精度が影響を受ける。このた
め、同じロットが同様にして抵抗値の変動要因の影響を
受け、目的の抵抗値に対して同じようにばらつくことに
なる。そして、それらの変動要因を考慮して、予め内部
電極パターンを設計したとしても、得られた結果は必ず
しも好ましい結果となる訳ではない。目標の抵抗値に対
して許容範囲を越える抵抗値を有する積層チップ形サー
ミスタは、最終の抵抗値測定検査により不良品とされ、
製品から除去される。従って、この抵抗値のばらつきが
製品の歩留まりに大きな影響を与え、従来製造方法では
その歩留りが低いという課題があった。

【００１０】本発明は、内部電極パターンを印刷した積
層体を裁断して、個々の積層チップに分離するときに、
それ以前の工程、すなわち内部電極パターンの印刷工程
及びセラミックグリーンシートの積層工程における抵抗
値の変動要因を吸収することが出来るようにし、これに
よって目標とする抵抗値がばらつきなく得られ、チップ
形サーミスタが歩留まりよく製造できるようにする。

【００１１】

【課題を解決するための手段】本発明では、チップ素体
１３の２個分の内部電極１５、１６に対応する幅を有す
る長い内部電極パターン１２ａ、１２ｂを複数列ずつセ
ラミックグリーンシート１１ａ、１１ｂに印刷する。こ
こで、セラミックグリーンシート１１ａ、１１ｂには、
内部電極パターン１２ａ、１２ｂを各々印刷し、その内
部電極パターン１２ａ、１２ｂは、その幅半分だけ同幅
方向にずれている。さらに、これらのセラミックグリー
ンシート１１ａ、１１ｂを積層して積層体２０を得る。
次に、この積層体２０を内部電極パターン１２ａ、１２
ｂの間隙及びその中央部で裁断し、内部電極パターン１
２ａ、１２ｂが長く連なったような形状の長尺な積層体
２１に分離する。この積層体２１は、セラミックグリー
ンシート１１、１１ａ、１１ｂと内部電極パターン１２
ａ、１２ｂとが交互に積層され、対向する長尺な端面に
内部電極パターン１２ａ、１２ｂが交互に導出された長
尺なものである。

【００１２】その後、一部の積層体２１を異なる間隔で
裁断して積層チップ２２を得、この積層チップ２２を焼
成してチップ素体１３を得る。さらに、このチップ素体
１３の端部に外部電極１２、１２を形成し、その外部電
極１２、１２の間で抵抗値を測定する。この測定結果を
もとに、積層体２１の最も適当な裁断間隔を求め、その
裁断間隔で他の積層体２１を裁断して個々の積層チップ
２２を得る。さらに、これらの積層チップ２２を焼成す
ることで、焼成済みのチップ素体１３を得る。最後に、
内部電極１５、１６が各々導出している前記チップ素体
１３の両端に外部電極１２、１２を形成し、積層チップ
形サーミスタが完成する。

【００１３】この積層チップ形サーミスタの製造方法に
よりより得られるサーミスタのチップ素体１３は、その
内部電極１５、１６が各セラミック層１７の両側辺に達
するよう形成されている。すなわち、セラミック層１７
の両側には内部電極１５、１６のマージンが無く、内部
電極はチップ素体１３の両側に導出されている。そこ
で、このチップ素体１３の内部電極１５、１６が露出し
た側面に絶縁被膜１４を施すとよい。

【００１４】このような積層チップ形サーミスタの製造
方法において、長尺な積層体２１を裁断して個々の積層
チップ２２に分離するときの間隔により、最終的に得ら
れる積層チップ形サーミスタの抵抗値を調整することが
できる。すなわち、一部の積層体を異なる間隔で裁断
し、外部電極１２、１２を有する積層チップ形サーミス
タを作り、その外部電極１２、１２の間で抵抗値を測定
することにより、その測定結果をもとに、積層体２１の
最も適当な裁断間隔を求めることが出来る。そして、そ
の裁断間隔で同一ロットの他の積層体２１を裁断して個
々の積層チップ２２に分離することにより、ばらつきな
なく、しかも目標の抵抗値に近い抵抗値を有する積層チ
ップ形サーミスタを製造することができる。従って、積
層体２０、２１を裁断して、個々の積層チップ２２に分
離するときに、それ以前の工程、すなわち内部電極パタ
ーン１２ａ、１２ｂの印刷工程及びセラミックグリーン
シート１１ａ、１１ｂの積層工程における抵抗値の変動
要因を吸収することが出来ることになる。

【００１５】

【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について具体的且つ詳細に説明する。ま
ず、サーミスタセラミック原料粉末を溶剤に溶解した有
機バインダーに均一に分散したセラミックスラリを作
り、これをポリエチレンテレフタレートフィルム等のベ
ースフィルム上に薄く均一な厚さで塗布し、乾燥し、膜
状のセラミックグリーンシートを作る。その後、このセ
ラミックグリーンシートを適当な大きさに裁断する。

【０００１６】次に、この裁断したセラミックグリーン
シート１１ａ、１１ｂの上に図４に示すような内部電極
パターン１２ａ、１２ｂを各々印刷する。図４に示すよ
うに、内部電極パターン１２ａ、１２ｂは、その幅方向
と直交する方向に長く連なった形状を有しており、図４
では右下から左上方向に連なっている。また、この内部
電極パターン１２ａ、１２ｂは、セラミックグリーンシ
ート１１ａ、１１ｂの端にある幅の狭いものは、完成し
た積層チップ形サーミスタの１つ分の内部電極１５、１
６の幅に対応しているが、他の内部電極パターン１２
ａ、１２ｂは、積層チップ形サーミスタの２個分の内部
電極１５、１６の幅に対応している。これらの内部電極
パターン１２ａ、１２ｂは、幅方向に間隔を開けて図４
において複数列配列されている。さらに、セラミックグ
リーンシート１１ａと１１ｂとでは、それらの内部電極
パターン１２ａ、１２ｂが積層チップ形サーミスタの１
個分の内部電極１５、１６に対応する幅だけ、すなわち
幅の広い内部電極パターン１２ａ、１２ｂの幅半分だけ
同幅方向に互いにずれている。

【００１７】このような内部電極パターン１２ａ、１２
ｂが印刷されたセラミックグリーンシート１１ａ、１１
ｂを交互に積み重ね、さらにその両側に内部電極パター
ン２ａ、２ｂが印刷されてないセラミックグリーンシー
ト１１、１１、いわゆるダミーシートを積み重ね、これ
らを圧着し、図５に示すように積層体２０を得る。さら
に、この積層体１０を図５及び図６に二点鎖線で示すラ
インで裁断し、長尺な積層体２１に分割する。

【００１８】ここで、図５及び図６に二点鎖線で示す積
層体２１を裁断するラインは、幅の広い内部電極パター
ン１２ａ、１２ａの幅方向の中間位置とそれら内部電極
パターン１２ａ、１２ｂの間隙部分である。従って、こ
の位置で裁断されることにより作られた積層体２１は、
図７に示すように、セラミックグリーンシート１ａ、１
ｂの層を介して対向している各内部電極パターン１２
ａ、１２ｂが積層体２１の長手方向に連なっていると共
に、その長尺な両端面に交互に導出されている。

【００１９】その後、一部の積層体２１を裁断し、個々
の積層チップ２２に分離する。このとき、積層チップ形
サーミスタの設計幅を中心に僅かずつ幅が異なる複数の
グループの積層チップ２２に分けて裁断する。その後、
これらの積層チップ２２を焼成することで、図１及び図
３に示すような焼成済みのチップ素体１３を得る。さら
に、内部電極１５、１６が各々導出している前記チップ
素体１３の両端にＡｇペーストなどの導電ペーストを塗
布し、これを焼き付け、さらにその導電膜上にＮｉメッ
キと、Ｓｎ或は半田メッキを施して、外部電極１２、１
２を形成する。そして、この外部電極１２、１２の間で
抵抗値を測定する。この測定結果をもとに、積層体２１
の最も適当な裁断間隔、すなわち目標の抵抗値に近い抵
抗値が得られる裁断間隔を求め、その裁断間隔で他の積
層体２１を裁断し、個々の積層チップ２２を得る。さら
に、これらの積層チップ２２を焼成することで、チップ
素体１３を得る。

【００２０】このようにして作られたチップ素体１３
は、図１及び図３に示すように、セラミック層７を介し
て対向している各内部電極１５、１６がチップ素体１３
の両端面の交互に導出されている。また、これらの内部
電極１５、１６は、セラミック層１７の両側にマージン
が無く、チップ素体１３の両側面に達している。そこ
で、このチップ素体１３の両側面に絶縁被膜１４、１４
を施す。この絶縁被膜１４は、例えば、アルミナ等の絶
縁材料をスパッタリングしたり、或は絶縁ペーストを塗
布し、これを焼き付けて施すことができる。最後に、内
部電極１５、１６が各々導出している前記チップ素体１
３の両端に前述と同様にして外部電極１２、１２を形成
し、積層チップ形サーミスタが完成する。

【００２１】なお、前記の例では、積層チップ形サーミ
スタの内部電極１５、１６は、重ね合わせ状態で対向す
るものであったが、本発明は、これに限るものではな
く、同一セラミック層で内部電極が対向している、いわ
ゆるつき合わせ電極パターンやその他浮遊電極パターン
の構造を持ったものでも、同様にして適用することがで
き、前記の例と同様の効果があることは明かである。

【００２２】

【実施例】次に、本発明のより具体的な実施例とそれら
に対する比較例について説明する。（実施例）セラミックサーミスタ原料粉末と有機溶剤を
混合してセラミックスラリを作り、このセラミックスラ
リをドクターブレード成膜法によって、ベースフィルム
上に塗布し、乾燥して、膜状のセラミックグリーンシー
トを作る。その後、このセラミックグリーンシートをベ
ースフィルムから剥離離し、１００ｍｍ角のセラミック
グリーンシートを複数枚作った。

【００２３】これとは別にスクリーン印刷機用スクリー
ン版を用意する。このスクリーン版には、幅３．０ｍ
ｍ、長さ９５ｍｍの短冊状の内部電極パターンを、１．
０ｍｍの間隔を開けて平行に複数本配したＡパターンを
有するスクリーン版と、やはり幅３．０ｍｍ、長さ９５
ｍｍの短冊状の内部電極パターンを、１．０ｍｍの間隔
を開けて平行に複数本配し、且つこの内部電極パターン
を、前記Ａパターンに対し、内部電極パターンの幅方向
に１．５ｍｍ、すなわち内部電極パターンの幅の１／２
の寸法だけずらして配したＢパターンのスクリーン板を
用意する。

【００２４】これらの用意ができたら、前記Ａパターン
とＢパターンのスクリーン版を各々用いて、スクリーン
印刷機により前記セラミックグリーンシート１１ａ、１
１ｂ上にＡｇペーストを印刷し、各々のセラミックグリ
ーンシート１１ａ、１１ｂに図４に示すような内部電極
パターン１２ａ、１２ｂを各々形成した。このような
Ａ、Ｂの内部電極パターン１２ａ、１２ｂが印刷された
セラミックグリーンシート１１ａ、１１ｂを交互に所定
枚数積み重ね、その上下に内部電極パターンが印刷され
ていないセラミックグリーンシート１１、いわゆるダミ
ーシートを積み重ね、これらを積層方向に加圧して圧着
し、図５に示すような積層体２０を得た。

【００２５】この積層体２０を、図５及び図６に示すよ
うに、前記内部電極パターン１２ａ、１２ｂの間隙及び
それらの中央部に沿ってそれらの長手方向に短冊状に裁
断し、図７に示すような長尺な積層体２１を得た。この
長尺な積層体２１の１本を、０．９５ｍｍ、１．００ｍ
ｍ、１．０５ｍｍの間隔で切断して、各々複数個の積層
チップ２２を切り出した。これらの３つのグループの積
層チップ２２を焼成炉に導入して焼成し、図１に示すよ
うな焼成済みのチップ素体１３を得た後、そのチップ素
体１３の両端部（図１において右下と左上の端部）にＡ
ｇペーストを塗布し、これを焼き付けた。その後、電解
メッキバレル槽に入れて、Ａｇ膜をメッキ処理し、同Ａ
ｇ膜上にＮｉメッキ及びＳｎメッキ膜を施した。これに
より、外部電極を形成した。

【００２６】次に、積層体２１を異なった間隔で裁断し
た３つのグループ毎に外部電極間の抵抗値を測定し、そ
の平均値を算出した。その結果、０．９５ｍｍの幅で切
り出したチップ群の抵抗値の平均は１０．３２ＫΩ、そ
のばらつき（δ／平均値）は±０．５７％であり、１．
００ｍｍの幅で切り出したチップ群の抵抗値の平均は
９．８０ＫΩ、そのばらつきは±０．６０％であり、
１．０５ｍｍの幅で切り出したチップ群の抵抗値の平均
は９．３３ＫΩ、そしてそのばらつきは±０．５９％で
あった。

【００２７】積層チップ形サーミスタの温度２５℃にお
ける抵抗値Ｒ₂₅は、一般に次式で表される。Ｒ₂₅＝ρ₂₅×[ｌ／（ａ×ｗ）] （１）ｗ＝[ρ₂₅×ｌ／ａ]／Ｒ₂₅ （２）但し、ρ₂₅：比抵抗、ｌ：内部電極間隔（ｍｍ）、ａ：
内部電極の重なり長さ（ｍｍ）、ｗ：内部電極の重なり
幅（ｍｍ）である。このうち、本実施例では内部電極の
重なり幅ｗは、チップ素体の幅と等しい。

【００２８】前記３つのグループの実際の値を前記
（２）式に代入し、[ρ₂₅×ｌ／ａ]の値を求めると、そ
の値は各々９８０４、９８００、９７９６となり、その
平均値は９８００となる。そこで、（２）式にＲ₂₅＝１
００００、[ρ₂₅×ｌ／ａ]＝９８００の値を代入し、積
層チップ形サーミスタが１０ＫΩの抵抗値を取得するた
めの内部電極の重なり幅ｗ（ｍｍ）、すなわちチップ素
体の幅を計算すると、ｗ＝０．９８（ｍｍ）となる。

【００２９】この結果から、チップ素体１３の幅が０．
９８ｍｍとなるよう、残りの積層体２１を切断し、得ら
れた積層チップ２１を前記先行試験と同じ条件で焼成
し、チップ素体を得た。さらにこのチップチップ素体１
３の両側面にＡｌ₂Ｏ₃をスパッタリングし、絶縁被膜１
４を形成する。そのチップ素体１３の両端部に前記と同
様の方法で、Ａｇ膜上にＮｉメッキ及びＳｎメッキを施
した外部電極１２、１２を形成し、積層チップ形サーミ
スタが完成した。このようにして得られた積層チップ形
サーミスタから無作為に１００個の積層チップ形サーミ
スタを抜き取り、それらの外部電極１２、１２間の２５
℃における抵抗値を測定した結果、その平均値は１０．
００ＫΩであり、そのばらつきは±０．５９％であっ
た。

【００３０】（比較例）前記実施例において、セラミッ
クグリーンシートに印刷した内部電極パターンを、前記
のような短冊状のパターンに代えて、図１１に示すよう
に、サイドマージンが得られるようなチップ素体幅より
狭いパターンとしたことと、図１２に示すように、その
内部電極パターン２ａ、２ｂの設計寸法に基づいて１ｍ
ｍ×２ｍｍの寸法にセラミックグリーンシート１、１
ａ、１ｂの積層体１２を裁断したこと以外は、前記実施
例１と同様にして図９に示すような積層チップ形セーミ
スタを製造した。そして、得られた積層チップ形サーミ
スタから無作為に１００個の積層チップ形サーミスタを
抜き取り、それらの外部電極２、２間の温度２５℃にお
ける抵抗値を測定した。その結果、抵抗値の平均は９．
７７ＫΩで、そのばらつきは±１．８９％であった。

【００３１】

【発明の効果】以上説明した通り、本発明によれば、積
層体２０、２１を裁断して、個々の積層チップ２２に分
離するときに、それ以前の工程、すなわち内部電極パタ
ーン１２ａ、１２ｂの印刷工程及びセラミックグリーン
シート１１ａ、１１ｂの積層工程における抵抗値の変動
要因を吸収することが出来る。これにより、目標とする
抵抗値がばらつきなく得られ、チップ形サーミスタが歩
留まりよく製造できるようになる。

【図面の簡単な説明】

【図１】本発明による積層チップ形サーミスタの例のチ
ップ素体を示す一部切欠斜視図である。

【図２】本発明による積層チップ形サーミスタの例を示
す一部切欠斜視図である。

【図３】本発明による積層チップ形サーミスタの例のチ
ップ素体の各層を分離して示した分解斜視図である。

【図４】本発明による積層チップ形サーミスタの例のチ
ップ素体を得るためのセラミックグリーンシートの積層
状態を示す分解斜視図である。

【図５】本発明による積層チップ形サーミスタの例のチ
ップ素体を得るためのセラミックグリーンシートの積層
体を示す斜視図である。

【図６】本発明による積層チップ形サーミスタの例のチ
ップ素体を得るためのセラミックグリーンシートの積層
体を示す平面図である。

【図７】本発明による積層チップ形サーミスタの例のチ
ップ素体を得るためのセラミックグリーンシートの積層
体を短冊状に裁断した状態を示す斜視図である。

【図８】従来例による積層チップ形サーミスタの例のチ
ップ素体を示す一部切欠斜視図である。

【図９】従来例による積層チップ形サーミスタの例を示
す一部切欠斜視図である。

【図１０】従来例による積層チップ形サーミスタの例の
チップ素体の各層を分離して示した分解斜視図である。

【図１１】従来による積層チップ形サーミスタの例のチ
ップ素体を得るためのセラミックグリーンシートの積層
状態を示す分解斜視図である。

【図１２】従来本発明による積層チップ形サーミスタの
例のチップ素体を得るためのセラミックグリーンシート
の積層体を示す斜視図である。

【符号の説明】

１１セラミックグリーンシート１１ａセラミックグリーンシート１１ｂセラミックグリーンシート１２外部電極１２ａ内部電極パターン１２ｂ内部電極パターン１３チップ素体１４絶縁被膜１５内部電極１６内部電極１７チップ素体のセラミック層２０積層体２１裁断された長尺な積層体２２長尺な積層体をさらに裁断した積層チップ

Claims

【特許請求の範囲】

【請求項１】サーミスタ特性を有するセラミック層
（１７）と内部電極（１５）、（１６）とが交互に積層
されたチップ素体（１３）と、このチップ素体（１３）
の端部に設けられた外部電極（１２）、（１２）とを有
し、前記チップ素体（１３）の対向する端面に内部電極
（１５）、（１６）が各々導出され、同チップ（１３）
の端面に導出された内部電極（１５）、（１６）が前記
外部電極（１２）、（１２）に各々接続されている積層
チップ形サーミスタにおいて、前記チップ素体（１３）
の内部電極（１５）、（１６）が各セラミック層（１
７）の両側辺に達するよう形成されていることを特徴と
する積層チップ形サーミスタ。
【請求項２】チップ素体（１３）の内部電極（１
５）、（１６）の各セラミック層（１７）の両側辺にお
けるマージンが０であることを特徴とする請求項１に記
載の積層チップ形サーミスタ。
【請求項３】内部電極（１５）、（１６）が露出した
チップ素体（１３）の側面が絶縁被膜（１４）で覆われ
ていることを特徴とする請求項１または２に記載の積層
チップ形サーミスタ。
【請求項４】サーミスタ特性を有するセラミック層
（１７）と内部電極（１５）、（１６）とが交互に積層
されたチップ素体（１３）と、このチップ素体（１３）
の端部に設けられた外部電極（１２）、（１２）とを有
し、前記チップ素体（１３）の対向する端面に内部電極
（１５）、（１６）が導出され、同チップ（１３）の端
面に導出された内部電極（１５）、（１６）が前記外部
電極（１２）、（１２）に各々接続されている積層チッ
プ形サーミスタを製造する積層チップ形サーミスタの製
造方法において、セラミックグリーンシート（１１）、
（１１ａ）、（１１ｂ）と内部電極パターン（１２
ａ）、（１２ｂ）とが交互に積層され、対向する長尺な
端面に前記内部電極パターン（１２ａ）、（１２ｂ）が
交互に導出された長尺な積層体（２１）を製造し、この
積層体（２１）を所定の幅で裁断し、積層チップ（２
２）に分離し、さらにこの積層チップ（２２）を焼成す
ると共に、焼成済みのチップ素体（１３）を得、このチ
ップ素体（１３）の端面に各々導出した内部電極（１
５）、（１６）に接続するよう外部電極（１２）、（１
２）を形成することを特徴とする積層チップ形サーミス
タの製造方法。
【請求項５】チップ素体（１３）の２個分の内部電極
（１５）、（１６）に対応する幅の長い内部電極パター
ン（１２ａ）、（１２ｂ）であって、同パターン（１２
ａ）、（１２ｂ）の幅半分だけ同幅方向にずれたものを
各々複数列ずつセラミックグリーンシート（１１ａ）、
（１１ｂ）に印刷し、これらセラミックグリーンシート
（１１ａ）、（１１ｂ）を交互に積層して積層体（２
０）を得た後、この積層体（２０）を前記内部電極パタ
ーン（１２ａ）、（１２ｂ）の間隙及びその中央部で裁
断し、長尺な積層体（２１）を得ることを特徴とする請
求項４に記載の積層チップ形サーミスタの製造方法。
【請求項６】積層体（２１）を予め異なる間隔で裁断
して得た個々のチップ素体（１３）の両端に外部電極
（１２）、（１２）を設け、これら外部電極（１２）、
（１２）間で抵抗値を測定することにより、積層体（２
１）の最適な裁断間隔を求め、その裁断間隔で他の積層
体（２１）を裁断して積層チップ（２０）に分離するこ
とを特徴とする請求項４または５に記載の積層チップ形
サーミスタの製造方法。
【請求項７】チップ素体（１３）の内部電極（１
５）、（１６）が露出した側面が絶縁被膜（１４）で覆
われていることを特徴とする請求項４〜６の何れかに記
載の積層チップ形サーミスタ。