CN108695065A - 多层电容器及其制造方法 - Google Patents

多层电容器及其制造方法 Download PDF

Info

Publication number
CN108695065A
CN108695065A CN201810038983.6A CN201810038983A CN108695065A CN 108695065 A CN108695065 A CN 108695065A CN 201810038983 A CN201810038983 A CN 201810038983A CN 108695065 A CN108695065 A CN 108695065A
Authority
CN
China
Prior art keywords
internal electrode
dielectric film
main body
layer
bar shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810038983.6A
Other languages
English (en)
Other versions
CN108695065B (zh
Inventor
金英旭
赵成珉
林承模
金政民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108695065A publication Critical patent/CN108695065A/zh
Application granted granted Critical
Publication of CN108695065B publication Critical patent/CN108695065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/085Vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供了一种多层电容器及其制造方法。所述多层电容器包括:电容器主体,具有彼此相对的第一表面和第二表面以及彼此相对并连接到所述第一表面和所述第二表面的第三表面和第四表面。所述电容器主体还包括介电层以及交替地设置并分别暴露于所述第一表面和所述第二表面的第一内部电极和第二内部电极,其中,所述介电层插设于所述第一内部电极与所述第二内部电极之间。所述多层电容器还包括非晶介电膜,所述非晶介电膜至少设置在所述电容器主体的所述第三表面和所述第四表面上。所述非晶介电膜可与所述第一内部电极和所述第二内部电极直接接触。

Description

多层电容器及其制造方法
本申请要求于2017年3月29日在韩国知识产权局提交的第10-2017-0040000号韩国专利申请的优先权的权益,该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种多层电容器及其制造方法。
背景技术
多层电容器由于其诸如小尺寸、高电容或易于安装等优点而被广泛用作诸如便携式计算机、个人数字助理(PDA)、移动电话等的移动通信装置中的组件。
近年来,随着电子产品的小型化和多功能化,增大有效的体积比(有助于容量的体积与多层电容器的总体积的比)已经成为多层电容器领域中的主要挑战。
作为关于增大有效体积比的相关技术,已经开发了一种技术:切掉通过堆叠介电层而形成的电容器主体的侧部以将内部电极暴露于电容器主体的切割表面,将介电片转印到切割表面,并且烧结介电片。
然而,这样的片转印方法会包括大量增加的工艺以在电容器主体的相对侧表面上形成介电片,同时在多层电容器制造工艺中向电容器主体施加显著量的压力,进而在加工过程中造成工作缺陷,从而降低了批量生产率并且导致难以防止质量的变化。此外,在片转印方法的情况下,因为介电片在转印之后经受烧结工艺,所以介电层和介电片需要由相同的电介质形成。因此,难以增大电容器的容量并同时确保抗湿可靠性。
发明内容
本公开的一个方面可提供具有优异的抗湿可靠性的高容量多层电容器及其制造方法。
根据本公开的一方面,多层电容器可包括:电容器主体,具有彼此相对的第一表面和第二表面以及彼此相对并连接到第一表面和第二表面的第三表面和第四表面,并且包括介电层以及交替地设置并分别暴露于所述第一表面和所述第二表面的第一内部电极和第二内部电极,其中,所述介电层插设于所述第一内部电极与所述第二内部电极之间;以及非晶介电膜,至少形成在所述电容器主体的所述第三表面和所述第四表面上,所述非晶介电膜与所述第一内部电极和所述第二内部电极直接接触。
制造多层电容器的方法可包括:提供具有以预定间隔形成的多个条形第一内部电极图案的第一陶瓷生片和具有以预定间隔形成的多个条形第二内部电极图案的第二陶瓷生片;通过堆叠所述第一陶瓷生片和所述第二陶瓷生片使得所述条形第一内部电极图案和所述条形第二内部电极图案彼此交替,来形成陶瓷生片层叠体;通过在与所述条形第一内部电极图案和所述条形第二内部电极图案的形成方向垂直的宽度方向上切割所述陶瓷生片层叠体来获得条形层叠体,所述条形层叠体包括均具有预定宽度的多个第一内部电极和多个第二内部电极,并且所述条形层叠体具有多个所述第一内部电极和多个所述第二内部电极在所述宽度方向上暴露的第三表面和第四表面;通过在与所述条形第一内部电极图案和所述条形第二内部电极图案的形成方向平行的方向上切割所述条形层叠体来获得单独的层叠体,所述单独的层叠体包括所述第一内部电极和所述第二内部电极的一端分别暴露于其中的第一表面和第二表面;通过烧结所述单独的层叠体获得电容器主体;以及在所述电容器主体的第一表面和第二表面上形成非晶介电膜。
附图说明
结合附图,通过下面的详细描述,将更清楚地理解本公开的以上和其它方面、特征和优点,在附图中:
图1是根据示例性实施例的多层电容器的示意性透视图;
图2是图1的去除了第一外部电极和第二外部电极以及非晶介电膜的电容器主体的示意性透视图;
图3是沿图1的线A-A'截取的截面图;
图4是沿图1的线B-B'截取的截面图;以及
图5至图13是根据示例性实施例的制造多层电容器的工艺的示例的示意图。
具体实施方式
在下文中,将参照附图描述本公开的实施例。
然而,本公开可以以许多不同的形式说明,并且不应被解释为受限于这里阐述的具体实施例。更确切地说,提供这些实施例,使得本公开将是彻底的和完整的,并且这些实施例将把本公开的范围充分地传达给本领域技术人员。
在整个说明书中,将理解的是,当诸如层、区域或晶片(基板)的元件被称作“在”另一元件“上”、“连接到”或“结合到”另一元件时,该元件可直接“在”所述另一元件“上”、直接“连接到”或直接“结合到”所述另一元件,或者它们之间可存在其它元件。相反,当元件被称作“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时,它们之间可不存在其它元件或其它层。同样的附图标记始终表示同样的元件。如在这里使用的,术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。
将清楚的是,尽管在这里可使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分,但是这些构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此,在不脱离示例性实施例的教导的情况下,下面讨论的第一构件、组件、区域、层或部分可被称为第二构件、组件、区域、层或部分。
为了易于描述,这里可使用诸如“在……上方”、“上部”、“在……下方”、“下部”等空间相对术语来描述如附图中示出的一个元件与另一(其它)元件的关系。将理解的是,空间相对术语意在包含除了附图中描绘的方位之外的装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则描述为在其它元件“上方”或“上部”的元件随后将被定位为在所述其它元件“下方”或“下部”。因此,根据附图的具体方向方位,术语“在……上方”可包括“在……上方”和“在……下方”两种方位。装置可被另外定位(旋转90度或者在其它方位),并且可相应地解释这里使用的空间相对描述语。
这里使用的术语仅描述具体实施例,本公开不限制于此。如这里所使用的,除非上下文另外清楚指出,否则单数形式也意图包括复数形式。还将理解的是,术语“包含”和/或“包括”用在本说明书中时,说明存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组,但不排除存在或附加一个或更多个其它特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中,将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中,例如,由于制造技术和/或公差,所以可估计示出的形状的修改。因此,本公开的实施例不应该被理解为受限于这里示出的区域的具体形状,例如受限于包括由制造导致的形状变化。也可单独构成下面的实施例或者作为若干实施例或全部实施例的组合构成下面的实施例。
下面描述的本公开的内容可具有各种构造,并且这里仅提出了所需的构造,但是本公开不限于此。
图1是根据示例性实施例的多层电容器的示意性透视图。图2是图1的去除了第一外部电极和第二外部电极以及非晶介电膜的电容器主体的示意性透视图。图3是沿图1的线A-A'截取的截面图。图4是沿图1的线B-B'截取的截面图。
在下面参照图1描述的描述中,“长度”方向可被定义为图1的“L”方向,“宽度”方向可被定义为图1的“W”方向,“厚度”方向可被定义为图1的“T”方向。“厚度”方向可与介电层和电极层堆叠的方向(即,“堆叠”方向)相同。
将在下文中参照图1至图4详细描述根据示例性实施例的多层电容器的示例。
参照图1至图4,根据示例性实施例的多层电容器可包括电容器主体110、非晶介电膜113以及第一外部电极131和第二外部电极132。
电容器主体110的形状不受具体限制,但是如图2所示可以是六面体。由于在烧结片时介电粉末的烧结收缩,电容器主体110可能不具有完美的六面体形状,而可具有基本六面体的形状。因此,电容器主体110可具有在长度方向上彼此相对的第一表面S1和第二表面S2、连接到第一表面S1和第二表面S2并且在宽度方向上彼此相对的第三表面S3和第四表面S4以及连接到第一表面S1和第二表面S2并且在厚度方向上彼此相对的第五表面S5和第六表面S6。
电容器主体110可包括介电层112以及分别暴露于第一表面S1和第二表面S2的并交替地设置的第一内部电极121和第二内部电极122,其中,介电层112插设于第一内部电极121和第二内部电极122之间。形成电容器主体110的介电层112可处于烧结状态,并且可结合成在不使用扫描电子显微镜(SEM)的情况下会难以识别介电层112之间的边界的程度。
介电层112可包括高k结晶陶瓷粉末,例如,钛酸钡(BaTiO3)基粉末、铅复合钙钛矿粉末或者钛酸锶(SrTiO3)基粉末,优选地,钛酸钡(BaTiO3)基粉末。然而,本公开不限于此。另外,陶瓷添加剂、有机溶剂、增塑剂、粘合剂和分散剂等中的至少一种可与结晶陶瓷粉末一起进一步添加到介电层112。
电容器主体110的第五表面S5和第六表面S6中的至少一个可具有没有形成有内部电极图案的覆盖区域。这样的覆盖区域可通过堆叠不具有电极图案的单个或两个或更多个介电层形成,以形成电容器主体110的最上部和/或最下部,并且可基本上用于防止第一内部电极121和第二内部电极122受到物理或化学应力的损害。
第一内部电极121和第二内部电极122可具有不同的极性,可在厚度方向上交替地设置在电容器主体110中(并且介电层112插设于第一内部电极121和第二内部电极122之间),并且可分别暴露于电容器主体110的第一表面S1和第二表面S2。
第一内部电极121和第二内部电极122可通过在介电层112上印刷可具有特定厚度并且包括导电金属的导电膏而形成,并且可通过设置在第一内部电极121和第二内部电极122之间的介电层112彼此电绝缘。
导电金属的示例可包括镍(Ni)、铜(Cu)、钯(Pd)或其合金,但是本公开不限于此。
此外,作为印刷导电膏的方法,可使用丝网印刷方法或凹版印刷方法等,但本公开不限于此。
第一内部电极121和第二内部电极122在厚度方向上的叠置面积可涉及多层电容器中的容量的形成,随着面积增大,电容器容量可相应地增大。如图2中可以看到,因为根据示例性实施例的多层电容器可包括均在介电层112的宽度方向上全部形成的第一内部电极121和第二内部电极122,所以第一内部电极121和第二内部电极122的叠置面积可显著地增大,因此与多层电容器的体积相比获得高容量。
非晶介电膜113可至少形成在电容器主体110的第三表面S3和第四表面S4上,以防止第一内部电极121和第二内部电极122暴露在外部从而实现电绝缘,并且避免湿气渗入电容器主体110从而有助于改善多层电容器的抗湿可靠性。
通常,晶体电介质可用作形成多层电容器的电介质以确保高介电常数。这种晶体电介质会由于耐电压特性差而具有低的电绝缘程度。因此,在示例性实施例中,可使用非晶介电膜113来实现第一内部电极121和第二内部电极122的电绝缘。结果,具有显著地减小的厚度的非晶介电膜113可使第一内部电极121和第二内部电极122彼此电绝缘。
非晶介电膜113可形成在电容器主体110中没有形成第一外部电极131和第二外部电极132的区域上,但是本公开不限于此。
例如,可选择具有优异抗湿性的材料作为形成非晶介电膜113的介电材料。介电材料的示例可包括Al2O3、Si3N4、SiO2和聚对二甲苯。这里,当抗湿性差时,会需要非晶介电膜113具有增大的厚度以确保可靠性。在这种情况下,会难以显著地增大第一内部电极121和第二内部电极122的叠置面积。
然而,如上所述,在传统的片转印方法的情况下,因为介电片在转印之后经受烧结工艺,所以会需要介电层和介电片由相同的电介质形成。因此,难以增大多层电容器的容量并且同时确保抗湿可靠性。
相反,在示例性实施例中,如下所述,因为使用包括但不限于化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、原子层沉积(ALD)或分子气相沉积(MVD)的沉积工艺形成非晶介电膜113,所以包括在非晶介电膜113中的电介质的类型不受限制,并且因为非晶介电膜113可以是超薄的,所以多层电容器可在其中具有增大的容量并且同时确保抗湿可靠性。
根据非限制的示例性实施例,非晶介电膜113可具有5μm或更小(不包括0μm)的显著增加的厚度d。当非晶介电膜113的显著增加的厚度d超过5μm时,非晶介电膜113的内部应力会导致非晶介电膜113不稳定。
第一外部电极131和第二外部电极132可分别形成在电容器主体110的第一表面S1和第二表面S2上,并且可连接到分别暴露于第一表面S1和第二表面S2的第一内部电极121和第二内部电极122。
第一外部电极131和第二外部电极132可由包括导电金属的导电膏形成。
导电金属的示例可包括镍(Ni)、铜(Cu)、钯(Pd)及其合金,但是本公开不限于此。
将在下文中详细描述根据本公开的另一方面的制造多层电容器的方法。
图5至图13是根据示例性实施例的制造多层电容器的工艺的示例的示意图。
首先,如图5所示,可将多个条形第一内部电极图案221a以预定间隔d1形成在陶瓷生片212a上。在示例性实施例中,条形第一内部电极图案221a可彼此平行。预定间隔d1可各自对应于内部电极可与具有与内部电极的极性不同的极性的外部电极隔离的距离的两倍加上切割工艺所需的切割宽度。
可由包括结晶陶瓷粉末、有机溶剂和有机粘合剂的陶瓷膏形成陶瓷生片212a。结晶陶瓷粉末可以是高k材料,结晶陶瓷粉末的示例可包括钛酸钡(BaTiO3)基粉末、铅复合钙钛矿粉末或者钛酸锶(SrTiO3)基粉末,优选地,钛酸钡(BaTiO3)基粉末。然而,本公开不限于此。可通过烧结将陶瓷生片212a形成为形成电容器主体110的介电层。
可由包括导电金属的内部电极膏形成条形第一内部电极图案221a。导电金属的示例可包括镍(Ni)、铜(Cu)、钯(Pd)或其合金,并且导电金属不限于此。
用于在陶瓷生片212a上形成条形第一内部电极图案221a的方法不受具体限制。例如,可使用丝网印刷方法或凹版印刷方法。
此外,尽管未示出,但是可将多个条形第二内部电极图案222a以预定间隔形成在另一陶瓷生片212a上。
在下文中,可将其上形成有条形第一内部电极图案221a的陶瓷生片212a称作第一陶瓷生片,可将其上形成有条形第二内部电极图案222a的陶瓷生片212a称作第二陶瓷生片。
随后,如图6所示,可通过交替地堆叠第一陶瓷生片和第二陶瓷生片使得条形第一内部电极图案221a和条形第二内部电极图案222a可彼此交替来形成陶瓷生片层叠体211a。条形第一内部电极图案221a可形成第一内部电极121,条形第二内部电极图案222a可形成第二内部电极122。
尽管未示出,但是陶瓷生片层叠体211a的上表面和下表面中的至少一个可具有堆叠有均不具有内部电极图案的多个陶瓷生片的覆盖区域。
图7是其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体211a的截面图。图8示出了其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体211a的透视图。
参照图7和图8,可彼此交替地堆叠印刷有多个平行的条形第一内部电极图案221a的第一陶瓷生片和印刷有多个平行的条形第二内部电极图案222a的第二陶瓷生片。
可堆叠条形第一内部电极图案221a和条形第二内部电极图案222a,使得条形第一内部电极图案221a中的每个在宽度方向上的中心可与条形第二内部电极图案222a之间的预定间隔在宽度方向上的中心重叠。
随后,如图8所示,可在与条形第一内部电极图案221a和条形第二内部电极图案222a的形成方向垂直的方向上切割陶瓷生片层叠体211a。例如,可将陶瓷生片层叠体211a沿C1-C1切割线切割成条形层叠体211b。
更详细地,可将条形第一内部电极图案221a和条形第二内部电极图案222a沿长度方向切割成具有预定宽度的多个内部电极。这里,可将第一陶瓷生片和第二陶瓷生片与条形第一内部电极图案221a和条形第二内部电极图案222a一起切割。因此,介电层可具有与第一内部电极和第二内部电极的宽度相同的宽度。
在这种情况下,第一内部电极和第二内部电极可暴露于条形层叠体211b的切割表面,并且可将条形层叠体211b的切割表面称作条形层叠体211b的第三表面和第四表面。
随后,如图9所示,可在与第一内部电极和第二内部电极的形成方向平行的方向上切割条形层叠体211b。例如,可沿C2-C2切割线将条形层叠体211b切割成具有对于单独的片适合的宽度,以获得单独的层叠体211c。
更详细地,C2-C2切割线可穿过印刷在第一陶瓷生片上的条形第一内部电极图案221a中的每个在宽度方向上的中心以及印刷在第二陶瓷生片上的条形第二内部电极图案222a之间的预定间隔在宽度方向上的中心。因此,单独的层叠体211c可具有第一内部电极和第二内部电极的一端分别暴露到其上的第一表面和第二表面。
随后,如图10所示,可通过烧结单独的层叠体211c形成电容器主体211。可在1100℃至1300℃的N2-H2气氛下执行烧结。然而,本公开不限于此。
随后,如图11所示,可在电容器主体211的表面上形成非晶介电膜213。可使用包括但不限于化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或原子层沉积(ALD)的沉积工艺形成非晶介电膜213。在这种情况下,如上所述,因为包括在非晶介电膜213中的电介质的类型不受限制并且非晶介电膜213可以是超薄的,所以多层电容器可以在其中具有增大的容量并且同时确保抗湿可靠性。
非晶介电膜213可包括从由Al2O3、Si3N4、SiO2和聚对二甲苯构成的组中选择的至少一种电介质。因此,可增大多层电容器的容量同时确保抗湿可靠性。
随后,如图12所示,可去除形成在电容器主体211的第一表面和第二表面上的非晶介电膜213。如下所述,可执行所述去除以形成第一外部电极和第二外部电极。用于去除非晶介电膜213的详细方法不受具体限制。根据非限制的示例性实施例,可使用湿法蚀刻或喷砂处理。
随后,如图13所示,可在电容器主体211的第一表面和第二表面上分别形成第一外部电极231和第二外部电极232。第一外部电极231和第二外部电极232可分别电连接到第一内部电极和第二内部电极。
可由包括导电金属的导电膏形成第一外部电极231和第二外部电极232。导电金属的示例可包括镍(Ni)、铜(Cu)、钯(Pd)或其合金,但是本公开不限于此。
如上所述,根据示例性实施例,多层电容器由于高效的体积比而可具有高电容器容量。
此外,多层电容器可具有优异的抗湿可靠性。
虽然以上已经示出和描述了示例性实施例,但是对于本领域技术人员来说将明显的是,在不脱离如由所附权利要求限定的本公开的范围的情况下可以做出修改和变化。

Claims (20)

1.一种多层电容器,所述多层电容器包括:
电容器主体,具有彼此相对的第一表面和第二表面以及彼此相对并连接到所述第一表面和所述第二表面的第三表面和第四表面,并且包括介电层以及交替地设置的第一内部电极和第二内部电极,其中,所述介电层插设于所述第一内部电极与所述第二内部电极之间,所述第一内部电极和所述第二内部电极分别暴露于所述第一表面和所述第二表面;以及
非晶介电膜,至少设置在所述电容器主体的所述第三表面和所述第四表面上,所述非晶介电膜与所述第一内部电极和所述第二内部电极直接接触。
2.根据权利要求1所述的多层电容器,其中,所述非晶介电膜包括从由Al2O3、Si3N4、SiO2、聚对二甲苯以及它们的组合构成的组中选择的一种电介质。
3.根据权利要求1所述的多层电容器,其中,所述非晶介电膜具有小于等于5μm但大于0μm的厚度。
4.根据权利要求1所述的多层电容器,其中,所述非晶介电膜使用沉积工艺形成。
5.根据权利要求4所述的多层电容器,其中,所述沉积工艺包括化学气相沉积、原子层沉积和分子气相沉积中的任意一种。
6.根据权利要求1所述的多层电容器,所述多层电容器还包括:第一外部电极和第二外部电极,分别设置在所述电容器主体的所述第一表面和所述第二表面上,并且分别电连接到暴露于所述第一表面和所述第二表面的所述第一内部电极和所述第二内部电极。
7.根据权利要求1所述的多层电容器,其中,所述非晶介电膜和所述电容器主体的所述介电层由不同的材料制成。
8.根据权利要求1所述的多层电容器,其中,所述电容器主体的所述介电层包括从由钛酸钡基粉末、铅复合钙钛矿粉末和钛酸锶基粉末构成的组中选择的结晶陶瓷粉末。
9.一种多层电容器,所述多层电容器包括:
电容器主体,具有彼此相对的第一表面和第二表面以及彼此相对并连接到所述第一表面和所述第二表面的第三表面和第四表面,并且包括介电层以及交替地设置的第一内部电极和第二内部电极,其中,所述介电层插设于所述第一内部电极与所述第二内部电极之间,所述第一内部电极和所述第二内部电极分别暴露于所述第一表面和所述第二表面;
第一外部电极和第二外部电极,分别设置在所述电容器主体的所述第一表面和所述第二表面上,并且分别电连接到暴露于所述第一表面和所述第二表面的所述第一内部电极和所述第二内部电极;以及
非晶介电膜,设置在所述电容器主体的没有形成所述第一外部电极和所述第二外部电极的区域中,所述非晶介电膜与所述第一内部电极和所述第二内部电极直接接触。
10.根据权利要求9所述的多层电容器,其中,所述非晶介电膜包括从由Al2O3、Si3N4、SiO2、聚对二甲苯以及它们的组合构成的组中选择的一种电介质。
11.根据权利要求9所述的多层电容器,其中,所述非晶介电膜具有小于等于5μm但大于0μm的厚度。
12.根据权利要求9所述的多层电容器,其中,所述非晶介电膜和所述电容器主体的所述介电层由不同的材料制成。
13.根据权利要求9所述的多层电容器,其中,所述电容器主体的所述介电层包括从由钛酸钡基粉末、铅复合钙钛矿粉末和钛酸锶基粉末构成的组中选择的结晶陶瓷粉末。
14.一种制造多层电容器的方法,所述方法包括:
提供具有以预定间隔形成的多个条形第一内部电极图案的第一陶瓷生片和具有以预定间隔形成的多个条形第二内部电极图案的第二陶瓷生片;
通过堆叠所述第一陶瓷生片和所述第二陶瓷生片使得所述条形第一内部电极图案和所述条形第二内部电极图案彼此交替,来形成陶瓷生片层叠体;
通过在与所述条形第一内部电极图案和所述条形第二内部电极图案的形成方向垂直的宽度方向上切割所述陶瓷生片层叠体来获得条形层叠体,所述条形层叠体包括均具有预定宽度的多个第一内部电极和多个第二内部电极,并且所述条形层叠体具有多个所述第一内部电极和多个所述第二内部电极在所述宽度方向上暴露的第三表面和第四表面;
通过在与所述条形第一内部电极图案和所述条形第二内部电极图案的形成方向平行的方向上切割所述条形层叠体来获得单独的层叠体,所述单独的层叠体包括所述第一内部电极和所述第二内部电极的一端分别暴露于其中的第一表面和第二表面;
通过烧结所述单独的层叠体获得电容器主体;以及
在所述电容器主体的第一表面和第二表面上形成非晶介电膜。
15.根据权利要求14所述的方法,其中,所述非晶介电膜包括从由Al2O3、Si3N4、SiO2、聚对二甲苯及其组合构成的组中选择的一种电介质。
16.根据权利要求14所述的方法,其中,使用沉积工艺形成所述非晶介电膜。
17.根据权利要求16所述的方法,其中,所述沉积工艺是化学气相沉积工艺、原子层沉积工艺和分子气相沉积工艺中的任意一种。
18.根据权利要求14所述的方法,其中,在形成所述陶瓷生片层叠体时,堆叠所述条形第一内部电极图案和所述条形第二内部电极图案,使得所述条形第一内部电极图案中的每个在所述宽度方向上的中心与所述条形第二内部电极图案之间的预定间隔在所述宽度方向上的中心重叠。
19.根据权利要求14所述的方法,所述方法还包括:
去除形成在所述电容器主体的所述第一表面和所述第二表面上的所述非晶介电膜;以及
分别在所述电容器主体的从其去除所述非晶介电膜的所述第一表面和所述第二表面上形成第一外部电极和第二外部电极。
20.根据权利要求19所述的方法,其中,通过湿法蚀刻或喷砂处理来执行去除所述非晶介电膜。
CN201810038983.6A 2017-03-29 2018-01-16 多层电容器及其制造方法 Active CN108695065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0040000 2017-03-29
KR1020170040000A KR101939083B1 (ko) 2017-03-29 2017-03-29 적층형 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN108695065A true CN108695065A (zh) 2018-10-23
CN108695065B CN108695065B (zh) 2021-03-09

Family

ID=63669808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810038983.6A Active CN108695065B (zh) 2017-03-29 2018-01-16 多层电容器及其制造方法

Country Status (4)

Country Link
US (1) US10726997B2 (zh)
JP (2) JP2018170493A (zh)
KR (1) KR101939083B1 (zh)
CN (1) CN108695065B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN114373630A (zh) * 2022-01-21 2022-04-19 武汉理工大学 一种多层结构的高稳定性无机电介质非晶薄膜电容器及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116134A (ko) 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 전자 부품
JP2021136323A (ja) * 2020-02-27 2021-09-13 株式会社村田製作所 積層セラミック電子部品
KR102295458B1 (ko) * 2020-04-08 2021-08-30 삼화콘덴서공업주식회사 적층 세라믹 전자부품 및 그의 제조방법
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237066A (en) * 1963-02-25 1966-02-22 Sprague Electric Co Capacitor with electrodes of metal coated particles
JPH08111349A (ja) * 1994-10-07 1996-04-30 Tama Electric Co Ltd チップ部品
KR100204255B1 (ko) * 1992-12-18 1999-06-15 후지무라 마사지카, 아키모토 유미 도전성 칩형 세라믹소자 및 그 제조방법
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
CN201196910Y (zh) * 2008-05-29 2009-02-18 成都宏明电子股份有限公司 用于片式多层陶瓷电容器和片式多层压敏电阻器的包封体
US20100025075A1 (en) * 2007-02-13 2010-02-04 Thomas Feichtinger Four-Layer Element and Method for Producing a Four-Layer Element
CN102568822A (zh) * 2010-12-15 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
CN102683015A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器及其制造方法
JP2013165210A (ja) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
CN105390286A (zh) * 2014-08-26 2016-03-09 太阳诱电株式会社 薄膜电子零件
KR20160106026A (ko) * 2013-07-17 2016-09-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20170076864A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06290989A (ja) * 1993-03-31 1994-10-18 Taiyo Yuden Co Ltd チップ状回路部品
JPH09260104A (ja) * 1996-03-27 1997-10-03 Taiyo Yuden Co Ltd 積層チップ形サーミスタとその製造方法
JPH11340081A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP3531543B2 (ja) * 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP4573956B2 (ja) * 2000-06-30 2010-11-04 京セラ株式会社 積層型電子部品およびその製法
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
JP5164463B2 (ja) 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5484506B2 (ja) * 2012-03-30 2014-05-07 太陽誘電株式会社 セラミック粉末及び積層セラミックコンデンサ
US9972441B2 (en) * 2014-11-28 2018-05-15 Kyocera Corporation Layered ceramic capacitor
KR101854519B1 (ko) 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
US9847173B2 (en) * 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237066A (en) * 1963-02-25 1966-02-22 Sprague Electric Co Capacitor with electrodes of metal coated particles
KR100204255B1 (ko) * 1992-12-18 1999-06-15 후지무라 마사지카, 아키모토 유미 도전성 칩형 세라믹소자 및 그 제조방법
JPH08111349A (ja) * 1994-10-07 1996-04-30 Tama Electric Co Ltd チップ部品
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
US20100025075A1 (en) * 2007-02-13 2010-02-04 Thomas Feichtinger Four-Layer Element and Method for Producing a Four-Layer Element
CN201196910Y (zh) * 2008-05-29 2009-02-18 成都宏明电子股份有限公司 用于片式多层陶瓷电容器和片式多层压敏电阻器的包封体
CN102568822A (zh) * 2010-12-15 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
JP2012174916A (ja) * 2011-02-22 2012-09-10 Taiyo Yuden Co Ltd チップ状電子部品
CN102683015A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器及其制造方法
JP2013165210A (ja) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR20160106026A (ko) * 2013-07-17 2016-09-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
CN105390286A (zh) * 2014-08-26 2016-03-09 太阳诱电株式会社 薄膜电子零件
US20170076864A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法
CN114373630A (zh) * 2022-01-21 2022-04-19 武汉理工大学 一种多层结构的高稳定性无机电介质非晶薄膜电容器及其制备方法

Also Published As

Publication number Publication date
JP2018170493A (ja) 2018-11-01
JP2022116342A (ja) 2022-08-09
US20180286591A1 (en) 2018-10-04
CN108695065B (zh) 2021-03-09
KR20180110450A (ko) 2018-10-10
US10726997B2 (en) 2020-07-28
KR101939083B1 (ko) 2019-01-16

Similar Documents

Publication Publication Date Title
CN107103996B (zh) 多层陶瓷电子组件及其制造方法
CN108695065A (zh) 多层电容器及其制造方法
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US9418789B2 (en) Multilayer ceramic electronic component
US11227723B2 (en) Multilayer ceramic capacitor
CN109559889B (zh) 多层陶瓷电容器及制造其的方法
US9484153B2 (en) Multilayer ceramic electronic component having a plurality of internal electrodes and method for manufacturing the same
US20150016015A1 (en) Multi-layered capacitor
CN110828169A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US20170162322A1 (en) Multilayer ceramic capacitor and board having the same
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
US20150332852A1 (en) Multilayer ceramic electronic component and board for mounting thereof
CN110828163A (zh) 多层陶瓷电容器及制造该多层陶瓷电容器的方法
CN113035569A (zh) 多层陶瓷电容器及其制造方法
US11227722B2 (en) Multilayer ceramic capacitor
CN110880416B (zh) 多层陶瓷电容器
CN106340385B (zh) 多层陶瓷电子组件
KR20140057926A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN112185693B (zh) 多层陶瓷电容器
JP6626966B2 (ja) 積層型コンデンサ
WO2018043397A1 (ja) 積層型コンデンサ
US20220093329A1 (en) Mutilayer electronic component
KR102345117B1 (ko) 적층형 커패시터
US9916926B2 (en) Multilayer electronic component and method of manufacturing the same
KR101630077B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant