CN110880420B - 多层陶瓷电容器 - Google Patents
多层陶瓷电容器 Download PDFInfo
- Publication number
- CN110880420B CN110880420B CN201910015374.3A CN201910015374A CN110880420B CN 110880420 B CN110880420 B CN 110880420B CN 201910015374 A CN201910015374 A CN 201910015374A CN 110880420 B CN110880420 B CN 110880420B
- Authority
- CN
- China
- Prior art keywords
- plating
- electrode
- multilayer ceramic
- ceramic capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Abstract
本发明提供了一种多层陶瓷电容器。所述多层陶瓷电容器包括:主体,包括介电层和内电极;以及外电极,设置在所述主体上。所述外电极包括:电极层,连接到所述内电极;第一镀覆部,设置在所述电极层上并具有范围为从0.3μm至1μm的厚度;第二镀覆部,设置在所述第一镀覆部上。
Description
本申请要求于2018年9月6日在韩国知识产权局提交的第10-2018-0106589号韩国专利申请的优先权的权益,该韩国专利申请的公开内容通过引用而被全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器。
背景技术
由于多层陶瓷电容器(MLCC)呈小尺寸、能够确保高容量并能够易于安装,因此多层陶瓷电容器是一种在诸如通信、计算、电器制造、车辆制造及其它的工业领域中所使用的重要片式组件。多层陶瓷电容器也是一种在各种电气装置、电子装置和信息通信装置(诸如,蜂窝电话、计算机、数字电视等)中使用的核心无源器件。
近来,随着对移动装置、可穿戴装置等的需求已经增大,确保多层陶瓷电容器中的防潮可靠性已是重要的,以允许其在各种气候和环境中使用。
通常,通过在多层陶瓷电容器的外电极的电极层上形成Ni镀层和Sn镀层来确保防潮可靠性。然而,在利用常规的镀覆方法的情况下,由于电极层的不连续、玻璃珠化现象(其中,包括在电极层中的玻璃向外突起)等而导致存在镀覆不连续的问题。出现镀覆不连续的部分会成为水分渗透的路径,这会使防潮可靠性劣化。
发明内容
本公开的一方面在于提供一种多层陶瓷电容器,所述多层陶瓷电容器通过防止镀覆不连续而具有优异的防潮可靠性。
根据本公开的一方面,一种多层陶瓷电容器包括:主体,包括介电层和内电极;以及外电极,设置在所述主体上。所述外电极包括:电极层,连接到所述内电极;第一镀覆部,设置在所述电极层上并具有范围为从0.3μm至1μm的厚度;和第二镀覆部,设置在所述第一镀覆部上。
附图说明
通过以下结合附图的详细描述,将会更清楚地理解本公开的以上和其它方面、特征以及优点,在附图中:
图1是示出根据本公开中的示例性实施例的多层陶瓷电容器的透视图;
图2是沿图1中的线I-I'截取的截面图;
图3是示出用于制造多层陶瓷电容器的主体的其上印刷有内电极的陶瓷生片的示图;
图4是从表1中的检测编号1的镀覆部的截面截取的图像;以及
图5是从表1中的检测编号2的镀覆部的截面截取的图像。
具体实施方式
在下文中,将参照附图如下描述本公开的实施例。
然而,本公开可以以许多不同的形式举例说明,并且不应该被解释为局限于在此阐述的特定的实施例。更确切地,提供这些实施例以使得本公开将是透彻的和完整的,并且将向本领域技术人员充分地传达本公开的范围。因此,为了清楚的描述,附图中的元件的形状和尺寸可被夸大。此外,将使用相同的附图标记描述在每个示例性实施例的附图中代表的相同构思的范围内的具有相同功能的元件。
在附图中,为了清楚地描述本公开,将省略不必要的描述,并且为了清楚地表达多个层和多个区域,厚度可被夸大。将使用相同的附图标记来描述在相同构思的范围内的具有相同功能的相同元件。此外,在整个说明书中,将理解的是,当部件“包括”元件时,除非另有说明,否则所述部件还可包括另外的元件,而不排除另外的元件。
在附图中,X方向是第二方向、L方向或长度方向,Y方向是第三方向W方向或宽度方向,Z方向是第一方向、层叠方向、T方向或厚度方向。
多层陶瓷电容器
图1是示出根据示例性实施例的多层陶瓷电容器的透视图。
图2是沿图1中的线I-I'截取的截面图。
图3是示出用于制造多层陶瓷电容器的主体的其上印刷有内电极的陶瓷生片的示图。
参照图1至图3,根据示例性实施例的多层陶瓷电容器100可包括:主体110,被构造为包括介电层111以及内电极121和122;以及外电极131和132,设置在主体110上。外电极131可包括:电极层131a,连接到内电极121;第一镀覆部131b,设置在电极层131a上并具有范围为从0.3μm至1μm的厚度;和第二镀覆部131c,设置在第一镀覆部131b上。外电极132可包括:电极层132a,连接到内电极122;第一镀覆部132b,设置在电极层132a上并具有范围为从0.3μm至1μm的厚度;和第二镀覆部132c,设置在第一镀覆部132b上。
介电层111以及内电极121和122可交替地层叠在主体110中。
对主体110的形状可以不存在具体限制,但是如附图所示,主体110可具有六面体形状或类似于六面体的形状。由于烧结工艺期间主体110中包含的陶瓷粉末的收缩,主体110可能不是精确的六面体,但可具有大致地六面体形状。
主体110可具有在厚度方向(Z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在长度方向(X方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并在宽度方向(Y方向)上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111可处于烧结状态,并且介电层111可以是一体的,使得在不使用扫描电子显微镜(SEM)的情况下难以识别相邻的介电层111之间的边界。
形成介电层111的材料可不受具体限制,只要能够获得足够的电容即可。例如,介电层111的材料可以是钛酸钡(BaTiO3)粉末。根据预期目的,除钛酸钡(BaTiO3)粉末等之外,还可添加各种陶瓷添加剂、有机溶剂、结合剂、分散剂等作为构成介电层111的材料。
同时,可不需要具体地限制介电层111的厚度。
然而,在介电层被构造为小于0.6μm的情况下,具体地,在介电层的厚度为0.4μm或更小的情况下,防潮可靠性可能劣化。
如下所述,根据示例性实施例,由于通过在电极层131a和132a与第二镀覆部131c和132c之间设置具有范围为从0.3μm至1μm的厚度的第一镀覆部131b和132b来防止镀覆不连续现象,因此可改善防潮可靠性。因此,即使在介电层的厚度为0.4μm或更小的情况下,也可确保足够的防潮可靠性。
因此,即使在介电层的厚度为0.4μm或更小的情况下,防潮可靠性的效果也可变得更突出。
介电层111的厚度可以指介于第一内电极121和第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可通过利用扫描电子显微镜(SEM)扫描在长度和厚度方向(L-T方向)上截取的主体110的截面来获得。
例如,可从通过利用SEM扫描在长度和厚度方向(L-T方向)上截取的主体110的宽度方向上的中央部分处的截面产生的扫描图像中提取介电层的随机图像,并且可计算在长度方向上测量的陶瓷主体110的在相等间隔的30个点处的厚度的平均值。
可在电容形成部中选取所述具有相等间隔的30个点,所述电容形成部是指第一内电极121和第二内电极122之间的重叠区域。
在这种情况下,根据示例性实施例的陶瓷电子组件100可包括:电容形成部,被构造为用于形成电容,所述电容形成部包括第一内电极和第二内电极,第一内电极和第二内电极设置在主体110中并彼此相对,且介电层介于它们之间;和覆盖部112,被构造为形成在电容形成部的上部和下部上。
覆盖部112可不包括内电极,并且可包括与介电层111的材料相同的材料。换句话说,例如,覆盖部112可包括陶瓷材料,诸如钛酸钡(BaTiO3)陶瓷材料。
覆盖部112可通过分别在上下方向上在电容形成部的上表面和下表面上层叠单个介电层或者两层或更多层介电层来形成,并且覆盖部112可用于防止由物理或化学应力导致的对内电极的损坏。
覆盖部112的厚度可不受具体限制。然而,为实现小型化和高电容的陶瓷电子组件,覆盖部112的厚度tp可以是20μm或更小,但是在这种情况下,防潮可靠性可能由于水分渗透路径的缩短而劣化。
如上所述,根据示例性实施例,由于通过在电极层131a和132a与第二镀覆部131c和132c之间设置具有范围为0.3μm至1μm的厚度的第一镀覆部131b和132b来防止镀覆不连续现象,因此可改善防潮可靠性。因此,即使在覆盖部112的厚度tp为20μm或更小的情况下,也可确保足够的防潮可靠性。
因此,即使在覆盖部112的厚度tp为20μm或更小的情况下,防潮可靠性的效果也可变得更突出。
内电极121和122可与介电层交替地层叠,并且内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此相对,且介电层111介于它们之间,并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图2,第一内电极121可与第四表面4分开,并且可通过第三表面3暴露。第二内电极122可与第三表面3分开,并且可通过第四表面4暴露。
在这种情况下,第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电隔离。参照图3,主体110可通过将其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片交替地层叠并进行烧结来形成。
形成第一内电极121和第二内电极122的材料不受具体限制,并且可利用例如包括贵金属(诸如,钯(Pd)、钯-银(Pd-Ag)合金等)、镍(Ni)和铜(Cu)中的多于一种的材料的导电膏形成。
可使用丝网印刷法、凹版印刷法等作为印刷导电膏的方法,但是印刷的方法不限于此。
第一内电极121和第二内电极122的厚度可不受具体限制。然而,为实现小型化和高电容的多层陶瓷电容器,第一内电极121和第二内电极122的厚度te可以是0.4μm或更小。
第一内电极121和第二内电极122的厚度可以指第一内电极121和第二内电极122的平均厚度。
第一内电极121和第二内电极122的平均厚度可通过利用SEM扫描沿长度和厚度方向(L-T方向)截取的主体110的截面来获得。
例如,可从通过利用SEM扫描在长度和厚度方向(L-T方向)上截取的主体110的宽度方向上的中央部分处的截面产生的扫描图像中提取第一内电极121和第二内电极122的随机图像,并且可计算在长度方向上测量的陶瓷主体110的在相等间隔的30个点处的厚度的平均值。
可在电容形成部中选取所述具有相等间隔的30个点,所述电容形成部是指第一内电极121和第二内电极122之间的重叠区域。
外电极131和132可设置在主体110上,并且可包括电极层131a和132a、第一镀覆部131b和132b以及第二镀覆部131c和132c。
外电极131和132可包括连接到第一内电极121的第一外电极131和连接到第二内电极122的第二外电极132。
第一外电极131可被构造为从第三表面3延伸到主体110的第一表面1的一部分和第二表面2的一部分,第二外电极132可被构造为从第四表面4延伸到主体110的第一表面1的一部分和第二表面2的一部分。第一外电极131还可从第三表面3延伸到第五表面5的一部分和第六表面6的一部分,第二外电极132还可从第四表面4延伸到第五表面5的一部分和第六表面6的一部分。
电极层131a和132a可用于将主体110与外电极131和132机械结合,并且也可用于将内电极121和122与外电极131和132电结合且机械结合。
电极层131a和132a可利用诸如金属的具有导电性的任何材料形成,并且可通过考虑电性质、结构稳定性等来确定其特定的材料。
例如,电极层131a和132a可以是包括导电金属和玻璃的烧结电极,或者可以是包括导电金属和基体树脂的树脂电极。
此外,电极层131a和132a可通过原子层沉积(ALD)工艺、分子层沉积(MLD)工艺、化学气相沉积(CVD)工艺、溅射工艺等来形成。
然而,在电极层131a和132a是包括导电金属和玻璃的烧结电极的情况下,如果使用常规的镀覆方法,则镀覆将由于电极层的断开、玻璃珠化现象(其中,电极层中包括的玻璃向外突起)等而是不连续的。镀覆不连续可能导致防潮可靠性的问题。根据示例性实施例,可通过在第二镀覆部131c和132c与电极层131a和132a之间设置具有范围为从0.3μm至1μm的厚度的第一镀覆部131b和132b使得玻璃突起的部分也被镀覆来防止镀覆不连续。
因此,在电极层131a和132a包括导电金属和玻璃的情况下,根据示例性实施例的防潮可靠性的改善可变得更有效。
玻璃可用于将主体110与外电极131和132机械结合,并且导电金属可用于将内电极121和122与外电极131和132电结合且机械结合。在这种情况下,导电金属可以是Cu。
第一镀覆部131b和132b可具有范围为从0.3μm至1μm的厚度,并且设置在电极层131a和132a上。第二镀覆部131c和132c可设置在第一镀覆部131b和132b上。
在第一镀覆部131b和132b的厚度小于0.3μm的情况下,防止镀覆不连续的效果会不充分,并且在第一镀覆部131b和132b的厚度大于1μm的情况下,外电极会变厚。因此,多层陶瓷电容器的体积会增大,并且由于每单位体积的电容减小,会难以实现多层陶瓷电容器的小型化和高容量。
第二镀覆部131c和132c可以是在现有技术中使用的常规的镀层,并且可包括Ni镀层131c1和132c1以及Sn镀层131c2和132c2。换句话说,第二镀覆部131c和132c可包括依次设置在第一镀覆部131b和132b上的Ni镀层131c1和132c1以及Sn镀层131c2和132c2。
通常,多层陶瓷电容器的外电极的镀层可以包括形成在电极层上的Ni镀层和形成在Ni镀层上的Sn镀层,因此镀层可通过在电极层上依次镀覆Ni和Sn来形成。
然而,传统的、常规的镀层可能由于电极层的断开、玻璃珠化现象(其中,包括在电极层中的玻璃向外突起)而具有镀覆不连续的问题,并且令人关注的是,未镀覆部分成为水分渗透的路径,这会使防潮可靠性劣化。因为当镀覆Sn时,Sn沿水平方向生长,而当镀覆Ni时,Ni沿竖直方向生长,所以发生镀覆不连续。换句话说,在镀覆Sn的情况下,由于Sn通常沿平行于主体的表面的方向(水平方向)生长使得Sn覆盖主体的表面,因此通常不会发生镀覆不连续。然而,在镀覆Ni的情况下,由于Ni通常沿垂直于主体的表面的方向(竖直方向)生长,因此会易于发生镀覆不连续。此外,在未镀覆Ni的间隙的面积大的情况下,即使当镀覆Sn时Sn沿水平方向生长,Sn的镀覆也可能会不连续。
然而,在示例性实施例中,由于具有范围为从0.3μm至1μm的厚度的第一镀覆部131b和132b设置在第二镀覆部131c和132c与电极层131a和132a之间,因此可防止镀覆不连续,并且可改善防潮可靠性。
下面的表1示出了通过使用第一镀覆部而获得的防潮可靠性效果的试验结果。
在制备包括内电极和介电层的主体之后,将包括Cu粉末和玻璃的膏涂敷到主体的长度方向上的两个表面并进行烧结,以形成电极层。然后,使第一镀覆部和第二镀覆部形成在电极层上以具有如表1中的厚度,并且对80个样品进行湿负荷检测,并将其结果呈现在下面的表1中。
在湿负荷检测中,在85℃的温度和85%的相对湿度的条件下,在40个样品中施加参考电压六小时,并且在其他40个样品中施加1.5倍的参考电压六小时。在检测之后,将绝缘电阻值劣化至1.0E+5或更低的样本确定为缺陷,并且将湿负荷缺陷的比率呈现在下面的表1中。
表1
在第一镀覆部的厚度为0.8μm的检测编号1的情况下,由于湿负荷缺陷的比率为0%,因此防潮可靠性是优异的。
然而,在未形成第一镀覆部的检测编号2的情况下,由于湿负荷缺陷的比率为15%,因此防潮可靠性劣化。
图4是从表1中的检测编号1的镀覆部的截面截取的图像。图5是从表1中的检测编号2的镀覆部的截面截取的图像。
参照图4和图5,在检测编号1的情况下,第二镀覆部的Ni镀层131c1在不中断的情况下形成,然而在检测编号2的情况下,在外电极131′中未形成第一镀覆部,并且Ni镀层是不连续的(图5中的“D”指示的位置)。
同时,第一镀覆部131b和132b可覆盖电极层131a和132a的面积的90%或更大。
电极层131a和132a上会存在未形成第一镀覆部131b和132b的区域。然而,在第一镀覆部131b和132b覆盖电极层131a和132a的面积小于90%的情况下,镀覆不连续现象会发生在第二镀覆部131c和132c上。
此外,第一镀覆部131b和132b可以是Sn镀层,并且第二镀覆部131c和132c可包括依次设置在第一镀覆部131b和132b上的Ni镀层131c1和132c1以及Sn镀层131c2和132c2。
当镀覆Sn时Sn沿水平方向生长,并且Sn具有优异的延伸性。因此,可通过将第一镀覆部131b和132b实现为Sn镀层来更有效地防止镀覆不连续。
在这种情况下,Sn-Ni金属间化合物层可设置在第一镀覆部131b和132b与第二镀覆部131c和132c之间的界面区域中。Sn-Ni金属间化合物层可改善第一镀覆部131b和132b与第二镀覆部131c和132c之间的结合强度。例如,由于在单独的热处理或回流期间Sn和Ni相互扩散在第一镀覆部131b和132b的Sn镀层与第二镀覆部131c和132c的Ni镀层131c1和132c1之间的界面区域的表面上,因此可形成Sn-Ni金属间化合物层。
可选地,第一镀覆部131b和132b可以是Cu镀层,并且第二镀覆部131c和132c可包括依次设置在第一镀覆部131b和132b上的Ni镀层131c1和132c1以及Sn镀层131c2和132c2。
当镀覆Cu时Cu沿水平方向生长,并且Cu具有优异的延伸性。因此,可通过将第一镀覆部131b和132b实现为Cu镀层来更有效地防止镀覆不连续。
在这种情况下,Cu-Ni金属间化合物层可设置在第一镀覆部131b和132b与第二镀覆部131c和132c之间的界面区域中。Cu-Ni金属间化合物层可改善第一镀覆部131b和132b与第二镀覆部131c和132c之间的结合强度。例如,由于在单独的热处理或回流期间Cu和Ni相互扩散在第一镀覆部131b和132b的Cu镀层与第二镀覆部131c和132c的Ni镀层131c1和132c1之间的界面区域的表面上,因此形成Cu-Ni金属间化合物层。
同时,第二镀覆部131c和132c可包括Ni镀层131c1和132c1以及设置在Ni镀层131c1和132c1上的Sn镀层131c2和132c2,并且第二镀覆部的Ni镀层131c1和132c1的厚度可以在1μm至10μm的范围内,第二镀覆部的Sn镀层131c2和132c2的厚度可以为1μm至10μm。
可不需要具体地限制陶瓷电子组件的尺寸。
然而,为了同时实现陶瓷电子组件的小型化和高电容,可能需要通过将介电层和内电极的厚度构造得薄来增大层数。因此,在具有“0402”(0.4mm×0.2mm)或更小的尺寸的陶瓷电子组件中,根据示例性实施例的防潮可靠性的改善可变得更突出。
因此,在主体的第三表面和第四表面之间的距离被定义为L并且主体的第五表面和第六表面之间的距离被定义为W的情况下,L可以是0.4mm或更小,W可以是0.2mm或更小。
根据前述示例性实施例,由于通过在电极层和第二镀覆部之间设置具有范围为从1μm至10μm的厚度的第一镀覆部来防止镀覆不连续现象,因此可提供具有优异的防潮可靠性的多层陶瓷电容器。
尽管以上已经示出并描述了示例性实施例,但对于本领域技术人员来说将明显的是,在不脱离本发明的由所附权利要求限定的范围的情况下,可以做出修改和变型。
Claims (8)
1.一种多层陶瓷电容器,包括:
主体,包括介电层和内电极;以及
外电极,设置在所述主体上,
其中,所述外电极包括:电极层,连接到所述内电极;第一镀覆部,设置在所述电极层上并具有范围为从0.3μm至1μm的厚度;第二镀覆部,设置在所述第一镀覆部上,
其中,所述电极层包括导电金属和玻璃,
其中,所述第二镀覆部包括依次设置在所述第一镀覆部上的Ni镀层和Sn镀层,并且
其中,所述第一镀覆部是Sn镀层,所述第一镀覆部和所述第二镀覆部具有设置在所述第一镀覆部和所述第二镀覆部之间的界面区域处的Sn-Ni金属间化合物层。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述第一镀覆部覆盖所述电极层的面积的90%或更大。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述第二镀覆部的所述Ni镀层具有范围为从1μm至10μm的厚度,并且所述第二镀覆部的所述Sn镀层具有范围为从1μm至10μm的厚度。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述导电金属为Cu。
5.根据权利要求1所述的多层陶瓷电容器,其中,所述介电层具有0.4μm或更小的厚度。
6.根据权利要求5所述的多层陶瓷电容器,其中,所述内电极具有0.4μm或更小的厚度。
7.根据权利要求1所述的多层陶瓷电容器,其中,所述内电极具有0.4μm或更小的厚度。
8.根据权利要求1所述的多层陶瓷电容器,其中,所述内电极包括第一内电极和第二内电极,所述主体包括:形成电容的电容形成部,所述电容形成部包括所述第一内电极和所述第二内电极,所述第一内电极和所述第二内电极设置为彼此相对,且所述介电层介于所述第一内电极和所述第二内电极之间;和覆盖部,分别设置在所述电容形成部的上部和下部上,并且所述覆盖部中的每个具有20μm或更小的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180106589A KR102099775B1 (ko) | 2018-09-06 | 2018-09-06 | 적층 세라믹 커패시터 |
KR10-2018-0106589 | 2018-09-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110880420A CN110880420A (zh) | 2020-03-13 |
CN110880420B true CN110880420B (zh) | 2023-07-21 |
Family
ID=68421253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910015374.3A Active CN110880420B (zh) | 2018-09-06 | 2019-01-08 | 多层陶瓷电容器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10892101B2 (zh) |
KR (1) | KR102099775B1 (zh) |
CN (1) | CN110880420B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020202220A (ja) * | 2019-06-07 | 2020-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR20220092139A (ko) | 2020-12-24 | 2022-07-01 | 삼성전기주식회사 | 적층형 전자 부품 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189693A (zh) * | 2005-06-03 | 2008-05-28 | 株式会社村田制作所 | 电子器件及其制作方法 |
CN103971930A (zh) * | 2013-01-24 | 2014-08-06 | 三星电机株式会社 | 多层陶瓷电容器及其制造方法 |
CN107004506A (zh) * | 2014-12-19 | 2017-08-01 | 京瓷株式会社 | 层叠型电容器以及安装构造体 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100647A (ja) | 1998-09-24 | 2000-04-07 | Kyocera Corp | 積層セラミックコンデンサおよびその製造方法 |
US8194391B2 (en) * | 2007-12-21 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
JP5093351B2 (ja) | 2008-07-29 | 2012-12-12 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2012248622A (ja) * | 2011-05-26 | 2012-12-13 | Taiyo Yuden Co Ltd | チップ状電子部品 |
KR20130037485A (ko) * | 2011-10-06 | 2013-04-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 이의 제조방법 |
WO2013111625A1 (ja) * | 2012-01-23 | 2013-08-01 | 株式会社村田製作所 | 電子部品及びその製造方法 |
KR20140039016A (ko) * | 2014-02-27 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US9633793B2 (en) * | 2014-09-09 | 2017-04-25 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
JP2016058719A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP6524734B2 (ja) * | 2015-03-19 | 2019-06-05 | 株式会社村田製作所 | 電子部品およびこれを備えた電子部品連 |
JP6609137B2 (ja) * | 2015-08-11 | 2019-11-20 | 太陽誘電株式会社 | セラミック電子部品、及びその製造方法 |
JP6933881B2 (ja) * | 2015-09-03 | 2021-09-08 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
JP6745700B2 (ja) | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
KR101933415B1 (ko) * | 2016-11-23 | 2018-12-28 | 삼성전기 주식회사 | 커패시터 및 그의 제조 방법 |
KR20180064349A (ko) * | 2018-05-30 | 2018-06-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 이의 제조방법 |
-
2018
- 2018-09-06 KR KR1020180106589A patent/KR102099775B1/ko active IP Right Grant
- 2018-11-08 US US16/184,674 patent/US10892101B2/en active Active
-
2019
- 2019-01-08 CN CN201910015374.3A patent/CN110880420B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189693A (zh) * | 2005-06-03 | 2008-05-28 | 株式会社村田制作所 | 电子器件及其制作方法 |
CN103971930A (zh) * | 2013-01-24 | 2014-08-06 | 三星电机株式会社 | 多层陶瓷电容器及其制造方法 |
CN107004506A (zh) * | 2014-12-19 | 2017-08-01 | 京瓷株式会社 | 层叠型电容器以及安装构造体 |
Also Published As
Publication number | Publication date |
---|---|
CN110880420A (zh) | 2020-03-13 |
KR102099775B1 (ko) | 2020-04-10 |
US20200082987A1 (en) | 2020-03-12 |
US10892101B2 (en) | 2021-01-12 |
KR20190121174A (ko) | 2019-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110176355B (zh) | 陶瓷电子组件 | |
CN110880416B (zh) | 多层陶瓷电容器 | |
KR102070235B1 (ko) | 커패시터 부품 | |
US11164700B2 (en) | Multilayer capacitor | |
CN110444394B (zh) | 多层电容器 | |
KR20190116149A (ko) | 적층형 커패시터 및 그 실장 기판 | |
CN110880417B (zh) | 陶瓷电子组件 | |
CN110880420B (zh) | 多层陶瓷电容器 | |
CN110797188B (zh) | 电容器组件 | |
CN110660586B (zh) | 多层陶瓷电容器 | |
US20210082621A1 (en) | Multilayer capacitor | |
KR20190116150A (ko) | 적층형 커패시터 및 그 실장 기판 | |
KR102538893B1 (ko) | 적층 세라믹 커패시터 | |
KR20190142179A (ko) | 커패시터 부품 | |
KR102076148B1 (ko) | 적층형 커패시터 | |
US20230260708A1 (en) | Multilayer electronic component | |
US20230215650A1 (en) | Multilayer electronic component | |
US20230113834A1 (en) | Multilayer electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |