JP2015216185A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2015216185A
JP2015216185A JP2014097301A JP2014097301A JP2015216185A JP 2015216185 A JP2015216185 A JP 2015216185A JP 2014097301 A JP2014097301 A JP 2014097301A JP 2014097301 A JP2014097301 A JP 2014097301A JP 2015216185 A JP2015216185 A JP 2015216185A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
lead terminal
electrode
multilayer
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014097301A
Other languages
English (en)
Other versions
JP6424460B2 (ja
Inventor
裕一 仲野
Yuichi Nakano
裕一 仲野
卓 酒谷
Taku Sakaya
卓 酒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP2014097301A priority Critical patent/JP6424460B2/ja
Publication of JP2015216185A publication Critical patent/JP2015216185A/ja
Application granted granted Critical
Publication of JP6424460B2 publication Critical patent/JP6424460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】電歪に強く、端子の接続強度を向上できる積層セラミックコンデンサ及びその製造方法を提供する。【解決手段】積層セラミックコンデンサ10は、セラミック誘電体層と内部電極3とが交互に配置された積層体5の両端部に外部電極7を設け、外部電極7にリード端子9を接続して形成されている。また、内部電極3は、任意のセラミック誘電体層を挟んで互いに対向して形成されており、その一方が積層体5の一方の端面まで延伸され、他方が反対側の端面まで延伸されてそれぞれ外部電極7と接続されている。内部電極3は、積層体5の横幅方向Xに所定間隔置きに断続的に形成され、かつリード端子9は、積層体5における外部電極7の形成面のうち、少なくとも内部電極3が形成されていない箇所に接続されている。【選択図】図2

Description

本発明は、電歪に強く、接続端子の接続強度を向上できる積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサは、一般に小型で大容量が得られ、高周波特性が優れている他、チップ形は面実装が可能である等々の長所がある。積層セラミックコンデンサは、内部電極の形成されたシート状セラミック誘電体を交互に層状に組み合わせて焼結により一体化し、内部電極の露出部に銅電極や銀電極等を塗布して外部電極を形成後、この外部電極に金属製導体板やリード端子を接続して製造される(例えば、特許文献1、2参照)。
特開2003−124059号公報 特開2011−243782号公報
しかしながら、外部電極を形成後、上記金属製導体板を半田によって接続すると、外部電極と金属製導体板との熱膨張係数の相違から、接合面が剥がれたり、コンデンサのセラミック誘電体にクラックが生じたりすることがあった。
また、一般的に、内部電極は大容量化に対応して長さ方向に大きく形成されるが、内部電極の積層方向において電歪の影響が大きくなり、信頼性に影響を与えることがあった。これに対して、特許文献1に示すように、内部電極をコンデンサ素子の横幅方向(即ち、長尺方向)に複数に分割して、電歪の影響を低減することも考えられる。
しかしながら、分割した内部電極の対応箇所にそれぞれリード端子を接続すると、電歪効果により、コンデンサ素子の厚み方向に大きく変位するため、依然として電歪変位による接合面の欠陥を引き起こす可能性があった。
本発明はこのような課題を解決するために提案されたものであり、電歪に強く、端子の接続強度を向上できる積層セラミックコンデンサ及びその製造方法を提供することを目的とする。
上述の目的を達成するため、本発明の積層セラミックコンデンサは、セラミック誘電体層と内部電極とが交互に配置された積層体の両端部に外部電極を設け、該外部電極にリード端子を接続して形成された積層セラミックコンデンサであって、前記内部電極は、任意のセラミック誘電体層を挟んで互いに対向して形成されており、その一方が前記積層体の一方の端面まで延伸され、他方が反対側の端面まで延伸されてそれぞれ前記外部電極と接続されており、前記内部電極は、少なくとも片方の極性が前記積層体の横幅方向に所定間隔置きに断続的に形成され、かつ前記リード端子は、前記積層体における前記外部電極の形成面のうち、少なくとも異なる極性の前記内部電極が対向していない箇所に接続されていることを特徴とする。
また、本発明の積層セラミックコンデンサの製造方法は、セラミック誘電体層と内部電極とが交互に配置された積層体の両端部に外部電極を設け、該外部電極にリード端子を接続して形成された積層セラミックコンデンサの製造方法であって、一方の極性の内部電極を任意のセラミックグリーンシート上に横幅方向に所定間隔置きに断続的に、一方の端面まで延伸して形成する工程と、他方の極性の内部電極を任意のセラミックグリーンシート上に横幅方向に所定間隔置きに断続的に若しくは帯状に、反対側の端面まで延伸して形成する工程と、各極性が形成されたセラミックグリーンシートを交互に積層して積層体を形成する工程と、前記積層体の両端部の露出した内部電極上に前記外部電極を塗布する工程と、前記積層体における前記外部電極の形成面のうち、少なくとも異なる極性の前記内部電極が対向していない箇所に前記リード端子を接続する工程と、を含むことを特徴とする。
本発明によれば、電歪に強く、端子の接続強度を向上できる積層セラミックコンデンサを提供することができる。
本発明の第1の実施形態に係る積層セラミックコンデンサの長手方向直交面の断面図。 本発明の第1の実施形態に係る積層セラミックコンデンサの概略図であり、(a)は斜視図、(b)は側面図、(c)は平面断面図。 本発明の第1の実施形態に係る積層セラミックコンデンサの変形例の概略図であり、(a)は斜視図、(b)は側面図、(c)は平面断面図。 積層体を2個積層した例を示す概略図であり、(a)は積層体同士を密着させた例、(b)は積層体同士の間に空間を設けた例。 本発明の第2の実施形態に係る積層セラミックコンデンサの概略図であり、(a)は斜視図、(b)は側面図。 本発明の第3の実施形態に係る積層セラミックコンデンサの概略図であり、(a)は斜視図、(b)は側面図。 本発明の第4の実施形態に係る積層セラミックコンデンサの概略図であり、(a)は斜視図、(b)は側面図。 本発明の他の実施形態に係る積層セラミックコンデンサの斜視図。 本発明の他の実施形態に係る積層セラミックコンデンサの内部電極構造を示す図であり、(a)は展開図、(b)は側面図。 本発明の他の実施形態に係る積層セラミックコンデンサの平面断面図。
以下、本発明に係る積層セラミックコンデンサの実施形態について、図面を参照しつつ詳細に説明する。
[第1の実施形態]
(積層セラミックコンデンサの構成)
図1および図2に、本発明の第1の実施形態に係る積層セラミックコンデンサを示す。
図1に示すように、積層セラミックコンデンサ10は、セラミック誘電体層1を介して複数の内部電極3が重なり合うように配置された積層体5の両端部に外部電極7を設け、該外部電極7にリード端子9を接続して形成されている。
内部電極3は、任意のセラミック誘電体層1を挟んで互いに対向して形成されており、その一方が積層体5の端面2Aまで延伸され、他方が反対側の端面2Bまで延伸され、それぞれ外部電極7と接続されている。
また、内部電極3は、図2(b)、(c)に示すように、積層体5の横幅方向(即ち、長尺方向X)に所定間隔置きに断続的に形成されている。さらに、リード端子9は、積層体5における外部電極7の形成面のうち、内部電極3が形成されていない箇所に接続されている。
内部電極3の層数およびコンデンサ素子5の長尺方向Xへの分割数は、取得しようとする容量に合わせて任意に選択することができる。
(セラミック誘電体層)
セラミック誘電体層1に用いる材料としては、特に限定されないが、チタン酸バリウム(BaTiO)系セラミックのほか、Baの一部をCaやSrで置換するとともにTiの一部をZrで置換した(Ba,Ca,Sr)(Ti,Zr)O系セラミック等を好適に用いることができる。
(内部電極)
内部電極3としては、Ag,Ag−Pd、Pd,Cu等の貴金属もしくはこれらの合金や、Ni,Al等の卑金属の中から適宜選択して使用することが好ましい。
(外部電極)
外部電極7に用いる電極材料は特に限定されないが、セラミック誘電体層1や内部電極3からなる積層体5と同時焼成可能な電極材料を用いることが好ましい。また、焼成により得られた積層体5の端面に塗布・焼付けにより形成することが可能な電極材料を用いてもよい。同時焼成可能な電極材料としては、内部電極3と同様な金属もしくは合金を主成分とするものが好ましい。また、塗布・焼付けにより形成することが可能な電極材料としては、Cu、Cu合金、AgまたはAg合金を主成分とするものを挙げることができる。
(製造方法)
次に、積層セラミックコンデンサ10の製造方法について説明する。
まず、セラミック誘電体層1の材料粉末にバインダー及び溶剤を添加・混合してセラミックグリーンシートを作成する。次に、得られたグリーンシート上に、内部電極3の材料ペーストを長手方向に所定の間隔で離間して塗布した後、内部電極3の端部同士が重ならないように交互にずらして積層し、素子ブロックを作成後、所望の容量分カットして、積層体5を形成する。
次に、200〜350℃で脱バインダー処理した後、1250〜1350℃で焼成する。次に、得られた焼結体の内部電極3の端部が露出する互いに対向する一対の端面に、それぞれCuとAgを主成分とする外部電極用材料ペーストを転写法または、スクリーン印刷法により帯状に塗布し、焼付処理して帯状の一対の外部電極7を形成してコンデンサ素子を得る。ここで、内部電極3が露出する側面に銅電極を塗布した上に、銀電極を帯状に塗布したのは、リード端子9と外部電極7との半田濡れ性を良好にするためである。
次に、帯状の外部電極7において、内部電極3が形成されていない部分に半田を塗布し、リード端子9を外部電極7の長手方向Xに沿って所定間隔で固着して、積層セラミックコンデンサ10を得る。
(効果)
本実施形態の積層セラミックコンデンサ10では、内部電極3が形成されていない部分にリード端子9を形成しているので、電歪による影響を受けにくく、端子の接続強度を向上することができる。
(変形例)
上記実施形態では、内部電極が形成されていない部分のみにリード端子9を設けたが、図3(a)〜(c)に示すように、さらに内部電極3が形成されている部分にもリード端子9を設けて積層セラミックコンデンサ20とすることもできる。
また、積層体5は、さらに複数個積層することもできる。ここで、図4(a)のように積層体5同士を密着させてもよいが、(b)のように空間6を設けてもよい。(b)に示す構造にすることによって、電歪の影響により積層体5が上下に膨張した場合においても、空間6により膨張分を吸収するので、互いに電歪の影響を抑制することができる。
[第2の実施形態]
(構成)
図5に、本発明の第2の実施形態に係る積層セラミックコンデンサを示す。同図において、図2に示す構成要素と同一の構成要素については同一の参照符号を付して説明を省略する。
この積層セラミックコンデンサ30は、リード端子9に代えてリード端子9’とした以外は、第1の実施形態に係る積層セラミックコンデンサ10と同様に形成されている。
ここで、リード端子9’は、基板側のリード端子9bの幅が外部電極7側のリード端子9aの幅よりも小さく形成されている。
(効果)
本実施形態に係る積層セラミックコンデンサ30によれば、以下のような効果を奏することができる。
(1)リード端子9’を半田によって基板に接続した際に、基板側のリード端子9bの幅が外部電極7側のリード端子9aの幅よりも小さく形成されているので、基板とリード端子9’との熱膨張量の相違から生じる応力を低減でき、半田におけるクラックの発生を抑制することができる。
(2)ヒューズ的機能を付与することができる。すなわち、リード端子9’の一部の幅が細く形成されているので、一回路がショートした場合に、細い部分の基板側のリード端子9bが溶融してオープンとなる。このため、ショートした場合に大電流が流れ続けることを防止でき、発火に至るのを防ぐことができる。
[第3の実施形態]
(構成)
図6に、本発明の第3の実施形態に係る積層セラミックコンデンサを示す。同図において、図2に示す構成要素と同一の構成要素については同一の参照符号を付して説明を省略する。
この積層セラミックコンデンサ40は、リード端子9の先端にネジ止め用の孔を有するネジ止め用接続板12を設けた以外は、第1の実施形態に係る積層セラミックコンデンサ10と同様に形成されている。
(効果)
本実施形態に係る積層セラミックコンデンサ40によれば、基板との固定がネジ止めによって可能となる。従って、半田を用いずに基板への取り付けが可能となるため、基板が高温度下に晒されるような環境においても取り付けが可能となる。
[第4の実施形態]
(構成)
図7に、本発明の第4の実施形態に係る積層セラミックコンデンサを示す。同図において、図6に示す構成要素と同一の構成要素については同一の参照符号を付して説明を省略する。
この積層セラミックコンデンサ50は、リード端子9に代えてリード端子9’とした以外は、第3の実施形態に係る積層セラミックコンデンサ40と同様に形成されている。
ここで、リード端子9’は、ネジ止め用接続板12側のリード端子9bの幅が外部電極7側のリード端子9aの幅よりも小さく形成されている。
(効果)
本実施形態に係る積層セラミックコンデンサ50によれば、ネジ止め時にネジ止め用接続板に加わった応力のうち、リード端子9と外部電極7との接続部へ伝わる応力を低減でき、電極剥離やセラミック誘電体層1でのクラックの発生を抑制することができる。
[他の実施形態]
上記の第1〜第4の実施形態では、積層体5として1層の例を示したが、複数層とすることもできる。
図8に、第4の実施形態に係る積層セラミックコンデンサの積層体を空間を設けて2層とした例を示す。
この積層セラミックコンデンサ60では、積層体5同士の間に空間6を設けているので、電歪の影響により積層体5が上下に膨張した場合においても、空間6により互いに電歪の影響を抑制することができる。
また、リード端子9’の先端にネジ止め用接続板12を設けているので、基板との固定がネジ止めによって可能となり、半田を用いずに基板への取り付けができるため、基板が高温度下に晒されるような環境においても取り付けが可能となる。
さらに、ネジ止め用接続板12側のリード端子9bの幅が外部電極側のリード端子9aの幅よりも小さく形成されているので、ネジ止め時に電極との接続部に加わった応力を低減でき、電極剥離やセラミック誘電体層でのクラックの発生を抑制することができる。
また、上記の第1〜第4の実施形態では、内部電極3は矩形状に、所定間隔置きに断続的に形成したが、図9(a)、(b)に示すように、矩形状の内部電極3aと帯状の内部電極3bを交互に積層させてもよい。このようにすることで、内部電極3の対向する部分を分割構造にすることによる電歪の影響を低減しつつ、積層体5の表面に凹凸を生じ難くさせ、デラミネーションの発生を抑制できる。つまり、積層体5の内部電極3が形成されている部分と内部電極3が形成されていない部分とで積層体5の表面に凹凸が生じる。この凹凸は、積層するグリーンシートの枚数が多いほど、つまり、内部電極3を多く積層するほど、大きくなる。積層体5の表面に生じる凹凸はデラミネーションの原因となる。しかしながら、一方を帯状の内部電極3bとすることで、矩形状の内部電極3aが形成されていない領域に帯状の内部電極3bの一部が介在するので、この凹凸の発生を抑制できる。
この場合、リード端子は、帯状の内部電極3bと断続的に形成した矩形状の内部電極3aが対向しない部分に少なくとも接続する。異なる内部電極が対向しない部分においても電歪の影響は受けにくく、リード端子の接続強度を向上することができる。
また、上記の第1〜第4の実施形態では、外部電極7を焼付処理した後、半田によりリード端子9を溶接していたが、リード端子9を塗布した外部電極7にリード端子9を接触させた状態で、焼付処理することで、外部電極7の焼付けとリード端子9との接続を同時にしてもよい。この場合、半田濡れ性を良好にするための銀電極を塗布する必要はなく、また、半田を用いる必要もないので、工程数の減少や低コスト化を実現できる。
また、上記の第1〜第4の実施形態では、外部電極7を帯状に形成したが、これに限らず、分割して形成してもよい。このようにすることで、リード端子9等に形成したヒューズ機能が作動し、ヒューズが切断したとしても、他の分割した外部電極7に対応する部分で容量を維持することができる。
また、上記の第1〜第4の実施形態では、外部電極7の形状を並列構造としたが、外部電極7の形成を図10のように外部電極7の分割する箇所を一方の端面と他方の端面とで対向しないように配置することで、直列構造とすることができる。このようにすることで、コンデンサの耐圧を上げることができる。
また、第2の実施形態では、リード端子9’は、基板側のリード端子9bの先端の幅が外部電極7側のリード端子9aの幅よりも小さく形成されているが、リード端子9’の真ん中の幅を小さくしてもよい。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…セラミック誘電体層
2A、2B…端面
3…内部電極
3a…矩形状の内部電極
3b…帯状の内部電極
5…積層体
6…空間
7…外部電極
9、9’、9a、9b…リード端子
10、20、30、40、50、60…積層セラミックコンデンサ
12…ネジ止め用接続板

Claims (5)

  1. セラミック誘電体層と内部電極とが交互に配置された積層体の両端部に外部電極を設け、該外部電極にリード端子を接続して形成された積層セラミックコンデンサであって、
    前記内部電極は、任意のセラミック誘電体層を挟んで互いに対向して形成されており、その一方が前記積層体の一方の端面まで延伸され、他方が反対側の端面まで延伸されてそれぞれ前記外部電極と接続されており、
    前記内部電極は、少なくとも片方の極性が前記積層体の横幅方向に所定間隔置きに断続的に形成され、かつ前記リード端子は、前記積層体における前記外部電極の形成面のうち、少なくとも異なる極性の前記内部電極が対向していない箇所に接続されていることを特徴とする積層セラミックコンデンサ。
  2. 前記リード端子は、接続される基板側のリード端子の幅が前記外部電極側のリード端子の幅よりも小さく形成されていることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記リード端子の先端に、ネジ止め用接続板を設けたことを特徴とする請求項1又は2記載の積層セラミックコンデンサ。
  4. 前記積層体を複数積層し、前記積層体同士の間に空間を設けたことを特徴とする請求項1乃至3のいずれか1項記載の積層セラミックコンデンサ。
  5. セラミック誘電体層と内部電極とが交互に配置された積層体の両端部に外部電極を設け、該外部電極にリード端子を接続して形成された積層セラミックコンデンサの製造方法であって、
    一方の極性の内部電極を任意のセラミックグリーンシート上に横幅方向に所定間隔置きに断続的に、一方の端面まで延伸して形成する工程と、
    他方の極性の内部電極を任意のセラミックグリーンシート上に横幅方向に所定間隔置きに断続的に若しくは帯状に、反対側の端面まで延伸して形成する工程と、
    各極性が形成されたセラミックグリーンシートを交互に積層して積層体を形成する工程と、
    前記積層体の両端部の露出した内部電極上に前記外部電極を塗布する工程と、
    前記積層体における前記外部電極の形成面のうち、少なくとも異なる極性の前記内部電極が対向していない箇所に前記リード端子を接続する工程と、を含むことを特徴とする積層セラミックコンデンサの製造方法。
JP2014097301A 2014-05-09 2014-05-09 積層セラミックコンデンサ及びその製造方法 Active JP6424460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014097301A JP6424460B2 (ja) 2014-05-09 2014-05-09 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014097301A JP6424460B2 (ja) 2014-05-09 2014-05-09 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015216185A true JP2015216185A (ja) 2015-12-03
JP6424460B2 JP6424460B2 (ja) 2018-11-21

Family

ID=54752846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014097301A Active JP6424460B2 (ja) 2014-05-09 2014-05-09 積層セラミックコンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6424460B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083775A (zh) * 2021-03-12 2022-09-20 株式会社村田制作所 层叠陶瓷电容器

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48106444U (ja) * 1972-03-15 1973-12-10
JPS57166330U (ja) * 1981-04-13 1982-10-20
JPS62135426U (ja) * 1986-02-21 1987-08-26
JPH09115773A (ja) * 1995-10-23 1997-05-02 Murata Mfg Co Ltd コンデンサアレイおよびその製造方法
JP2000182887A (ja) * 1998-12-18 2000-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2000182891A (ja) * 1998-12-14 2000-06-30 Mitsubishi Electric Corp 積層コンデンサ
JP2002118341A (ja) * 2000-10-05 2002-04-19 Fujitsu Denso Ltd 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法
JP2002164245A (ja) * 2000-11-24 2002-06-07 Tdk Corp 電子部品の実装構造
JP2003124059A (ja) * 2001-10-16 2003-04-25 Tdk Corp コンデンサ及び電源装置
JP2006024825A (ja) * 2004-07-09 2006-01-26 Mitsubishi Electric Corp 電気部品
JP2008251957A (ja) * 2007-03-30 2008-10-16 Tdk Corp 積層コンデンサアレイ
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
JP2012033650A (ja) * 2010-07-29 2012-02-16 Tdk Corp セラミックコンデンサ
JP2012043947A (ja) * 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48106444U (ja) * 1972-03-15 1973-12-10
JPS57166330U (ja) * 1981-04-13 1982-10-20
JPS62135426U (ja) * 1986-02-21 1987-08-26
JPH09115773A (ja) * 1995-10-23 1997-05-02 Murata Mfg Co Ltd コンデンサアレイおよびその製造方法
JP2000182891A (ja) * 1998-12-14 2000-06-30 Mitsubishi Electric Corp 積層コンデンサ
JP2000182887A (ja) * 1998-12-18 2000-06-30 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2002118341A (ja) * 2000-10-05 2002-04-19 Fujitsu Denso Ltd 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法
JP2002164245A (ja) * 2000-11-24 2002-06-07 Tdk Corp 電子部品の実装構造
JP2003124059A (ja) * 2001-10-16 2003-04-25 Tdk Corp コンデンサ及び電源装置
JP2006024825A (ja) * 2004-07-09 2006-01-26 Mitsubishi Electric Corp 電気部品
JP2008251957A (ja) * 2007-03-30 2008-10-16 Tdk Corp 積層コンデンサアレイ
JP2010123614A (ja) * 2008-11-17 2010-06-03 Murata Mfg Co Ltd セラミックコンデンサ及びそれを備えた電子部品
JP2012033650A (ja) * 2010-07-29 2012-02-16 Tdk Corp セラミックコンデンサ
JP2012043947A (ja) * 2010-08-18 2012-03-01 Tdk Corp 積層コンデンサの実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083775A (zh) * 2021-03-12 2022-09-20 株式会社村田制作所 层叠陶瓷电容器
CN115083775B (zh) * 2021-03-12 2024-04-16 株式会社村田制作所 层叠陶瓷电容器

Also Published As

Publication number Publication date
JP6424460B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US7466538B2 (en) Multilayer ceramic electronic device
JP5313289B2 (ja) 積層セラミックコンデンサ
TWI552181B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器的板件
JP6841611B2 (ja) 積層セラミックコンデンサ
JP5532581B2 (ja) セラミック電子部品
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9842693B2 (en) Multilayer ceramic capacitor
KR20140014773A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20150033341A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP2011233696A (ja) 積層電子部品
KR20150007595A (ko) 적층 세라믹 커패시터
JP2017028240A (ja) 積層セラミック電子部品及びその製造方法
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
JP6483400B2 (ja) 積層型コンデンサおよび実装構造
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2020021921A (ja) 積層セラミックキャパシタ及びその製造方法
KR20150096909A (ko) 적층 세라믹 전자부품 및 그 제조방법
WO2017002495A1 (ja) チップ型セラミック電子部品
JP6424460B2 (ja) 積層セラミックコンデンサ及びその製造方法
US9691547B2 (en) Multilayer ceramic capacitor
JP6377957B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181008

R150 Certificate of patent or registration of utility model

Ref document number: 6424460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150