TWI552181B - 多層陶瓷電容器及具有該多層陶瓷電容器的板件 - Google Patents

多層陶瓷電容器及具有該多層陶瓷電容器的板件 Download PDF

Info

Publication number
TWI552181B
TWI552181B TW103133901A TW103133901A TWI552181B TW I552181 B TWI552181 B TW I552181B TW 103133901 A TW103133901 A TW 103133901A TW 103133901 A TW103133901 A TW 103133901A TW I552181 B TWI552181 B TW I552181B
Authority
TW
Taiwan
Prior art keywords
multilayer ceramic
layers
ceramic capacitor
ceramic body
conductive layers
Prior art date
Application number
TW103133901A
Other languages
English (en)
Other versions
TW201535444A (zh
Inventor
李炳華
李敎光
朴珉哲
安永圭
朴祥秀
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201535444A publication Critical patent/TW201535444A/zh
Application granted granted Critical
Publication of TWI552181B publication Critical patent/TWI552181B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

多層陶瓷電容器及具有該多層陶瓷電容器的板件 相關申請案的交叉參考
本申請案主張下列專利申請之優先權，韓國專利申請第10-2013-0117571號(於2013年10月1日提出申請)、以及第10-2014-0126164號(於2014年9月22日提出申請)，受理申請機關為韓國智慧財產局，其揭示係援引於本文作為參考。
本揭示係關於多層陶瓷電容器及具有該多層陶瓷電容器之板件。
根據近來電子產品小型化及增加電容之趨勢，電子產品中所用之電子組件已逐漸有小尺寸及高電容的需求。
在電子組件中，就多層陶瓷電容器而言，當等效串聯電感(在下文中稱為「ESL」)增加時，有用到電容器之電子產品的效能可能下降。另外，根據所應用之電子組件的小型化及電容增加，多層陶瓷電容器之ESL的增 加可能相對大幅影響電子產品之效能下降。
尤其是，根據積體電路(IC)效能的提升，去耦電容器的使用已逐漸增加。因此，對於具有三端式垂直多層結構之多層陶瓷電容器(MLCC)，即所謂的「低電感晶片電容器(LICC)」的需求日益增加，其能夠藉由縮減外部端子之間的距離將電流之流動路徑縮短而減小電容器中的電感。
本揭示之一態樣可提供能夠顯著降低ESL特性之多層陶瓷電容器、以及具有該多層陶瓷電容器之板件。
根據本揭示之一例示性具體實施例，多層陶瓷電容器可包括：三個布置於陶瓷本體之安裝面上彼此隔開之外部電極，其中若將包括複數個第一和第二內部電極布置於其中之主動層的厚度定義為AT，並且將介於第一內部電極之第一或第二引線部分與第二內部電極之第三引線部分之間的間隙定義為LG，則滿足下列方程式：0.00044LG*log[1/AT]0.00150。
根據本揭示之其它態樣，可提供具有該多層陶瓷電容器之板件。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷本體
111‧‧‧介電層
112、113‧‧‧包覆層
121‧‧‧第一內部電極
121a‧‧‧第四引線部分
121a’‧‧‧第五引線部分
121b‧‧‧第一引線部分
121b’‧‧‧第二引線部分
122‧‧‧第二內部電極
122a‧‧‧第六引線部分
122b‧‧‧第三引線部分
131‧‧‧第四外部電極
131a‧‧‧第四導電層
131b‧‧‧第四鎳(Ni)鍍覆層
131c‧‧‧第四錫(Sn)鍍覆層
132‧‧‧第五外部電極
132a‧‧‧第五導電層
132b‧‧‧第五鎳(Ni)鍍覆層
132c‧‧‧第五錫(Sn)鍍覆層
133‧‧‧第一外部電極
133a‧‧‧第一導電層
133b‧‧‧第一鎳鍍覆層
133c‧‧‧第一錫(Sn)鍍覆層
134‧‧‧第二外部電極
134a‧‧‧第二導電層
134b‧‧‧第二鎳鍍覆層
134c‧‧‧第二錫(Sn)鍍覆層
135‧‧‧第六外部電極
135a‧‧‧第六導電層
135b‧‧‧第六鎳(Ni)鍍覆層
135c‧‧‧第六錫(Sn)鍍覆層
136‧‧‧第三外部電極
136a‧‧‧第三導電層
136b‧‧‧第三鎳鍍覆層
136c‧‧‧第三錫(Sn)鍍覆層
150‧‧‧絕緣層
200‧‧‧板件
210‧‧‧電路板
221‧‧‧第一電極墊
222‧‧‧第二電極墊
223‧‧‧第三電極墊
224‧‧‧接地端子
225‧‧‧電源端子
230‧‧‧焊接部
S1‧‧‧第一主面
S2‧‧‧第二主面
S3‧‧‧第一端面
S4‧‧‧第二端面
S5‧‧‧第一側面
S6‧‧‧第二側面
本揭露的以上和其它態樣、特徵以及其它優點，將搭配附圖，經由底下的詳細說明而得以更清楚地理解，其中： 第1圖為根據本揭露的一個示例性具體實施例，示意顯示多層陶瓷電容器的透視圖；第2圖係一顯示第1圖所示多層陶瓷電容器之陶瓷本體處於陶瓷本體翻倒狀態下之透視圖；第3圖係一顯示第1圖所示多層陶瓷電容器處於其外部電極遭省略狀態下之展開透視圖；第4圖係一顯示第1圖所示多層陶瓷電容器之剖面圖；第5圖為根據本揭露的另一個示例性具體實施例，示意顯示多層陶瓷電容器的透視圖；第6圖係一顯示第5圖所示多層陶瓷電容器處於其外部電極遭省略狀態下之展開透視圖；第7圖係一顯示第5圖所示多層陶瓷電容器之剖面圖；第8圖為根據本揭露的另一個示例性具體實施例，示意顯示多層陶瓷電容器的透視圖；第9圖係一顯示第8圖所示多層陶瓷電容器之陶瓷本體的透視圖；第10圖係一顯示第8圖所示多層陶瓷電容器處於其外部電極遭省略狀態下之展開透視圖；第11圖係一顯示第8圖所示多層陶瓷電容器之剖面圖；第12圖係顯示一形式之透視圖，第8圖之多層陶瓷電容器在該形式中係安裝於板件上；第13圖係顯示一形式之剖面圖，第8圖之多層陶瓷電容器在該形式中係安裝於板件上。
現將引用附圖詳細說明的是本揭露的示例性具體實施例。
然而，本揭露可用許多不同形式予以例示，並且不應解讀為受限於本文所提的具體實施例。反而，這些具體實施例係用於使本揭露透徹且完整，並且將完全傳達本揭露的範疇給所屬領域的技術人員。
在圖式中，元件的形狀及尺寸可為了清楚而誇大，並且全文將使用相同的元件符號指定相同或相稱的組件。
將定義六面體之方向，以便清楚說明本揭示之例示性具體實施例。第1圖所示的L、W及T係分別指長度方向、寬度方向、以及厚度方向。在此，可將寬度方向用於具有如同介電層堆疊方向之概念。
多層陶瓷電容器
第1圖係一根據本揭示之例示性具體實施例示意顯示多層陶瓷電容器之透視圖，第2圖係一顯示第1圖所示多層陶瓷電容器之陶瓷本體處於陶瓷本體翻倒狀態下之透視圖；第3圖係一顯示第1圖所示多層陶瓷電容器處於其外部電極遭省略狀態下之展開透視圖；並且第4圖係一顯示第1圖所示多層陶瓷電容器之剖面圖。
請參閱第1至4圖，根據例示性具體實施例之多層陶瓷電容器100可包括陶瓷本體110(複數個介電層111係在其中朝寬度方向堆疊)、含有複數個第一和第二內 部電極121和122之主動層、以及第一至第三外部電極133、134、以及136。
也就是說，可將根據例示性具體實施例之多層陶瓷電容器100視為總共具有三個外部端子之三端式電容器。
陶瓷本體110可具有朝厚度方向彼此相對之第一和第二主面S1和S2、連接第一和第二主面S1和S2並且朝長度方向彼此相對之第一和第二端面S3和S4、以及朝寬度方向彼此相對之第一和第二側面S5和S6。
在下文中，於例示性具體實施例中，多層陶瓷電容器100之安裝面可為陶瓷本體110之第一主面S1。
如上述之陶瓷本體110可藉由朝寬度方向將複數個介電層堆疊並且接著將堆疊之介電層111燒結而成形，其形狀不特別受限，但可為如附圖所示的六面體形狀。然而，陶瓷本體110之形狀及尺寸、以及介電層111之堆疊數目不受限於附圖所示例示性具體實施例的那些。
另外，組構陶瓷本體110之複數個介電層111可處於燒結狀態，並且可整合彼此相鄰之介電層111之間的邊界，使得其未用掃描式電子顯徵鏡(SEM)便無法輕易辨別。
如上述之陶瓷本體110可包括具有內部電極於其中之主動層(作為促成電容器形成電容之部分)、以及分別朝寬度方向在主動層之兩側面上成形之包覆層112與113(朝寬度方向作為邊沿部分(margin parts))。
主動層可藉由反復堆疊複數個第一和第二內部電極121和122、且在其之間插置介電層111之每一者而予以形成。
在這種情況下，介電層111之厚度可視需要地根據多層陶瓷電容器100之電容設計而變更，但單一介電層之厚度在燒結程序後較佳可為0.01至1.00μm。然而，本揭露不侷限於此。
介電層111更可包含具有高介電常數之陶瓷粉末，例如，基於鈦酸鋇(BaTiO3)之粉末或基於鈦酸鍶(SrTiO3)之粉末、或諸如此類，但只要可獲得充分電容，本揭示便不限於此。
另外，若有必要，除了陶瓷粉末以外，還可將陶瓷添加物、有機溶劑、塑化劑、黏結劑、分散劑及諸如此類添加至介電層111。
此外，用於形成介電層111之陶瓷粉末其平均粒子大小並不特別受限，並且可為了達成本揭示之目的而予以控制。例如，可將陶瓷粉末之平均粒子大小控制為等於或小於400nm。
包覆層112及113可具有如同介電層111之材料及組構，差別在於其中不包括內部電極。
另外，包覆層112及113可分別朝寬度方向藉由在主動層之兩側面上堆疊單一介電層或至少兩個介電層而形成，並且大體上係用於避免第一和第二內部電極121和122因物理或化學應力而遭受破壞。
第一和第二內部電極121和122(電極具有不同極性)可在陶瓷本體110中形成，並且布置成面向彼此，每一個介電層111都插置於其間。在這種情況下，第一和第二內部電極121和122可藉由布置於其間的介電層111而彼此電性絕緣。
另外，可朝長度方向將第一和第二內部電極121和122布置成與陶瓷本體110之第一和第二端面S3和S4隔開。
第一和第二內部電極121和122可包括藉由將與其相鄰以促使形成電容之內部電極重疊而形成之電容部分、以及藉由延展部分的電容部分以從陶瓷本體110向外曝露而形成之引線部分。
在這種情況下，引線部分不特別受限，但例如相較於朝陶瓷本體110之長度方向組構電容部分之內部電極的長度，可具有較小之長度。
此外，可根據其預期用途，判斷第一和第二內部電極121和122之厚度。例如，鑑於陶瓷本體110之尺寸，可決定第一和第二內部電極121和122每一者之厚度為0.2至1.0μm的範圍，但本發明不受限於此。
另外，用於形成第一和第二內部電極121和122之材料不特別受限。例如，第一和第二內部電極121和122可使用導電膏形成，此導電膏由如鈀(Pd)、鈀銀(Pd-Ag)合金、或諸如此類的貴金屬材料、鎳(Ni)、以及銅(Cu)之至少一者構成。
此外，可使用網版印刷法、凹版印刷法、或諸如此類作為導電膏之印刷方法，但本揭示不受限於此。
在例示性具體實施例中，第一和第二引線部分121b和121b’可朝陶瓷本體110之長度方向布置成彼此隔開，並且可在第一內部電極121中形成以被延展且曝露於第一主面S1(陶瓷本體110的安裝面)。
第三引線部分122b可布置於第一與第二引線部分121b與121b'之間，並且可在第二內部電極122中形成以被延展且曝露於陶瓷本體110之第一主面S1。
第一和第二外部電極133和134(具有彼此相同極性之電極)可布置於陶瓷本體110之第一主面S1上以朝陶瓷本體110之長度方向彼此隔開，並且可分別與曝露於陶瓷本體110之第一主面S1的第一與第二引線部分121b和121b’接觸，藉此與其電性連接。
如上所述之第一和第二外部電極133和134可朝寬度方向從陶瓷本體110之第一主面S1延展至陶瓷本體110之第一和第二側面S5和S6之部分。
在例示性具體實施例中，可將第三外部電極136(極性與第一和第二外部電極133和134不同之電極)當作接地端子。
第三外部電極136可布置於第一與第二外部電極133與134之間，並且與曝露於陶瓷本體110之第一主面S1的第三引線部分122b接觸，藉此與其電性連接。
如上述之第三外部電極136可朝寬度方 向，從陶瓷本體110之第一主面S1延展至陶瓷本體110之第一和第二側面S5和S6之部分。
在這種情況下，第一至第三外部電極之厚度可為10至40μm。同時，多層陶瓷電容器100之ESL可具有等於或小於50 pH之值。
此外，在這種情況下，由於第一及第二外部電極133及134與第三外部電極136之間的間隙小，故可縮減電流迴路，藉以減小電感。
上述的第一至第三外部電極133、134及136可具有三層式結構，並且可包括第一至第三導電層133a、134a及136a(分別與置於導電層對應位置之內部電極的引線部分接觸，藉此與其連接)、用以包覆第一至第三導電層133a、134a及136a而形成之第一至第三鎳(Ni)鍍覆層133b、134b及136b、以及用以包覆第一至第三鎳鍍覆層133b、134b及136b而形成之第一至第三錫(Sn)鍍覆層133c、134c及136c。
第一至第三導電層133a、134a及136a可由如同第一和第二內部電極121和122之導電材料構成，但本揭示不侷限於此。例如，第一至第三導電層133a、134a及136a可使用銅(Cu)、銀(Ag)、鎳(Ni)及諸如此類之金屬粉末粒子予以形成，並且可塗敷藉由將玻璃料添加至金屬粉末粒子所製備的導電膏並接著將塗敷之導電膏燒結而形成。
在下文中，將說明的是根據例示性具體實 施例之多層陶瓷電容器中所含組件之尺寸、可靠度保持、以及ESL之間的關係。
請參閱第3圖，若將陶瓷本體110之主動層的厚度定義為AT，並且將第一或第二引線部分121b或121b’與第三引線部分122b之間的間隙定義為LG，則晶片之電容形成區之厚度與內部電極之引線部分之間的距離的關係可滿足下列方程式：0.00044LG*log[1/AT]0.00150。在這種情況下，多層陶瓷電容器100之ESL可等於或小於50 pH。
在此，陶瓷本體110之主動層的厚度AT與電流寬度有關聯，並且隨著厚度AT增加，磁通量可彼此偏位，以致可減小ESL。由於電流寬度在理想情況下類似於導線橫截面之直徑，電線可與log[1/AT]成比例。
此外，第一或第二引線部分121b或121b’與第三引線部分122b之間的間隙LG與電流長度有關聯，並且隨著間隙LG縮減，得以縮減電流迴路之面積，以致可減小ESL。
另外，可能較佳的是，第一或第二引線部分121b或121b'與第三引線部分122b之間的間隙LG大於100μm。
在第一或第二引線部分121b或121b'與第三引線部分122b之間的間隙LG等於或小於100μm的情況下，引線部分之間的間隙可能過窄，以致可能產生安裝缺陷。
請參閱第4圖，可將第一至第三導電層133a、134a及136a之厚度定義為CT，並且可將第一至第三鎳鍍覆層133b、134b及136b之厚度定義為NT、將第一至第三錫鍍覆層133c、134c及136c之厚度定義為ST、以及可將鎳鍍覆層與錫鍍覆層之厚度總和定義為PT。
在此，第一至第三導電層133a、134a及136a之厚度CT可為5至25μm。
第一至第三鎳鍍覆層133b、134b及136b之厚度NT可等於或大於2μm。
另外，第一至第三錫鍍覆層133c、134c及136c之厚度ST可等於或大於3μm。
此外，鎳鍍覆層與錫鍍覆層之厚度總和PT可等於或小於15μm。
也可藉由設定如上述第一至第三外部電極之厚度，防止可靠度因鍍覆溶液浸潤而劣化。下列實驗性實施例中將提供其詳細說明。
實驗性實施例
根據創新的實施例及對照的實施例之多層陶瓷電容器係如下所述予以製造。
將含有如鈦酸鋇(BaTiO3)、或諸如此類粉末的漿料塗敷至載體膜上，然後乾製以製備具有1.8μm厚度的複數個陶瓷坯片。
接著，可使用篩件，藉由在陶瓷坯片上對鎳內部電極塗敷導電膏，形成第一內部電極(其具有曝露於 陶瓷坯片之第一主面的第一與第二引線部分)、以及第二內部電極(其具有與第一和第二引線部分隔開之第三引線部分，並且係曝露於陶瓷坯片之第一主面)。
接著，堆疊約200片陶瓷坯片，但在所堆疊之陶瓷坯片的兩側面上進一步堆疊其上沒有第一和第二內部電極形成之陶瓷坯片，藉此製造多層本體。其後，以85℃及1000kgf/cm2之壓力對多層本體進行均力加壓。
接著，將加壓之陶瓷多層本體切割成個別晶片，並且在空氣氣氛下以230℃之溫度維持所切割晶片60個小時，藉此經受脫脂程序。
然後，在具有10-11至10-10atm氧分壓低於Ni/NiO平衡氧分壓的還原氣氛下，以內部電極未氧化的方式，於約1,200℃之溫度將晶片燒結，藉此製備陶瓷本體。
多層晶片電容器在燒結後的晶片尺寸約為1.0mm×0.5mm(長度×寬度(L×W)，1005的尺寸)。在此，將製造容限的範圍決定為±0.1mm(長度×寬度(L×W))。
其後，多層晶片電容器經受在陶瓷本體之第一主面上形成第一至第三外部電極的程序，以便分別對應於第一和第二內部電極之第一至第三引線部分，藉此完成多層陶瓷電容器。接著，測試是否出現高溫負載缺陷、是否進行可靠黏附、以及是否出現焊接缺陷，並且測量及測試等效串聯電感(ESL)。結果係顯示於表1至6中。
每一個測試都是對100個測試樣本進行測試。在這種情況下，係將第一或第二引線部分與第三引線 部分之間的間隙LG設定為400μm。
在此，將缺陷率小於0.01%之例子判斷為優異(◎)，將缺陷率等於或大於0.01%至小於1%之例子判斷為良好(○)，將缺陷率等於或大於1%至小於50%之例子判斷為有缺陷(△)，並且將缺陷率等於或大於50%之例子判斷為有明顯缺陷(×)。另外，將ESL等於或小於50 pH之例子判斷為良好。
請參閱表1，可瞭解的是，在外部電極之導電層的厚度為3μm之例子中，所有樣本的ESL都低，但 無論鎳鍍覆層及錫鍍覆層的厚度如何，所有樣本都出現高溫負載缺陷。
請參閱表2，可瞭解的是，在外部電極之導電層其厚度為5μm的例子中，所有樣本的ESL都低，並且高溫負載缺陷率也低。
然而，可瞭解的是，在鎳鍍覆層厚度為1μm的所有樣本中，都顯示可靠度缺陷，並且甚至在鎳鍍覆層厚度等於或大於2μm的例子中，當錫鍍覆層之厚度為2μm時，顯示出焊接缺陷。
請參閱表3，可瞭解的是，在外部電極之導電層其厚度為7μm的例子中，所有樣本的ESL都低，並 且高溫負載缺陷率也低。
然而，可瞭解的是，在鎳鍍覆層厚度為1μm的所有樣本中，都顯示可靠度缺陷，並且甚至在鎳鍍覆層厚度等於或大於2μm的例子中，當錫鍍覆層之厚度為2μm時，顯示出焊接缺陷。
請參閱表4，可瞭解的是，在外部電極之導電層其厚度為12μm的例子中，所有樣本的ESL都低，並 且高溫負載缺陷率也低。
尤其是，在鎳鍍覆層之厚度等於或大於3μm的例子中，可靠度也屬於優異。
然而，可瞭解的是，在鎳鍍覆層厚度為1μm的所有樣本中，都顯示可靠度缺陷，並且甚至在鎳鍍覆層厚度等於或大於2μm的例子中，當錫鍍覆層之厚度為2μm時，顯示出焊接缺陷。
請參閱表5，可瞭解的是，在外部電極之導電層其厚度為25μm的例子中，ESL大約為40至50，並 且高溫負載缺陷率明顯低。
尤其是，在鎳鍍覆層之厚度等於或大於3μm的例子中，可靠度也屬於優異。
然而，可瞭解的是，在鎳鍍覆層厚度為1μm的所有樣本中，都顯示可靠度缺陷，並且甚至在鎳鍍覆層厚度等於或大於2μm的例子中，當錫鍍覆層之厚度為2μm時，顯示出焊接缺陷。
更可瞭解的是，在鎳鍍覆層之厚度為9μm且錫鍍覆層之厚度為9μm的例子中，外部電極之總體厚度大於40μm，並且ESL為52 pH，超出50 pH。
請參閱表6，可瞭解的是，在外部電極之導電層其厚度為34μm的例子中，ESL等於或大於40 pH至 大於60 pH，並且高溫負載缺陷率明顯低。
尤其是，在鎳鍍覆層之厚度等於或大於3μm的例子中，可靠度也屬於優異。
然而，可瞭解的是，在鎳鍍覆層厚度為1μm的所有樣本中，都顯示可靠度缺陷，並且甚至在鎳鍍覆層厚度等於或大於2μm的例子中，當錫鍍覆層之厚度為2μm時，顯示出焊接缺陷。
此時，可瞭解的是，在外部電極總體厚度超過40μm的所有樣本中，ESL超過50 pH。
請參閱表1至6，可瞭解的是，在縮減外部電極總體厚度的例子中，得以縮減電流路徑之長度，使得ESL得以減小，但可靠度因鍍覆溶液之浸潤而劣化。
此外，可瞭解的是，在縮減鎳鍍覆層厚度的例子中，錫鍍覆層與導電層彼此接觸，使得導電層之熔融溫度得以在焊接時降低，從而引起可靠度缺陷。
另外，可瞭解的是，在縮減錫鍍覆層厚度之例子中，可出現焊接缺陷。
因此，可瞭解的是，第一至第三導電層133a、134a及136a之厚度CT可為5至25μm，第一至第三鎳鍍覆層133b、134b及136b之厚度NT可等於或大於2μm，第一至第三錫鍍覆層133c、134c及136c之厚度ST可等於或大於3μm，並且鎳鍍覆層與錫鍍覆層之厚度總和PT可等於或小於15μm。
下列表7顯示藉由測試高溫負載缺陷是否 出現、可靠黏附是否進行、焊接缺陷是否出現、以及安裝缺陷是否出現，並且測量等效串聯電感(ESL)所得到的結果，端視多層陶瓷電容器之主動層的厚度AT、以及第一或第二引線部分與第三引線部分之間的間隙LG而定。
請參閱表7，若將主動層之厚度定義為AT，並且將第一或第二引線部分與第三引線部分之間的間隙定 義為LG，則在LG*log[1/AT]大於0.00150的例子中，ESL超出50 pH。
另外，可瞭解的是，在LG*log[1/AT]小於0.00044的例子中，出現安裝缺陷。
如上所述，隨著間隙LG縮減，電流路徑之長度得以縮減，藉以降低ESL，但外部電極之間的間隙縮減，會使得安裝穩定性可能劣化。
在例示性具體實施例中，若將主動層之厚度定義為AT，並且將第一或第二引線部分與第三引線部分之間的間隙定義為LG，可瞭解的是，藉由滿足下列方程式，可同時達到安裝穩定性及等於或小於50 pH之ESL：0.00044LG*log[1/AT]，
改進之實施例
第5圖係一根據本揭示另一例示性具體實施例概要顯示之多層陶瓷電容器之透視圖；第6圖係顯示第5圖之多層陶瓷電容器處於其外部電極遭省略之狀態下的展開透視圖；以及第7圖係一顯示第5圖所示多層陶瓷電容器之剖面圖。
在此，由於陶瓷本體110之結構如同上述例示性具體實施例，將省略其詳細說明以避免重覆說明，並且將詳述的是結構與上述例示性具體實施例有所不同之第一與第二內部電極121與122、以及絕緣層150。
請參閱第5至7圖，可在與陶瓷本體110之安裝面相對的第二主面上布置絕緣層150。
第一內部電極121可具有第四與第五引線部分121a與121a’，其係曝露於陶瓷本體110之第二主面S2，與陶瓷本體110之第二主面S2上形成的絕緣層150接觸。
第二內部電極122可具有第六引線部分122a，其係布置於第四與第五引線部分121a與121a’之間，並且曝露於陶瓷本體110之第二主面S2，與絕緣層150接觸。
第8圖係根據本揭示另一例示性具體實施例示意顯示多層陶瓷電容器之透視圖；第9圖係顯示第8圖之多層陶瓷電容器之陶瓷本體的透視圖；第10圖係顯示第8圖之多層陶瓷電容器處於其外部電極遭省略狀態下的展開透視圖；以及第11圖係顯示第8圖所示之多層陶瓷電容器之剖面圖。
在此，由於陶瓷本體110之結構如同上述例示性具體實施例，將省略其詳細說明以避免重覆說明，並且將詳述的是結構與上述例示性具體實施例有所不同的第四至第六外部電極131、132及135、以及第一與第二內部電極121與122。
請參閱第8至11圖，在根據例示性具體實施例之多層陶瓷電容器100”中，可在陶瓷本體110之第二主面S2上布置第四至第六外部電極131、132、135，以便分別面向第一至第三外部電極133、134及136。
在這種情況下，若有必要，第四至第六外 部電極131、132及135可朝寬度方向延展至陶瓷本體110之第一和第二側面S5和S6之部分。
如上述之第四至第六外部電極131、132及135可包括第四至第六導電層131a、132a及135a(其分別與布置於導電層對應位置之內部電極的引線部分接觸，藉以與其連接)、用以包覆第四至第六導電層131a、132a及135a而形成之第四至第六鎳(Ni)鍍覆層131b、132b及135b、以及用以包覆第四至第六鎳鍍覆層131b、132b及135b而形成之第四至第六錫(Sn)鍍覆層131c、132c及135c。
第一內部電極121可具有第四及第五引線部分121a及121a’，其係曝露於陶瓷本體110之第二主面S2，藉以分別連接至在陶瓷本體110之第二主面S2上形成之第四及第五外部電極131及132。
第二內部電極122可具有第六引線部分122a，其係布置於第四與第五引線部分121a與121a’之間，並且係曝露於陶瓷本體110之第二主面S2，藉以連接至第六外部電極135。
如上述，多層陶瓷電容器100”之內部及外部結構彼此垂直對稱成形。在安裝電容器時，可無需確定電容器的安裝方向。
因此，由於可將多層陶瓷電容器100”之第一與第二主面S1與S2任一者當作安裝面，所以在將多層陶瓷電容器100”安裝在板件上的同時，無需考慮安裝面之方向。
在這種情況下，若將陶瓷本體之主動層的厚度定義為AT，並且將第四或第五引線部分121a或121a’與第六引線部分122a之間的間隙定義為LG，則晶片之電容形成區的厚度與內部電極之引線部分之間的距離其關係LG/AT可滿足下列方程式：0.00044LG*log[1/AT]0.00150。在這種情況下，多層陶瓷電容器100”之ESL等於或小於50 pH。
另外，第四或第五引線部分121a或121a’與第六引線部分122a之間的間隙LG較佳是大於100μm。
在這種情況下，當第四或第五引線部分121a或121a’與第六引線部分122a之間的間隙LG等於或小於100μm時，可能出現安裝缺陷。
再者，可將第四至第六導電層131a、132a及135a之厚度定義為CT，可將第四至第六鎳鍍覆層131b、132b及135b之厚度定義為NT，並且可將第四至第六錫鍍覆層131c、132c及135c之厚度定義為ST，以及可將鎳鍍覆層與錫鍍覆層之厚度總和定義為PT。
在此，第四至第六導電層131a、132a及135a之厚度CT可為5至25μm。
此外，第四至第六鎳鍍覆層131b、132b及135b之厚度NT可等於或大於2μm。
另外，第四至第六錫鍍覆層131c、132c及135c之厚度ST可等於或大於3μm。
此外，鎳鍍覆層與錫鍍覆層之厚度總和PT 可等於或小於15μm。
此時，藉由測試高溫負載缺陷是否出現、可靠黏附是否進行、以及焊接缺陷是否出現，並且測量等效串聯電感(ESL)所獲得的結果，取決於第一至第三外部電極之導電層及鍍覆層的厚度，如表1至6所示，可均等應用於第四至第六外部電極。
具有多層陶瓷電容器之板件
第12圖係顯示一形式之透視圖，第8圖之多層陶瓷電容器在該形式中係安裝於板件上；以及第13圖係顯示一形式之剖面圖，第8圖之多層陶瓷電容器在該形式中係安裝於板件上。
請參閱第12及13圖，根據例示性具體實施例具有多層陶瓷電容器之板件200可包括其上安裝有多層陶瓷電容器之電路板210、以及在電路板210上形成彼此隔開之第一至第三電極墊221至223。
在這種情況下，可在第一至第三外部電極133、134及136置於第一至第三電極墊221至223與其接觸的狀態下，藉由焊接部230將多層陶瓷電容器電性連接至電路板210。
在第13圖中，所示為接地端子224及電源端子225。
此時，雖然已在例示性具體實施例中說明安裝第8圖所示多層陶瓷電容器的例子，但本揭示並不侷限於此。例如，可用類似上述的方式，在板件上安裝第1 及5圖所示的多層陶瓷電容器，使得能夠組構具有多層陶瓷電容器之板件。
如上所述，根據本揭示之例示性具體實施例，可藉由調整主動層之厚度、以及第一內部電極之第一或第二引線部分與第二內部電極之第三引線部分之間的間隙，實現顯著低的多層陶瓷電容器ESL特性。
儘管以上已顯示並說明示例性具體實施例，所屬領域的技術人員將明顯得知可作修改及變化而不違背如附加之申請專利範圍所界定之本發明之精神與範疇。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷本體
133‧‧‧第一外部電極
134‧‧‧第二外部電極
136‧‧‧第三外部電極
S1‧‧‧第一主面
S2‧‧‧第二主面
S3‧‧‧第一端面
S4‧‧‧第二端面
S5‧‧‧第一側面
S6‧‧‧第二側面

Claims (20)

  1. 一種多層陶瓷電容器，其包含：陶瓷本體，該陶瓷本體包括朝寬度方向於其中堆疊之複數個介電層；主動層，該主動層包括複數個第一及第二內部電極，該等介電層係各別插置於該複數個第一與第二內部電極之間；第一和第二引線部分，該第一和第二引線部分係在該第一內部電極中形成以被延展且曝露於該陶瓷本體之安裝面，並且係布置成朝該陶瓷本體之長度方向彼此隔開；第三引線部分，該第三引線部分係在該第二內部電極中形成以被延展且曝露於該陶瓷本體之該安裝面，並且係布置於該第一與第二引線部分之間；第一和第二外部電極，該第一和第二外部電極係布置於該陶瓷本體之該安裝面上以朝該陶瓷本體之該長度方向彼此隔開，並且係分別連接至該第一和第二引線部分；以及第三外部電極，該第三外部電極係布置於該第一與第二外部電極之間，自該陶瓷本體之該安裝面朝該寬度方向延展至該陶瓷本體之兩側面之部分，並且係連接至該第三引線部分，其中，該主動層之厚度係定義為AT，並且介於該第一或第二引線部分與該第三引線部分之間的間隙係 定義為LG，滿足下列方程式：0.00044LG*log[1/AT]0.00150。
  2. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一和第二內部電極係朝該長度方向與該陶瓷本體之兩端面隔開。
  3. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，介於該第一或第二引線部分與該第三引線部分之間的該間隙LG大於100μm。
  4. 如申請專利範圍第1項所述之多層陶瓷電容器，更包含朝該寬度方向在該主動層之兩側面上形成之包覆層。
  5. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極具有10至40μm之厚度。
  6. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置的引線部分接觸，藉以連接至該等引線部分，該等導電層具有5至25μm之厚度。
  7. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引 線部分，該等鎳鍍覆層具有2μm或更大的厚度。
  8. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等錫鍍覆層具有3μm或更大的厚度。
  9. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等鎳鍍覆層與該等錫鍍覆層之厚度總和等於或小於15μm。
  10. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極係朝該寬度方向，從該陶瓷本體之該安裝面延展至該陶瓷本體之該兩側面之部分。
  11. 如申請專利範圍第1項所述之多層陶瓷電容器，更包含：第四及第五引線部分，該第四及第五引線部分係在該第一內部電極中形成以被延展並且曝露於與該陶瓷 本體之該安裝面相對之表面，並且係布置成朝該陶瓷本體之該長度方向彼此隔開；第六引線部分，該第六引線部分係在該第二內部電極中形成以被延展並且曝露於與該陶瓷本體之該安裝面相對之該表面，並且係布置於該第四與第五引線部分之間；以及絕緣層，該絕緣層係布置於與該陶瓷本體之該安裝面相對之該表面上。
  12. 如申請專利範圍第1項所述之多層陶瓷電容器，更包含：第四及第五引線部分，該第四及第五引線部分係在該第一內部電極中形成以被延展並且曝露於與該陶瓷本體之該安裝面相對之表面，並且係布置成朝該陶瓷本體之該長度方向彼此隔開；第六引線部分，該第六引線部分係在該第二內部電極中形成以被延展並且曝露於與該陶瓷本體之該安裝面相對之該表面，並且係布置於該第四與第五引線部分之間；以及第四及第五外部電極，該第四及第五外部電極係布置於與該陶瓷本體之該安裝面相對之該表面上以朝該陶瓷本體之該長度方向彼此隔開，並且係分別連接至該第四及第五引線部分；以及第六外部電極，該第六外部電極係布置於該第四與第五外部電極之間，朝該寬度方向自與該陶瓷本體之該 安裝面相對之該表面延展至該陶瓷本體之該兩側面之部分，並且係連接至該第六引線部分。
  13. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，介於該第四或第五引線部分與該第六引線部分之間的間隙LG大於100μm。
  14. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極具有10至40μm之厚度。
  15. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等導電層具有5至25μm之厚度。
  16. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等鎳鍍覆層具有2μm或更大的厚度。
  17. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍 覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等錫鍍覆層具有3μm或更大的厚度。
  18. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括導電層、用以包覆該等導電層而形成之鎳(Ni)鍍覆層、以及用以包覆該等鎳鍍覆層而形成之錫(Sn)鍍覆層，該等導電層分別與置於該等導電層對應位置之該等引線部分接觸，藉以連接至該等引線部分，該等鎳鍍覆層與該等錫鍍覆層之厚度總和等於或小於15μm。
  19. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該第四至第六外部電極係朝該寬度方向，從與該陶瓷本體之該安裝面相對之該表面延展至該陶瓷本體之該兩側面之部分。
  20. 一種具有多層陶瓷電容器之板件，其包含：電路板，該電路板具有形成於其上之第一至第三電極墊；以及如申請專利範圍第1至19項中任一項所述之多層陶瓷電容器，該多層陶瓷電容器具有分別布置於該第一至第三電極墊上之該第一至第三外部電極。
TW103133901A 2013-10-01 2014-09-30 多層陶瓷電容器及具有該多層陶瓷電容器的板件 TWI552181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130117571A KR20140038912A (ko) 2013-10-01 2013-10-01 적층 세라믹 커패시터 및 그 실장 기판
KR1020140126164A KR101514607B1 (ko) 2013-10-01 2014-09-22 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
TW201535444A TW201535444A (zh) 2015-09-16
TWI552181B true TWI552181B (zh) 2016-10-01

Family

ID=50647012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133901A TWI552181B (zh) 2013-10-01 2014-09-30 多層陶瓷電容器及具有該多層陶瓷電容器的板件

Country Status (2)

Country Link
KR (3) KR20140038912A (zh)
TW (1) TWI552181B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222783A (ja) 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015019079A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層セラミック電子部品
JP2014239259A (ja) 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015019083A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2014220528A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層コンデンサ
JP2014241452A (ja) 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2015035630A (ja) 2014-11-13 2015-02-19 株式会社村田製作所 ３端子型コンデンサ
JP2015065455A (ja) 2014-11-13 2015-04-09 株式会社村田製作所 ３端子型コンデンサ
JP2015079980A (ja) 2014-12-04 2015-04-23 株式会社村田製作所 ３端子型コンデンサ
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
JP2016149484A (ja) * 2015-02-13 2016-08-18 Tdk株式会社 積層コンデンサ
KR101771798B1 (ko) 2015-08-26 2017-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101771824B1 (ko) 2015-12-30 2017-08-25 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102483618B1 (ko) * 2016-03-23 2023-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US10957488B2 (en) * 2018-04-20 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193055A (ja) * 2007-02-05 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2009027172A (ja) * 2005-12-22 2009-02-05 Tdk Corp 積層コンデンサ及びその実装構造
JP2012028502A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
EP1965397B1 (en) * 2005-12-22 2019-03-20 Namics Corporation Thermosetting conductive paste and multilayer ceramic component having external electrode which is formed by using such thermosetting conductive paste
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
US8238116B2 (en) * 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100887108B1 (ko) 2007-06-14 2009-03-04 삼성전기주식회사 저ｅｓｌ을 갖는 제어된 ｅｓｒ 적층형 칩 커패시터의구현방법
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027172A (ja) * 2005-12-22 2009-02-05 Tdk Corp 積層コンデンサ及びその実装構造
JP2008193055A (ja) * 2007-02-05 2008-08-21 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2012028502A (ja) * 2010-07-22 2012-02-09 Ngk Spark Plug Co Ltd 積層コンデンサ、及び配線基板

Also Published As

Publication number Publication date
KR20150039132A (ko) 2015-04-09
KR101514607B1 (ko) 2015-04-23
KR20150039090A (ko) 2015-04-09
KR20140038912A (ko) 2014-03-31
TW201535444A (zh) 2015-09-16
KR102202487B1 (ko) 2021-01-13

Similar Documents

Publication Publication Date Title
TWI552181B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器的板件
US10340086B2 (en) Multilayer ceramic capacitor and board having the same
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101892792B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9326381B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
US9396879B2 (en) Multilayer ceramic capacitor and board having the same
US8947849B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US11476047B2 (en) Multilayer electronic component
KR101514515B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US20130148261A1 (en) Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
KR20140038916A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140141134A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101942723B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US11664164B2 (en) Multilayer electronic component
KR101489816B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판