KR20190121226A - 커패시터 부품 - Google Patents

커패시터 부품 Download PDF

Info

Publication number
KR20190121226A
KR20190121226A KR1020180151034A KR20180151034A KR20190121226A KR 20190121226 A KR20190121226 A KR 20190121226A KR 1020180151034 A KR1020180151034 A KR 1020180151034A KR 20180151034 A KR20180151034 A KR 20180151034A KR 20190121226 A KR20190121226 A KR 20190121226A
Authority
KR
South Korea
Prior art keywords
band
graphene
capacitor
dielectric layer
capacitor parts
Prior art date
Application number
KR1020180151034A
Other languages
English (en)
Inventor
최두원
조지홍
우석균
정해석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180151034A priority Critical patent/KR20190121226A/ko
Priority to JP2019038894A priority patent/JP7401186B2/ja
Priority to US16/293,286 priority patent/US10796851B2/en
Priority to CN201910393320.0A priority patent/CN111243863B/zh
Publication of KR20190121226A publication Critical patent/KR20190121226A/ko
Priority to US17/015,807 priority patent/US11469044B2/en
Priority to JP2023206773A priority patent/JP2024015258A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 연결되는 제1 및 제2 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고, 상기 커버부 및 마진부 중에서 선택된 1 이상은 복수의 그래핀을 포함하는 커패시터 부품을 제공한다.

Description

커패시터 부품{CAPACITOR COMPONENT}
본 발명은 커패시터 부품에 관한 것이다.
커패시터 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 최적화하기 위한 연구가 활발히 진행되고 있다. 전장용 적층 세라믹 커패시터는 IT용 적층 세라믹 커패시터 대비 가혹한 환경에서 사용되며, 인명 피해의 위험성이 크기 때문에 고수명, 고신뢰성 및 고강도 특성이 요구되고 있다.
본 발명의 일 목적 중 하나는, 고강도 특성을 가지는 커패시터 부품을 제공하기 위함이다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 연결되는 제1 및 제2 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고, 상기 커버부 및 마진부 중에서 선택된 1 이상은 복수의 그래핀을 포함하는 커패시터 부품을 제공한다.
일 실시 예에서, 상기 용량 형성부는 그래핀을 포함하지 않을 수 있다.
일 실시 예에서, 상기 선택된 1 이상은 복수의 유전체 결정립 및 인접한 유전체 결정립 사이에 형성된 결정립계를 포함하고, 상기 복수의 그래핀은 상기 결정립계에 배치될 수 있다.
일 실시 예에서, 상기 그래핀의 일면이 상기 결정립의 표면을 따라 배치될 수 있다.
일 실시 예에서, 상기 복수의 그래핀 중 10층 이상 적층되어 있는 그래핀은 전체 그래핀의 5% 이하일 수 있다.
일 실시 예에서, 상기 복수의 그래핀 함량은 상기 선택된 1 이상을 기준으로 0.05 wt% 이상 2.0 wt% 미만일 수 있다.
일 실시 예에서, 상기 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출될 수 있다.
일 실시 예에서, 상기 용량 형성부는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 동시에 피크가 검출되지 않을 수 있다.
일 실시 예에서, 상기 복수의 그래핀 중 일부는 산화 그래핀(graphene oxiced, GO) 또는 환원된 그래핀 옥사이드(reduced graphene oxiced, RGO)일 수 있다.
일 실시 예에서, 상기 제1 및 제2 내부 전극의 두께는 1μm 미만이고, 상기 유전체층의 두께는 2.8μm 미만일 수 있다.
일 실시 예에서, 상기 제1 및 제2 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때, td > 2*te 를 만족할 수 있다.
일 실시 예에서, 상기 제1 및 제2 외부 전극은 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함할 수 있다.
일 실시 예에서, 상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함할 수 있다.
일 실시 예에서, 상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함할 수 있다.
일 실시 예에서, 상기 제1 외부 전극은 상기 제3 면에 배치되며, 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하고, 상기 제3 면으로부터 상기 전극층의 밴드부 끝단까지의 거리가 상기 제3 면으로부터 상기 상기 전도성 수지층의 밴드부 끝단까지의 거리보다 짧을 수 있다.
본 발명의 다른 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고, 상기 커버부 및 마진부 중에서 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출되는 커패시터 부품을 제공한다.
일 실시 예에서, 상기 용량 형성부는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 동시에 피크가 검출되지 않을 수 있다.
일 실시 예에서, 상기 선택된 1 이상은 복수의 유전체 결정립 및 인접한 유전체 결정립 사이에 형성된 결정립계를 포함하고, 상기 결정립계는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출될 수 있다.
일 실시 예에서, 상기 D 밴드(D-band)는 1200~1400cm^-1에서 검출되며, 상기 G 밴드(G-band)는 1500~1700cm^-1에서 검출될 수 있다.
일 실시 예에서, 상기 선택된 1이상은 핵자기 공명 분광법 분석시 120~140ppm에서 피크가 검출될 수 있다.
일 실시 예에서, 상기 선택된 1 이상은 복수의 그래핀을 포함하며, 상기 복수의 그래핀 중 일부는 산화 그래핀(graphene oxiced) 또는 환원된 그래핀 옥사이드(reduced graphene oxiced)일 수 있다.
일 실시 예에서, 상기 제1 및 제2 외부 전극은 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하며, 상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하고, 상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함할 수 있다.
본 발명의 일 실시형태에 따른 커패시터 부품은 커버부 및 마진부 중에서 선택된 1 이상에 복수의 그래핀을 포함시킴으로써, 고강도를 효율적으로 확보할 수 있는 커패시터 부품을 제공할 수 있다. 또한, 휨강도 뿐만 아니라 기계적 강성도 확보할 수 있으며 커패시터 부품의 수명을 향상시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 커패시터 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II`의 단면도를 개략적으로 도시한 것이다.
도 4a는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 4b는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 5는 그래핀을 포함하는 커버부의 일부를 확대한 도면이다.
도 6은 도 5의 P3 영역 확대도이다.
도 7은 결정립계에 그래핀이 분포된 모습을 나타낸 모식도이다.
도 8은 그래핀의 구조식이다.
도 9는 그래핀(graphene)을 포함하는 유전체 결정립계(실시예 1~3) 및 그래파이트(graphite)를 포함하는 유전체 결정립계(비교예 2)에 대한 라만(Raman) 분석 결과를 나타낸 그래프이다.
도 10은 그래핀(graphene)을 포함하는 유전체 결정립계에 대한 핵자기 공명 분광법 분석 결과를 나타낸 그래프이다.
도 11은 도 2의 P1 영역 확대도이다.
도 12는 도 2의 P2 영역 확대도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
커패시터 부품
도 1은 본 발명의 일 실시형태에 따른 커패시터 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I`의 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II`의 단면도를 개략적으로 도시한 것이다.
도 4a는 제1 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이고, 도 4b는 제2 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시형태에 따른 커패시터 부품(100)에 대해 설명하도록 한다.
본 발명의 일 실시형태에 따른 커패시터 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하고, 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 및 상기 바디(110)의 외측에 배치되고, 상기 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132); 을 포함하며, 상기 바디(110)는 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 용량 형성부(A), 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112, 113), 및 상기 용량 형성부의 양 측면에 형성된 마진부(114, 115)를 포함하고, 상기 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상은 복수의 그래핀을 포함한다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(도 4a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(도 4b)를 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 따른 커패시터 부품(100)은, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(A), 상기 용량 형성부(A)의 상부 및 하부에 형성된 커버부(112, 113), 및 상기 용량 형성부의 측면에 형성된 마진부(114, 115)를 포함한다.
상기 용량 형성부(A)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(A)의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있다.
상기 마진부(114, 115)는 상기 바디(110)의 제6 면(6)에 배치된 마진부(114)와 제5 면(5)에 배치된 마진부(115)를 포함한다.
즉, 상기 마진부(114, 115)는 상기 바디(110)의 폭 방향 양 측면에 배치될 수 있다.
상기 커버부(112, 113) 및 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행하며, 외부 충격에 대해 커패시터 부품의 신뢰성을 유지하는 역할을 수행할 수 있다.
본 발명에서는 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상에 복수의 그래핀을 포함한다. 즉, 커버부(112, 113)에만 복수의 그래핀이 포함되거나, 마진부(114, 115)에만 복수의 그래핀이 포함될 수 있으며, 커버부(112, 113) 및 마진부(114, 115) 모두 복수의 그래핀을 포함할 수도 있다.
도 8은 그래핀의 구조식이다.
도 8을 참조하면, 그래핀(11c)은 탄소 원자로 이루어져 있으며, 원자 1개의 두께로 이루어진 얇은 막 형태이다. 즉, 그래핀(11c)은 2차원 판상형 구조를 가진다. 그래핀은 약 0.2㎚의 두께로 물리적, 화학적 안정성이 매우 높으며, 구리보다 전도도가 100배 이상 크며, 기계적 강도도 강철보다 200배 이상 강한 것으로 알려져 있다.
따라서, 본 발명에서는 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상에 복수의 그래핀을 포함시킴으로써 강도를 향상시킬 수 있다. 또한, 휨강도 뿐만 아니라 기계적 강성도 확보할 수 있으며 커패시터 부품의 수명을 향상시킬 수 있다.
한편, 그래핀은 여러 장점을 가진 물질이지만, 세라믹 그린 시트 성형을 위한 슬러리 제작 시 유전체 조성물의 그래핀 함량이 높아짐에 따라 분산성 확보를 위해 고형분이 낮아져야 하나, 이는 성형 및 건조 후 세라믹 그린 시트의 불균일성을 초래할 수 있다.
또한, 용량 형성부(A)에 포함되는 유전체층에 그래핀이 포함되는 경우, 유전율 향상 등의 일부 이로운 효과가 있을 수 있긴 하지만, 분산성을 확보하여도 모든 그래핀을 원하는 곳에 존재하도록 제어하기는 어려운 문제점이 있기 때문에 내습 신뢰성이나 파괴 전압 등이 열화되는 문제점이 발생할 수 있다.
본 발명에서는 기존의 커패시터 제작 공법의 큰 변경 없이, 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상에 복수의 그래핀을 포함시킴으로써 바디(110)의 강도를 향상시킬 수 있으며, 용량 형성부(A)의 조성물은 그대로 유지되어 그래핀 사용량도 감소시킬 수 있기 때문에 기술적 접근성이 우수할 뿐만 아니라 상업적 접근성도 우수하다.
따라서, 본 발명에 따르면 용량 형성부(A)는 그래핀을 포함하지 않을 수 있다.
또한, 용량 형성부(A)에 포함되는 유전체층에 그래핀의 함량 및 위치를 제어하기 위해서는 바인더, 첨가제 등의 변경이 필요하기 때문에 이에 따라 기존의 공법을 그대로 이용하기 어려운 문제점이 있다.
예를 들어, 용량 형성부(A)에 포함되는 유전체층에 그래핀의 함량 및 위치를 제어하기 위해서 유전체 조성물에 일반적으로 사용하는 폴리바이닐부티랄(PVB, polyvinyl　butyral)계 바인더 대신에 아크릴 코폴리머-그래핀 복합체로 구성된 아크릴계 바인더를 사용하는 방안 등이 있을 수 있다.
그러나, 본 발명의 일 실시 형태에서는 용량 형성부(A)에는 그래핀이 포함되지 않으며, 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상에 그래핀을 포함시키기 때문에 종래 일반적으로 사용하는 PVB계 바인더를 이용할 수 있을 뿐만 아니라, 기존 공법의 큰 변경 없이 커패시터 부품을 제작할 수 있다.
이하, 커버부(112, 113)에 복수의 그래핀이 포함된 경우에 대하여 설명하나, 마진부(114, 115)에 복수의 그래핀이 포함된 경우에도 동일하게 적용될 수 있으며, 커버부(112, 113) 및 마진부(114, 115) 모두에 복수의 그래핀이 포함된 경우에도 동일하게 적용될 수 있다.
도 5는 복수의 그래핀을 포함하는 커버부(112, 113)의 일부를 확대한 도면이다. 도 6은 도 5의 P3 영역 확대도이다.
도 5 및 도 6을 참조하면, 커버부(112, 113)는 복수의 유전체 결정립(11a), 인접한 유전체 결정립 사이에 형성된 결정립계(11b) 및 결정립계 내에 균일하게 분포된 복수의 그래핀(11c)을 포함할 수 있다.
도 7은 결정립계에 그래핀이 분포된 모습을 나타낸 모식도이다. 도 7에서 유전체 결정립(11a)과의 관계에서 분포 형태를 명확하게 하기 위하여 결정립계는 생략하고 도시하였으며, 유전체 결정립(11a)은 다면체로 간단하게 표현하여 다면체의 상면 및 측면을 도시하였다.
도 7에 도시된 바와 같이, 그래핀(11c)의 일면이 유전체 결정립(11a)의 상면 및 측면을 따라 배치될 수 있다. 즉, 그래핀(11c)의 일면이 유전체 결정립(11a)의 표면을 따라 배치될 수 있다.
복수의 그래핀 중 일부가 서로 적층되어 있는 형태로 존재할 수 있으나, 10층 이상 적층되어 있는 그래핀은 전체 그래핀의 5% 이하일 수 있다. 10층 이상 적층되어 있는 그래핀은 전체 그래핀의 5% 초과인 경우에는 그래핀의 분산성이 열위하여 강도 상승 효과가 불균일해질 우려가 있기 때문이다.
복수의 그래핀을 포함하는 커버부(112, 113)를 형성하는 재료는 티탄산바륨(BaTiO3) 파우더에 복수의 그래핀을 첨가하고, 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 그래핀의 함량은 목표 강도, 커패시터 부품의 사이즈, 적층 수를 고려하여 설정할 수 있으며, 특별히 한정할 필요는 없다.
다만, 커버부에 포함된 그래핀의 함량은 커버부에 포함된 티탄산바륨(BaTiO3) 대비 0.05 wt% 이상 2.0 wt% 미만인 것이 바람직할 수 있다.
그래핀의 함량이 0.05 wt% 미만인 경우에는 강도 상승 효과가 불충분 할 수 있으며, 2.0 wt% 초과인 경우에는 재료 혼합과정에서 그래핀의 분산성이 악화되고 및 점도가 상승하여 그래핀이 균일하게 분포되기 어려운 문제점이 있다.
이때, 그래핀이 균일하게 분산되도록 하기 위하여 그래핀의 표면을 개질하여 그래핀의 불안정성 지수(instability index)가 0.1 이하가 되도록 제어할 수 있다. 에탄올과 톨루엔 혼합 용매 환경의 슬러리에 그래핀을 균일하게 분산된 상태로 적용하여야 소성 후 결정립계에 균일하게 분포된 그래핀을 얻을 수 있기 때문이다.
불안정성 지수(instability index)는 분산성을 평가할 수 있는 척도로서, 분산 안정성 분석기(LUMiSizer Dispersion Analyzer)를 이용하여 측정한 값일 수 있다.
외부 전극(131, 132)은 바디(110)의 외측에 배치되고 제1 및 제2 내부 전극(121, 122)과 연결된다. 도 2에 도시된 형태와 같이 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
외부전극(131, 132)은 상기 내부 전극(121, 122)과 연결되는 전극층(131a, 132a) 및 상기 전극층 상에 배치된 전도성 수지층(131b, 132b)을 포함할 수 있다.
전도성 수지층(131b, 132b)은 응력을 분산시켜 연성이 부족한 바디의 파괴를 방지하는 역할을 할 수 있다. 따라서, 상술한 바와 같이 커버부(112, 113) 및 마진부(114, 115) 중에서 선택된 1 이상에 복수의 그래핀을 포함시킴으로써 강도를 향상시키고, 외부전극(131, 132)에 전도성 수지층(131b, 132b)을 형성시켜 휨강도 뿐만 아니라 기계적 강성도 확보할 수 있으며 커패시터 부품의 수명을 향상시킬 수 있다.
바디의 강성을 증가시키고 전도성 수지층을 적용하는 경우 커패시터 바디의 신뢰성을 더욱 향상시킬 수 있는 것이다.
또한, 상기 전도성 수지층(131b, 132b) 상에 배치된 Ni 도금층(131c, 132c) 및 상기 Ni 도금층 상에 배치된 Sn 도금층(131d, 132d)을 포함할 수 있다.
외부 전극(131, 132)이 제1 외부 전극(131)과 제2 외부 전극(132)을 포함하는 경우, 제1 외부 전극(131)은 제1 전극층(131a), 제1 전도성 수지층(131b), 제1 Ni 도금층(131c) 및 제1 Sn 도금층(131d)을 포함할 수 있으며, 제2 외부 전극(132)은 제2 전극층(132a), 제2 전도성 수지층(132b), 제1 Ni 도금층(132c) 및 제1 Sn 도금층(132d)을 포함할 수 있다.
상기 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
상기 전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 전도성 수지층(131b, 132b)은 전극층(131a, 132a) 상에 형성되며, 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있다.
전도성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
상기 전도성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
상기 Ni 도금층(131c, 132c)은 전도성 수지층(131b, 132b) 상에 형성되며, 전도성 수지층(131b, 132b)을 완전히 덮는 형태로 형성될 수 있다.
상기 Sn 도금층(131d, 132d)은 Ni 도금층(131c, 132c) 상에 형성되며, Ni 도금층(131c, 132c)을 완전히 덮는 형태로 형성될 수 있다.
Sn 도금층(131d, 132d)은 실장 특성을 향상시키는 역할을 한다.
제1 외부 전극(131)은 상기 바디의 제3 면에 배치되는 접속부(C) 및 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부(B)를 포함할 수 있다. 이와 마찬가지로, 제2 외부 전극(132)은 상기 바디의 제4 면에 배치되는 접속부 및 상기 접속부에서 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함할 수 있다.
이때, 밴드부(B)는 제1 및 제2 면(1, 2)의 일부뿐만 아니라, 접속부(C)에서 제5 및 제6 면(5, 6)의 일부까지도 연장될 수 있다.
도 11을 참조하면, 제1 외부 전극(131)은 바디(110)의 제3 면(3)에서부터 제1 전극층(131a)의 밴드부(B)의 끝단까지의 거리(ℓ1)가 제1 도전성 수지층(131b)의 밴드부(B)의 끝단까지의 거리(ℓ2)보다 짧을 수 있다.
이와 마찬가지로, 제2 외부 전극(132)은 바디(110)의 제4 면(4)에서부터 제2 전극층(132a)의 밴드부의 끝단까지의 거리가 제2 도전성 수지층(132b)의 밴드부의 끝단까지의 거리보다 짧을 수 있다.
따라서, 도전성 수지층(131b, 132b)이 전극층(131a, 132a)을 완전히 덮는 형태로 형성될 수 있으며, 휨강도 특성 및 외부 전극과 바디와의 접착력을 강화시킬 수 있다.
도 12를 참조하면, 본 발명의 일 실시형태에 따른 커패시터 부품에 있어서, 상기 유전체층(111)의 두께(td)와 상기 내부 전극(121, 122)의 두께(te)는 td ＞ 2*te 를 만족할 수 있다.
즉, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께(td)는 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 큰 것을 특징으로 한다.
일반적으로 고전압 전장용 전자부품은, 고전압 환경 하에서 절연파괴전압의 저하에 따른 신뢰성 문제가 주요한 이슈이다.
본 발명의 일 실시형태에 따른 커패시터 부품은 고전압 환경 하에서 절연파괴전압의 저하를 막기 위하여 상기 유전체층(111)의 두께(td)를 상기 내부 전극(121, 122)의 두께(te)의 2 배 보다 더 크게 함으로써, 내부 전극 간 거리인 유전체층의 두께를 증가시킴으로써, 절연파괴전압 특성을 향상시킬 수 있다.
상기 유전체층(111)의 두께(td)가 상기 내부 전극(121, 122)의 두께(te)의 2 배 이하일 경우에는 내부 전극 간 거리인 유전체층의 두께가 얇아 절연파괴전압이 저하될 수 있다.
상기 내부 전극의 두께(te)는 1 μm 미만일 수 있으며, 상기 유전체층의 두께(td)는 2.8 μm 미만일 수 있으나, 반드시 이에 제한되는 것은 아니다.
이하, 본 발명의 다른 일 실시형태에 따른 커패시터 부품에 대하여 상세히 설명한다. 다만, 상술한 설명과 동일한 구성에 대해서는 중복되는 설명을 피하기 위하여 생략한다.
본 발명의 다른 일 실시형태에 따른 커패시터 부품은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및 상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 을 포함하며, 상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고, 상기 커버부 및 마진부 중에서 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출된다.
그래핀(graphene)은 그 크기가 매우 작기 때문에 투과 전자 현미경(Transmission Electron Microscope, TEM) 등을 이용하더라도 명확하게 관찰하기 어려울 수 있으며, 그래파이트(graphite)와 같은 다른 탄소 동소체와의 구별이 어려운 문제점이 있다.
도 9는 그래핀(graphene)을 포함하는 유전체 슬러리(실시예 1~3) 및 그래파이트(graphite)를 포함하는 유전체 슬러리(비교예 1)를 열처리하여 유기물을 휘발시킨 뒤 라만(Raman) 분석을 행한 결과를 나타낸 그래프이다.
도 9를 참조하면, 그래핀(graphene)을 포함하는 유전체 슬러리는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출된다.
반면에, 그래핀의 탄소 동소체인 그래파이트를 포함하는 유전체 슬러리에서는 G 밴드에서만 피크가 검출되며 D 밴드에서는 피크가 검출되지 않는다.
따라서, 라만 분석법에 의해 그래핀의 존재 유무 및 다른 탄소 동소체와의 구별이 가능하며, 본 발명의 다른 일 실시형태에 따른 커패시터 부품은 커버부 및 마진부 중에서 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출됨에 따라, 커버부 및 마진부 중에서 선택된 1 이상에 그래핀이 포함되어 있음을 알 수 있다.
용량 형성부는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 동시에 피크가 검출되지 않을 수 있다. 즉, 용량 형성부는 그래핀을 포함하지 않을 수 있다.
또한, 상기 D 밴드(D-band)는 1300~1400cm-1에서 검출될 수 있으며, 상기 G 밴드(G-band)는 1500~1600cm-1에서 검출될 수 있다.
도 10은 그래핀(graphene)을 포함하는 유전체에 대한 핵자기 공명(nuclear magnetic resonance, NMR) 분광법 분석 결과를 나타낸 그래프이다.
도 10에서 X 축은 화학 시프트(chemical shift), Y 축은 강도(intensity)를 의미하며, carbon의 작용기(funtional group)에 따라 intensity가 다르게 검출된다.
도 10을 참조하면, 순수한 C- bond는 120~140ppm에서 peak가 관찰되므로, 120~140ppm에서 피크가 검출됨에 따라 그래핀(graphene)의 존재를 확인할 수 있다.
또한, 본 발명의 복수의 그래핀 중 일부는 산화된 영역을 포함할 수 있기 때문에 C-O bond 영역인 50~80ppm 영역에서도 약한 피크가 검출되는 것을 확인할 수 있다.
즉, 본 발명의 복수의 그래핀 중 일부는 산화 그래핀(graphene oxiced, GO) 또는 환원된 그래핀 옥사이드(reduced graphene oxiced, RGO)일 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
11a: 유전체 결정립
11b: 결정립계
11c: 그래핀
A: 용량 형성부
112, 113: 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 132: 외부 전극

Claims (22)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및
    상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 연결되는 제1 및 제2 외부 전극; 을 포함하며,
    상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고,
    상기 커버부 및 마진부 중에서 선택된 1 이상은 복수의 그래핀을 포함하는 커패시터 부품.
  2. 제1항에 있어서,
    상기 용량 형성부는 그래핀을 포함하지 않는 커패시터 부품.
  3. 제1항에 있어서,
    상기 선택된 1 이상은 복수의 유전체 결정립 및 인접한 유전체 결정립 사이에 형성된 결정립계를 포함하고,
    상기 복수의 그래핀은 상기 결정립계에 배치되는
    커패시터 부품.
  4. 제3항에 있어서,
    상기 그래핀의 일면이 상기 결정립의 표면을 따라 배치되는
    커패시터 부품.
  5. 제3항에 있어서,
    상기 복수의 그래핀 중 서로 10층 이상 적층되어 있는 그래핀은 전체 그래핀의 5% 이하인
    커패시터 부품.
  6. 제1항에 있어서,
    상기 복수의 그래핀 함량은 상기 선택된 1 이상에 포함된 티탄산바륨(BaTiO3) 대비 0.05 wt% 이상 2.0 wt% 미만인
    커패시터 부품.
  7. 제1항에 있어서,
    상기 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출되는
    커패시터 부품.
  8. 제1항에 있어서,
    상기 용량 형성부는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 동시에 피크가 검출되지 않는
    커패시터 부품.
  9. 제1항에 있어서,
    상기 복수의 그래핀 중 일부는 산화 그래핀(graphene oxiced) 또는 환원된 그래핀 옥사이드(reduced graphene oxiced)인
    커패시터 부품.
  10. 제1항에 있어서,
    상기 제1 및 제2 내부 전극의 두께는 1μm 미만이고, 상기 유전체층의 두께는 2.8μm 미만인 커패시터 부품.
  11. 제1항에 있어서,
    상기 내부 전극의 두께를 te, 상기 유전체층의 두께를 td라 정의할 때,
    td > 2*te 를 만족하는 커패시터 부품.
  12. 제1항에 있어서,
    상기 제1 및 제2 외부 전극은 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하는
    커패시터 부품.
  13. 제12항에 있어서,
    상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하는
    커패시터 부품.
  14. 제12항에 있어서,
    상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는
    커패시터 부품.
  15. 제12항에 있어서,
    상기 제1 외부 전극은 상기 제3 면에 배치되며, 상기 제1 및 제2 면의 일부까지 연장되는 밴드부를 포함하고,
    상기 제3 면으로부터 상기 전극층의 밴드부 끝단까지의 거리가 상기 제3 면으로부터 상기 상기 전도성 수지층의 밴드부 끝단까지의 거리보다 짧은
    커패시터 부품.
  16. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 및
    상기 바디의 외측에 배치되고, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결되는 제1 및 제2 외부 전극; 을 포함하며,
    상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 상기 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 용량 형성부, 상기 용량 형성부의 상부 및 하부에 형성된 커버부, 상기 용량 형성부의 양 측면에 형성된 마진부를 포함하고,
    상기 커버부 및 마진부 중에서 선택된 1 이상은 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출되는 커패시터 부품.
  17. 제16항에 있어서,
    상기 용량 형성부는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 동시에 피크가 검출되지 않는
    커패시터 부품.
  18. 제16항에 있어서,
    상기 선택된 1 이상은 복수의 유전체 결정립 및 인접한 유전체 결정립 사이에 형성된 결정립계를 포함하고,
    상기 결정립계는 라만(Raman) 분석시 D 밴드(D-band) 및 G 밴드(G-band)에서 피크(Peak)가 검출되는
    커패시터 부품.
  19. 제16항에 있어서,
    상기 D 밴드(D-band)는 1300~1400cm-1에서 검출되며,
    상기 G 밴드(G-band)는 1500~1600cm-1에서 검출되는
    커패시터 부품.
  20. 제16항에 있어서,
    상기 선택된 1 이상은 핵자기 공명 분광법 분석시 120~140ppm에서 피크가 검출되는
    커패시터 부품.
  21. 제16항에 있어서,
    상기 선택된 1 이상은 복수의 그래핀을 포함하며, 상기 복수의 그래핀 중 일부는 산화 그래핀(graphene oxiced) 또는 환원된 그래핀 옥사이드(reduced graphene oxiced)인
    커패시터 부품.
  22. 제16항에 있어서,
    상기 제1 및 제2 외부 전극은 전극층 및 상기 전극층 상에 배치되는 전도성 수지층을 포함하며,
    상기 전극층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 글라스를 포함하고,
    상기 전도성 수지층은 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 도전성 금속과 베이스 수지를 포함하는
    커패시터 부품.
KR1020180151034A 2018-11-29 2018-11-29 커패시터 부품 KR20190121226A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180151034A KR20190121226A (ko) 2018-11-29 2018-11-29 커패시터 부품
JP2019038894A JP7401186B2 (ja) 2018-11-29 2019-03-04 キャパシタ部品
US16/293,286 US10796851B2 (en) 2018-11-29 2019-03-05 Capacitor component
CN201910393320.0A CN111243863B (zh) 2018-11-29 2019-05-13 电容器组件
US17/015,807 US11469044B2 (en) 2018-11-29 2020-09-09 Capacitor component
JP2023206773A JP2024015258A (ja) 2018-11-29 2023-12-07 キャパシタ部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180151034A KR20190121226A (ko) 2018-11-29 2018-11-29 커패시터 부품

Publications (1)

Publication Number Publication Date
KR20190121226A true KR20190121226A (ko) 2019-10-25

Family

ID=68420752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151034A KR20190121226A (ko) 2018-11-29 2018-11-29 커패시터 부품

Country Status (4)

Country Link
US (2) US10796851B2 (ko)
JP (2) JP7401186B2 (ko)
KR (1) KR20190121226A (ko)
CN (1) CN111243863B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114910837A (zh) * 2021-02-10 2022-08-16 清华大学 磁场增强组件和磁场增强器件
US11610740B2 (en) 2020-08-14 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111520A1 (ja) 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US8962504B2 (en) 2011-07-29 2015-02-24 Arizona Board Of Regents On Behalf Of The University Of Arizona Graphene-reinforced ceramic composites and uses therefor
KR20130017984A (ko) * 2011-08-12 2013-02-20 삼성전기주식회사 적층 세라믹 콘덴서 및 이의 제조방법
WO2014138721A1 (en) * 2013-03-08 2014-09-12 Sri International High permittivity nanocomposites for electronic devices
JP2014220324A (ja) 2013-05-07 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ
JP2014241453A (ja) 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ
US9972441B2 (en) 2014-11-28 2018-05-15 Kyocera Corporation Layered ceramic capacitor
JP6665438B2 (ja) 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2017191880A (ja) 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミック電子部品及びその製造方法
KR20180071039A (ko) 2016-12-19 2018-06-27 삼성전기주식회사 아크릴계 바인더 및 적층 전자부품
JP6781065B2 (ja) 2017-02-20 2020-11-04 京セラ株式会社 コンデンサ
KR102370097B1 (ko) * 2017-03-29 2022-03-04 삼성전기주식회사 전자 부품 및 시스템 인 패키지
KR102620515B1 (ko) 2018-04-30 2024-01-03 삼성전기주식회사 적층형 커패시터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610740B2 (en) 2020-08-14 2023-03-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
CN114910837A (zh) * 2021-02-10 2022-08-16 清华大学 磁场增强组件和磁场增强器件
CN114910837B (zh) * 2021-02-10 2024-04-23 清华大学 磁场增强组件和磁场增强器件

Also Published As

Publication number Publication date
US10796851B2 (en) 2020-10-06
CN111243863B (zh) 2023-07-28
JP2024015258A (ja) 2024-02-01
JP7401186B2 (ja) 2023-12-19
CN111243863A (zh) 2020-06-05
US20200176187A1 (en) 2020-06-04
US11469044B2 (en) 2022-10-11
JP2020088370A (ja) 2020-06-04
US20200411238A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
KR102137783B1 (ko) 세라믹 전자 부품
KR102538903B1 (ko) 내부 전극용 도전성 분말 및 커패시터 부품
KR102191251B1 (ko) 적층 세라믹 전자부품
KR102185055B1 (ko) 적층 세라믹 전자부품
JP2024015258A (ja) キャパシタ部品
KR102620515B1 (ko) 적층형 커패시터
CN112151272B (zh) 多层陶瓷电子组件
KR102139752B1 (ko) 세라믹 전자 부품
KR20190121213A (ko) 세라믹 전자 부품
KR20190116186A (ko) 적층 세라믹 전자부품
KR20200062749A (ko) 커패시터 부품
KR102637096B1 (ko) 적층 세라믹 전자부품
KR102589835B1 (ko) 적층 세라믹 전자부품
KR102620518B1 (ko) 적층 세라믹 전자부품
KR102126414B1 (ko) 적층 세라믹 전자부품
KR102494335B1 (ko) 세라믹 전자 부품
KR102426209B1 (ko) 적층 세라믹 전자부품
KR20200040429A (ko) 적층 세라믹 전자부품
KR20200091844A (ko) 세라믹 전자 부품
KR20200090690A (ko) 세라믹 전자 부품

Legal Events

Date Code Title Description
G15R Request for early publication
A201 Request for examination
E902 Notification of reason for refusal