WO2024135066A1 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- WO2024135066A1 WO2024135066A1 PCT/JP2023/037365 JP2023037365W WO2024135066A1 WO 2024135066 A1 WO2024135066 A1 WO 2024135066A1 JP 2023037365 W JP2023037365 W JP 2023037365W WO 2024135066 A1 WO2024135066 A1 WO 2024135066A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- internal electrode
- exposed
- dielectric layer
- auxiliary
- multilayer ceramic
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000003475 lamination Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005245 sintering Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007644 letterpress printing Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
Definitions
- the present invention relates to a multilayer ceramic capacitor.
- multi-terminal multilayer ceramic capacitor that includes a laminate in which dielectric layers with internal electrodes exposed on the end faces of the laminate and dielectric layers with internal electrodes exposed on the side faces of the laminate are alternately stacked in multiple layers, end face external electrodes arranged on the end faces, and side face external electrodes arranged on the side faces (see Patent Document 1).
- the direction in which the internal electrodes extend differs for each layer. This causes the layers to shrink in different directions during sintering, resulting in a large difference in internal stress between layers, particularly in the draw-out areas where the internal electrode draw-out portions are located. This increases the likelihood of peeling between layers.
- the objective of the present invention is to provide a multilayer ceramic capacitor that can reduce internal stress differences and prevent peeling between layers.
- the multilayer ceramic capacitor of the present invention comprises a laminate in which a plurality of dielectric layers on which internal electrodes are arranged are laminated, the laminate having two main surfaces provided on both sides of the lamination direction, two side surfaces provided on both sides of a width direction intersecting the lamination direction, and two end surfaces provided on both sides of a length direction intersecting the lamination direction and the width direction, and an end face external electrode provided on the end face and a side face external electrode provided on the side face in the laminate, the internal electrodes comprising an end face exposed internal electrode exposed on the end face and a side face exposed internal electrode exposed on the side face, the end face exposed internal electrode and the side face exposed internal electrode each having an opposing portion facing each other and an extraction portion drawn out from the opposing portion, the dielectric layer has an end face exposed internal electrode and a side face exposed internal electrode, the end face exposed internal electrode and the side face exposed internal electrode each having an opposing portion facing each other and an extraction portion drawn out from the opposing portion,
- a multilayer ceramic capacitor comprising
- the present invention provides a multilayer ceramic capacitor that can reduce internal stress differences and prevent peeling between layers.
- FIG. 1 is a schematic perspective view of a multilayer ceramic capacitor 1.
- FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 according to the first embodiment taken along the II-II direction in FIG. 1.
- 3 is a cross-sectional view of the multilayer ceramic capacitor 1 according to the first embodiment taken along the line III-III in FIG. 1.
- 2 is a cross-sectional view of the first embodiment taken along an end surface exposed internal electrode 15A of the multilayer ceramic capacitor 1.
- FIG. 2 is a cross-sectional view of the first embodiment taken along a side surface exposed internal electrode 15B of the multilayer ceramic capacitor 1.
- FIG. 2A to 2C are diagrams illustrating a manufacturing process of a laminate 2 in a manufacturing method of a multilayer ceramic capacitor 1.
- 2 is a flowchart illustrating a method for manufacturing the multilayer ceramic capacitor 1.
- 2 is a cross-sectional view of the multilayer ceramic capacitor 1 according to a second embodiment taken along the line II-II in FIG. 1.
- 3 is a cross-sectional view of the multilayer ceramic capacitor 1 according to a second embodiment taken along the line III-III in FIG. 1.
- FIG. 1 is a schematic perspective view of the multilayer ceramic capacitor 1.
- Fig. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 according to the first embodiment taken along the II-II direction in Fig. 1.
- Fig. 3 is a cross-sectional view of the multilayer ceramic capacitor 1 according to the first embodiment taken along the III-III direction in Fig. 1.
- the multilayer ceramic capacitor 1 is a multilayer ceramic capacitor with a three-terminal structure, including end surface external electrodes 3 provided on both end surfaces C in the length direction L of the laminate 2, and side surface external electrodes 4 provided on both side surfaces B in the width direction W of the laminate 2.
- the laminate 2 includes an inner layer portion 11 in which a dielectric layer 14 and an internal electrode 15 are laminated, and an outer layer portion 12.
- a pair of outer surfaces on both sides of the stacking direction T are referred to as main surfaces A
- a pair of outer surfaces extending in the stacking direction T and on both sides of the width direction W are referred to as side surfaces B
- a pair of outer surfaces extending in the stacking direction T and on both sides of the length direction L are referred to as end surfaces C.
- the laminate 2 includes an inner layer portion 11 and outer layer portions 12 disposed on both sides of the inner layer portion 11 in the stacking direction T. It is preferable that the corners and ridges of the laminate 2 are rounded. The corners are portions where three surfaces of the laminate intersect, and the ridges are portions where two surfaces of the laminate intersect.
- the inner layer portion 11 includes a plurality of dielectric layers 14 and internal electrodes 15 laminated in a lamination direction T.
- the dielectric layer 14 is made of a ceramic material.
- a dielectric ceramic containing BaTiO3 as a main component is used as the ceramic material.
- the ceramic material may be one containing at least one of the subcomponents such as a Mn compound, an Fe compound, a Cr compound, a Co compound, and a Ni compound in addition to the main component.
- the internal electrodes 15 are preferably made of a metal material such as Ni, Cu, Ag, Pd, an Ag-Pd alloy, or Au.
- the internal electrode 15 has a plurality of end-exposed internal electrodes 15A and a plurality of side-exposed internal electrodes 15B arranged alternately. When there is no need to distinguish between the end-exposed internal electrodes 15A and the side-exposed internal electrodes 15B, they will be collectively referred to as the internal electrodes 15.
- FIG. 4 is a cross-sectional view along the end-face exposed internal electrode 15A of the multilayer ceramic capacitor 1.
- FIG. 5 is a cross-sectional view along the side-face exposed internal electrode 15B of the multilayer ceramic capacitor 1.
- End surface exposed internal electrode 15A 4 the end surface exposed internal electrode 15A extends between both end faces C in the length direction L of the laminate 2 and is spaced a certain distance from both side faces B in the width direction W.
- the end surface exposed internal electrode 15A has an end surface facing portion 15Aa located in the center between both end faces C and an end surface drawn portion 15Ab extending from the end surface facing portion 15Aa to both end faces C.
- the end surface drawn portions 15Ab extend to both end faces C, respectively, are exposed at the end faces C of the laminate 2, and are connected to the end surface external electrodes 3 provided on both side faces in the width direction W of the laminate 2.
- the side surface exposed internal electrode 15B is slightly smaller than the laminate 2 and is spaced a certain distance from both end faces C in the length direction L.
- the side surface exposed internal electrode 15B has a side surface facing portion 15Ba located in the center between both side faces B, and a side surface drawn portion 15Bb extending from the side surface facing portion 15Ba to both side faces B.
- the side surface drawn portion 15Bb extends to both side faces B, is exposed at the side face B of the laminate 2, and is connected to the side surface external electrodes 4 provided on both side faces in the width direction W of the laminate 2.
- the end face facing portion 15Aa and the side face facing portion 15Ba face each other and form a capacitor portion.
- the facing portion 15a Unless it is necessary to distinguish between the end face facing portion 15Aa and the side face facing portion 15Ba, they will be collectively referred to as the facing portion 15a.
- the drawn-out portion 15b Unless it is necessary to distinguish between the end face drawn-out portion 15Ab and the side face drawn-out portion 15Bb, they will be collectively referred to as the drawn-out portion 15b.
- the region in the laminate 2 where the facing portion 15a is arranged will be referred to as the facing region, and the region where the end face drawn-out portion 15Ab or the side face drawn-out portion 15Bb is arranged will be referred to as the drawn-out region.
- the dielectric layer 14 is formed by alternately stacking multiple layers of a first dielectric layer 14A having an end-surface-exposed internal electrode 15A exposed on end face C, and a second dielectric layer 14B having a side-surface-exposed internal electrode 15B exposed on part of side face B.
- the outer layer portion 12 is a dielectric layer of a constant thickness disposed on the main surface A side of the inner layer portion 11.
- the outer layer portion 12 is made of the same material as the dielectric layer 14 of the inner layer portion 11.
- End surface external electrode 3 End surface external electrodes 3 are disposed on both end surfaces C of the laminate 2. End surface drawn portions 15Ab of end surface exposed internal electrodes 15A are connected to the end surface external electrodes 3. The end surface external electrodes 3 cover not only the end surfaces C but also parts of the main surfaces A and side surfaces B on the end surface C side.
- Side surface external electrodes 4 are disposed on both side surfaces B of the laminate 2. Side surface drawn portions 15Bb of side surface exposed internal electrodes 15B are connected to the side surface external electrodes 4. The side surface external electrodes 4 cover not only the side surface B but also a portion of the main surface A on the side surface B side.
- the end face external electrode 3 and the side face external electrode 4 include an underlying electrode layer 31 and a plating layer 32 disposed on the underlying electrode layer 31.
- the plating layer 32 includes a Ni (nickel) plating layer 321 disposed on the underlying electrode layer 31 and a Sn (tin) plating layer 322 disposed on the Ni plating layer 321.
- a side surface-exposed auxiliary internal electrode 16A is arranged as an auxiliary internal electrode 16 on the side surface B of the first dielectric layer 14A on which the end surface-exposed internal electrode 15A is arranged, where the end surface-exposed internal electrode 15A is not exposed.
- the side surface-exposed auxiliary internal electrode 16A is arranged at approximately the center in the length direction L, separated from the end surface-exposed internal electrode 15A by a predetermined dimension in the length direction L.
- the side surface-exposed auxiliary internal electrode 16A is exposed to the side surface B, and faces a side surface drawn portion 15Bb of the side surface-exposed internal electrode 15B, which is another internal electrode 15 adjacent in the stacking direction T to the end surface-exposed internal electrode 15A.
- the dimension in the width direction W of the auxiliary internal electrode 16 is represented as d
- the dimension in the width direction W from one surface to an edge of one surface of the internal electrode 15 is represented as D.
- the side surface exposed auxiliary internal electrode 16A is provided with a plurality of through holes 16h penetrating in the stacking direction T.
- a dielectric material that is the same as the material of the dielectric layer 14 is disposed in the through holes 16h.
- the through holes 16h are provided in the central region 16b.
- the through holes 16h are provided at least in the central region 16b, and they may be provided in the side-surface region 16a.
- the number of through holes 16h provided in the central region 16b is greater than the number of through holes 16h provided in the side-surface region 16a.
- the plurality of through holes 16h have a dimension r in the width direction W satisfying d 1 /200 ⁇ r ⁇ d 1 /5, and the central region 16b includes one or more, preferably two or more, through holes 16h.
- Fig. 6 is a diagram for explaining the steps for manufacturing the laminate 2 in the method for manufacturing the multilayer ceramic capacitor 1.
- Fig. 7 is a flow chart for explaining the method for manufacturing the multilayer ceramic capacitor 1.
- An end face exposed internal electrode 15A and a side face exposed auxiliary internal electrode 16A are formed with a conductive paste on a ceramic green sheet that is to become the first dielectric layer 14A.
- a side face exposed internal electrode 15B is formed with a conductive paste on a ceramic green sheet that is to become the second dielectric layer 14B.
- Ceramic green sheets are strip-shaped sheets made by forming a ceramic slurry containing ceramic powder, binder, and solvent onto a carrier film using a die coater, gravure coater, microgravure coater, etc.
- the end-face-exposed internal electrode 15A, the side-face-exposed internal electrode 15B, and the side-face-exposed auxiliary internal electrode 16A are formed by printing, such as screen printing, gravure printing, or letterpress printing.
- the side surface exposed auxiliary internal electrode 16A having the through hole 16h formed therein may be formed simultaneously with the end surface exposed internal electrode 15A by using a printed pattern of the side surface exposed auxiliary internal electrode 16A having the through hole 16h formed therein in advance.
- the end-exposed internal electrode 15A may be printed on the ceramic green sheet with ink of a predetermined viscosity, and then the side-exposed auxiliary internal electrode 16A may be printed with ink of a lower viscosity than the predetermined viscosity, so that a through hole 16h is formed in the side-exposed auxiliary internal electrode 16A during sintering.
- the side-exposed auxiliary internal electrode 16A may be printed separately with ink having a lower metal content than the predetermined metal content, so that a through hole 16h is formed in the side-exposed auxiliary internal electrode 16A during sintering. Furthermore, after printing the end-face-exposed internal electrode 15A on the ceramic green sheet with ink having a metal with a predetermined particle size, the side-face-exposed auxiliary internal electrode 16A may be separately printed with ink having a metal with a particle size different from the predetermined particle size, so that a through hole 16h is formed in the side-face-exposed auxiliary internal electrode 16A during sintering.
- end surface external electrodes 3 are formed on both end surfaces C of the laminate 2, and side surface external electrodes 4 are formed on both side surfaces B of the laminate 2.
- An end surface lead portion 15Ab of an end surface exposed internal electrode 15A is connected to the end surface external electrode 3.
- the end surface external electrode 3 is formed so as to cover not only the end surface C, but also parts of the end surface C side of the main surface A and the side surface B.
- a side surface lead portion 15Bb of a side surface exposed internal electrode 15B is connected to the side surface external electrode 4.
- the side surface external electrode 4 is formed so as to cover not only the side surface B, but also parts of the side surface B side of the main surface A.
- step S5 The laminate is then heated in a nitrogen atmosphere for a predetermined time at a set firing temperature, thereby baking the end surface external electrodes 3 and the side surface external electrodes 4 onto the laminate 2, thereby producing the multilayer ceramic capacitor 1 shown in FIG.
- auxiliary internal electrode 16 In general, in a multi-terminal multilayer ceramic capacitor such as a multilayer ceramic capacitor with a three-terminal structure, the direction in which the internal electrodes extend is different for each layer. If the auxiliary internal electrodes 16 as in the embodiment are not provided, in the lead-out region, one of the adjacent layers has a lead-out portion as an internal electrode, but the other has no internal electrode. Therefore, during sintering, the amount of shrinkage of each layer differs in the lead-out region, and the difference in internal stress between the layers becomes large. This increases the possibility of peeling between the layers.
- a side-exposed auxiliary internal electrode 16A is arranged as an auxiliary internal electrode 16 on the side of the first dielectric layer 14A on which the end-exposed internal electrode 15A is arranged, the side of the side B on which the end-exposed internal electrode 15A is not exposed.
- the draw-out portion 15b is arranged on one of the adjacent layers, and the auxiliary internal electrode 16 is arranged on the other layer.
- internal electrodes are arranged on both of the adjacent dielectric layers 14 in the draw-out region. This reduces the difference in the amount of shrinkage of each layer during sintering, reduces the internal stress difference, and reduces the possibility of peeling between layers.
- the dimension d of the auxiliary internal electrode 16 in the width direction W satisfies D/5 ⁇ d ⁇ D ⁇ 4/5, where D is the dimension in the width direction W from the side face B to the edge of the end surface exposed internal electrode 15A on the side face B side. This ensures a sufficient dimension d of the auxiliary internal electrode 16 in the width direction W, making it possible to more effectively suppress peeling between layers due to internal stress differences.
- the auxiliary internal electrode 16 is provided with a plurality of through holes 16h penetrating in the stacking direction T.
- a dielectric material that is the same as the material of the dielectric layer 14 is disposed in the through holes 16h. This dielectric connects the second dielectric layer 14B on the first principal surface A side in contact with the auxiliary internal electrode 16 to the first dielectric layer 14A on the second principal surface A side.
- the dielectric in the through hole 16h serves as an anchor, making it possible to more effectively suppress peeling between layers due to an internal stress difference.
- the plurality of through holes 16h have a dimension r in the width direction W satisfying d 1 /200 ⁇ r ⁇ d 1 /5, and the central region 16b includes one or more, preferably two or more, through holes 16h.
- d1 /200 is the minimum size that can be provided as the through hole 16h in the grain region.
- two or more through holes 16h can be arranged side by side in the width direction W in the central region 16b of the auxiliary internal electrode 16, where the width dimension is d1 /2, and peeling between layers due to internal stress differences can be more effectively suppressed.
- a multilayer ceramic capacitor 100 according to a second embodiment of the present invention will be described.
- Fig. 1 is common to the first embodiment.
- parts common to the multilayer ceramic capacitor 1 according to the first embodiment are denoted by common reference numerals, and common descriptions will be omitted.
- FIG. 8 is a cross-sectional view of the multilayer ceramic capacitor 100 according to the second embodiment cut in the II-II direction in FIG. 1.
- FIG. 9 is a cross-sectional view of the multilayer ceramic capacitor 100 according to the second embodiment cut in the III-III direction in FIG. 1.
- the side surface-exposed auxiliary internal electrode 16A is arranged as the auxiliary internal electrode 16 on the side surface B of the first dielectric layer 14A on which the end surface-exposed internal electrode 15A is arranged, where the end surface-exposed internal electrode 15A is not exposed.
- the side surface-exposed auxiliary internal electrode 16A is not arranged.
- an end face exposed auxiliary internal electrode 16B as an auxiliary internal electrode 16 is arranged on the side of the end face C on which the side face exposed internal electrode 15B is arranged, where the side face exposed internal electrode 15B is not exposed, of the second dielectric layer 14B.
- the end-face exposed auxiliary internal electrode 16B is disposed at approximately the center in the width direction W, spaced apart from the side-face exposed internal electrode 15B by a predetermined dimension in the width direction W.
- the end-face exposed auxiliary internal electrode 16B is exposed at the end face C, and faces the end-face drawn portion 15Ab of the end-face exposed internal electrode 15A, which is the other internal electrode 15 adjacent in the stacking direction T to the side-face exposed internal electrode 15B.
- the draw-out portion 15b is arranged on one of the adjacent layers, and the end-surface-exposed auxiliary internal electrode 16B is arranged on the other layer.
- internal electrodes are arranged on both of the adjacent dielectric layers 14 in the draw-out region. This reduces the difference in the amount of shrinkage of each layer during sintering, reduces the internal stress difference, and reduces the possibility of peeling between layers.
- the dimension d2 in the length direction L of the end face exposed auxiliary internal electrode 16B satisfies D2/5 ⁇ d2 ⁇ D2 ⁇ 4 /5, where D2 is the dimension in the length direction L from the end face C to the edge of the side face exposed internal electrode 15B on the end face C side. This ensures a sufficient dimension d2 in the length direction L of the end surface exposed auxiliary internal electrode 16B, making it possible to more effectively suppress peeling between layers due to an internal stress difference.
- the end surface exposed auxiliary internal electrode 16B is provided with a plurality of through holes 16h penetrating in the lamination direction T.
- a dielectric material that is the same as the material of the dielectric layer 14 is disposed in the through holes 16h. This dielectric connects the second dielectric layer 14B on the first principal surface A side in contact with the auxiliary internal electrode 16 to the first dielectric layer 14A on the second principal surface A side.
- the dielectric in the through hole 16h serves as an anchor, making it possible to more effectively suppress peeling between layers due to an internal stress difference.
- the through holes 16h are provided in the central region 16b.
- the through holes 16h are provided in at least the central region 16b, and they may be provided in the side region 16a.
- the number of the through holes 16h provided in the central region 16b is greater than the number of the through holes 16h provided in the side region 16a. Therefore, an anchor effect is exerted in the central region 16b, so that peeling between layers due to an internal stress difference can be more effectively suppressed.
- the plurality of through holes 16h have a dimension r in the length direction L satisfying d 2 /200 ⁇ r ⁇ d 2 /5, and the central region 16b includes one or more, preferably two or more, through holes 16h.
- the size d2 /200 is the minimum size that can be provided as the through hole 16h in the grain region. Since r ⁇ d2 /5, two or more through holes 16h can be arranged side by side in the length direction L in the central region 16b of the auxiliary internal electrode 16, whose width dimension is d2 /2.
- a side surface-exposed auxiliary internal electrode 16A as an auxiliary internal electrode 16 is arranged on the side of the first dielectric layer 14A on which the end surface-exposed internal electrode 15A is arranged, the side surface B on which the end surface-exposed internal electrode 15A is not exposed.
- an end face exposed auxiliary internal electrode 16B as an auxiliary internal electrode 16 is arranged on the second dielectric layer 14B, on the side of the end face C where the side face exposed internal electrode 15B is not exposed, on which the side face exposed internal electrode 15B is arranged. Therefore, the third embodiment has the effects of both the first and second embodiments.
- the laminate includes an end face external electrode disposed on the end face and a side face external electrode disposed on the side face
- the internal electrodes include end surface exposed internal electrodes exposed at the end surfaces and side surface exposed internal electrodes exposed at the side surfaces, the end surface exposed internal electrodes and the side surface exposed internal electrodes each having an opposing portion opposing to each other and an extraction portion extracted from the opposing portion
- the dielectric layer includes a first dielectric layer on which the end surface exposed internal electrodes are arranged, and a second dielectric layer on which the side surface exposed internal electrodes are arranged and which is laminated alternately with the first dielectric layer, In at least one of the first dielectric layer and the second di
- ⁇ 2> The multilayer ceramic capacitor described in ⁇ 1>, in which the auxiliary internal electrode is disposed on the first dielectric layer.
- ⁇ 3> The multilayer ceramic capacitor described in ⁇ 1> or ⁇ 2>, in which the auxiliary internal electrode is disposed on the second dielectric layer.
- ⁇ 4> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 3>, in which the auxiliary internal electrode is divided in the center from the one surface on which the auxiliary internal electrode is exposed toward the internal electrode into a side region on the side of the side and a central region on the side of the internal electrode, and the through hole is disposed in the central region.
- ⁇ 5> A multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 4>, in which D is the dimension from the one surface on which the auxiliary internal electrode is exposed to the edge of the one surface of the internal electrode in the direction parallel to the width direction or the length direction, and d is the dimension of the auxiliary internal electrode from the one surface toward the internal electrode in the direction parallel to the width direction or the length direction, such that D/5 ⁇ d ⁇ D ⁇ 4/5.
- ⁇ 6> The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 5>, wherein the auxiliary internal electrode has a through hole whose maximum dimension r in the direction parallel to the width direction or the length direction from the surface on which the auxiliary internal electrode is exposed toward the internal electrode satisfies d/200 ⁇ r ⁇ d/5.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
内部応力差を低減するとともに、層間の剥がれを防止することが可能な積層セラミックコンデンサを提供する。端面露出内部電極15Aと側面露出内部電極15Bとを備え、端面露出内部電極15Aが配置された第1誘電体層14Aと、側面露出内部電極15Bが配置された第2誘電体層14Bとを備える積層セラミックコンデンサ1であって、第1誘電体層14A又は第2誘電体層14Bとの一方の誘電体層におけり、内部電極が露出していない一方の面の側に、内部電極から離間し、一方の面に露出し、且つ内部電極と積層方向に隣接する他の内部電極の引出部と対向する補助内部電極16が配置され、補助内部電極16は、それぞれ、積層方向に貫通し、誘電体層と同じ材料の誘電体が配置された貫通孔17hが設けられ、誘電体により、補助内部電極16に接する一方の主面の側の誘電体層と他方の主面の側の誘電体層とが接続されている。
Description
本発明は、積層セラミックコンデンサに関する。
積層体の端面に露出する内部電極が配置された誘電体層と、積層体の側面に露出する内部電極が配置された誘電体層とが交互に複数層積層された積層体と、端面に配置された端面外部電極と、側面に配置された側面外部電極とを備える、多端子の積層セラミックコンデンサが存在する(特許文献1参照)。
多端子の積層セラミックコンデンサは、内部電極の延びる方向が一層ごとに異なる。このため、焼結時において、層ごとの収縮方向が異なり、特に内部電極の引出部が設けられている引出領域における層間の内部応力差が大きくなる。そうすると、層間での剥がれが誘発される可能性が高くなる。
本発明は、内部応力差を低減するとともに、層間の剥がれを防止することが可能な積層セラミックコンデンサを提供することを目的とする。
上記課題を可決するために、本発明の積層セラミックコンデンサは、内部電極が配置された誘電体層が複数層積層され、積層方向の両側にそれぞれ設けられた2つの主面、前記積層方向に交差する幅方向の両側にそれぞれ設けられた2つの側面、並びに、前記積層方向及び前記幅方向に交差する長さ方向の両側にそれぞれ設けられた2つの端面、を有する積層体と、前記積層体における、前記端面に配置された端面外部電極と、前記側面に配置された側面外部電極と、を具備し、前記内部電極は、前記端面に露出する端面露出内部電極と、前記側面に露出する側面露出内部電極とを備え、前記端面露出内部電極と前記側面露出内部電極とは、それぞれが互いに対向する対向部と、前記対向部から引き出される引出部と、を有し、前記誘電体層は、前記端面露出内部電極が配置された第1誘電体層と、前記側面露出内部電極が配置されるとともに前記第1誘電体層と交互に積層される第2誘電体層とを備える積層セラミックコンデンサであって、前記第1誘電体層又は前記第2誘電体層との少なくとも一方の誘電体層における、前記側面又は前記端面のうちの、前記一方の誘電体層に配置された前記内部電極が露出していない一方の面の側に、前記内部電極から離間して配置され、前記一方の面に露出し、且つ前記内部電極と前記積層方向に隣接する他の内部電極の引出部と対向する補助内部電極が配置され、前記補助内部電極は、それぞれ、前記積層方向に貫通し、前記誘電体層と同じ材料の誘電体が配置された貫通孔が設けられ、前記誘電体により、前記補助内部電極に接する一方の主面の側の誘電体層と他方の主面の側の誘電体層とが接続されている。
本発明によれば、内部応力差を低減するとともに、層間の剥がれを防止することが可能な積層セラミックコンデンサを提供することができる。
(第1実施形態)
以下、本発明の第1実施形態の積層セラミックコンデンサ1について説明する。図1は、積層セラミックコンデンサ1の概略斜視図である。図2は、積層セラミックコンデンサ1の図1におけるII-II方向に切断した第1実施形態の断面図である。図3は、積層セラミックコンデンサ1の図1におけるIII-III方向に切断した第1実施形態の断面図である。
以下、本発明の第1実施形態の積層セラミックコンデンサ1について説明する。図1は、積層セラミックコンデンサ1の概略斜視図である。図2は、積層セラミックコンデンサ1の図1におけるII-II方向に切断した第1実施形態の断面図である。図3は、積層セラミックコンデンサ1の図1におけるIII-III方向に切断した第1実施形態の断面図である。
(積層セラミックコンデンサ1)
積層セラミックコンデンサ1は、積層体2の長さ方向Lの両端面Cに設けられた端面外部電極3と、積層体2の幅方向Wの両側面Bに設けられた側面外部電極4とを備える、三端子構造の積層セラミックコンデンサ1である。積層体2は、誘電体層14と内部電極15とが積層された内層部11と、外層部12とを備える。
積層セラミックコンデンサ1は、積層体2の長さ方向Lの両端面Cに設けられた端面外部電極3と、積層体2の幅方向Wの両側面Bに設けられた側面外部電極4とを備える、三端子構造の積層セラミックコンデンサ1である。積層体2は、誘電体層14と内部電極15とが積層された内層部11と、外層部12とを備える。
なお、本明細書において、積層セラミックコンデンサ1の向きを表わす用語として、積層セラミックコンデンサ1において、誘電体層14と内部電極15とが積層されている方向を積層方向Tとする。積層方向Tと交差し、一対の端面外部電極3が設けられている方向を長さ方向Lとする。長さ方向L及び積層方向Tのいずれにも交差する方向を幅方向Wとする。実施形態においては、積層方向Tと、長さ方向Lと、幅方向Wとは、互いに直交している。
さらに、以下の説明において、積層体2の6つの外表面のうち、積層方向Tの両側に設けられた一対の外表面を主面Aとし、積層方向Tに延び且つ幅方向Wの両側に設けられた一対の外表面を側面Bとし、積層方向Tに延び且つ長さ方向Lの両側に設けられた一対の外表面を端面Cとする。
(積層体2)
積層体2は、内層部11と、内層部11の積層方向Tの両側に配置される外層部12とを備える。積層体2は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
積層体2は、内層部11と、内層部11の積層方向Tの両側に配置される外層部12とを備える。積層体2は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
(内層部11)
内層部11は、積層方向Tに沿って誘電体層14と内部電極15とが複数層積層されている。
内層部11は、積層方向Tに沿って誘電体層14と内部電極15とが複数層積層されている。
(誘電体層14)
誘電体層14は、セラミック材料で製造されている。セラミック材料としては、例えば、BaTiO3を主成分とする誘電体セラミックが用いられる。また、セラミック材料として、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等の副成分のうちの少なくとも1つを添加したものを用いてもよい。
誘電体層14は、セラミック材料で製造されている。セラミック材料としては、例えば、BaTiO3を主成分とする誘電体セラミックが用いられる。また、セラミック材料として、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等の副成分のうちの少なくとも1つを添加したものを用いてもよい。
(内部電極15)
内部電極15は、例えばNi、Cu、Ag、Pd、Ag-Pd合金、Au等に代表される金属材料により形成されていることが好ましい。
内部電極15は、例えばNi、Cu、Ag、Pd、Ag-Pd合金、Au等に代表される金属材料により形成されていることが好ましい。
内部電極15は、互いに交互に配置される複数の端面露出内部電極15Aと複数の側面露出内部電極15Bとを有する。端面露出内部電極15Aと側面露出内部電極15Bとを特に区別して説明する必要のない場合、まとめて内部電極15として説明する。
図4は、積層セラミックコンデンサ1の端面露出内部電極15Aに沿った断面図である。図5は、積層セラミックコンデンサ1の側面露出内部電極15Bに沿った断面図である。
(端面露出内部電極15A)
図4に示すように、端面露出内部電極15Aは、積層体2の長さ方向Lの両端面Cの間を延び、幅方向Wの両側面Bからは一定の距離、離間している。端面露出内部電極15Aは、両端面Cの間の中央部に位置する端面対向部15Aaと、端面対向部15Aaから両側の端面Cに延びる端面引出部15Abとを有する。端面引出部15Abは、両側の端面Cにそれぞれ延びて積層体2の端面Cに露出し、積層体2の幅方向Wの両側面に設けられた端面外部電極3に接続されている。
図4に示すように、端面露出内部電極15Aは、積層体2の長さ方向Lの両端面Cの間を延び、幅方向Wの両側面Bからは一定の距離、離間している。端面露出内部電極15Aは、両端面Cの間の中央部に位置する端面対向部15Aaと、端面対向部15Aaから両側の端面Cに延びる端面引出部15Abとを有する。端面引出部15Abは、両側の端面Cにそれぞれ延びて積層体2の端面Cに露出し、積層体2の幅方向Wの両側面に設けられた端面外部電極3に接続されている。
(側面露出内部電極15B)
図5に示すように、側面露出内部電極15Bは、積層体2よりも一回り小さく、長さ方向Lの両端面Cからは一定の距離、離間している。側面露出内部電極15Bは、両側面B間の中央に位置する側面対向部15Baと、側面対向部15Baから両側の側面Bにそれぞれ延びる側面引出部15Bbとを有する。側面引出部15Bbは、両側の側面Bにそれぞれ延びて積層体2の側面Bに露出し、積層体2の幅方向Wの両側面に設けられた側面外部電極4に接続されている。
図5に示すように、側面露出内部電極15Bは、積層体2よりも一回り小さく、長さ方向Lの両端面Cからは一定の距離、離間している。側面露出内部電極15Bは、両側面B間の中央に位置する側面対向部15Baと、側面対向部15Baから両側の側面Bにそれぞれ延びる側面引出部15Bbとを有する。側面引出部15Bbは、両側の側面Bにそれぞれ延びて積層体2の側面Bに露出し、積層体2の幅方向Wの両側面に設けられた側面外部電極4に接続されている。
端面対向部15Aaと側面対向部15Baとは互いに対向し、コンデンサ部を形成している。以下の説明において、端面対向部15Aaと側面対向部15Baとを特に区別して説明する必要のない場合、まとめて対向部15aとして説明する。端面引出部15Abと側面引出部15Bbとを特に区別して説明する必要のない場合、まとめて引出部15bとして説明する。また、積層体2における、対向部15aが配置されている領域を対向領域、端面引出部15Ab又は側面引出部15Bbが配置されている領域を引出領域として説明する。
誘電体層14は、端面Cに露出する端面露出内部電極15Aが配置された第1誘電体層14Aと、側面Bの一部に露出する側面露出内部電極15Bが配置された第2誘電体層14Bと、が交互に複数層積層されている。
(外層部12)
図2及び図3に戻り、外層部12は、内層部11の主面A側に配置されている一定厚みの誘電体層である。外層部12は、内層部11の誘電体層14と同じ材料で製造されている。
図2及び図3に戻り、外層部12は、内層部11の主面A側に配置されている一定厚みの誘電体層である。外層部12は、内層部11の誘電体層14と同じ材料で製造されている。
(端面外部電極3)
積層体2の両端面Cには端面外部電極3が配置されている。端面外部電極3には端面露出内部電極15Aの端面引出部15Abが接続されている。端面外部電極3は、端面Cだけでなく、主面A及び側面Bの端面C側の一部も覆っている。
積層体2の両端面Cには端面外部電極3が配置されている。端面外部電極3には端面露出内部電極15Aの端面引出部15Abが接続されている。端面外部電極3は、端面Cだけでなく、主面A及び側面Bの端面C側の一部も覆っている。
(側面外部電極4)
積層体2の両側面Bには側面外部電極4が配置されている。側面外部電極4には側面露出内部電極15Bの側面引出部15Bbが接続されている。側面外部電極4は、側面Bだけでなく、主面Aの側面B側の一部も覆っている。
積層体2の両側面Bには側面外部電極4が配置されている。側面外部電極4には側面露出内部電極15Bの側面引出部15Bbが接続されている。側面外部電極4は、側面Bだけでなく、主面Aの側面B側の一部も覆っている。
端面外部電極3及び側面外部電極4は、下地電極層31と、下地電極層31上に配置されためっき層32とを含む。めっき層32は、下地電極層31の上に配置されたNi(ニッケル)めっき層321と、Niめっき層321の上に配置されたSn(錫)めっき層322とを含む。
(側面露出補助内部電極16A)
図3及び図4に示すように、第1実施形態では、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されている
側面露出補助内部電極16Aは、長さ方向Lの略中央部において、所定の長さ方向Lの寸法で、端面露出内部電極15Aから離間して配置されている。側面露出補助内部電極16Aは側面Bに露出し、且つ端面露出内部電極15Aと積層方向Tに隣接する他の内部電極15である側面露出内部電極15Bの側面引出部15Bbと対向している。
図3及び図4に示すように、第1実施形態では、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されている
側面露出補助内部電極16Aは、長さ方向Lの略中央部において、所定の長さ方向Lの寸法で、端面露出内部電極15Aから離間して配置されている。側面露出補助内部電極16Aは側面Bに露出し、且つ端面露出内部電極15Aと積層方向Tに隣接する他の内部電極15である側面露出内部電極15Bの側面引出部15Bbと対向している。
(側面露出補助内部電極16Aの寸法d1)
図3に示すように、側面露出補助内部電極16Aの幅方向Wの寸法d1は、側面Bから端面露出内部電極15Aの側面B側の縁辺までの幅方向Wの寸法をD1としたとき、D1/5<d1<D1×4/5である。
なお、側面露出補助内部電極16Aと後述する第2実施形態の端面露出補助内部電極16Bと合わせて説明する場合、補助内部電極16としての幅方向Wの寸法をd、一方の面から内部電極15の一方の面の縁辺までの幅方向Wの寸法をDとして表す。
図3に示すように、側面露出補助内部電極16Aの幅方向Wの寸法d1は、側面Bから端面露出内部電極15Aの側面B側の縁辺までの幅方向Wの寸法をD1としたとき、D1/5<d1<D1×4/5である。
なお、側面露出補助内部電極16Aと後述する第2実施形態の端面露出補助内部電極16Bと合わせて説明する場合、補助内部電極16としての幅方向Wの寸法をd、一方の面から内部電極15の一方の面の縁辺までの幅方向Wの寸法をDとして表す。
(貫通孔16h)
側面露出補助内部電極16Aには、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
側面露出補助内部電極16Aには、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
(貫通孔16h)
側面露出補助内部電極16Aの幅方向Wの中央よりも側面B側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、貫通孔16hは、中央側領域16bに設けられている。ただし、貫通孔16hは、少なくとも中央側領域16bに設けられていればよく、側面側領域16aに設けられていてもよい。その場合、貫通孔16hは、中央側領域16bに設けられている貫通孔16hの数が側面側領域16aに設けられている貫通孔16hの数より多いことが好ましい。
側面露出補助内部電極16Aの幅方向Wの中央よりも側面B側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、貫通孔16hは、中央側領域16bに設けられている。ただし、貫通孔16hは、少なくとも中央側領域16bに設けられていればよく、側面側領域16aに設けられていてもよい。その場合、貫通孔16hは、中央側領域16bに設けられている貫通孔16hの数が側面側領域16aに設けられている貫通孔16hの数より多いことが好ましい。
(貫通孔16hの寸法r)
複数の貫通孔16hは、幅方向Wの寸法rが、d1/200≦r≦d1/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
複数の貫通孔16hは、幅方向Wの寸法rが、d1/200≦r≦d1/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
(積層セラミックコンデンサ1の製造方法)
次に、実施形態の積層セラミックコンデンサ1の製造方法について説明する。図6は積層セラミックコンデンサ1の製造方法における積層体2の製造工程を説明する図である。図7は積層セラミックコンデンサ1の製造方法を説明するフローチャートである。
次に、実施形態の積層セラミックコンデンサ1の製造方法について説明する。図6は積層セラミックコンデンサ1の製造方法における積層体2の製造工程を説明する図である。図7は積層セラミックコンデンサ1の製造方法を説明するフローチャートである。
(内部電極パターン形成工程S1)
第1誘電体層14Aとなるセラミックグリーンシートに、導電性ペーストにより端面露出内部電極15A及び側面露出補助内部電極16Aを形成する。また、同じく第2誘電体層14Bとなるセラミックグリーンシートに、導電性ペーストにより側面露出内部電極15Bを形成する。
第1誘電体層14Aとなるセラミックグリーンシートに、導電性ペーストにより端面露出内部電極15A及び側面露出補助内部電極16Aを形成する。また、同じく第2誘電体層14Bとなるセラミックグリーンシートに、導電性ペーストにより側面露出内部電極15Bを形成する。
セラミックグリーンシートは、セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形された帯状のシートである。
端面露出内部電極15A、側面露出内部電極15B及び側面露出補助内部電極16Aは、例えば、スクリーン印刷、グラビア印刷、凸版印刷等の印刷によって形成する。
貫通孔16hが設けられた側面露出補助内部電極16Aは、予め貫通孔16hが設けられた側面露出補助内部電極16Aの印刷パターンを用いて、端面露出内部電極15Aと同時に形成してもよい。
これに限らず、セラミックグリーンシートに端面露出内部電極15Aを所定の粘度のインクで印刷した後、側面露出補助内部電極16Aを、その所定粘度よりも低い粘度のインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
また、セラミックグリーンシートに端面露出内部電極15Aを所定の金属含有量のインクで印刷した後、側面露出補助内部電極16Aを別途、その所定の金属含有量よりも金属含有量が少ないインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
さらに、セラミックグリーンシートに端面露出内部電極15Aを所定の粒径の金属を有するインクで印刷した後、側面露出補助内部電極16Aを別途、その所定の粒径と異なる粒径の金属を有するインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
これに限らず、セラミックグリーンシートに端面露出内部電極15Aを所定の粘度のインクで印刷した後、側面露出補助内部電極16Aを、その所定粘度よりも低い粘度のインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
また、セラミックグリーンシートに端面露出内部電極15Aを所定の金属含有量のインクで印刷した後、側面露出補助内部電極16Aを別途、その所定の金属含有量よりも金属含有量が少ないインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
さらに、セラミックグリーンシートに端面露出内部電極15Aを所定の粒径の金属を有するインクで印刷した後、側面露出補助内部電極16Aを別途、その所定の粒径と異なる粒径の金属を有するインクで印刷することにより、焼結時に側面露出補助内部電極16Aに貫通孔16hが形成されるようにしてもよい。
(積層工程S2)
端面露出内部電極15Aが配置された第1誘電体層14Aとなるセラミックシートと、側面露出内部電極15Bが配置された第2誘電体層14Bとなるセラミックシートとを交互に積層する。続いて、外層部用のセラミックグリーンシートを上下に配置して、熱圧着することでマザーブロックを形成する。
端面露出内部電極15Aが配置された第1誘電体層14Aとなるセラミックシートと、側面露出内部電極15Bが配置された第2誘電体層14Bとなるセラミックシートとを交互に積層する。続いて、外層部用のセラミックグリーンシートを上下に配置して、熱圧着することでマザーブロックを形成する。
(マザーブロック切断工程S3)
次いで、マザーブロックを長さ方向Lと幅方向Wとに切断して分割し、直方体の積層体2を複数製造する。
次いで、マザーブロックを長さ方向Lと幅方向Wとに切断して分割し、直方体の積層体2を複数製造する。
(外部電極形成工程S4)
次に、積層体2の両端面Cに端面外部電極3を形成し、積層体2の両側面Bに側面外部電極4を形成する。端面外部電極3には端面露出内部電極15Aの端面引出部15Abが接続される。端面外部電極3は、端面Cだけでなく、主面A及び側面Bの端面C側の一部も覆うように形成する。側面外部電極4には側面露出内部電極15Bの側面引出部15Bbが接続される。側面外部電極4は、側面Bだけでなく、主面Aの側面B側の一部も覆うように形成する。
次に、積層体2の両端面Cに端面外部電極3を形成し、積層体2の両側面Bに側面外部電極4を形成する。端面外部電極3には端面露出内部電極15Aの端面引出部15Abが接続される。端面外部電極3は、端面Cだけでなく、主面A及び側面Bの端面C側の一部も覆うように形成する。側面外部電極4には側面露出内部電極15Bの側面引出部15Bbが接続される。側面外部電極4は、側面Bだけでなく、主面Aの側面B側の一部も覆うように形成する。
(焼成工程S5)
そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。これにより、端面外部電極3及び側面外部電極4を積層体2に焼き付け、図1に示す積層セラミックコンデンサ1を製造する。
そして、設定された焼成温度で、窒素雰囲気中で所定時間加熱する。これにより、端面外部電極3及び側面外部電極4を積層体2に焼き付け、図1に示す積層セラミックコンデンサ1を製造する。
(補助内部電極16の効果)
一般的に、三端子構造の積層セラミックコンデンサのような多端子の積層セラミックコンデンサは、内部電極の延びる方向が一層ごとに異なる。実施形態のような補助内部電極16が設けられていない場合、引出領域では、隣接する層の一方には内部電極として引出部が配置されているが、他方には内部電極が配置されていない状態となる。このため、焼結時において、引出領域では各層の収縮量が異なり、層間の内部応力差が大きくなる。そうすると、層間での剥がれが誘発される可能性が高くなる。
一般的に、三端子構造の積層セラミックコンデンサのような多端子の積層セラミックコンデンサは、内部電極の延びる方向が一層ごとに異なる。実施形態のような補助内部電極16が設けられていない場合、引出領域では、隣接する層の一方には内部電極として引出部が配置されているが、他方には内部電極が配置されていない状態となる。このため、焼結時において、引出領域では各層の収縮量が異なり、層間の内部応力差が大きくなる。そうすると、層間での剥がれが誘発される可能性が高くなる。
しかし、第1実施形態では、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されている。
ゆえに、引出領域において、隣接する層の一方に引出部15bが配置され、他方の層には補助内部電極16が配置される。すなわち、引出領域における互いに隣接する誘電体層14の両方に内部電極が配置される。したがって、焼結時における各層の収縮量の差が小さくなり、内部応力差が減少し、層間の剥がれの可能性が低減される。
(補助内部電極16の寸法d1の効果)
補助内部電極16の幅方向Wの寸法dは、側面Bから端面露出内部電極15Aの側面B側の縁辺までの幅方向Wの寸法をDとしたとき、D/5<d<D×4/5である。
これにより、補助内部電極16の幅方向Wの寸法dが十分に確保されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
補助内部電極16の幅方向Wの寸法dは、側面Bから端面露出内部電極15Aの側面B側の縁辺までの幅方向Wの寸法をDとしたとき、D/5<d<D×4/5である。
これにより、補助内部電極16の幅方向Wの寸法dが十分に確保されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16hがあることの効果)
さらに、補助内部電極16には、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
この誘電体により、補助内部電極16に接する第1主面A側の第2誘電体層14Bと第2主面A側の第1誘電体層14Aとが接続される。そして貫通孔16h内の誘電体がアンカーとなり、内部応力差による層間の剥がれを、より効果的に抑制することができる。
さらに、補助内部電極16には、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
この誘電体により、補助内部電極16に接する第1主面A側の第2誘電体層14Bと第2主面A側の第1誘電体層14Aとが接続される。そして貫通孔16h内の誘電体がアンカーとなり、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16hが中央側領域にあることによる効果)
貫通孔16hは、補助内部電極16の幅方向Wの中央よりも側面B側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、中央側領域16bに設けられている。
したがって、中央側領域16bにおいてアンカー効果が発揮されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
貫通孔16hは、補助内部電極16の幅方向Wの中央よりも側面B側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、中央側領域16bに設けられている。
したがって、中央側領域16bにおいてアンカー効果が発揮されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16hの寸法rの効果)
複数の貫通孔16hは、幅方向Wの寸法rが、d1/200≦r≦d1/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
d1/200は、グレイン領域で貫通孔16hとして設けることができる最小サイズである。そしてr≦d1/5であるので、補助内部電極16における、幅方向の寸法がd1/2となる中央側領域16bに、2以上の貫通孔16hを幅方向Wに並べて配置することができ、内部応力差による層間の剥がれを、より効果的に抑制することができる。
複数の貫通孔16hは、幅方向Wの寸法rが、d1/200≦r≦d1/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
d1/200は、グレイン領域で貫通孔16hとして設けることができる最小サイズである。そしてr≦d1/5であるので、補助内部電極16における、幅方向の寸法がd1/2となる中央側領域16bに、2以上の貫通孔16hを幅方向Wに並べて配置することができ、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(第2実施形態)
次に、本発明の第2実施形態の積層セラミックコンデンサ100について説明する。第2実施形態において、図1は第1実施形態と共通である。第2実施形態の積層セラミックコンデンサ100において、第1実施形態の積層セラミックコンデンサ1と共通の部分は共通の符号を付し、共通する説明は省略する。
次に、本発明の第2実施形態の積層セラミックコンデンサ100について説明する。第2実施形態において、図1は第1実施形態と共通である。第2実施形態の積層セラミックコンデンサ100において、第1実施形態の積層セラミックコンデンサ1と共通の部分は共通の符号を付し、共通する説明は省略する。
図8は、積層セラミックコンデンサ100の図1におけるII-II方向に切断した第2実施形態の断面図である。図9は、積層セラミックコンデンサ100の図1におけるIII-III方向に切断した第2実施形態の断面図である。
(補助内部電極16)
第1実施形態では、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されていた。しかし、第2実施形態では、図9に示すように、側面露出補助内部電極16Aは配置されていない。
第1実施形態では、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されていた。しかし、第2実施形態では、図9に示すように、側面露出補助内部電極16Aは配置されていない。
(補助内部電極16)
図8に示すように、第2実施形態では、側面露出内部電極15Bが配置されている第2誘電体層14Bにおける、側面露出内部電極15Bが露出していない端面Cの側に、補助内部電極16としての端面露出補助内部電極16Bが配置されている。
端面露出補助内部電極16Bは、幅方向Wの略中央部において、所定の幅方向Wの寸法で、側面露出内部電極15Bから離間して配置されている。端面露出補助内部電極16Bは端面Cに露出し、且つ側面露出内部電極15Bと積層方向Tに隣接する他の内部電極15である端面露出内部電極15Aの端面引出部15Abと対向している。
図8に示すように、第2実施形態では、側面露出内部電極15Bが配置されている第2誘電体層14Bにおける、側面露出内部電極15Bが露出していない端面Cの側に、補助内部電極16としての端面露出補助内部電極16Bが配置されている。
端面露出補助内部電極16Bは、幅方向Wの略中央部において、所定の幅方向Wの寸法で、側面露出内部電極15Bから離間して配置されている。端面露出補助内部電極16Bは端面Cに露出し、且つ側面露出内部電極15Bと積層方向Tに隣接する他の内部電極15である端面露出内部電極15Aの端面引出部15Abと対向している。
ゆえに、引出領域において、隣接する層の一方に引出部15bが配置され、他方の層には端面露出補助内部電極16Bが配置される。すなわち、引出領域における互いに隣接する誘電体層14の両方に内部電極が配置される。したがって、焼結時における各層の収縮量の差が小さくなり、内部応力差が減少し、層間の剥がれの可能性が低減される。
(端面露出補助内部電極16Bの寸法d)
端面露出補助内部電極16Bの長さ方向Lの寸法d2は、端面Cから側面露出内部電極15Bの端面C側の縁辺までの長さ方向Lの寸法をD2としたとき、D2/5<d2<D2×4/5である。
これにより、端面露出補助内部電極16Bの長さ方向Lの寸法d2が十分に確保されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
端面露出補助内部電極16Bの長さ方向Lの寸法d2は、端面Cから側面露出内部電極15Bの端面C側の縁辺までの長さ方向Lの寸法をD2としたとき、D2/5<d2<D2×4/5である。
これにより、端面露出補助内部電極16Bの長さ方向Lの寸法d2が十分に確保されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16h)
端面露出補助内部電極16Bには、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
この誘電体により、補助内部電極16に接する第1主面A側の第2誘電体層14Bと第2主面A側の第1誘電体層14Aとが接続される。そして貫通孔16h内の誘電体がアンカーとなり、内部応力差による層間の剥がれを、より効果的に抑制することができる。
端面露出補助内部電極16Bには、積層方向Tに貫通する複数の貫通孔16hが設けられている。貫通孔16hには、誘電体層14の材料と同じ誘電体が配置されている。
この誘電体により、補助内部電極16に接する第1主面A側の第2誘電体層14Bと第2主面A側の第1誘電体層14Aとが接続される。そして貫通孔16h内の誘電体がアンカーとなり、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16h)
図8に示すように、貫通孔16hは、補助内部電極16の長さ方向Lの中央よりも端面C側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、中央側領域16bに設けられている。ただし、貫通孔16hは、少なくとも中央側領域16bに設けられていればよく、側面側領域16aに設けられていてもよい。その場合、貫通孔16hは、中央側領域16bに設けられている貫通孔16hの数が側面側領域16aに設けられている貫通孔16hの数より多いことが好ましい。
したがって、中央側領域16bにおいてアンカー効果が発揮されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
図8に示すように、貫通孔16hは、補助内部電極16の長さ方向Lの中央よりも端面C側の側面側領域16aと、端面露出内部電極15A側の中央側領域16bとに分けたときに、中央側領域16bに設けられている。ただし、貫通孔16hは、少なくとも中央側領域16bに設けられていればよく、側面側領域16aに設けられていてもよい。その場合、貫通孔16hは、中央側領域16bに設けられている貫通孔16hの数が側面側領域16aに設けられている貫通孔16hの数より多いことが好ましい。
したがって、中央側領域16bにおいてアンカー効果が発揮されるので、内部応力差による層間の剥がれを、より効果的に抑制することができる。
(貫通孔16hの寸法r)
複数の貫通孔16hは、長さ方向Lの寸法rが、d2/200≦r≦d2/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
d2/200は、グレイン領域で貫通孔16hとして設けることができる最小サイズである。r≦d2/5であるので、補助内部電極16における、幅方向の寸法がd2/2となる中央側領域16bに、2以上の貫通孔16hを長さ方向Lに並べて配置することができる。
複数の貫通孔16hは、長さ方向Lの寸法rが、d2/200≦r≦d2/5となる貫通孔16hを中央側領域16bに1以上、好ましくは2以上有する。
d2/200は、グレイン領域で貫通孔16hとして設けることができる最小サイズである。r≦d2/5であるので、補助内部電極16における、幅方向の寸法がd2/2となる中央側領域16bに、2以上の貫通孔16hを長さ方向Lに並べて配置することができる。
(第3実施形態)
次に、本発明の第3実施形態の積層セラミックコンデンサについて説明する。第3実施形態の積層セラミックコンデンサ100において、第1実施形態及び第2実施形態と共通する符号を用い、共通する説明は省略する。
次に、本発明の第3実施形態の積層セラミックコンデンサについて説明する。第3実施形態の積層セラミックコンデンサ100において、第1実施形態及び第2実施形態と共通する符号を用い、共通する説明は省略する。
第3実施形態では、第1実施形態と同様に、端面露出内部電極15Aが配置されている第1誘電体層14Aにおける、端面露出内部電極15Aが露出していない側面Bの側に、補助内部電極16としての側面露出補助内部電極16Aが配置されている。
そして、第2実施形態と同様に、側面露出内部電極15Bが配置されている第2誘電体層14Bにおける、側面露出内部電極15Bが露出していない端面Cの側に、補助内部電極16としての端面露出補助内部電極16Bが配置されている。
したがって、第3実施形態によると、第1実施形態の効果と第2実施形態の効果との両方の効果を有する。
そして、第2実施形態と同様に、側面露出内部電極15Bが配置されている第2誘電体層14Bにおける、側面露出内部電極15Bが露出していない端面Cの側に、補助内部電極16としての端面露出補助内部電極16Bが配置されている。
したがって、第3実施形態によると、第1実施形態の効果と第2実施形態の効果との両方の効果を有する。
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。
<1>内部電極が配置された誘電体層が複数層積層され、積層方向の両側にそれぞれ設けられた2つの主面、前記積層方向に交差する幅方向の両側にそれぞれ設けられた2つの側面、並びに、前記積層方向及び前記幅方向に交差する長さ方向の両側にそれぞれ設けられた2つの端面、を有する積層体と、
前記積層体における、前記端面に配置された端面外部電極と、前記側面に配置された側面外部電極と、を具備し、
前記内部電極は、前記端面に露出する端面露出内部電極と、前記側面に露出する側面露出内部電極とを備え、前記端面露出内部電極と前記側面露出内部電極とは、それぞれが互いに対向する対向部と、前記対向部から引き出される引出部と、を有し、
前記誘電体層は、前記端面露出内部電極が配置された第1誘電体層と、前記側面露出内部電極が配置されるとともに前記第1誘電体層と交互に積層される第2誘電体層とを備える積層セラミックコンデンサであって、
前記第1誘電体層又は前記第2誘電体層との少なくとも一方の誘電体層における、前記側面又は前記端面のうちの、前記一方の誘電体層に配置された前記内部電極が露出していない一方の面の側に、
前記内部電極から離間して配置され、前記一方の面に露出し、且つ前記内部電極と前記積層方向に隣接する他の内部電極の引出部と対向する補助内部電極が配置され、
前記補助内部電極は、それぞれ、前記積層方向に貫通し、前記誘電体層と同じ材料の誘電体が配置された貫通孔が設けられ、前記誘電体により、前記補助内部電極に接する一方の主面の側の誘電体層と他方の主面の側の誘電体層とが接続されている、積層セラミックコンデンサ。
前記積層体における、前記端面に配置された端面外部電極と、前記側面に配置された側面外部電極と、を具備し、
前記内部電極は、前記端面に露出する端面露出内部電極と、前記側面に露出する側面露出内部電極とを備え、前記端面露出内部電極と前記側面露出内部電極とは、それぞれが互いに対向する対向部と、前記対向部から引き出される引出部と、を有し、
前記誘電体層は、前記端面露出内部電極が配置された第1誘電体層と、前記側面露出内部電極が配置されるとともに前記第1誘電体層と交互に積層される第2誘電体層とを備える積層セラミックコンデンサであって、
前記第1誘電体層又は前記第2誘電体層との少なくとも一方の誘電体層における、前記側面又は前記端面のうちの、前記一方の誘電体層に配置された前記内部電極が露出していない一方の面の側に、
前記内部電極から離間して配置され、前記一方の面に露出し、且つ前記内部電極と前記積層方向に隣接する他の内部電極の引出部と対向する補助内部電極が配置され、
前記補助内部電極は、それぞれ、前記積層方向に貫通し、前記誘電体層と同じ材料の誘電体が配置された貫通孔が設けられ、前記誘電体により、前記補助内部電極に接する一方の主面の側の誘電体層と他方の主面の側の誘電体層とが接続されている、積層セラミックコンデンサ。
<2>前記第1誘電体層に前記補助内部電極が配置されている、<1>に記載の積層セラミックコンデンサ。
<3>前記第2誘電体層に前記補助内部電極が配置されている、<1>又は<2>に記載の積層セラミックコンデンサ。
<4>前記補助内部電極を、前記補助内部電極が露出している前記一方の面から、前記内部電極に向かう方向の中央で分割し、前記側面の側の側面側領域と、前記内部電極の側の中央側領域とに分けたときに、前記中央側領域に前記貫通孔が配置されている、<1>から<3>のいずれか1つに記載の積層セラミックコンデンサ。
<5>前記補助内部電極が露出している前記一方の面から、前記内部電極の前記一方の面側の縁辺までの、前記幅方向又は前記長さ方向と平行な方向の寸法をD、前記補助内部電極の、前記一方の面から前記内部電極に向かう、前記幅方向又は前記長さ方向と平行な方向の寸法をdとしたときに、D/5<d<D×4/5である<1>から<4>のいずれか1つに記載の積層セラミックコンデンサ。
<6>前記補助内部電極は、前記補助内部電極が露出している前記一方の面から前記内部電極に向かう、前記幅方向又は前記長さ方向と平行な方向の最大寸法rが、d/200≦r≦d/5となる前記貫通孔を有する、<1>から<5>のいずれか1つに記載の積層セラミックコンデンサ。
1 積層セラミックコンデンサ
2 積層体
3 端面外部電極
4 側面外部電極
14 誘電体層
14A 第1誘電体層
14B 第2誘電体層
15 内部電極
15A 端面露出内部電極
15Aa 端面対向部
15Ab 端面引出部
15B 側面露出内部電極
15Ba 側面対向部
15Bb 側面引出部
15a 対向部
15b 引出部
16 補助内部電極
16A 側面露出補助内部電極
16B 端面露出補助内部電極
16a 側面側領域
16b 中央側領域
16h 貫通孔
2 積層体
3 端面外部電極
4 側面外部電極
14 誘電体層
14A 第1誘電体層
14B 第2誘電体層
15 内部電極
15A 端面露出内部電極
15Aa 端面対向部
15Ab 端面引出部
15B 側面露出内部電極
15Ba 側面対向部
15Bb 側面引出部
15a 対向部
15b 引出部
16 補助内部電極
16A 側面露出補助内部電極
16B 端面露出補助内部電極
16a 側面側領域
16b 中央側領域
16h 貫通孔
Claims (6)
- 内部電極が配置された誘電体層が複数層積層され、積層方向の両側にそれぞれ設けられた2つの主面、前記積層方向に交差する幅方向の両側にそれぞれ設けられた2つの側面、並びに、前記積層方向及び前記幅方向に交差する長さ方向の両側にそれぞれ設けられた2つの端面、を有する積層体と、
前記積層体における、前記端面に配置された端面外部電極と、前記側面に配置された側面外部電極と、を具備し、
前記内部電極は、前記端面に露出する端面露出内部電極と、前記側面に露出する側面露出内部電極とを備え、前記端面露出内部電極と前記側面露出内部電極とは、それぞれが互いに対向する対向部と、前記対向部から引き出される引出部と、を有し、
前記誘電体層は、前記端面露出内部電極が配置された第1誘電体層と、前記側面露出内部電極が配置されるとともに前記第1誘電体層と交互に積層される第2誘電体層とを備える積層セラミックコンデンサであって、
前記第1誘電体層又は前記第2誘電体層との少なくとも一方の誘電体層における、前記側面又は前記端面のうちの、前記一方の誘電体層に配置された前記内部電極が露出していない一方の面の側に、
前記内部電極から離間して配置され、前記一方の面に露出し、且つ前記内部電極と前記積層方向に隣接する他の内部電極の引出部と対向する補助内部電極が配置され、
前記補助内部電極は、それぞれ、前記積層方向に貫通し、前記誘電体層と同じ材料の誘電体が配置された貫通孔が設けられ、前記誘電体により、前記補助内部電極に接する一方の主面の側の誘電体層と他方の主面の側の誘電体層とが接続されている、
積層セラミックコンデンサ。 - 前記第1誘電体層に前記補助内部電極が配置されている、
請求項1に記載の積層セラミックコンデンサ。 - 前記第2誘電体層に前記補助内部電極が配置されている、
請求項1又は請求項2に記載の積層セラミックコンデンサ。 - 前記補助内部電極を、前記補助内部電極が露出している前記一方の面から、前記内部電極に向かう方向の中央で分割し、前記側面の側の側面側領域と、前記内部電極の側の中央側領域とに分けたときに、前記中央側領域に前記貫通孔が配置されている、
請求項1から3のいずれか1項に記載の積層セラミックコンデンサ。 - 前記補助内部電極が露出している前記一方の面から、前記内部電極の前記一方の面側の縁辺までの、前記幅方向又は前記長さ方向と平行な方向の寸法をD、前記補助内部電極の、前記一方の面から前記内部電極に向かう、前記幅方向又は前記長さ方向と平行な方向の寸法をdとしたときに、
D/5<d<D×4/5
である請求項1から4のいずれか1項に記載の積層セラミックコンデンサ。 - 前記補助内部電極は、前記補助内部電極が露出している前記一方の面から前記内部電極に向かう、前記幅方向又は前記長さ方向と平行な方向の最大寸法rが、
d/200≦r≦d/5
となる前記貫通孔を有する、
請求項1から5のいずれか1項に記載の積層セラミックコンデンサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-202429 | 2022-12-19 | ||
JP2022202429 | 2022-12-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2024135066A1 true WO2024135066A1 (ja) | 2024-06-27 |
Family
ID=91588124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2023/037365 WO2024135066A1 (ja) | 2022-12-19 | 2023-10-16 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2024135066A1 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09190947A (ja) * | 1996-01-11 | 1997-07-22 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JPH09260198A (ja) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
JP2003022932A (ja) * | 2001-07-10 | 2003-01-24 | Murata Mfg Co Ltd | 貫通型三端子電子部品 |
JP2005285801A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 積層型電子部品の製法 |
JP2010016071A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
KR20150096909A (ko) * | 2014-02-17 | 2015-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
KR20160094092A (ko) * | 2015-01-30 | 2016-08-09 | 삼성전기주식회사 | 적층 세라믹 전자 제품 및 그 제조 방법 |
US20210065977A1 (en) * | 2019-08-28 | 2021-03-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
-
2023
- 2023-10-16 WO PCT/JP2023/037365 patent/WO2024135066A1/ja unknown
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09190947A (ja) * | 1996-01-11 | 1997-07-22 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JPH09260198A (ja) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
JP2003022932A (ja) * | 2001-07-10 | 2003-01-24 | Murata Mfg Co Ltd | 貫通型三端子電子部品 |
JP2005285801A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 積層型電子部品の製法 |
JP2010016071A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
KR20150096909A (ko) * | 2014-02-17 | 2015-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
KR20160094092A (ko) * | 2015-01-30 | 2016-08-09 | 삼성전기주식회사 | 적층 세라믹 전자 제품 및 그 제조 방법 |
US20210065977A1 (en) * | 2019-08-28 | 2021-03-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
US11923142B2 (en) | Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor | |
US7394644B2 (en) | Laminated ceramic capacitor and manufacturing method therefor | |
JP7234951B2 (ja) | 積層セラミックコンデンサ | |
JP2005136132A (ja) | 積層コンデンサ | |
JP2013191820A (ja) | 積層セラミック電子部品及びその製造方法 | |
US11967461B2 (en) | Multilayer ceramic capacitor including raised portions thicker from middle portion towards outer periphery | |
JP2020053577A (ja) | 電子部品 | |
KR20210131241A (ko) | 적층 세라믹 콘덴서 | |
JP7548195B2 (ja) | 積層セラミックコンデンサ | |
KR102705020B1 (ko) | 적층 세라믹 콘덴서 | |
JP7092052B2 (ja) | 積層セラミックコンデンサ | |
JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP2021086972A (ja) | 積層セラミックコンデンサ | |
JP2022073617A (ja) | 積層セラミックコンデンサ | |
JP2006222441A (ja) | コンデンサ、配線基板、デカップリング回路及び高周波回路 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
WO2024135066A1 (ja) | 積層セラミックコンデンサ | |
JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
JP2000106320A (ja) | 積層セラミックコンデンサ | |
JP2000106322A (ja) | 積層セラミックコンデンサ | |
WO2024135067A1 (ja) | 積層セラミックコンデンサ | |
WO2024219092A1 (ja) | 積層セラミックコンデンサ | |
CN216773071U (zh) | 层叠陶瓷电容器 | |
CN216773068U (zh) | 层叠陶瓷电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23906441 Country of ref document: EP Kind code of ref document: A1 |