JP2022520615A - 導電性ビアを含む積層セラミックコンデンサ - Google Patents

導電性ビアを含む積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022520615A
JP2022520615A JP2021547433A JP2021547433A JP2022520615A JP 2022520615 A JP2022520615 A JP 2022520615A JP 2021547433 A JP2021547433 A JP 2021547433A JP 2021547433 A JP2021547433 A JP 2021547433A JP 2022520615 A JP2022520615 A JP 2022520615A
Authority
JP
Japan
Prior art keywords
internal electrode
capacitor
ceramic capacitor
less
electrode layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021547433A
Other languages
English (en)
Inventor
ベロリーニ，マリアンヌ
ホーン，ジェフリー
カイン，ジェフリー
Original Assignee
キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション filed Critical キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション
Publication of JP2022520615A publication Critical patent/JP2022520615A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/242—Terminals the capacitive element surrounding the terminal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本発明は、積層セラミックコンデンサに関する。コンデンサは、上面、底面、および上面と底面とを接続する少なくとも１つの側面を備える。コンデンサは、複数の交互の、誘電層と、第１の複数の内部電極層および第２の複数の内部電極層を備える内部電極層とを含む、本体を備える。第１の貫通孔導電性ビアは、第１の複数の内部電極層を、コンデンサの上面における第１の外部端子および底面における第１の外部端子に電気的に接続する。第２の貫通孔導電性ビアは、第２の複数の内部電極層を、コンデンサの上面における第２の外部端子および底面における第２の外部端子に電気的に接続する。少なくとも１つの側面は、外部端子を含まない。【選択図】図２

Description

関連出願の相互参照
[001]本出願は、２０１９年２月１３日の出願日を有する米国仮特許出願第６２／８０４，９４４号の出願利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
[002]積層コンデンサは、一般的に、複数の誘電層および内部電極層が積み重ねて配置されて構築される。製造中、積み重ねられた誘電層および内部電極層は、押圧および焼結されて、実質的に一体型のコンデンサ本体を達成する。これらのコンデンサの性能に改良を加える試みにおいて、様々な構成および設計が、誘電層および内部電極層のために用いられてきた。
[003]しかしながら、電子工業において、新しい性能基準を要する素早い変化が起こると、これらの構成は、共通して操作される。特に、様々な応用設計検討事項は、コンデンサパラメータ、および高速環境におけるコンデンサの性能を、特に、より高速かつ高密度の集積回路の観点から、再規定する必要性を作り出してきた。例えば、より大きい電流、より高密度の回路板、および費用の高騰はすべて、より優れた、およびより効率的なコンデンサの必要性を重要視することにつながっている。さらに、様々な電子コンポーネントの設計は、小型化ならびに機能性の増大に向かう一般的な業界動向によって動かされてきた。
[004]そのため、改善された動作特徴をコンデンサに提供する必要性が存在する。さらに、いくつかの応用はまた、回路板上により小さい占有面積を有することができるコンデンサを提供することにより恩恵を受ける。
[005]本発明の１つの実施形態に従って、積層コンデンサが開示される。コンデンサは、上面、底面、および、上面と底面とを接続する少なくとも１つの側面を備える。コンデンサは、複数の交互の、誘電層と、第１の複数の内部電極層および第２の複数の内部電極層を備える内部電極層とを含む、本体を備える。第１の貫通孔導電性ビア（through-hole conductive via）は、第１の複数の内部電極層を、コンデンサの上面における第１の外部端子および底面における第１の外部端子に電気的に接続する。第２の貫通孔導電性ビアは、第２の複数の内部電極層を、コンデンサの上面における第２の外部端子および底面における第２の外部端子に電気的に接続する。少なくとも１つの側面は、外部端子を含まない。
[006]本発明の別の実施形態に従って、積層コンデンサを備える回路板が開示される。コンデンサは、上面、底面、および、上面と底面とを接続する少なくとも１つの側面を備える。コンデンサは、複数の交互の、誘電層と、第１の複数の内部電極層および第２の複数の内部電極層を備える内部電極層とを含む、本体を備える。第１の貫通孔導電性ビアは、第１の複数の内部電極層を、コンデンサの上面における第１の外部端子および底面における第１の外部端子に電気的に接続する。第２の貫通孔導電性ビアは、第２の複数の内部電極層を、コンデンサの上面における第２の外部端子および底面における第２の外部端子に電気的に接続する。少なくとも１つの側面は、外部端子を含まない。
[007]本発明の他の特徴および態様は、以下により詳細に記載される。
[008]当業者にとっての本発明の最良の形態を含む、本発明の完全かつ実施可能な開示は、添付の図面を参照して、本明細書の残りの部分においてより具体的に記載される。
[009]本発明に従う、４行４列のパッケージコンデンサの１つの実施形態の全体的な上面および側面外側斜視図である。 [0010]図１Ａのコンデンサの内部電極層の１つの構成の側面斜視図である。 [0011]図１Ａのコンデンサの内部電極層の別の構成の側面斜視図である。 [0012]図１Ｂの構成の電極層の上面図である。 [0013]図１Ｂの構成の電極層の上面図である。 [0014]本発明の積層コンデンサを含む回路板および集積回路パッケージの側面図である。 [0015]従来技術の積層コンデンサを含む回路板および集積回路パッケージの側面図である。
[0016]本議論は、単に例示的な実施形態の説明にすぎず、本発明の幅広い態様を制限することを目的としないことは、当業者によって理解されるものとする。
[0017]一般的に言えば、本発明は、回路板に取り付けるための表面実装積層セラミックコンデンサなどの積層セラミックコンデンサに関する。積層コンデンサは、複数の誘電層および複数の内部電極層を含み、内部電極層は、導電性ビアを使用してそれぞれの外部端子に接続される。本発明者らは、単一の本体またはパッケージ内の要素の特定の構成が、いくつかの利点を提供できることを発見した。例えば、以下にさらに論じられるように、本発明のコンデンサは、表面実装コンデンサとして回路板上に搭載されてもよく、回路板上により小さい接地面積を提供し得る。ひいては、これにより回路板のサイズの低減も可能にすることができる。
[0018]図２に移って示すように、コンデンサ４０８は、上面および下面を有する基板（例えば、絶縁層）を含む回路板４０６上に取り付けられる（例えば、表面に取り付けられる）。回路板４０６は、その中に画定された複数の電流経路（図示せず）を有する。コンデンサ４０８の外部端子は、回路板４０６の所定の電流経路とそれぞれ電気的に通信する。さらに、コンデンサ４０８の外部端子は、一般的なはんだ付け技法（soldering technique）など、当該技術分野で一般に知られている任意の方法を使用して、回路板４０６に物理的に接続することができる。
[0019]図２に例証されるように、集積回路パッケージ４０２もまた、回路板４０６上に設けられてもよい。集積回路パッケージ４０２は、ボールグリッドアレイ４０４を使用して回路板４０６に接続されてもよい。回路板は、プロセッサ４００をさらに備えてもよい。プロセッサ４００は、同様にボールグリッドアレイ４１２を使用して、集積回路パッケージ４０２に接続されてもよい。
[0020]一般に、ボールグリッドアレイ４０４は、特定のピッチを有するように構成されてもよい。当該技術分野において一般的に知られているように、ピッチは、中心同士間の公称距離を意味している（中心間間隔とも呼ばれる）。ボールグリッドアレイ４０４およびコンデンサ４０８の外部端子同士のピッチは、特定の回路板構成によって決定付けられ得る。１つの方向（すなわち、ｘまたはｙ方向）における外部端子同士のピッチは、他の方向（すなわち、それぞれｙまたはｘ方向）における隣接する外部端子同士のピッチと同じであってもよい。すなわち、任意の２つの隣接する外部端子同士のピッチは、任意の他の２つの隣接する外部端子同士のピッチと実質的に同じであってもよい。
[0021]ピッチは、約０．１ｍｍ以上、例えば約０．２ｍｍ以上、例えば約０．３ｍｍ以上、例えば約０．４ｍｍ以上、例えば約０．５ｍｍ以上、例えば約０．６ｍｍ以上、例えば約０．７ｍｍ以上、例えば約０．８ｍｍ以上、例えば約０．９ｍｍ以上、例えば約１．０ｍ以上、であってもよい。ピッチは、約２．０ｍｍ以下、例えば約１．５ｍｍ以下、例えば約１．４ｍｍ以下、例えば約１．３ｍｍ以下、例えば約１．２ｍｍ以下、例えば約１．１ｍｍ以下、例えば約１．０ｍｍ以下、であってもよい。例えば、ピッチは、約０．２ｍｍ、約０．４ｍｍ、約０．６ｍｍ、約０．８ｍｍ、約１．０ｍｍ、約１．２ｍｍなどであってもよい。特に、ピッチは、０．６ｍｍ、０．８ｍｍ、または１．０ｍｍであってもよい。１つの実施形態において、ピッチは、約０．６ｍｍ、例えば０．６ｍｍ＋／－１０％、例えば＋／－５％、例えば＋／－２％、例えば＋／－１％、であってもよい。別の実施形態において、ピッチは、約０．８ｍｍ、例えば０．８ｍｍ＋／－１０％、例えば＋／－５％、例えば＋／－２％、例えば＋／－１％、であってもよい。さらなる実施形態において、ピッチは、約１ｍｍ、例えば１ｍｍ＋／－１０％、例えば＋／－５％、例えば＋／－２％、例えば＋／－１％、であってもよい。
[0022]同様の方法で、コンデンサ４０８の外部端子同士のピッチも、ボールグリッドアレイ４０４のピッチと同じピッチであってもよい。例えば、外部端子は、ボールグリッドアレイ、特に周囲のボールグリッドアレイによって典型的に用いられるように接触を行うために設けられてもよい。この点に関して、外部端子のピッチは、周囲のボールグリッドアレイのピッチと同じであってもよい。すなわち、ピッチは、周囲のボールグリッドアレイのピッチの１０％以内、例えば５％以内、例えば２％以内、例えば１％以内、例えば０．５％以内、例えば０．１％以内、であってもよい。
[0023] さらに、ボールグリッドアレイのように、外部端子は、行および／または列で設けられてもよい。すなわち、外部端子は、それらが少なくとも１つの行および少なくとも２つの列内に存在するように設けられてもよい。例えば、外部端子は、少なくとも２つの行、例えば少なくとも３つの行、例えば少なくとも４つの行内に存在してもよい。さらに、外部端子は、少なくとも２つの列、例えば少なくとも３つの列、例えば少なくとも４つの列内に存在してもよい。行および列の数は、交互の誘電層および内部電極層の異なるセットの数によって決定付けられ得る。
[0024]さらに、ボールグリッドアレイ４１２は、ボールグリッドアレイ４０４に関して上で言及したようなピッチを有することになる。１つの実施形態において、ボールグリッドアレイ４１２のピッチは、ボールグリッドアレイ４０４およびコンデンサ４０８の外部端子同士のピッチ未満であってもよい。ボールグリッドアレイ４１２のためのいくつかの共通ピッチは、０．１ｍｍおよび０．２ｍｍを含む。
[0025] さらに、集積回路パッケージ４０２もまた、本明細書内で規定されるようなコンデンサ４０８を使用して回路板４０６に接続されてもよい。この点に関して、コンデンサ４０８の内部電極層は、それらが回路板４０６および集積回路パッケージ４０２の水平平面に平行になるように位置付けられ得る。例えば、コンデンサ４０８は、コンデンサ４０８が集積回路パッケージ４０２と回路板４０６との間に「挟まれる」ように、これらの２つの構成要素の間に位置付けられ得る。この点に関して、コンデンサ４０８は、集積回路パッケージ４０２および回路板４０６に直接接続される。例えば、コンデンサ４０８は、一般的なはんだ付け技法などの当該技術分野において一般的に知られている任意の方法を使用して、回路板４０６および／または回路パッケージ４０２に物理的に接続され得る。
[0026]前述の配置でコンデンサを用いることにより、コンデンサ４０８は、元々のボールグリッドアレイ４０４の一部の除去を可能にし得る。しかしながら、コンデンサ４０８は、図２に例証されるように、依然としてボールグリッドアレイ４０４に囲まれ得る。
[0027]上記に加えて、本明細書には示されていないが、１つの実施形態では、集積回路パッケージ自体が、積層コンデンサを含み得る。この点に関して、コンデンサは、パッケージに直接埋め込まれ得る。コンデンサのそのような組込みは、サイズの縮小を可能にし得、これは、様々な電子用途に有用となる。
[0028]一方、先行技術の回路板５０６は、図３に例証される。回路板５０６は、プロセッサ５００、集積回路パッケージ５０２、ならびにボールグリッドアレイ５０４および５１２を含む。しかしながら、図２のコンデンサ４０８のような単一の一体型のコンデンサパッケージを用いるのではなく、図３の回路板５０６は、複数の個別の積層セラミックコンデンサ５０８を用いる。しかしながら、本明細書において言及されている理由のために、単一の一体型のコンデンサを用いるこの構成は、個別の複数のセラミックコンデンサを用いる回路板と比較して、様々な利点および利益を可能にし得る。
[0029]複数の個別の積層セラミックコンデンサを適用することと比較した、本発明のコンデンサおよび構成の１つの明確な利点は、直接電源接地接続（direct power ground connection）に関することである。図２に示されるように、本発明のコンデンサ４０８は、集積回路パッケージ４０２、およびプリント回路板などの回路板４０６に直接接続することができる。この直接接続により、コンデンサに電流が流れるようになり、直接電源接地接続を提供する。一方、図３に示される従来技術では、特定の積層コンデンサ５０８は、高さのわずかな違いを含む様々な理由のために、回路板５０６および集積回路パッケージ５０２に直接接続することができない。そのような均一性の問題により、複数の個別の積層コンデンサを使用して接続するのには難しい場合がある。
[0030]さらに、本発明のコンデンサおよび構成は、挿入損失を最小化する能力を可能にし得る。このような最小挿入損失は、インピーダンス差を最小化する能力に帰属され得る。この点に関して、挿入損失は、０．５ｄＢ以下、例えば０．２５ｄＢ以下、例えば０．１５ｄＢ以下、例えば０．１ｄＢ以下、例えば０．０５ｄＢ以下であってもよい。このような挿入損失は、当該技術分野において一般的に知られている任意の方法を使用して計算され得る。
[0031] さらに、静電容量値は必ずしも制限され得ない。例えば、コンデンサの静電容量は、マイクロファラド、ピコファラドまたはナノファラドの範囲であってもよい。特に、静電容量は、１，０００μＦ以下、例えば７５０μＦ以下、例えば５００μＦ以下、例えば２５０μＦ以下、例えば１００μＦ以下、例えば５０μＦ以下、例えば２５μＦ以下、例えば１０μＦ以下、例えば５μＦ以下、例えば２．５μＦ以下、例えば１μＦ以下、例えば７５０ｎＦ以下、例えば５００ｎＦ以下、例えば２５０ｎＦ以下、例えば１００ｎＦ以下であってもよい。静電容量は、例えば１０ｐＦ以上、例えば２５ｐＦ以上、例えば５０ｐＦ以上、例えば１００ｐＦ以上、例えば２５０ｐＦ以上、例えば５００ｐＦ以上、例えば７５０ｐＦ以上、例えば１ｎＦ以上、例えば１０ｎＦ以上、例えば１００ｎＦ以上、例えば５００ｎＦ以上、例えば１μＦ以上、例えば５μＦ以上、例えば１０μＦ以上のように１ｐＦ以上であり得る。静電容量は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0032]さらに、コンデンサの抵抗は必ずしも制限され得ない。例えばコンデンサの抵抗は、１００ｍＯｈｍ以下、例えば７５ｍＯｈｍ以下、例えば５０ｍＯｈｍ以下、例えば４０ｍＯｈｍ以下、例えば３０ｍＯｈｍ以下、例えば２５ｍＯｈｍ以下、例えば２０ｍＯｈｍ以下、例えば１５ｍＯｈｍ以下、例えば１０ｍＯｈｍ以下、例えば５ｍＯｈｍ以下であってもよい。抵抗は、０．０１ｍＯｈｍ以上、例えば０．１ｍＯｈｍ以上、例えば０．２５ｍＯｈｍ以上、例えば０．５ｍＯｈｍ以上、例えば１ｍＯｈｍ以上、例えば１．５ｍＯｈｍ以上、例えば２ｍＯｈｍ以上、例えば５ｍＯｈｍ以上、例えば１０ｍＯｈｍ以上であってもよい。抵抗は、当該技術分野において知られているような一般的な技法を使用して測定され得る。
[0033] さらに、コンデンサのインダクタンスは必ずしも制限され得ない。例えば、コンデンサのインダクタンスは、１ナノヘンリー未満であってもよい。特に、インダクタンスは、９００ピコヘンリー以下、例えば７５０ピコヘンリー以下、例えば５００ピコヘンリー以下、例えば４００ピコヘンリー以下、例えば２５０ピコヘンリー以下、例えば１００ピコヘンリー以下、例えば５０ピコヘンリー以下、例えば２５ピコヘンリー以下、例えば１５ピコヘンリー以下、例えば１０ピコヘンリー以下、であってもよい。インダクタンスは、１フェムトヘンリー以上、例えば２５フェムトヘンリー以上、例えば５０フェムトヘンリー以上、例えば１００フェムトヘンリー以上、例えば２５０フェムトヘンリー以上、例えば５００フェムトヘンリー以上、例えば７５０フェムトヘンリー以上、であってもよい。
[0034]本発明者らは、コンデンサの構成を制御することにより、前述の利点が得られることを発見した。一般に、本発明は、上面と、上面の反対側の底面とを含む積層コンデンサを含む。本コンデンサはまた、上面と底面との間に延在する少なくとも１つの側面を含む。本コンデンサは、少なくとも３つの側面、例えば少なくとも４つの側面、を含んでもよい一般に、側面は、コンデンサの上面と底面とを接続する。１つの実施形態では、コンデンサは、少なくとも合計６つの表面（例えば、１つの上面、１つの底面、４つの側面）を含む。例えば、本コンデンサは、平行６面体形状、例えば直方体、を有し得る。
[0035]さらに、コンデンサは、所望の高さ（または厚さ）を有し得る。例えば、高さは、１０ミクロン以上、例えば２５ミクロン以上、例えば５０ミクロン以上、例えば１００ミクロン以上、例えば２００ミクロン以上、例えば２５０ミクロン以上、例えば３００ミクロン以上、例えば３５０ミクロン以上、例えば５００ミクロン以上、例えば１，０００ミクロン以上、例えば２，０００ミクロン以上、であってもよい。高さは、５，０００ミクロン以下、例えば４，０００ミクロン以下、例えば２，５００ミクロン以下、例えば２，０００ミクロン以下、例えば１，０００ミクロン以下、例えば７５０ミクロン以下、例えば５００ミクロン以下、例えば４５０ミクロン以下、であってもよい。ボールグリッドアレイによって囲まれるとき、コンデンサの高さは、ボールグリッドアレイのボールの高さ（または直径）の、１０％以内、例えば７％以内、例えば５％以内、例えば３％以内、例えば２％以内、例えば１％以内、であってもよい。例えば、そのような高さは、任意のリフローの前の元の高さであってもよい。
[0036]１つの実施形態において、コンデンサの高さは、ピッチの１０％以上、例えば２０％以上、例えば３０％以上、例えば４０％以上、例えば４５％以上であってもよい。高さは、ピッチの１００％未満、例えば９０％以下、例えば８０％以下、例えば７０％以下、例えば６０％以下、例えば５５％以下であってもよい。
[0037]さらに、コンデンサは、所望の幅および／または長さを有し得る。例えば、幅および／または長さは、例えば２５ミクロン以上、例えば５０ミクロン以上、例えば１００ミクロン以上、例えば２００ミクロン以上、例えば２５０ミクロン以上、例えば３００ミクロン以上、例えば３５０ミクロン以上、例えば５００ミクロン以上、例えば１，０００ミクロン以上、例えば２，０００ミクロン以上、例えば３，０００ミクロン以上、例えば５，０００ミクロン以上のように１０ミクロン以上であり得る。幅および／または長さは、例えば１５，０００ミクロン以下、例えば１０，０００ミクロン以下、例えば７，５００ミクロン以下、例えば５，０００ミクロン以下、例えば４，０００ミクロン以下、例えば３，０００ミクロン以下、例えば２，５００ミクロン以下、例えば２，０００ミクロン以下、例えば１，０００ミクロン以下、例えば７５０ミクロン以下、例えば５００ミクロン以下、例えば４５０ミクロン以下のように２０，０００ミクロン以下であり得る。
[0038]一般に、積層コンデンサは、複数の誘電層と複数の内部電極層とを交互に含む。交互の誘電層および内部電極層は、コンデンサの本体の少なくとも一部を形成し得る。したがって、コンデンサは、例えば誘電層がセラミックを備える場合、積層コンデンサ、特に積層セラミックコンデンサと呼ばれ得る。一般に、コンデンサはまた、複数の内部電極層に電気的に接続された外部端子を含み、外部端子は、コンデンサの上面、およびコンデンサの上面の反対のコンデンサの底面に形成される。特に、複数の内部電極層は、本明細書に開示されるように、導電性ビアを使用してそれぞれの外部端子に電気的に接続される。
[0039]コンデンサ本体は、積層またはラミネート構成で、複数の誘電層および内部電極層を含む。内部電極層は一般に平面であり、コンデンサの上面および底面のうちの少なくとも１つを備える。１つの実施形態では、内部電極層は、一般に、コンデンサの上面および底面の両方を備える平面である。したがって、内部電極層は、コンデンサの少なくとも４つの側面など、少なくとも２つの側面に直交し得る。同様に、誘電層は一般に平面であり、コンデンサの上面と底面とのうちの少なくとも１つを備える。１つの実施形態では、誘電層は、一般に、コンデンサの上面と底面との両方を備える平面である。したがって、誘電層は、コンデンサの少なくとも４つの側面など、少なくとも２つの側面に直交し得る。
[0040]複数の内部電極層は、第１の複数の内部電極層と、各内部電極層の間に配置された誘電層と反対の離間関係（spaced apart relation）でインタリーブされた第２の複数の内部電極層とを含み得る。この点に関して、それぞれの内部電極層は全く別であり、また、個別の内部電極層である。
[0041]１つの実施形態では、第１の複数の内部電極層は、第１の外部端子または第１の複数の外部端子に電気的に接続され、第２の複数の内部電極層は、第２の外部端子または第２の複数の外部端子に電気的に接続される。例えば、第１の複数の内部電極層は、コンデンサの上面における第１の複数の外部端子などの第１の外部端子に電気的に接続され得、第２の複数の内部電極は、コンデンサの上面における第２の複数の外部端子などの隣接する第２の外部端子に電気的に接続され得る。さらに、第１の複数の内部電極層は、コンデンサの底面における第１の複数の外部端子などの第１の外部端子に電気的に接続され得、第２の複数の内部電極は、コンデンサの底面における第２の複数の外部端子などの隣接する第２の外部端子に電気的に接続され得る。例えば、それぞれの複数の内部電極層は、導電性ビアがコンデンサの上面からコンデンサの底面まで延びると、コンデンサの上面および底面における外部端子に電気的に接続され得る。
[0042]さらに、内部電極層は、コンデンサ内で所与の方向に対称的であり得る、かつ／または、対称的に配置され得る、内部電極を含み得る。例えば、それらは対角線（すなわち、電極の一方のコーナから、電極の反対側のコーナまで延びる線）に関して対称的であり得る。さらに、第１の複数の内部電極層（例えば、活性内部電極層）および第２の複数の内部電極層（例えば、活性内部電極層）の中心は、コンデンサ本体の中心と実質的に同じ位置にあってもよい。
[0043]１つの実施形態では、複数の内部電極層は、活性電極層を含み得る。この点に関して、コンデンサは、複数の誘電層と複数の活性電極層とを交互に含む活性電極領域を含み得る。しかしながら、コンデンサはまた、追加の電極層を含み得る。例えば、コンデンサは、少なくとも１つのシールド電極を含む少なくとも１つのシールド電極層を含むシールド電極領域を含み得る。さらに、コンデンサは、当該技術分野で一般に知られている他のタイプの電極を含み得ることを理解されたい。例えば、コンデンサはまた、アンカ（またはダミー）電極を含み得る。１つの実施形態では、コンデンサは、活性電極層内などで、シールド電極層およびアンカ電極を含む。
[0044]上に示したように、コンデンサは、シールド電極層を含み得る。シールド電極層は、少なくとも１つのシールド電極を含み得る。１つの実施形態では、シールド電極層は、第１のシールド電極および第２のシールド電極を含み得る。したがって、そのような第１および第２のシールド電極は、縦方向および横方向に同じ平面内にあり得る。シールド電極層は、追加の静電容量、電磁干渉からの保護、および／または他のシールド特性を提供するために適用され得る。
[0045]一般に、シールド電極層は、交互の誘電層および活性内部電極層の積層の上および／または下に提供され得る。例えば、シールド電極層は、誘電層および活性内部電極層の積層されたアセンブリのすぐ上など、上側に提供され得る。別の実施形態では、シールド電極層は、誘電層および活性内部電極層の積層されたアセンブリの真上および真下のように、上および下に提供され得る。１つの実施形態では、シールド電極領域は、誘電体領域、例えば、あらゆる電極層を含まない領域によって、活性電極領域から分離され得る。存在する場合、シールド電極層のシールド電極は、活性内部電極および外部端子に接触する導電性ビアに接触し得る。特に、第１のシールド電極は、第１の外部端子に接触する第１の導電性ビアに接触し得、第２のシールド電極は、第２の外部端子に接触する第２の導電性ビアに接触し得る。
[0046]一般に、シールド電極層は、当該技術分野で知られている任意の構成を有し得る。例えば、シールド電極は、長方形の構成を有し得る。一般に、シールド電極は、上記の第１および第２の活性電極層、ならびに下記のアンカ（またはダミー）電極の構成とは異なる構成および寸法を有し得る。
[0047]さらに、実施形態では、シールド電極は、コンデンサ内に埋め込まれ得る。例えば、コンデンサの本体は、上面および／または底面にセラミックカバーまたは層を含み得る。１つの実施形態では、コンデンサは、上面と底面との両方にセラミックカバーまたは形状を含む。セラミックカバーまたは層は、誘電層のために適用されるものと同じ材料であり得る。しかしながら、１つの実施形態では、コンデンサは、コンデンサの上面および／または底面に隣接するシールド電極層を含み得る。別の実施形態では、シールド電極層が提供され、コンデンサの上面および／または底面に露出され得る。そのようなシールド電極は、外部端子の形成を支援し得る。
[0048]コンデンサはまた、当該技術分野で知られているように、アンカ（またはダミー）電極を含み得る。例えば、そのようなアンカ（またはダミー）電極は、内部電極層、特に活性内部電極層の一部を形成し得る。アンカ電極は、第１のアンカ電極および第２のアンカ電極を含み得る。第１および第２のアンカ電極は、活性内部電極層と同様の反対の交互構成で存在し得る。例えば、活性内部電極層は、活性内部電極およびアンカ電極を含み得る。したがって、第１の活性内部電極層および第２の活性内部電極層は、間に配置された誘電層を有する反対の関係でインタリーブされ得る。さらに、第１の活性内部電極層内で、第１の活性内部電極は、第１の導電性ビアに電気的に接続され得る一方、第１のアンカ電極は、第２の導電性ビアに接続される。同様に、第２の活性内部電極層内で、第２の活性内部電極は、第２の導電性ビアに電気的に接続され得る一方、第２のアンカ電極は、第１の導電性ビアに接続される。さらに、所与の層内に存在する場合、アンカ電極の前縁（leading edge）と、活性内部電極の前縁との間に、それらが接続されないようにするギャップが存在し得る。例えば、そのようなギャップは、ギャップが電気的に絶縁されたギャップであるように、誘電層の誘電体材料から形成され得る。
[0049]アンカ電極層は、当該技術分野で知られている任意の構成を有し得る。一般に、アンカ電極は、上記の第１および第２の活性電極ならびに上記のシールド電極の構成とは異なる構成を有し得る。さらに、アンカ電極層は、例えば、表面に沿って露出された電極層に直接導電性材料の薄膜層をめっきする場合に、外部終端のための追加の核形成点（nucleation point）およびガイドを提供するために適用され得る。本明細書でさらに説明されるようなそのようなめっき技法は、無電解めっきおよび／または電解めっき(electroless and/or electrolytic plating)と呼ばれ得る。
[0050]一般に、誘電層と、活性内部電極、アンカ（またはダミー電極）、およびシールド電極を含む内部電極層との厚さは制限されず、性能特性に応じて、所望されるような任意の厚さにすることができる。例えば、内部電極層の厚さは、限定されるものではないが、約５００ｎｍ以上、例えば約１μｍ以上、例えば約２μｍ以上～約１０μｍ以下、例えば約５μｍ以下、例えば約４μｍ以下、例えば約３μｍ以下、例えば約２μｍ以下、であってもよい。例えば、内部電極層は、約１μｍ～約２μｍの厚さを有し得る。さらに、１つの実施形態では、誘電層の厚さは、前述の電極層の厚さに従って画定され得る。また、誘電層のそのような厚さは、存在する場合、および本明細書で定義される場合、任意のアンカ電極層、シールド電極層、および／または浮遊電極層の間の層にも適用し得ることを理解されたい。
[0051]さらに、内部電極層（例えば、活性内部電極）の横方向および縦方向の寸法（例えば、長さおよび幅）は、コンデンサ本体の側面の対応する寸法未満、すなわちより小さい場合がある。この点に関して、内部電極層（例えば、活性内部電極）の端部は、コンデンサ本体の端部において露出されない。
[0052] さらに、本発明は、コンデンサ全体における、内部電極層の数によって必ずしも制限されない。例えば、コンデンサは、５以上、例えば１０以上、例えば２５以上、例えば５０以上、例えば１００以上、例えば２００以上、例えば３００以上、例えば５００以上、例えば６００以上、例えば７５０以上、例えば１，０００以上の内部電極層を含んでもよい。コンデンサは、５，０００以下、例えば４，０００以下、例えば３，０００以下、例えば２，０００以下、例えば１，５００以下、例えば１，０００以下、例えば７５０以下、例えば５００以下、例えば４００以下、例えば３００以下、例えば２５０以下、例えば２００以下、例えば１７５以下、例えば１５０以下の内部電極層を有してもよい。
[0053]本明細書に示されるように、本発明のコンデンサはまた、上面および底面において外部端子を含む。１つの特定の実施形態において、外部端子は、コンデンサの側面上に存在しなくてもよい。
[0054]外部端子は、少なくとも１つの第１の極性端子および少なくとも１つの第２の反対の極性端子を含む。本コンデンサは、コンデンサの上面に、少なくとも１つの、例えば少なくとも２つの、例えば少なくとも４つの、例えば少なくとも６つの、例えば少なくとも８つの、第１の極性端子および／または第２の反対の極性端子を含んでもよい。さらに、コンデンサは、コンデンサの底面に上述の数量の端子を含んでもよい。
[0055]本コンデンサは、コンデンサの上面およびコンデンサの底面に、等しい数の第１の極性端子および／または第２の極性端子を含んでもよい。第１の極性端子の数は、コンデンサの上面における第２の反対の極性端子の数と等しくてもよい。第１の極性端子の数は、コンデンサの底面における第２の反対の極性端子の数と等しくてもよい。コンデンサの上面に存在する端子の総数は、コンデンサの底面に存在する端子の総数と等しくてもよい。コンデンサの上面および底面に存在する第１の極性端子の総数は、コンデンサの上面および底面に存在する第２の反対の極性端子の総数と等しくてもよい。
[0056]一般に、コンデンサの上面および底面に位置する極性端子は、入れ子配置されなくてもよい。この点に関して、上面および底面における対応する極性端子は、端子位置だけオフセットされてなくてもよいが、代わりに、対向する上面または底面における別の極性端子の上または下に直接位置付けられてもよい。言い換えると、交互の誘電層および内部電極層の特定のセットに対応する、対応する極性端子は、実質的に整列されてもよい。実質的に整列されるとは、上面の極性端子の１つの横縁のコンデンサの側面からのオフセットが、底面の対応する極性端子の側縁からのオフセットの＋／－１０％以内、例えば＋／－５％以内、例えば＋／－４％以内、例えば＋／－３％以内、例えば＋／－２％以内、例えば＋／－１％以内、例えば＋／－０．５％以内であることを意味する。しかしながら、１つの実施形態において、外部端子は互いに組み合わされてもよい。
[0057]したがって、外部端子は上面および底面に存在するため、誘電層および電極層が、コンデンサが取り付けられる面と実質的に平行になるようにコンデンサを取り付けることができる。この点に関して、誘電層および／または電極層は、垂直方向に積層される。
[0058]本明細書でも示されるように、内部電極層は、例えば、導電性ビアを使用して、外部端子に電気的に接続される。特に、第１の複数の内部電極層は、第１の外部端子に電気的に接続された第１の導電性ビアに電気的に接触し得る。第１の導電性ビアが、第２の電極層を通過するとき、導電性ビアが通過する部分の周囲にギャップが形成され、その結果、ビアは第２の内部電極層から絶縁される。この点に関して、第１の導電性ビアは、第１の複数の内部電極層と電気的に接続され、第２の複数の内部電極層の非接触穴(non-contact hole)を通過する。一般に、そのような非接触穴は、導電性ビアよりも大きな直径からなる。そのようなギャップは、ギャップが電気的に絶縁されたギャップであるように、誘電層の誘電体材料から形成され得る。
[0059]さらに、第２の複数の内部電極層は、第２の外部端子に電気的に接続された第２の導電性ビアに電気的に接触し得る。第２の導電性ビアが第１の電極層を通過するとき、導電性ビアが通過する部分の周囲にギャップが形成され、その結果、ビアは第１の内部電極層から絶縁される。この点に関して、第２の導電性ビアは、第２の複数の内部電極層と電気的に接続され、第１の複数の内部電極層の非接触穴を通過する。一般に、そのような非接触穴は、導電性ビアよりも大きな直径からなる。そのようなギャップは、ギャップが電気的に絶縁されたギャップであるように、誘電層の誘電体材料から形成され得る。
[0060]さらに、導電性ビアは、コンデンサの上面からコンデンサの底面まで延び得る。この点に関して、導電性ビアは、コンデンサの厚さを通って延びる柱状であり得る。したがって、導電性ビアは、貫通孔導電性ビアであり得る。さらに、第１の導電性ビアおよび第２の導電性ビアは、同じ長さを有し得る。
[0061]ビアホールの断面積は、例えば１×１０－４ｍｍ２以上、例えば１×１０－３ｍｍ２以上、例えば１×１０－２ｍｍ２のように、５×１０－４ｍｍ２以上であり得る。ビアホールの断面積は、例えば０．５ｍｍ２以下、０．１ｍｍ２以下、０．０９ｍｍ２以下、０．０７ｍｍ２以下、０．０５ｍｍ２以下のように、１ｍｍ２以下であり得る。
[0062]また、本明細書で述べたように、外部端子は、特定のピッチを有し得る。この点に関して、導電性ビアはまた、同じまたは同様のピッチを有し得る。さらに、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチは、第１の導電性ビアと、別の第１の導電性ビアとの間の平均ピッチよりも小さくてもよい。
[0063]さらに、第１および第２の導電性ビアの平均長さは、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチと比較して、特定の長さであり得る。１つの実施形態では、平均長さは、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチ以上であり得る。さらなる実施形態では、平均長さは、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチ以下であり得る。例えば、平均長さは、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチの例えば８倍以下、例えば６倍以下、例えば５倍以下、例えば４倍以下、例えば３倍以下、例えば２倍以下、例えば１倍以下のように、１０倍以下であり得る。平均長さは、第１の導電性ビアと、隣接する第２の導電性ビアとの間の平均ピッチの例えば０．０１倍以上、例えば０．１倍以上、例えば０．２倍以上、例えば０．３倍以上、例えば０．５倍以上、例えば０．７倍以上、例えば０．９倍以上、例えば１倍以上などのように、０．００１倍以上であり得る。
[0064]上記に加えて、本発明はまた、積層コンデンサを作製する方法に関する。この方法は、代替の誘電層と、第１の複数の活性内部電極層および第２の複数の活性内部電極層などの複数の内部電極層とを提供することを含む。この方法はまた、例えば、シールド領域が、活性電極層の上および／または下に存在する、少なくとも１つのシールド電極を含むシールド領域を提供することを含み得る。この方法はまた、活性電極と併せて活性電極層内にアンカ電極を提供することを必要とし得る。活性電極、シールド電極、および／またはアンカ電極を含む内部電極層は、積層する前に、セラミックグリーンシートの片面に導電性金属のペーストを印刷することによって形成され得る。したがって、本体は、セラミックグリーンシート上に内部電極を形成し、シートを積層し、シートをプレスし、必要に応じてシートを切断して、その後ベークまたは焼結される未加工のデバイスまたはグリーンデバイスを得ることによって提供され得る。
[0065]さらに、この方法は、外部端子を形成することを含み得る。そのような外部端子は、シールド電極の存在により形成され得る。この点に関して、外部端子がコンデンサの２つの面（すなわち、底面および上面）にのみ形成されるように、本体を露出させることができる。
[0066]この方法はまた、導電性ビアを形成することを含み得る。導電性ビアは、単一の終端層または複数の終端層を介して形成され得る。１つの実施形態では、導電性ビアは、それらがともに積層される前にセラミックグリーンシートに穴を形成し、それらが積層される前または後に導電性ペーストで穴を埋めることによって形成され得る。あるいは、導電性ビアは、本明細書に記載のめっき技法（例えば、電解、無電解）を使用して形成され得る。
[0067]本発明の積層コンデンサは、図１Ａ～図１Ｅに示されるような実施形態に従ってさらに説明することができる。
[0068]例えば、図１Ａは、４×４構成のコンデンサ２０を示す。したがって、コンデンサは、上面および底面の１次元に沿った４つの外部端子と、別の次元に沿った４つの端子とを含む（図示せず）。この点に関して、コンデンサは、合計して、上面に１６個の外部端子３２、２４と、底面に１６個の対応する外部端子とを含み、上面における外部端子３２、３４は、底面における対応する外部端子に、電気的に接続され得る。したがって、図１Ａのコンデンサ２０は、上面に少なくとも１つの第１の極性端子と、少なくとも１つの第２の逆極性端子とを含み得る。図示されていないが、底面はまた、少なくとも第１の極性端子および第２の逆端子を含み得る。
[0069]図１Ａのコンデンサは、上面および底面ごとに１６個の外部端子を適用し、したがって、１６個の導電性ビアを適用するが、他の構成も適用され得ることを理解されたい。すなわち、コンデンサは、より少ない、またはより多い数の外部端子および／または導電性ビアを含み得る。
[0070]図１Ｂおよび図１Ｃに示されるように、コンデンサ２０は、複数の内部電極層２０５および２１５と、電極層が、隣接する各電極層間に位置する誘電層と、反対の離間関係でインタリーブされる交互配置の複数の誘電層とを含む。一般に、内部電極層は、第１の導電性ビア２２５および第２の導電性ビア２８５などの導電性ビアを介して外部端子に電気的に接続される。導電性ビアは、コンデンサの上面２３５およびコンデンサの底面２４５まで延びる。この点に関して、導電性ビアは、コンデンサの上面２３５およびコンデンサの底面２４５に露出され得る。この露出は、コンデンサの上面２３５および底面２４５に外部端子を形成することを支援することができる。さらに、内部電極層２０５および２１５は、長方形の構成を有し、それらがコンデンサの側面まで延びないように提供される。
[0071]さらに、上に示したように、積層コンデンサは、シールド電極を含むシールド電極層を含み得る。例えば、図１Ｂおよび図１Ｃに示されるように、積層コンデンサ２０は、第１のシールド領域２５５および第２のシールド領域２６５を含み得、シールド領域のおのおのは、１つまたは複数のシールド電極層２７５を含み得る。図示されるように、シールド領域は、活性電極領域および活性電極層２０５、２１５の上下に設けられる。
[0072]さらに、図１Ｃは、活性内部電極層内のアンカ（またはダミー）タブを示す。例えば、図１Ｃは、第１のアンカ電極３０５および第２のアンカ電極２９５を示す。第１のアンカ電極３０５は、第１の活性電極とともに第１の活性電極層２０５に設けられる。この点に関して、第１の活性電極は、第１の導電性ビア２２５に電気的に接続される一方、第１のアンカ電極は、第２の導電性ビア２８５に接続される。同様に、第２のアンカ電極２９５は、第２の活性電極とともに第２の活性電極層２１５に設けられる。この点に関して、第２の活性電極は、第２の導電性ビア２８５に電気的に接続される一方、第２のアンカ電極は、第１の導電性ビア２２５に接続される。
[0073]さらに、図１Ｂに示されるように、第１の導電性ビア２２５は、第１の複数の内部電極層２０５を通って延び、電気的に接触する。しかしながら、第１の導電性ビア２２５は、非接触穴１０５を通って延び、ギャップ１０５が、第１の導電性ビア２２５と、第２の複数の内部電極層２１５の電極との間に形成される。そのようなギャップ１０５は、第２の複数の内部電極層２１５を第１の導電性ビア２２５から絶縁することを可能にする。
[0074]同様に、図１Ｂおよび図１Ｄに示されるように、第２の導電性ビア２８５は、第２の複数の内部電極層２１５を通って延びて、電気的に接触する。しかしながら、第２の導電性ビア２８５は、非接触穴１１５を通って延び、ギャップ１１５は、第２の導電性ビア２８５と、第１の複数の内部電極層２０５の電極との間に形成される。そのようなギャップ１１５は、第１の複数の内部電極層２０５を第２の導電性ビア２８５から絶縁することを可能にする。
[0075]図１Ｃに示されるようにアンカ（またはダミー）電極が存在する場合、そのような層はまた、図１Ｃおよび図１Ｅに示されるようにギャップ１２５および１３５を含む。図１Ｃに示されるように、第１の導電性ビア２２５は、第１の複数の内部電極層２０５を通って延び、電気的に接触し、第２のアンカタブ２９５に接触する。しかしながら、第２のアンカタブ２９５は、アンカタブ２９５と活性電極２１５との間に形成されたギャップ１２５を介して、第２の複数の内部電極層２１５の活性電極から分離される。そのようなギャップ１２５は、第２のアンカタブ２９５および第１の導電性ビア２２５からの第２の複数の内部電極層２１５の絶縁を可能にする。
[0076]同様に、図１Ｃおよび図１Ｅに示されるように、第２の導電性ビア２８５は、第２の複数の内部電極層２１５を通って延び、電気的に接触し、第１のアンカタブ３０５に接触する。しかしながら、第１のアンカタブ３０５は、アンカタブ３０５と活性電極２０５との間に形成されたギャップ１３５を介して、第１の複数の内部電極層２０５の活性電極から分離される。そのようなギャップ２０５は、第１のアンカタブ３０５および第２の導電性ビア２８５からの第１の複数の内部電極層２０５の絶縁を可能にする。
[0077]一般に、本発明は、様々な利益および利点を提供する特有の構成を有するコンデンサを提供する。この点に関して、本コンデンサを構築するのに用いられる材料は、制限されることなく当該技術分野において一般的に用いられるような任意のものであってもよく、また当該技術分野において一般的に用いられる任意の方法を使用して形成されてもよいことが理解されるべきである。
[0078]一般に、誘電層は、典型的には、約１０～約４０，０００、いくつかの実施形態においては約５０～約３０，０００、およびいくつかの実施形態においては約１００～約２０，０００などの、比較的高い誘電率（Ｋ）を有する材料から形成される。
[0079]この点に関して、誘電材料は、セラミックであってもよい。セラミックは、ウェハ（例えば、事前焼成された）、またはデバイス自体と共焼成される誘電材料など、様々な形態で提供されてもよい。
[0080]高誘電材料のタイプの特定の例としては、例えば、ＮＰＯ（ＣＯＧ）（最大約１００）、Ｘ７Ｒ（約３，０００～約７，０００）、Ｘ７Ｓ、Ｚ５Ｕ、および／またはＹ５Ｖ材料が挙げられる。前述の材料は、それらの産業分野で認められた定義により説明されるものであり、そのような定義の一部は、米国電子工業会（ＥＩＡ）によって確立された標準分類であり、また前述の材料は、そのようなものとして、当業者によって認識されるべきであるということを理解されたい。例えば、そのような材料は、セラミックを含んでもよい。そのような材料は、チタン酸バリウムおよび関連固溶体（例えば、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、チタン酸ジルコン酸バリウム、チタン酸バリウムストロンチウムジルコン酸、チタン酸バリウムカルシウムジルコン酸など）、チタン酸鉛および関連固溶体（例えば、チタン酸ジルコニウム酸鉛、ジルコン酸チタン酸鉛ランタン）、ビスマスチタン酸ナトリウムなどのペロブスカイトを含んでもよい。１つの特定の実施形態において、例えば、式ＢａｘＳｒ１－ｘＴｉＯ３のチタン酸バリウムストロンチウム（「ＢＳＴＯ」）が用いられてもよく、式中、ｘは、０～１、いくつかの実施形態においては、約０．１５～約０．６５、およびいくつかの実施形態においては、約０．２５～約０．６である。他の好適なペロブスカイトは、例えば、ＢａｘＣａ１－ｘＴｉＯ３（式中、ｘは、約０．２～約０．８、およびいくつかの実施形態においては、約０．４～約０．６である）、ＰｂｘＺｒ１－ｘＴｉＯ３（「ＰＺＴ」）（式中、ｘは、約０．０５から約０．４の範囲にわたる）、チタン酸ジルコニウム鉛ランタン（「ＰＬＺＴ」）、チタン酸鉛（ＰｂＴｉＯ３）、チタン酸バリウムカルシウムジルコン酸（ＢａＣａＺｒＴｉＯ３）、硝酸ナトリウム（ＮａＮＯ３）、ＫＮｂＯ３、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰｂＮｂ２Ｏ６、ＰｂＴａ２Ｏ６、ＫＳｒ（ＮｂＯ３）、およびＮａＢａ２（ＮｂＯ３）５ＫＨｂ２ＰＯ４を含んでもよい。依然としてさらなる複雑なペロブスカイトは、Ａ［Ｂ１１／３Ｂ２２／３］Ｏ３材料を含んでもよく、式中、ＡはＢａｘＳｒ１－ｘ（ｘは０～１の値であり得る）、Ｂ１は、ＭｇｙＺｎ１－ｙ（ｙは０～１の値であり得る）、Ｂ２はＴａｚＮｂ１－ｚである（ｚは０～１の値であり得る）。１つの特定の実施形態において、誘電層は、チタン酸を含んでもよい。
[0081]内部電極層は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。内部電極層は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。スパッタされたチタン／タングステン（Ｔｉ／Ｗ）合金、ならびにクロム、ニッケル、および金のそれぞれのスパッタされた層もまた好適であり得る。１つの特定の実施形態において、内部電極層は、ニッケル、またはその合金を含んでもよい。
[0082]外部端子は、当該技術分野において知られているような様々な異なる金属のいずれかから形成されてもよい。外部端子は、導電性金属などの金属製であってもよい。材料は、貴金属（例えば、銀、金、パラジウム、白金など）、卑金属（例えば、銅、すず、ニッケル、クロム、チタン、タングステンなど）など、ならびにそれらの様々な組み合わせを含んでもよい。１つの特定の実施形態において、外部端子は、銅、またはその合金を含んでもよい。
[0083]外部端子は、当該技術分野において一般的に知られている任意の方法を使用して形成されてもよい。外部端子は、スパッタリング、塗装、印刷、無電解めっきまたは微細銅終端処理（ＦＣＴ：ｆｉｎｅ ｃｏｐｐｅｒ ｔｅｒｍｉｎａｔｉｏｎ）、電解めっき、プラズマ蒸着、高圧ガス噴霧／エアブラシなどの技法を使用して形成されてもよい。
[0084]外部端子は、外部端子が金属の薄膜めっきであるように形成されてもよい。そのような薄膜めっきは、導電性金属などの導電材料を、内部電極層の露出部分に蒸着することによって形成されてもよい。例えば、内部電極層の前縁は、それがめっき終端の形成を可能にすることができるように露出されてもよい。
[0085]外部端子は、例えば約４００μｍ以下、例えば約２５０μｍ以下、例えば約１５０μｍ以下、例えば約１００μｍ以下、例えば約５０μｍ以下、例えば約４０μｍ以下、例えば約３０μｍ以下、例えば約２５μｍ以下、例えば約２０μｍ以下のような約５００μｍ以下から、例えば約１０μｍ以上、例えば約１５μｍ以上、例えば約２５μｍ以上、例えば約５０μｍ以上のような約５μｍ以上の平均厚さを有し得る。例えば、外部端子は、約５μｍ～約５０μｍ、例えば約１０μｍ～約４０μｍ、例えば約１５μｍ～約３０μｍ、例えば約１５μｍ～約２５μｍの平均厚さを有してもよい。
[0086]一般に、外部端子は、めっき端子を備えてもよい。例えば、外部端子は、電解めっき端子、無電解めっき端子、またはそれらの組み合わせを備えてもよい。例えば、電解めっき端子は、電解めっきにより形成されてもよい。無電解めっき端子は、無電解めっきにより形成されてもよい。
[0087]複数の層が外部端子を構成するとき、外部端子は、電解めっき端子および無電解めっき端子を含んでもよい。例えば、まず、無電解めっきが、材料の最初の層を蒸着するために用いられてもよい。次いで、めっき技法は、材料のより速い構築を可能にすることができる電気化学めっきシステムへと切り替えられてもよい。
[0088]いずれかのめっき法を使用してめっき端子を形成するとき、コンデンサの本体から露出される内部電極層の前縁は、めっき溶液にさらされる。さらすとは、１つの実施形態において、本コンデンサは、めっき溶液に浸漬されてもよい。
[0089]めっき溶液は、めっき終端を形成するために用いられる、導電性金属などの導電材料を含む。そのような導電材料は、前述の材料のうちのいずれか、または当該技術分野において一般的に知られているような任意のものであってもよい。例えば、めっき溶液は、めっき層および外部端子がニッケルを含むように、スルファミン酸ニッケル浴溶液または他のニッケル溶液であってもよい。代替的に、めっき溶液は、めっき層および外部端子が銅を含むように、銅酸浴または他の好適な銅溶液であってもよい。
[0090] さらに、めっき溶液は、当該技術分野において一般的に知られているような他の添加剤を含んでもよいということが理解されるべきである。例えば、添加剤は、めっきプロセスを助けることができる他の有機添加剤および媒体を含んでもよい。さらに、添加剤は、めっき溶液を所望のｐＨで用いるために用いられてもよい。１つの実施形態において、抵抗低減添加剤が、コンデンサ、および内部電極層の露出された前縁への、完全なめっき被覆およびめっき材料の結合を助けるために溶液で用いられてもよい。
[0091]本コンデンサは、既定の時間量の間、めっき溶液に露出、浸水、浸漬されてもよい。そのような露出時間は、必ずしも制限されず、めっき端子を形成するのに十分なめっき材料が蒸着することを可能にするための十分な時間量であり得る。この点に関して、この時間は、交互の誘電層および内部電極層のセット内のそれぞれの内部電極層の所与の極性の内部電極層の所望の露出された隣接する前縁同士の連続的接続の形成を可能にするのに十分なものでなければならない。
[0092]一般に、電解めっきと無電解めっきの違いは、電解めっきが、外部電源を使用することなどによって、電気的バイアスを用いることである。電解めっき溶液は、典型的には、高電流密度範囲、例えば、１０～１５ａｍｐ／ｆｔ２（定格９．４ボルト）にさらされ得る。めっき端子の形成を必要とするコンデンサへの負の接続、および同じめっき溶液内の固体材料（例えば、Ｃｕめっき溶液内のＣｕ）への正の接続により接続が形成され得る。すなわち、コンデンサは、めっき溶液の極性と反対の極性にバイアスされる。そのような方法を使用して、めっき溶液の導電材料は、内部電極層の露出された前縁の金属に添着される。
[0093]コンデンサをめっき溶液に浸す、またはさらす前に、様々な前処理ステップが用いられ得る。そのようなステップは、内部電極層の前縁へのめっき材料の添着に触媒作用を及ぼすこと、添着を加速すること、および／または添着を改善することを含む様々な目的のために行われてもよい。
[0094] さらに、めっき、または任意の他の前処理のステップの前に、最初のクリーニングステップが用いられてもよい。そのようなステップは、内部電極層の露出された縁上に形成されるいかなる酸化物の蓄積も除去するために用いられてもよい。このクリーニングステップは、内部電極または他の導電性素子がニッケルから形成されるときに酸化ニッケルのいかなる蓄積も除去することを助けるのに特に役立ち得る。構成要素クリーニングは、酸クリーナを含むものなど、プレクリーン浴への完全浸水によって達成されてもよい。１つの実施形態において、露出は、およそ約１０分など、既定の時間にわたり得る。クリーニングはまた、代替的に、化学研磨またはハーパライジングステップによって達成されてもよい。
[0095] さらに、内部電極層の露出された金属前縁を活性化するためのステップが、導電材料の蒸着を促進するために実施されてもよい。活性化は、パラジウム塩、フォトパターニングされたパラジウム有機金属前駆体（マスクまたはレーザにより）、スクリーン印刷もしくはインクジェット蒸着されたパラジウム化合物、または電気泳動パラジウム堆積物内への浸水によって達成され得る。パラジウムベースの活性化は、現下、ニッケルまたはその合金から形成された露出されたタブ部の活性化にしばしばよく作用する活性化液の単なる例として開示されることを理解されたい。しかしながら、他の活性化液もまた利用されてもよいことが理解されるべきである。
[0096]また、前述の活性化ステップに代わって、またはそれに加えて、コンデンサの内部電極層を形成するときに、活性化ドーパントが、導電材料内に導入されてもよい。例えば、内部電極層がニッケルを含み、活性化ドーパントがパラジウムを含むとき、パラジウムドーパントが、内部電極層を形成するニッケルインクまたは組成物内へ導入され得る。そうすることにより、パラジウム活性化ステップを除去することができる。有機金属前駆体など、上の活性化方法のうちの一部はまた、コンデンサの全体的にセラミック製の本体への添着の増大のためのガラス形成剤の共蒸着に適していることをさらに理解されたい。活性化ステップが上に説明されるように行われるとき、活性剤材料の痕跡が、しばしば、終端めっきの前後に、露出された導電性部分において残っていることがある。
[0097] さらに、めっき後の後処理ステップも、用いられてもよい。そのようなステップは、材料の添着の強化および／または改善を含む、様々な目的のために行われてもよい。例えば、加熱（またはアニーリング）ステップが、めっきステップを実施した後に用いられてもよい。そのような加熱は、焼付、レーザサブジェクション、ＵＶ露光、マイクロ波露出、アーク溶接などにより行われてもよい。
[0098]本明細書に示されるように、外部端子は、少なくとも１つのめっき層を備える。１つの実施形態において、外部端子は、１つのみのめっき層を備えてもよい。しかしながら、外部端子は複数のめっき層を備えてもよいことが理解されるべきである。例えば、外部端子は、第１のめっき層および第２のめっき層を備えてもよい。さらに、外部端子はまた、第３のめっき層を備えてもよい。これらのめっき層の材料は、前述したもののうちのいずれか、および当該技術分野において一般的に知られているようなものであってもよい。
[0099]例えば、第１のめっき層などの１つのめっき層は、銅またはその合金を含んでもよい。第２のめっき層などの別のめっき層は、ニッケルまたはその合金を含んでもよい。第３のめっき層などの別のめっき層は、すず、鉛、金、または、合金などの組み合わせを含んでもよい。代替的に、最初のめっき層が、ニッケルを含み、すずまたは金のめっき層がそれに続いてもよい。別の実施形態において、銅の最初のめっき層、次いでニッケル層が形成されてもよい。
[00100]１つの実施形態において、最初または第１のめっき層は、導電性金属（例えば、銅）であってもよい。この領域は、次いで、密閉のために抵抗体高分子材料を含む第２の層で被覆されてもよい。この領域は、次いで、抵抗性高分子材料を選択的に取り除くために研磨され、次いで、導電性の金属材料（例えば、銅）を含む第３の層で再びめっきされてもよい。
[00101]最初のめっき層の上の前述の第２の層は、はんだバリア層、例えば、ニッケルはんだバリア層に対応し得る。いくつかの実施形態において、前述の層は、最初の無電解または電解めっきされた層（例えば、めっき銅）の上に金属（例えば、ニッケル）の追加層を電解めっきすることによって形成されてもよい。層前述のはんだバリア層のための他の例示的な材料としては、ニッケルリン、金、および銀が挙げられる。前述のはんだバリア層の上の第３の層は、いくつかの実施形態において、めっきされたＮｉ、Ｎｉ／Ｃｒ、Ａｇ、Ｐｄ、Ｓｎ、Ｐｂ／Ｓｎ、または他の好適なめっきされたはんだなどの導電性層に対応する。
[00102] さらに、そのような金属めっきの上に、抵抗性合金またはより高い抵抗金属合金被覆、例えば、無電解Ｎｉ－Ｐ合金などを提供するために、金属めっきの層が形成された後に電解めっきステップが続いてもよい。しかしながら、当業者が本明細書による完全な開示により理解するような任意の金属被覆を含むことが可能であることが理解されるべきである。
[00103]前述のステップのいずれも、バレルめっき、流動床めっきおよび／またはフロースルーめっき終端プロセスなどの、バルクプロセスとして行われてもよく、それらのすべてが当該技術分野において一般的に知られているということを理解されたい。そのようなバルクプロセスは、複数の成分が一度に処理されることを可能にして、効率的かつ迅速な終端プロセスを提供する。これは、個々の成分の処理を必要とする厚膜終端の印刷などの、従来の終端方法に関する特定の利点である。
[00104]本明細書で説明されるように、外部端子の形成は、概して、内部電極層の露出された前縁の位置によって誘導される。そのような現象は、外部めっき端子の形成が、コンデンサ上の選択された周囲の場所における内部電極層の露出された導電性金属の構成によって決定されることから、「自己決定」と称され得る。
[00105]薄膜めっきされた終端を形成するための上記の技術の追加の態様は、あらゆる目的のために参照により本明細書に組み込まれる、Ｒｉｔｔｅｒらに対する米国特許第７，１７７，１３７号において説明される。コンデンサ終端を形成するための追加の技術もまた、本技術の範囲内であり得ることを理解されたい。例示的な代替案は、限定されるものではないが、厚膜もしくは薄膜導電性層の両方を形成するための、めっき、磁性、マスキング、電気泳動／静電、スパッタリング、真空蒸着、印刷または他の技法による終端の形成を含む。
[00106]さらに、本明細書に示されるように、コンデンサは、導電性ビアを含む。導電性ビアは、内部電極層に関して本明細書に開示されるものなどの任意の導電性材料を含み得る。特に、導電性材料は、金属材料であり得る。金属材料は、純粋な金属を備え得る。金属材料は、金属合金を備え得る。金属材料は、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｃｏ、Ｗ、Ｔｉ、およびＴａからなる群からの１つまたは複数の元素を備え得る。可能な材料の例は、限定されないが、純アルミニウム、アルミニウム合金、純銅、銅合金、純金、金合金、純銀、銀合金、純コバルト、コバルト合金、純タングステン、タングステン合金、純チタン、チタン合金、タンタル、およびタンタル合金を含む。材料の組み合わせも、使用され得る。さらに、導電性材料は、ポリシリコン（例えば、ドープされたポリシリコン）材料などのシリコン材料であり得る。導電性材料は、グラファイトであり得る。あるいは、導電性材料は、導電性ポリマであり得る。
[00107]本発明のコンデンサは多くの応用に用いられ得る。例えば、それらは、高速インタフェース（例えば高速差動インタフェース）を必要とする様々な応用に用いられ得る。これらの応用は、ＳｅｒＤｅｓ（すなわち並直列変換器／直並列変換器）機能またはアーキテクチャを用いる応用を含み得る。また、これらは、ＰＣＩＥ（すなわちＰＣＩ Ｅｘｐｒｅｓｓ）および／またはＱＰＩ（すなわちＱｕｉｃｋＰａｔｈ Ｉｎｔｅｒｃｏｎｎｅｃｔ）機能またはアーキテクチャを用いる応用を含み得る。これらの応用は様々な通信デバイスを含み得る。例えば、それらは、Ｇｉｇａｂｉｔ ＥｔｈｅｒｎｅｔシステムなどのＥｔｈｅｒｎｅｔシステム、無線ネットワークルータ、光ファイバ通信システムおよび記憶デバイスを含み得る。
[00108]本発明のこれらおよび他の修正形態および変異形は、本発明の趣旨および範囲から逸脱することなく、当業者により実践され得る。さらに、様々な実施形態の態様は、全体または部分の両方において交換可能であり得ることが理解されるべきである。さらには、当業者は、先の説明は、単に例にすぎず、添付の特許請求の範囲においてそのようにさらに説明される本発明を制限することは意図されないことを理解するものとする。

Claims (26)

  1. 積層セラミックコンデンサであって、
    上面、底面、および、前記上面と前記底面とを接続する少なくとも１つの側面と、
    複数の交互の、誘電層と、第１の複数の内部電極層および第２の複数の内部電極層を備える内部電極層とを含む、本体と、
    前記第１の複数の内部電極層を、前記コンデンサの前記上面における第１の外部端子および前記底面における第１の外部端子に電気的に接続する第１の貫通孔導電性ビアと、
    前記第２の複数の内部電極層を、前記コンデンサの前記上面における第２の外部端子および前記底面における第２の外部端子に電気的に接続する第２の貫通孔導電性ビアとを備え、
    前記少なくとも１つの側面が、外部端子を含まない、積層セラミックコンデンサ。
  2. 前記第１の複数の内部電極層が、第１の活性電極および第１のアンカ電極を備える、請求項１に記載の積層セラミックコンデンサ。
  3. 前記第２の貫通孔導電性ビアが、前記第１のアンカ電極に接触する、請求項２に記載の積層セラミックコンデンサ。
  4. 前記第２の複数の内部電極層が、第２の活性電極および第２のアンカ電極を備える、請求項１から３のいずれか一項に記載の積層セラミックコンデンサ。
  5. 前記第１の貫通孔導電性ビアが、前記第２のアンカ電極に接触する、請求項４に記載の積層セラミックコンデンサ。
  6. 前記本体がさらに、シールド電極層を含む、請求項１から５のいずれか一項に記載の積層セラミックコンデンサ。
  7. 前記本体が、前記内部電極層の上下にシールド電極層を含む、請求項６に記載の積層セラミックコンデンサ。
  8. 前記第１の貫通孔導電性ビアと前記第２の複数の内部電極層との間に、電気的に絶縁されたギャップが形成される、請求項１から７のいずれか一項に記載の積層セラミックコンデンサ。
  9. 前記第２の貫通孔導電性ビアと前記第１の複数の内部電極層との間に、前記電気的に絶縁されたギャップが形成される、請求項１から８のいずれか一項に記載の積層セラミックコンデンサ。
  10. 前記第１の貫通孔導電性ビアの平均長さが、前記第１の貫通孔導電性ビアと、隣接する第２の貫通孔導電性ビアとの間の平均ピッチの１０倍以下から０．０１倍以上である、請求項１から９のいずれか一項に記載の積層セラミックコンデンサ。
  11. 第１の貫通孔導電性ビアと第２の貫通孔導電性ビアとの間の平均ピッチが、０．１ｍｍから２ｍｍである、請求項１から１０のいずれか一項に記載の積層セラミックコンデンサ。
  12. 前記誘電層が、セラミックを備える、請求項１から１１のいずれか一項に記載の積層セラミックコンデンサ。
  13. 前記セラミックが、チタン酸塩を備える、請求項１２に記載の積層セラミックコンデンサ。
  14. 前記内部電極層が、導電性金属を備える、請求項１から１３のいずれか一項に記載の積層セラミックコンデンサ。
  15. 前記導電性金属が、ニッケルまたはその合金を備える、請求項１４に記載の積層セラミックコンデンサ。
  16. 前記外部端子が、電解めっき層である、請求項１から１５のいずれか一項に記載の積層セラミックコンデンサ。
  17. 前記外部端子が、無電解めっき層である、請求項１から１６のいずれか一項に記載の積層セラミックコンデンサ。
  18. 前記外部端子が、導電性金属を備える、請求項１から１７のいずれか一項に記載の積層セラミックコンデンサ。
  19. 前記導電性金属が、銀、金、パラジウム、白金、すず、ニッケル、クロム、チタン、タングステン、またはそれらの組み合わせまたは合金を備える、請求項１８に記載の積層セラミックコンデンサ。
  20. 前記導電性金属が、銅またはその合金を備える、請求項１８に記載の積層セラミックコンデンサ。
  21. 請求項１から２０のいずれか一項に記載のコンデンサを含む回路板。
  22. 前記回路板が、集積回路パッケージをさらに備える、請求項２１に記載の回路板。
  23. 前記コンデンサは、前記回路板、前記コンデンサ、および前記集積回路パッケージが、積層構成で存在するように、前記回路板と前記集積回路パッケージとの間に垂直方向に配置される、請求項２２に記載の回路板。
  24. 前記コンデンサが、前記回路板および前記集積回路パッケージに直接接続される、請求項２２に記載の回路板。
  25. 請求項２１から２４のいずれか一項に記載の回路板を備える通信デバイス。
  26. 前記デバイスが、イーサネットシステム、ワイヤレスネットワークルータ、光ファイバ通信システム、または記憶デバイスを含む、請求項２５に記載の通信デバイス。
JP2021547433A 2019-02-13 2020-02-12 導電性ビアを含む積層セラミックコンデンサ Pending JP2022520615A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962804944P 2019-02-13 2019-02-13
US62/804,944 2019-02-13
PCT/US2020/017937 WO2020167955A1 (en) 2019-02-13 2020-02-12 Multilayer ceramic capacitor including conductive vias

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024027405A Division JP2024057048A (ja) 2019-02-13 2024-02-27 導電性ビアを含む積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022520615A true JP2022520615A (ja) 2022-03-31

Family

ID=71946191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021547433A Pending JP2022520615A (ja) 2019-02-13 2020-02-12 導電性ビアを含む積層セラミックコンデンサ

Country Status (7)

Country Link
US (2) US11373809B2 (ja)
JP (1) JP2022520615A (ja)
KR (1) KR20210116697A (ja)
CN (1) CN113424280B (ja)
DE (1) DE112020000817T5 (ja)
TW (1) TW202036618A (ja)
WO (1) WO2020167955A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992870B (zh) * 2019-12-24 2022-03-08 昆山国显光电有限公司 一种驱动芯片和显示装置
JP2023019368A (ja) * 2021-07-29 2023-02-09 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636918A (en) * 1982-07-30 1987-01-13 Rogers Corporation Decoupled integrated circuit package
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
EP0917165B1 (en) 1997-11-14 2007-04-11 Murata Manufacturing Co., Ltd. Multilayer capacitor
JP3489728B2 (ja) 1999-10-18 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板および高周波回路
US6292351B1 (en) 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
JP2001189234A (ja) 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
CN100492560C (zh) * 2000-04-14 2009-05-27 松下电器产业株式会社 叠层体,电容器,电子零件及其制造方法和制造装置
US6459561B1 (en) * 2001-06-12 2002-10-01 Avx Corporation Low inductance grid array capacitor
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
US7573698B2 (en) 2002-10-03 2009-08-11 Avx Corporation Window via capacitors
US7016175B2 (en) 2002-10-03 2006-03-21 Avx Corporation Window via capacitor
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US6898070B2 (en) 2002-12-19 2005-05-24 Avx Corporation Transmission line capacitor
US20040125580A1 (en) 2002-12-31 2004-07-01 Intel Corporation Mounting capacitors under ball grid array
US7317622B2 (en) 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
JP3988651B2 (ja) 2003-01-31 2007-10-10 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP4509550B2 (ja) 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US7327554B2 (en) 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005039005A (ja) * 2003-07-18 2005-02-10 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付きパッケージ、半導体素子と中継基板とパッケージとからなる構造体、および中継基板の製造方法
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7292429B2 (en) 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP2007220751A (ja) 2006-02-14 2007-08-30 Tdk Corp セラミックコンデンサの実装構造及びセラミックコンデンサ
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP4896642B2 (ja) 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
US7545623B2 (en) 2006-11-27 2009-06-09 Kemet Electronics Corporation Interposer decoupling array having reduced electrical shorts
JP4714669B2 (ja) * 2006-12-01 2011-06-29 日本化薬株式会社 ヘッダーアッシー、スクイブならびにエアバッグ用ガス発生装置およびシートベルトプリテンショナー用ガス発生装置
KR100900673B1 (ko) 2007-01-31 2009-06-01 삼성전기주식회사 적층형 칩 커패시터
US7633739B2 (en) 2007-05-24 2009-12-15 Daniel Devoe Stacked multilayer capacitor
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
JP4957737B2 (ja) 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
US8816474B2 (en) 2008-08-07 2014-08-26 Infineon Technologies Ag Capacitor structure
US8446705B2 (en) 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP5324247B2 (ja) * 2009-02-09 2013-10-23 日本特殊陶業株式会社 積層セラミックコンデンサ
WO2011041801A2 (en) 2009-10-02 2011-04-07 Transtector Systems, Inc. Rf coaxial surge protectors with non-linear protection devices
US8267718B2 (en) 2010-04-07 2012-09-18 Panduit Corp. High data rate electrical connector and cable assembly
KR102067173B1 (ko) * 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US9263186B2 (en) 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
KR20140038871A (ko) 2013-07-11 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9627142B2 (en) 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9330849B2 (en) 2014-02-21 2016-05-03 Apple Inc. Non-uniform dielectric layer capacitor for vibration and acoustics improvement
KR20140039016A (ko) 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150294791A1 (en) 2014-04-14 2015-10-15 Qualcomm Incorporated Ceramic interposer capacitor
KR102086481B1 (ko) * 2014-04-16 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR101630040B1 (ko) 2014-05-28 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장기판
KR102016485B1 (ko) 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20160051309A (ko) 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
US9847173B2 (en) 2015-06-26 2017-12-19 Murata Manufacturing Co., Ltd. Mounting substrate
KR101792381B1 (ko) * 2016-01-04 2017-11-01 삼성전기주식회사 전자부품 및 그 제조방법
JP2017162956A (ja) * 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法
KR20180007865A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10229789B2 (en) 2016-10-28 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Multilayer thin-film capacitor
KR20180050004A (ko) 2016-11-04 2018-05-14 삼성전기주식회사 적층 세라믹 커패시터
JP2020520121A (ja) 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板
WO2019005616A1 (en) 2017-06-29 2019-01-03 Avx Corporation MULTI-LAYER COUPLING CAPACITOR WITH SURFACE MOUNTING AND PRINTED CIRCUIT BOARD CONTAINING THE SAME
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors

Also Published As

Publication number Publication date
WO2020167955A1 (en) 2020-08-20
DE112020000817T5 (de) 2021-10-28
US20220328248A1 (en) 2022-10-13
TW202036618A (zh) 2020-10-01
KR20210116697A (ko) 2021-09-27
US20200258688A1 (en) 2020-08-13
US11373809B2 (en) 2022-06-28
CN113424280A (zh) 2021-09-21
CN113424280B (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
JP7307084B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US11139115B2 (en) Surface mount multilayer coupling capacitor and circuit board containing the same
JP7252357B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP2023179704A (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP7446318B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20220392705A1 (en) Multilayer Capacitor and Circuit Board Containing the Same
JP2022523707A (ja) 超広帯域性能を有する積層セラミックコンデンサ
US20220328248A1 (en) Multilayer Ceramic Capacitor Including Conductive Vias
JP2023551592A (ja) 超広帯域性能を有する積層セラミックコンデンサ
JP2024057048A (ja) 導電性ビアを含む積層セラミックコンデンサ
US20230019800A1 (en) Multilayer Ceramic Capacitor
JP7410356B2 (ja) 超広帯域性能を有する積層セラミックコンデンサ
TW202343491A (zh) 表面貼裝多層陶瓷電容器
JP2024515482A (ja) 表面実装無線周波数構成部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240307

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240329