KR20170119559A - 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20170119559A
KR20170119559A KR1020160047754A KR20160047754A KR20170119559A KR 20170119559 A KR20170119559 A KR 20170119559A KR 1020160047754 A KR1020160047754 A KR 1020160047754A KR 20160047754 A KR20160047754 A KR 20160047754A KR 20170119559 A KR20170119559 A KR 20170119559A
Authority
KR
South Korea
Prior art keywords
ceramic body
electrode
external electrode
thickness
ceramic
Prior art date
Application number
KR1020160047754A
Other languages
English (en)
Other versions
KR102538895B1 (ko
Inventor
정봉준
김두영
홍기표
김유나
최혜영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160047754A priority Critical patent/KR102538895B1/ko
Priority to US15/401,625 priority patent/US10256044B2/en
Priority to JP2017003718A priority patent/JP2017195359A/ja
Priority to CN201710060102.6A priority patent/CN107316742B/zh
Publication of KR20170119559A publication Critical patent/KR20170119559A/ko
Priority to JP2021177800A priority patent/JP2022009752A/ja
Priority to JP2021177702A priority patent/JP7207837B2/ja
Application granted granted Critical
Publication of KR102538895B1 publication Critical patent/KR102538895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 세라믹 바디의 외측에 외부전극을 형성하는 적층 세라믹 전자부품의 제조방법에 관한 것으로서, 세라믹 바디에 외부전극 형성용 시트를 부착하여 외부전극을 형성하는 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품에 관한 것이다.

Description

적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 {Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component}
본 발명은 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
이와 더불어, 외부전극 역시 두께가 얇아질 것을 요구함에 따라, 얇아진 외부전극을 통해서 도금액이 칩 내부로 침투하는 문제가 발생할 수 있어, 소형화에 대한 기술적인 어려움이 있다.
특히, 외부전극의 형상이 불균일할 경우 외부전극의 두께가 얇은 부위로 도금액의 침투 위험성이 더욱 높아져서 신뢰성 확보에 문제가 발생한다.
한편, 외부전극을 형성하는 방법인 기존의 딥핑(dipping) 방식 등으로 외부전극을 형성할 경우, 바디의 길이 방향 측면인 머릿면 및 상기 머릿면과 접하는 4면 (이하 "밴드면"이라고 정의하도록 함) 전체에 외부전극이 형성되고, 바디의 산포 발생과 페이스트의 유동성 및 점성으로 인해 균일 도포가 어려워 페이스트의 도포 두께 차이가 발생한다.
또한, 페이스트가 얇게 도포된 부분은 치밀도 저하로 도금액이 침투하여 신뢰성 저하가 발생하고, 페이스트가 두껍게 도포된 부분은 글라스가 표면에 노출되는 글라스 비딩(Glass Beading) 혹은 블리스터(Blister)가 발생하여 도금 불량 및 형상 불량 문제로 인해 도금층 두께를 증가시켜야 한다.
따라서, 외부전극의 도포 두께가 얇고 균일하게 될 경우, 내부 전극의 형성 면적을 증가하는 것이 가능해 기존 동일 사이즈의 커패시터 대비 용량 극대화가 가능하므로, 이에 대한 연구가 필요하다.
한국공개공보 제 2011-0122008 호
본 발명에 따른 일 실시형태의 목적은 외부전극의 두께가 얇고 균일한 고용량 적층 세라믹 전자부품 및 그 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시형태는,
펀칭 탄성재와 그 상부에 외부전극 형성용 시트가 부착된 부재를 마련하는 단계, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디를 형성하는 단계 및 상기 세라믹 바디를 상기 외부전극 형성용 시트에 가압 밀착시켜 상기 외부전극 형성용 시트를 상기 세라믹 바디에 부착시키는 단계를 포함하며, 상기 펀칭 탄성재에 의해 상기 외부전극 형성용 시트가 절단됨으로써, 상기 세라믹 바디의 길이 방향 측면에 외부전극이 형성되는 적층 세라믹 전자부품의 제조방법을 제공한다.
본 발명의 다른 일 실시형태는 정반 상에 압착 탄성재를 부착한 후 그 상부에 외부전극 형성용 시트를 부착한 부재를 마련하는 단계, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디를 형성하는 단계, 상기 세라믹 바디를 상기 외부전극 형성용 시트에 가압 밀착시켜 상기 외부전극 형성용 시트를 상기 세라믹 바디에 부착시키는 단계, 상기 정반을 가열하여 상기 외부전극 형성용 시트가 상기 세라믹 바디의 밴드부까지 연장되게 형성하는 단계, 정반 상에 펀칭 탄성재가 부착된 부재를 마련하는 단계 및 상기 외부전극 형성용 시트가 부착된 세라믹 바디를 상기 펀칭 탄성재 상에 가압 밀착시켜 외부전극 형성용 시트를 절단함으로써, 세라믹 바디의 외측에 외부전극을 형성하는 단계를 포함하는 적층 세라믹 전자부품의 제조방법을 제공한다.
본 발명의 또 다른 실시형태는 유전체층과 상기 유전체층을 사이에 두고 일 측면과 타 측면으로 교대로 노출되도록 적층된 내부전극을 포함하는 세라믹 바디 및 상기 세라믹 바디의 외측에 배치된 외부전극을 포함하며, 상기 외부전극은 제1 전극층 및 상기 제1 전극층 상에 배치된 도금층을 포함하고, 상기 제1 전극층과 도금층은 상기 세라믹 바디의 길이 방향 측면에 배치되되, 두께 방향으로 양 코너부까지 배치되며, 상기 세라믹 바디의 두께 방향 중앙부 영역에서의 상기 제1 전극층의 두께를 T1 및 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 제1 전극층의 두께를 T2 라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 일 실시형태에 따르면 적층 세라믹 전자부품은 외부전극의 두께가 얇고 균일하기 때문에, 내부 전극의 형성 면적을 증가하는 것이 가능해 내부전극의 오버랩 면적을 극대화함으로써 고용량 적층 세라믹 전자부품을 구현할 수 있다.
또한, 외부전극의 배치 위치에 따른 두께 편차가 감소하여 신뢰성이 우수한 초소형 고용량 적층 세라믹 커패시터의 구현이 가능하다.
도 1a 내지 도 1c는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 3a 내지 도 3f는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 사시도이다.
도 5는 도 4의 I-I' 단면도이다.
도 6은 도 5의 A 영역 확대도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.
적층 세라믹 전자부품의 제조방법
도 1a 내지 도 1c는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 1a 내지 도 1c를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 정반(150) 상에 펀칭 탄성재(160)를 부착한 후 그 상부에 외부전극 형성용 시트(130)를 부착한 부재를 마련하는 단계, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디(110)를 형성하는 단계 및 상기 세라믹 바디(110)를 상기 외부전극 형성용 시트(130)에 가압 밀착시켜 상기 외부전극 형성용 시트(1300를 상기 세라믹 바디(110)에 부착시키는 단계를 포함한다.
우선, 세라믹 바디(110)의 외측에 외부전극을 형성하기 위하여 정반(150) 상에 펀칭 탄성재(160)를 부착한 후 그 상부에 외부전극 형성용 시트(130)를 부착한 부재를 마련한다.
상기 펀칭 탄성재(160) 상부에 릴리스(Release) 필름(170)을 부착하고, 릴리스(Release) 필름(170) 상에 외부전극 형성용 시트(130)를 부착하는 단계를 더 포함할 수 있다.
상기 정반(150)은 세라믹 바디(110)의 외측에 외부전극을 형성하기 위하여 사용되는 부재의 받침대 역할을 수행하는 재료로서 열 변형이 적은 재질이면 제한 없이 사용 가능하며, 예를 들어 돌을 원재료로 한 석정반이 사용될 수 있다.
상기 펀칭 탄성재(160)는 세라믹 바디(110)의 외측에 부착된 외부전극 형성용 시트(130)를 절단하는 역할을 하며, 이로써 상기 세라믹 바디(110)의 길이 방향 양 측면에 외부전극이 형성될 수 있다.
상기 펀칭 탄성재(160)는 탄성을 갖는 재료이면 제한 없이 사용 가능하며, 예를 들어 펀칭 러버(Rubber)일 수 있다.
상기 릴리스(Release) 필름(170)도 세라믹 바디(110)의 외측에 부착된 외부전극 형성용 시트(130)를 절단하는 역할을 하며, 그 재료에 제한은 없으나 예를 들어, PET 필름일 수 있다.
상기 외부전극 형성용 시트(130)는 외부전극 형성용 페이스트를 얇게 도포한 후 건조 단계까지 완결된 상태로서, 그린 시트로 칭할 수 있다.
구체적으로, 외부전극 형성용 페이스트는 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 단독 또는 이들의 합금으로 구성된 도전성 금속과 바인더, 가소제 및 분산제 등을 혼합하여 마련될 수 있다.
다음으로, 상기 외부전극 형성용 페이스트를 닥터 블레이드 캐스팅 장비 등을 이용하여 외부전극의 필요한 두께에 따라 도포한 후 건조 과정을 거치면 상기 외부전극 형성용 시트(130)를 마련할 수 있다.
일반적으로, 세라믹 바디의 외측에 외부전극을 형성하는 방법은 외부전극용 페이스트에 세라믹 바디를 딥핑(dipping)하여 수행하여 왔다.
그러나, 기존의 딥핑(dipping) 방식 등으로 외부전극을 형성할 경우, 세라믹 바디의 길이 방향 측면인 머릿면 및 상기 머릿면과 접하는 4면인 밴드면 전체에 외부전극이 형성되고, 세라믹 바디의 산포 발생과 페이스트의 유동성 및 점성으로 인해 균일 도포가 어려워 페이스트의 도포 두께 차이가 발생하였다.
또한, 페이스트가 얇게 도포된 부분은 치밀도 저하로 도금액이 침투하여 신뢰성 저하가 발생하고, 페이스트가 두껍게 도포된 부분은 글라스가 표면에 노출되는 글라스 비딩(Glass Beading) 혹은 블리스터(Blister)가 발생하여 도금 불량 및 형상 불량 문제로 인해 도금층 두께를 증가시켜야 하는 문제가 있었다.
그러나, 본 발명의 일 실시형태에 따르면, 세라믹 바디의 외측에 외부전극을 형성하는 과정에서 종래의 딥핑(dipping) 방식이 아닌 시트(Sheet) 전사 혹은 패드(Pad) 전사 방식에 의해 형성함으로써 외부전극의 도포 두께가 얇고 균일하게 될 수 있다.
이로 인하여, 내부 전극의 형성 면적을 증가하는 것이 가능해 기존 동일 사이즈의 커패시터 대비 용량 극대화가 가능하다.
다음으로, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디(110)를 형성한다.
세라믹 바디(110)를 형성하는 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 도전성 금속 분말을 포함하는 도전성 페이스트를 마련할 수 있다. 상기 도전성 금속 분말은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 합금일 수 있으며, 입자 평균 크기가 0.1 내지 0.2 ㎛일 수 있고, 40 내지 50 중량%의 도전성 금속 분말을 포함하는 내부전극용 도전성 페이스트를 마련할 수 있다.
상기 세라믹 시트 상에 상기 내부전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 내부 전극 패턴이 인쇄된 세라믹 시트를 200 내지 300층 적층하고, 압착, 소성하여 세라믹 바디(110)를 제작할 수 있다.
도 1b를 참조하면, 상기 세라믹 바디(110)를 상기 외부전극 형성용 시트(130)에 가압 밀착시켜 상기 외부전극 형성용 시트(1300를 상기 세라믹 바디(110)에 부착시킨다.
도 1c를 참조하면, 상기 펀칭 탄성재(160)에 의해 상기 외부전극 형성용 시트(130)가 절단됨으로써, 상기 세라믹 바디(110)의 길이 방향 양 측면에 외부전극(131)이 형성된다.
또한, 상기 펀칭 탄성재(160) 상부에 릴리스(Release) 필름(170)이 부착될 경우에는 릴리스(Release) 필름(170)에 의해 상기 외부전극 형성용 시트(130)가 절단됨으로써, 상기 세라믹 바디(110)의 길이 방향 양 측면에 외부전극(131)이 형성될 수 있다.
상기 릴리스(Release) 필름(170)에 의해 상기 외부전극 형성용 시트(130)가 세라믹 바디(110)의 모서리 부분에서 커팅되며, 이로 인하여 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 외부전극은 세라믹 바디의 길이 방향 양 측면에만 형성되고, 상면 및 하면에는 형성되지 않는 구조를 가진다.
즉, 상기 외부전극(131)은 상기 세라믹 바디(110)의 두께 방향으로 양 코너부까지 형성될 수 있다.
상기의 구조에 따르면, 외부전극(131)이 세라믹 바디(110)의 길이(L) 방향 측면인 머릿면에 형성되되, 상기 머릿면과 접하는 4면인 밴드면 전체에는 형성되지 않거나 최소로 형성되므로 외부전극의 두께가 얇고 균일하게 형성할 수 있다.
이로 인하여, 내부 전극의 형성 면적을 증가하는 것이 가능해 내부전극의 오버랩 면적을 극대화함으로써 고용량 적층 세라믹 커패시터를 구현할 수 있다.
상기 외부전극(131)을 상기 세라믹 바디(110)의 길이 방향의 양 측면에 형성하는 방법은 종래의 딥핑 방식과 달리 시트(Sheet) 전사 혹은 패드(Pad) 전사 방식에 의해 형성할 수 있다.
도 1c에서는 하나의 외부전극(131)만 형성하는 단계를 도시하고 있으나, 세라믹 바디(110)의 길이 방향의 타 측면에 다른 외부전극을 형성하는 단계가 추가된다.
다음으로, 상기 외부전극 상에 도금층을 형성하는 단계를 더 포함할 수 있으며, 상기 도금층은 니켈 도금층 및 그 상부에 형성되는 주석 도금층일 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 2a 내지 도 2c는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 2a 내지 도 2c를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 상기 세라믹 바디(110)의 길이 방향 양 측면에 외부전극(131)을 형성하는 단계 이후에, 정반(150) 상에 압착 탄성재(140)를 부착한 부재를 마련하는 단계 및 상기 정반(150)을 가열하여 상기 세라믹 바디(110)를 상기 압착 탄성재(140)에 가압 밀착시켜 상기 외부전극(131)이 상기 세라믹 바디(110)의 밴드부까지 연장되게 형성하는 단계를 더 포함한다.
도 1c에서 길이 방향 양 측면에 외부전극이 형성된 세라믹 바디(110)를 정반(150) 상에 압착 탄성재(140)를 부착한 부재 상에 가압함으로써, 상기 외부전극(131)이 상기 세라믹 바디(110)의 밴드부까지 연장되게 형성한다.
이 때, 상기 정반(150)을 가열함으로써 세라믹 바디(110)의 양 측면에 형성된 외부전극의 연성이 증가할 수 있어, 외부전극은 상기 세라믹 바디(110)의 밴드부까지 연장되어 형성될 수 있다.
또한, 상기 정반(150)을 가열함으로써 외부전극이 상기 세라믹 바디(110)의 밴드부까지 연장되게 형성함과 동시에 세라믹 바디와 외부전극 사이의 접착력도 증가시킬 수 있다.
상기 압착 탄성재(140)는 탄성을 갖는 재료이면 제한 없이 사용 가능하며, 예를 들어 압착 러버(Rubber)일 수 있다.
상기 압착 러버(Rubber)는 펀칭 탄성재(160)인 펀칭 러버(Rubber)에 비해 탄성이 더 작을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131)의 두께를 T1 및 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 외부전극(131)의 두께를 T2라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족한다.
상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131)의 두께(T1)라 함은 상기 세라믹 바디(110)의 두께 방향의 중앙부 지점에서 상기 세라믹 바디(110)의 길이 방향으로 가상의 선을 그었을 때 만나게 되는 외부전극의 두께를 의미할 수 있다.
마찬가지로, 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 외부전극(131)의 두께(T2)라 함은 상기 세라믹 바디(110)의 두께 방향의 최외측에 배치된 내부전극의 위치에서 상기 세라믹 바디(110)의 길이 방향으로 가상의 선을 그었을 때 만나게 되는 외부전극의 두께를 의미할 수 있다.
상기 T2/T1의 비가 0.8 ≤ T2/T1 ≤ 1.2 를 만족함으로써, 상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131)의 두께(T1)와 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 외부전극(131)의 두께(T2)의 편차를 줄여서 신뢰성 저하를 방지할 수 있다.
상기 T2/T1의 비가 0.8 미만 또는 1.2를 초과하는 경우에는, 외부전극의 두께 편차가 크게 되므로 두께가 얇은 부분으로 도금액이 침투할 수 있어 신뢰성이 저하되는 문제가 있을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 코너부에서의 상기 외부전극(131)의 두께를 T3라 할 때, 0.4 ≤ T3/T1 ≤ 1.0 를 만족할 수 있다.
상기 세라믹 바디(110)의 코너부에서의 상기 외부전극(131)의 두께(T3)라 함은 상기 세라믹 바디(110)의 코너부 영역에 형성되어 있는 상기 외부전극(131)의 두께를 의미할 수 있다.
상기 T3/T1의 비가 0.4 ≤ T3/T1 ≤ 1.0 를 만족함으로써, 상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131)의 두께(T1)와 상기 세라믹 바디(110)의 코너부에서의 상기 외부전극(131)의 두께(T3)의 편차를 줄여서 신뢰성 저하를 방지할 수 있다.
상기 T3/T1의 비가 0.4 미만 또는 1.0을 초과하는 경우에는, 외부전극의 두께 편차가 크게 되므로 두께가 얇은 부분으로 도금액이 침투할 수 있어 신뢰성이 저하되는 문제가 있을 수 있다.
도 3a 내지 도 3f는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 외부전극 형성 공정도이다.
도 3a 내지 도 3f를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 정반(150) 상에 압착 탄성재(140)를 부착한 후 그 상부에 외부전극 형성용 시트(130)를 부착한 부재를 마련하는 단계, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디(110)를 형성하는 단계, 상기 세라믹 바디(110)를 상기 외부전극 형성용 시트(130)에 가압 밀착시켜 상기 외부전극 형성용 시트(130)를 상기 세라믹 바디(110)에 부착시키는 단계, 상기 정반(150)을 가열하여 상기 외부전극 형성용 시트(130)가 상기 세라믹 바디(110)의 밴드부까지 연장되게 형성하는 단계, 정반(150) 상에 펀칭 탄성재(160)가 부착된 부재를 마련하는 단계 및 상기 외부전극 형성용 시트(130)가 부착된 세라믹 바디(110)를 상기 펀칭 탄성재(160) 상에 가압 밀착시켜 외부전극 형성용 시트(130)를 절단함으로써, 세라믹 바디(110)의 외측에 외부전극(131)을 형성하는 단계를 포함한다.
도 3a를 참조하면, 우선 정반(150) 상에 압착 탄성재(140)를 부착한 후 그 상부에 외부전극 형성용 시트(130)를 부착한 부재를 마련한다.
상기 정반(150), 압착 탄성재(140) 및 외부전극 형성용 시트(130)에 대한 설명은 상술하였으므로, 여기서는 생략하도록 하며, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에서 설명한 내용과 중복되는 내용은 이하에서 생략하도록 한다.
다음으로, 내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디(110)를 형성한다.
도 3b를 참조하면, 상기 세라믹 바디(110)를 상기 외부전극 형성용 시트(130)에 가압 밀착시켜 상기 외부전극 형성용 시트(130)를 상기 세라믹 바디(110)에 부착시킨다.
이 과정에서, 상기 정반(150)을 가열하여 상기 외부전극 형성용 시트(130)가 상기 세라믹 바디(110)의 밴드부까지 연장되게 형성되도록 한다.
그리고, 세라믹 바디(110)를 다시 정반을 포함하는 부재에서 떼어낼 경우 도 3c에 도시된 바와 같이 압착 탄성재(140)는 제 위치로 복원하고, 세라믹 바디(110)의 길이 방향 일 측면에는 외부전극 형성용 시트(130)가 세라믹 바디(110)의 밴드부까지 연장되어 배치된다.
도 3d를 참조하면, 정반(150) 상에 펀칭 탄성재(160)가 부착된 부재를 마련하고, 도 3e에 도시된 바와 같이 상기 외부전극 형성용 시트(130)가 부착된 세라믹 바디(110)를 상기 펀칭 탄성재(160) 상에 가압 밀착시켜 외부전극 형성용 시트(130)를 절단하는 공정이 수행된다.
다음으로, 세라믹 바디(110)를 다시 정반을 포함하는 부재에서 떼어낼 경우 도 3f에 도시된 바와 같이 펀칭 탄성재(160)는 제 위치로 복원하고, 세라믹 바디(110)의 길이 방향 일 측면에는 외부전극 형성용 시트(130)가 세라믹 바디(110)의 밴드부까지 연장되어 외부전극(131)이 형성된다.
도 3a 내지 도 3f에서는 하나의 외부전극(131)만 형성하는 단계를 도시하고 있으나, 세라믹 바디(110)의 길이 방향의 타 측면에 다른 외부전극을 형성하는 단계가 추가된다.
다음으로, 상기 외부전극 상에 도금층을 형성하는 단계를 더 포함할 수 있으며, 상기 도금층은 니켈 도금층 및 그 상부에 형성되는 주석 도금층일 수 있으나, 반드시 이에 제한되는 것은 아니다.
적층 세라믹 전자부품
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
도 4는 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품을 나타내는 사시도이며, 도 5는 도 4의 I-I' 단면도이고, 도 6은 도 5의 A 영역 확대도이다.
도 4 내지 도 6을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은, 세라믹 바디(110), 내부전극(121, 122) 및 외부전극(131, 132)를 포함한다.
세라믹 바디(110)는 길이 방향(L)의 양 측면, 폭 방향(W)의 양 측면 및 두께 방향(T)의 양 측면을 갖는 육면체로 형성될 수 있다. 이러한 세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 바디(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)은 그 두께를 적층 세라믹 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 세라믹 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
유전체층(111) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.
내부전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 제1 내부전극(121)과 제2 내부전극(122)이 복수 개로 구성될 수 있으며, 세라믹 바디(110)의 두께 방향(T)으로 적층되는 복수의 유전체층(111)을 사이에 두고 소정의 두께로 형성될 수 있다.
상기 제1 내부전극(121)과 제2 내부전극(122)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 세라믹 바디(110)의 길이 방향(L)의 일 측면과 타 측면으로 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(121, 122)은 세라믹 바디(110)의 길이 방향 양 측면으로 번갈아 노출되는 부분을 통해 세라믹 바디(110)의 길이 방향(L)의 양 측면에 형성된 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
즉, 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적이 극대화될 경우 동일 사이즈의 커패시터라도 정전 용량은 극대화될 수 있다.
본 발명의 일 실시형태에 따르면, 외부전극의 두께가 얇고 균일하기 때문에, 내부전극의 오버랩 면적을 극대화할 수 있어 고용량 적층 세라믹 커패시터의 구현이 가능하다.
이러한 제1 및 제2 내부 전극(121, 122)의 폭은 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
외부전극(131, 132)은 상기 세라믹 바디(110)의 외측에 배치된 제1 외부전극(131)과 제2 외부전극(132)을 포함한다.
상기 외부전극(131, 132)은 상기 세라믹 바디(110)의 길이 방향 양 측면에만 배치될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 바디(110)의 길이 방향 양 측면에서 폭 방향으로 양 코너부까지 배치될 수 있다.
상기 외부전극(131, 132)은 도 2에 도시된 바와 같이, 제1 전극층(131a, 132a) 및 도금층(131b, 131c, 132b, 132c)을 포함한다.
상기 제1 외부전극(131)은 상기 세라믹 바디(110)의 길이(L) 방향의 일면에 배치된 제1 전극층(131a) 및 상기 제1 전극층(131a) 상에 배치된 도금층(131b, 131c)을 포함한다.
또한, 상기 제2 외부전극(132)은 상기 세라믹 바디(110)의 길이(L) 방향의 타면에 배치된 제1 전극층(132a) 및 상기 제1 전극층(132a) 상에 배치된 도금층(132b, 132c)을 포함한다.
종래의 외부 전극 형성 방법은 세라믹 바디(110)를 금속 성분이 포함된 페이스트에 딥핑(dipping)하는 방법이 주로 사용되었다.
딥핑(dipping) 방식으로 외부전극을 형성할 경우, 페이스트의 유동성 및 점성으로 인하여 외부전극이 균일하게 도포되지 않아 외부전극의 중앙부와 코너부의 도포 두께에 차이가 발생한다.
이와 같이 외부전극의 두께가 불균일하게 형성될 경우, 두껍게 도포된 중앙부에서는 글라스 비딩(Glass Beading) 혹은 블리스터(Blister)가 발생하여 도금 불량 및 형상 불량을 야기하며, 얇게 도포된 코너부에는 도금액 침투에 취약하여 신뢰성 저하의 문제가 생긴다.
또한, 도금액에 취약한 코너부를 보완하고자 할 경우 결국 중앙부 도포 두께는 증가할 수밖에 없으며, 정전 용량 증가를 위해 세라믹 커패시터의 사이즈를 증가시키는 데 한계가 있다.
이에 본 발명의 일 실시형태는 상기 세라믹 바디(110)의 길이(L) 방향의 양면에 배치된 제1 전극층(131a, 132a)과 그 상부에 도금층(131b, 131c, 132b, 132c)이 배치될 수 있다.
상기 제1 전극층(131a, 132a)은 종래의 딥핑 방식에 의해 형성하지 않기 때문에, 세라믹 바디(110)의 길이(L) 방향 측면인 머릿면에 형성되되, 상기 머릿면과 접하는 4면인 밴드면 전체에는 형성되지 않거나 최소로 형성되므로 외부전극의 두께가 얇고 균일하게 형성할 수 있다.
이로 인하여, 내부 전극의 형성 면적을 증가하는 것이 가능해 내부전극의 오버랩 면적을 극대화함으로써 고용량 적층 세라믹 커패시터를 구현할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 전극층(131a, 132a)은 종래의 딥핑 방식과 달리 시트(Sheet) 전사 혹은 패드(Pad) 전사 방식에 의해 형성할 수 있다.
도 2 및 도 3을 참조하면, 제1 전극층(131a, 132a)이 상기 세라믹 바디(110)의 모서리부까지 배치되고, 상기 머릿면과 접하는 4면인 밴드면 전체에는 형성되지 않음을 알 수 있다.
상기 제1 전극층(131a, 132a)은 도전성 금속을 포함하는 시트를 전사하여 형성될 수 있다.
제1 전극층(131a, 132a)은 제 1 및 제 2 내부전극(121, 122)과 동일한 도전성 금속으로 형성될 수 있으나, 이에 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등의 단독 또는 이들의 합금일 수 있다.
상기 도금층(131b, 131c, 132b, 132c)은 제1 전극층(131a, 132a) 상에 배치될 수 있다.
즉, 상기 도금층(131b, 131c, 132b, 132c)은 세라믹 바디(110)의 길이(L) 방향 측면인 머릿면에 배치된다.
특히, 상기 도금층(131b, 131c, 132b, 132c)은 세라믹 바디(110)의 길이(L) 방향 측면인 머릿면에 형성되고, 폭 방향 양 측면과 상면 및 하면에는 형성되지 않는 구조이다.
상기 도금층(131b, 131c, 132b, 132c)은 이에 제한되는 것은 아니나, 니켈 도금층(131b, 132b)과 그 상부에 배치된 주석 도금층(131c,132c) 일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131, 132)의 두께를 T1 및 상기 내부전극(121, 122) 중 최외측 내부전극(121, 122)이 위치하는 지점에서의 상기 외부전극(131, 132)의 두께를 T2라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족한다.
상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131, 132)의 두께(T1)라 함은 상기 세라믹 바디(110)의 두께 방향의 중앙부 지점에서 상기 세라믹 바디(110)의 길이 방향으로 가상의 선을 그었을 때 만나게 되는 외부전극의 두께를 의미할 수 있다.
마찬가지로, 상기 내부전극(121, 122) 중 최외측 내부전극(121, 122)이 위치하는 지점에서의 상기 외부전극(131, 132)의 두께(T2)라 함은 상기 세라믹 바디(110)의 두께 방향의 최외측에 배치된 내부전극의 위치에서 상기 세라믹 바디(110)의 길이 방향으로 가상의 선을 그었을 때 만나게 되는 외부전극의 두께를 의미할 수 있다.
상기 T2/T1의 비가 0.8 ≤ T2/T1 ≤ 1.2 를 만족함으로써, 상기 세라믹 바디(110)의 두께 방향 중앙부 영역에서의 상기 외부전극(131, 132)의 두께(T1)와 상기 내부전극(121, 122) 중 최외측 내부전극(121, 122)이 위치하는 지점에서의 상기 외부전극(131, 132)의 두께(T2)의 편차를 줄여서 신뢰성 저하를 방지할 수 있다.
상기 T2/T1의 비가 0.8 미만 또는 1.2를 초과하는 경우에는, 외부전극의 두께 편차가 크게 되므로 두께가 얇은 부분으로 도금액이 침투할 수 있어 신뢰성이 저하되는 문제가 있을 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법에서 설명한 부분과 동일한 부분에 대해서는 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 커패시터 110 : 세라믹 바디
111 : 유전체층
121, 122 : 제 1 및 제 2 내부전극
131, 132 : 제 1 및 제 2 외부전극
131a, 132a : 제1 전극층
131b, 132b, 131c, 132c : 도금층

Claims (20)

  1. 펀칭 탄성재와 그 상부에 외부전극 형성용 시트가 부착된 부재를 마련하는 단계;
    내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디를 형성하는 단계; 및
    상기 세라믹 바디를 상기 외부전극 형성용 시트에 가압 밀착시켜 상기 외부전극 형성용 시트를 상기 세라믹 바디에 부착시키는 단계;를 포함하며,
    상기 펀칭 탄성재에 의해 상기 외부전극 형성용 시트가 절단됨으로써, 상기 세라믹 바디의 길이 방향 측면에 외부전극이 형성되는 적층 세라믹 전자부품의 제조방법.
  2. 제 1항에 있어서,
    상기 펀칭 탄성재 상부에 릴리스(Release) 필름을 부착하고, 릴리스(Release) 필름 상에 외부전극 형성용 시트를 부착하는 단계를 더 포함하는 적층 세라믹 전자부품의 제조방법.
  3. 제 2항에 있어서,
    상기 릴리스(Release) 필름은 PET 필름인 적층 세라믹 전자부품의 제조방법.
  4. 제 1항에 있어서,
    상기 외부전극은 상기 세라믹 바디의 두께 방향으로 양 코너부까지 형성된 적층 세라믹 전자부품의 제조방법.
  5. 제 1항에 있어서,
    상기 세라믹 바디의 길이 방향 양 측면에 외부전극을 형성하는 단계 이후에,
    정반 상에 압착 탄성재를 부착한 부재를 마련하는 단계; 및
    상기 정반을 가열하여 상기 세라믹 바디를 상기 압착 탄성재에 가압 밀착시켜 상기 외부전극이 상기 세라믹 바디의 밴드부까지 연장되게 형성하는 단계;를 더 포함하는 적층 세라믹 전자부품의 제조방법.
  6. 제 5항에 있어서,
    상기 압착 탄성재는 압착 러버(Rubber)인 적층 세라믹 전자부품의 제조방법.
  7. 제 1항에 있어서,
    상기 세라믹 바디의 두께 방향 중앙부 영역에서의 상기 외부전극의 두께를 T1 및 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 외부전극의 두께를 T2라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족하는 적층 세라믹 전자부품의 제조방법.
  8. 제 5항에 있어서,
    상기 세라믹 바디의 코너부에서의 상기 외부전극의 두께를 T3라 할 때, 0.4 ≤ T3/T1 ≤ 1.0 를 만족하는 적층 세라믹 전자부품의 제조방법.
  9. 제 1항에 있어서,
    상기 외부전극 상에 도금층을 형성하는 단계를 더 포함하는 적층 세라믹 전자부품의 제조방법.
  10. 제 1항에 있어서,
    상기 펀칭 탄성재는 펀칭 러버(Rubber)인 적층 세라믹 전자부품의 제조방법.
  11. 정반 상에 압착 탄성재를 부착한 후 그 상부에 외부전극 형성용 시트를 부착한 부재를 마련하는 단계;
    내부전극 패턴이 형성된 세라믹 시트를 적층하여, 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부 전극을 포함하는 세라믹 바디를 형성하는 단계;
    상기 세라믹 바디를 상기 외부전극 형성용 시트에 가압 밀착시켜 상기 외부전극 형성용 시트를 상기 세라믹 바디에 부착시키는 단계;
    상기 정반을 가열하여 상기 외부전극 형성용 시트가 상기 세라믹 바디의 밴드부까지 연장되게 형성하는 단계;
    정반 상에 펀칭 탄성재가 부착된 부재를 마련하는 단계; 및
    상기 외부전극 형성용 시트가 부착된 세라믹 바디를 상기 펀칭 탄성재 상에 가압 밀착시켜 외부전극 형성용 시트를 절단함으로써, 세라믹 바디의 외측에 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법.
  12. 제 11항에 있어서,
    상기 세라믹 바디의 두께 방향 중앙부 영역에서의 상기 외부전극의 두께를 T1 및 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 외부전극의 두께를 T2라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족하는 적층 세라믹 전자부품의 제조방법.
  13. 제 11항에 있어서,
    상기 세라믹 바디의 코너부에서의 상기 외부전극의 두께를 T3라 할 때, 0.4 ≤ T3/T1 ≤ 1.0 를 만족하는 적층 세라믹 전자부품의 제조방법.
  14. 제 11항에 있어서,
    상기 외부전극 상에 도금층을 형성하는 단계를 더 포함하는 적층 세라믹 전자부품의 제조방법.
  15. 제 11항에 있어서,
    상기 압착 탄성재는 압착 러버(Rubber)인 적층 세라믹 전자부품의 제조방법.
  16. 제 11항에 있어서,
    상기 펀칭 탄성재는 펀칭 러버(Rubber)인 적층 세라믹 전자부품의 제조방법.
  17. 유전체층과 상기 유전체층을 사이에 두고 일 측면과 타 측면으로 교대로 노출되도록 적층된 내부전극을 포함하는 세라믹 바디; 및
    상기 세라믹 바디의 외측에 배치된 외부전극;을 포함하며,
    상기 외부전극은 제1 전극층 및 상기 제1 전극층 상에 배치된 도금층을 포함하고,
    상기 제1 전극층과 도금층은 상기 세라믹 바디의 길이 방향 측면에 배치되되, 두께 방향으로 양 코너부까지 배치되며, 상기 세라믹 바디의 두께 방향 중앙부 영역에서의 상기 제1 전극층의 두께를 T1 및 상기 내부전극 중 최외측 내부전극이 위치하는 지점에서의 상기 제1 전극층의 두께를 T2 라 할 때, 0.8 ≤ T2/T1 ≤ 1.2 를 만족하는 적층 세라믹 전자부품.
  18. 제 17항에 있어서,
    상기 제1 전극층은 도전성 금속을 포함하는 시트를 전사하여 형성된 적층 세라믹 전자부품.
  19. 제 17항에 있어서,
    상기 외부전극은 상기 세라믹 바디의 길이 방향 양 측면에만 배치된 적층 세라믹 전자부품.
  20. 제 17항에 있어서,
    상기 외부전극은 상기 세라믹 바디의 길이 방향 양 측면에서 폭 방향으로 양 코너부까지 배치된 적층 세라믹 전자부품.
KR1020160047754A 2016-04-19 2016-04-19 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 KR102538895B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160047754A KR102538895B1 (ko) 2016-04-19 2016-04-19 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
US15/401,625 US10256044B2 (en) 2016-04-19 2017-01-09 Method of manufacturing multilayer ceramic electronic component
JP2017003718A JP2017195359A (ja) 2016-04-19 2017-01-12 積層セラミック電子部品の製造方法及び積層セラミック電子部品
CN201710060102.6A CN107316742B (zh) 2016-04-19 2017-01-24 制造多层陶瓷电子组件的方法及多层陶瓷电子组件
JP2021177800A JP2022009752A (ja) 2016-04-19 2021-10-29 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2021177702A JP7207837B2 (ja) 2016-04-19 2021-10-29 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160047754A KR102538895B1 (ko) 2016-04-19 2016-04-19 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
KR20170119559A true KR20170119559A (ko) 2017-10-27
KR102538895B1 KR102538895B1 (ko) 2023-06-01

Family

ID=60040172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160047754A KR102538895B1 (ko) 2016-04-19 2016-04-19 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US10256044B2 (ko)
JP (3) JP2017195359A (ko)
KR (1) KR102538895B1 (ko)
CN (1) CN107316742B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538895B1 (ko) * 2016-04-19 2023-06-01 삼성전기주식회사 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
KR20190135232A (ko) * 2018-05-28 2019-12-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102109637B1 (ko) * 2018-08-21 2020-05-12 삼성전기주식회사 적층형 커패시터
KR102048155B1 (ko) * 2018-09-05 2019-11-22 삼성전기주식회사 적층 세라믹 전자부품
JP7213644B2 (ja) * 2018-09-12 2023-01-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR102145310B1 (ko) * 2018-11-19 2020-08-18 삼성전기주식회사 커패시터 부품 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068197A (ko) * 2008-12-12 2010-06-22 가부시키가이샤 무라타 세이사쿠쇼 칩형상 전자부품의 제조방법
JP2011166030A (ja) * 2010-02-12 2011-08-25 Murata Mfg Co Ltd 電極の形成方法及びこれを含む電子部品の製造方法
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
KR20120104949A (ko) * 2011-03-14 2012-09-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JP2869901B2 (ja) * 1990-11-30 1999-03-10 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH05167225A (ja) * 1991-12-12 1993-07-02 Nitto Denko Corp 電極形成用転写シ―トと電子部品の外部電極形成方法
JPH06224073A (ja) * 1993-01-25 1994-08-12 Tokin Corp 積層セラミックコンデンサの製造方法
JP2002100546A (ja) * 2000-09-21 2002-04-05 Taiyo Yuden Co Ltd 電子部品の製造方法
US6895429B2 (en) 2001-12-28 2005-05-17 Network Appliance, Inc. Technique for enabling multiple virtual filers on a single filer to participate in multiple address spaces with overlapping network addresses
JP4258172B2 (ja) * 2002-05-28 2009-04-30 株式会社村田製作所 積層セラミックコンデンサ
KR100533631B1 (ko) 2003-10-27 2005-12-06 삼성전기주식회사 외부 단자 전극 도포 방법
KR100756348B1 (ko) 2006-01-24 2007-09-10 제일모직주식회사 적층 세라믹 콘덴서 외부전극용 도전성 페이스트 조성물
JP4462218B2 (ja) * 2006-03-28 2010-05-12 Ｔｄｋ株式会社 チップ状電子部品の外部電極形成方法および外部電極形成装置
JP2010147406A (ja) * 2008-12-22 2010-07-01 Tdk Corp 電子部品の製造方法
JP5206440B2 (ja) * 2009-01-16 2013-06-12 Ｔｄｋ株式会社 セラミック電子部品
KR20120054843A (ko) * 2010-11-22 2012-05-31 삼성전기주식회사 전극 형성 장치 및 이를 이용한 전극 형성 방법
JP5195900B2 (ja) * 2010-12-29 2013-05-15 株式会社村田製作所 電子部品製造装置及び電子部品の製造方法
JP5678905B2 (ja) * 2011-03-14 2015-03-04 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102029468B1 (ko) * 2012-01-18 2019-10-07 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140041022A (ko) * 2012-09-27 2014-04-04 삼성전기주식회사 칩 소자 및 그 제조 방법
KR101444616B1 (ko) 2013-08-14 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
KR102538895B1 (ko) * 2016-04-19 2023-06-01 삼성전기주식회사 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
KR101892802B1 (ko) * 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068197A (ko) * 2008-12-12 2010-06-22 가부시키가이샤 무라타 세이사쿠쇼 칩형상 전자부품의 제조방법
JP2011166030A (ja) * 2010-02-12 2011-08-25 Murata Mfg Co Ltd 電極の形成方法及びこれを含む電子部品の製造方法
KR20110122008A (ko) 2010-05-03 2011-11-09 삼성전기주식회사 적층 세라믹 커패시터, 이를 포함하는 인쇄회로기판 및 그의 제조방법
KR20120104949A (ko) * 2011-03-14 2012-09-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조방법

Also Published As

Publication number Publication date
JP7207837B2 (ja) 2023-01-18
CN107316742B (zh) 2020-07-07
KR102538895B1 (ko) 2023-06-01
US20170301469A1 (en) 2017-10-19
JP2022009749A (ja) 2022-01-14
JP2017195359A (ja) 2017-10-26
CN107316742A (zh) 2017-11-03
US10256044B2 (en) 2019-04-09
JP2022009752A (ja) 2022-01-14

Similar Documents

Publication Publication Date Title
KR101883061B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101548859B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102004776B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
JP7207837B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR101813368B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR101933415B1 (ko) 커패시터 및 그의 제조 방법
US11145464B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20210082626A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102004789B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101539888B1 (ko) 적층 세라믹 전자부품의 제조방법
KR101891085B1 (ko) 커패시터 및 그의 제조방법
KR102514236B1 (ko) 커패시터 및 그의 제조방법
US10854384B2 (en) Multilayer ceramic electronic component
US11101075B2 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]