KR20120104949A - 적층 세라믹 전자부품의 제조방법 - Google Patents

적층 세라믹 전자부품의 제조방법 Download PDF

Info

Publication number
KR20120104949A
KR20120104949A KR1020120025510A KR20120025510A KR20120104949A KR 20120104949 A KR20120104949 A KR 20120104949A KR 1020120025510 A KR1020120025510 A KR 1020120025510A KR 20120025510 A KR20120025510 A KR 20120025510A KR 20120104949 A KR20120104949 A KR 20120104949A
Authority
KR
South Korea
Prior art keywords
green
ceramic
cutting
sheet
state
Prior art date
Application number
KR1020120025510A
Other languages
English (en)
Other versions
KR101436808B1 (ko
Inventor
토고 마츠이
미노루 도오카
히로요시 타카시마
켄이치 오카지마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120104949A publication Critical patent/KR20120104949A/ko
Application granted granted Critical
Publication of KR101436808B1 publication Critical patent/KR101436808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
    • B26D1/01—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work
    • B26D1/04—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a linearly-movable cutting member
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/04—Punching, slitting or perforating
    • B32B2038/042—Punching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/003—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts
    • C04B37/006—Joining burned ceramic articles with other burned ceramic articles or other articles by heating by means of an interlayer consisting of a combination of materials selected from glass, or ceramic material with metals, metal oxides or metal salts consisting of metals or metal salts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/1348—Work traversing type

Abstract

내부전극을 측면에 노출시킨 상태의 그린 칩에 있어서, 내부전극의 측부에 보호 영역을 형성하기 위해, 그린 칩의 측면에 세라믹 그린시트를 부착한다는 공정을 진행하는데 있어, 그린 칩에 소망하지 않는 변형이 생기지 않고 그린 칩을 취급할 수 있도록 한다.
마더 블록의 절단 후의 행 및 열 방향으로 배열된 상태의 복수의 그린 칩(19)을 서로의 간격을 넓힌 상태로 하고 나서 전동시키고, 그것에 의해, 복수의 그린 칩(19)의 각각의 측면(20)을 가지런히 하여 개방면으로 하고 나서, 측면(20)에 접착제를 부여하고, 이어서 부착용 탄성체(48)상에 측면용 세라믹 그린시트(47)를 놓고, 그린 칩(19)의 측면(20)을 측면용 세라믹 그린시트(47)에 밀어붙임으로써, 측면용 세라믹 그린시트(47)를 펀칭하는 동시에 측면(20)에 부착시킨 상태로 한다.

Description

적층 세라믹 전자부품의 제조방법{MANUFACTURING METHOD FOR MONOLITHIC CERAMIC ELECTRONIC COMPONENT}
이 발명은 적층 세라믹 전자부품의 제조방법에 관한 것으로서, 특히 적층 세라믹 전자부품에서의 내부전극의 측부에 보호 영역을 형성하기 위한 방법에 관한 것이다.
이 발명이 적용되는 적층 세라믹 전자부품으로서, 예를 들면 적층 세라믹 콘덴서가 있다. 적층 세라믹 콘덴서를 제조하기 위해서는, 전형적으로는, 도 21(A) 및 (B)에 각각 나타내는 바와 같이, 제1의 내부전극(1)이 형성된 제1의 세라믹 그린시트(3)와 제2의 내부전극(2)이 형성된 제2의 세라믹 그린시트(4)를 교대로 복수층씩 적층하는 공정이 실시된다. 이 적층 공정에 의해, 소성 전의 부품 본체가 얻어지고, 소성 전의 부품 본체가 소성된 후, 소결한 부품 본체의 상대향하는 제1 및 제2의 단면에 제1 및 제2의 외부전극이 형성된다. 이것에 의해, 제1 및 제2의 단면에 각각 인출된 제1 및 제2의 내부전극(1 및 2)이 제1 및 제2의 외부전극에 각각 전기적으로 접속되어 적층 세라믹 콘덴서가 완성된다.
최근, 적층 세라믹 콘덴서는 소형화의 일로를 걷고 있으며, 한편으로 취득 정전 용량이 높은 것이 요구되고 있다. 이들 요망에 부응하기 위해서는, 적층되는 세라믹 그린시트(3 및 4)상을 각각 점유하는 내부전극(1 및 2)의 각 유효 면적, 즉 내부전극(1 및 2)이 서로 대향하는 면적을 늘리는 것이 유효하다. 이러한 유효 면적을 늘리기 위해서는, 도 21에 나타낸 측부의 보호 영역(5) 및 단부의 보호 영역(6)의 치수를 줄이는 것이 중요해진다.
그러나 단부의 보호 영역(6)의 치수를 줄이면, 소망하지 않아도 제1의 외부전극과 제2의 외부전극이, 내부전극(1 및 2)의 어느 하나를 통해 단락해 버릴 위험성이 높아진다. 따라서, 적층 세라믹 콘덴서의 신뢰성을 고려했을 때, 단부의 보호 영역(6)의 치수를 줄이는 것보다, 측부의 보호 영역(5)의 치수를 줄이는 편이 바람직한 것을 알 수 있다.
상기와 같이, 측부의 보호 영역(5)의 치수를 줄이는 유효한 방법으로서, 특허문헌 1에 기재된 것이 있다. 특허문헌 1에서는, 내부전극 패턴이 인쇄된 세라믹 그린시트를 복수장 적층?압착하여 마더 블록을 제작하고, 마더 블록을 소정의 사이즈로 절단함으로써, 절단면인 측면에 내부전극이 노출된 상태에 있는 복수의 그린 칩을 꺼낸 후, 이들 복수의 그린 칩을 홀더에 의해 유지시키고, 이 상태로 각 그린 칩의 측면에 측면용 세라믹 그린시트를 부착함으로써 측부의 보호 영역을 형성하는 것이 기재되어 있다.
그러나 상기 특허문헌 1에 기재된 기술에는 다음과 같은 해결되어야 할 과제가 있다.
특허문헌 1에는 마더 블록을 절단하여, 복수의 그린 칩을 얻은 후, 이들 복수의 그린 칩을 홀더에 의해 유지한 상태로 하기 위한 구체적인 방법이 기재되어 있지 않다.
마더 블록을 절단하여 얻어진 그린 칩에 있어서는, 그 단면에는 서로 동극이 되는 복수의 내부전극이 노출되는데, 그 측면에는 모든 내부전극, 즉 서로에게 이극이 되는 복수의 내부전극이 노출된다. 그 때문에, 그린 칩의 취급시에 그 측면에 대해서는 세심한 주의를 기울이지 않으면, 서로 이극인 내부전극끼리가 소망하지 않아도 단락해 버릴 경우가 있다. 특히, 적층용의 세라믹 그린시트가 얇아질수록, 서로 이극인 내부전극간의 거리가 줄어들어 단락의 위험성이 높아진다. 단락이 생기면, 예를 들면 적층 세라믹 콘덴서의 경우에는 쇼트 불량을 일으키게 된다.
따라서, 그린 칩의 측면에는 가능한 한 접촉하지 않는 것이 중요하다. 그러나 특허문헌 1에는 상술한 바와 같은 과제에 대해서는 하등 시사되어 있지 않고, 따라서 마더 블록을 절단하여 얻어진 그린 칩의 양호한 취급방법에 관하여 하등의 제안도 이루어져 있지 않다.
또한 동일한 과제는 적층 세라믹 콘덴서를 제조하는 경우에 한정되지 않고, 적층 세라믹 콘덴서 이외의 적층 세라믹 전자부품을 제조하는 경우에 있어서도 조우할 수 있다.
일본국 공개특허공보 평6-349669호
그리하여, 이 발명의 목적은 상술한 바와 같은 과제를 해결할 수 있는 적층 세라믹 전자부품의 제조방법을 제공하고자 하는 것이다.
이 발명에 따른 적층 세라믹 전자부품의 제조방법은, 제1의 국면에서는, 적층된 복수의 세라믹 그린시트와, 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과, 마더 블록을 서로 직교하는 제1방향의 절단선 및 제2방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 내부전극이 노출된 상태에 있는 복수의 그린 칩을 얻는 절단 공정과, 상기 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성함으로써, 소성 전의 부품 본체를 얻는 부착 공정과, 소성 전의 부품 본체를 소성하는 공정을 포함하고 있다.
상기 절단 공정을 거쳐 얻어진 복수의 그린 칩은 행 및 열 방향으로 배열된 상태에 있다.
이 발명의 제1의 국면에 따른 제조방법은, 상술한 기술적 과제를 해결하기 위해, 상기 부착 공정 전에, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩의 서로의 간격을 넓힌 상태에서, 복수의 그린 칩을 전동(轉動)시키고, 그것에 의해, 복수의 그린 칩의 각각의 절단측면을 가지런히 하여 개방면으로 하는 전동 공정이 실시되고, 부착 공정은 개방면이 된 그린 칩의 절단측면에 측면용 세라믹 그린시트를 부착하는 공정을 포함하는 것을 특징으로 하고 있다.
상술한 전동 공정에 있어서, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩의 서로의 간격을 넓힌 상태로 하기 위해, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩을 확장성이 있는 점착 시트상에 부착하고, 그 상태에서 점착 시트를 확장하는 공정이 실시되는 것이 바람직하다.
이 발명에 따른 적층 세라믹 전자부품의 제조방법은, 제2의 국면에서는 적층된 복수의 세라믹 그린시트와, 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과, 마더 블록을 제1방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 내부전극이 노출된 상태에 있는 복수의 봉상의 그린 블록체를 얻는 제1절단 공정과, 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성하는 부착 공정과, 소성 전의 세라믹 보호층이 형성된 봉상의 그린 블록체를, 제1방향에 직교하는 제2방향의 절단선을 따라 절단함으로써, 복수의 소성 전의 부품 본체를 얻는 제2절단 공정과, 소성 전의 부품 본체를 소성하는 공정을 포함하고, 제1절단 공정을 거쳐 얻어진 복수의 봉상의 그린 블록체는 소정 방향으로 배열된 상태에 있고, 부착 공정 전에, 소정 방향으로 배열된 상태의 복수의 봉상의 그린 블록체의 서로의 간격을 넓힌 상태에서, 복수의 봉상의 그린 블록체를 전동시키고, 그것에 의해, 복수의 봉상의 그린 블록체의 각각의 절단측면을 가지런히 하여 개방면으로 하는 전동 공정이 실시되며, 부착 공정은, 개방면이 된 봉상의 그린 블록체의 절단측면에 측면용 세라믹 그린시트를 부착하는 공정을 포함하는 것을 특징으로 하고 있다.
이 발명의 제2의 국면에 있어서도, 바람직하게는, 상기 전동 공정에 있어서, 소정 방향으로 배열된 상태의 복수의 봉상의 그린 블록체의 서로의 간격을 넓힌 상태로 하기 위해, 소정 방향으로 배열된 상태의 복수의 봉상의 그린 블록체를, 확장성이 있는 점착 시트상에 부착하고, 그 상태에서 점착 시트를 확장하는 공정이 실시된다.
이 발명에 있어서, 측면용 세라믹 그린시트와 그린 칩 또는 봉상의 그린 블록체의 절단측면 사이에 접착제를 부여하는 공정을 더 포함하는 것이 바람직하다.
또한 상기 부착 공정에서는, 부착용 탄성체상에 측면용 세라믹 그린시트를 놓고, 부착용 탄성체가 탄성 변형할 정도의 힘으로, 그린 칩 또는 봉상의 그린 블록체의 절단측면을 측면용 세라믹 그린시트에 밀어붙이고, 이어서 측면용 세라믹 그린시트를 절단측면에 부착시킨 상태에서, 그린 칩 또는 봉상의 그린 블록체를 부착용 탄성체로부터 이격하도록 하는 것이 바람직하다.
상기의 바람직한 실시 양태에 있어서, 측면용 세라믹 그린시트는 그린 칩 또는 봉상의 그린 블록체의 절단측면보다 큰 치수를 가지고, 그린 칩 또는 봉상의 그린 블록체의 절단측면을 측면용 세라믹 그린시트에 밀어붙일 때, 측면용 세라믹 그린시트를 그린 칩 또는 봉상의 그린 블록체의 절단측면의 둘레 가장자리에 의해 펀칭하도록 하는 것이 보다 바람직하다.
또한 이 발명에 있어서, 측면용 세라믹 그린시트가 그린 칩 또는 봉상의 그린 블록체의 절단측면보다 큰 치수를 가지고 있을 경우에는, 상술한 부착 공정 후, 측면용 세라믹 그린시트의 그린 칩 또는 봉상의 그린 블록체의 절단측면에 부착된 부분을 제외한 불필요 부분을 제거하는 공정이 더 실시된다.
이 발명은 또한 그린 칩 또는 봉상의 그린 블록체의 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성한 후, 그린 칩 또는 봉상의 그린 블록체와 소성 전의 세라믹 보호층의 접착성을 향상하기 위해, 서로를 200℃이하의 온도로 가열 압착하는 공정을 더 포함하는 것이 바람직하다.
이 발명에 따른 적층 세라믹 전자부품의 제조방법에 있어서, 또한 특정 내부전극과 전기적으로 접속되도록, 부품 본체의 소정의 면상에 외부전극을 형성하는 공정이 실시되어도 된다.
이 발명에 따른 적층 세라믹 전자부품의 제조방법은, 제3의 국면에서는, 적층된 복수의 세라믹 그린시트와, 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과, 마더 블록을 서로 직교하는 제1방향의 절단선 및 제2방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 내부전극이 노출된 상태에 있는 복수의 그린 칩을 얻는 절단 공정을 포함하고, 절단 공정을 거쳐 얻어진 복수의 그린 칩은 행 및 열 방향으로 배열된 상태에 있으며, 절단 공정 후, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩의 서로의 간격을 넓힌 상태에서, 복수의 그린 칩을 전동시키고, 그것에 의해, 복수의 그린 칩의 각각의 절단측면을 가지런히 하여 개방면으로 하는 전동 공정을 더 포함하는 것을 특징으로 하고 있다.
이 발명에 의하면, 마더 블록을 절단하여 얻어진 행 및 열 방향으로 배열된 상태의 복수의 그린 칩 또는 소정 방향으로 배열된 복수의 봉상의 그린 블록체를 취급할 시에, 배열된 상태의 복수의 그린 칩 또는 봉상의 그린 블록체의 서로의 간격을 넓힌 상태에서, 복수의 그린 칩 또는 봉상의 그린 블록체를 전동시키고, 그것에 의해, 복수의 그린 칩 또는 봉상의 그린 블록체의 각각의 절단측면을 가지런히 하여 개방면으로 하는 전동 공정을 실시하도록 하고 있으므로, 그린 칩 또는 봉상의 그린 블록체의 절단측면에 대하여 소망하지 않는 외력이 미칠 가능성을 저감할 수 있다. 따라서, 적층용 세라믹 그린시트가 얇아지고, 그것에 의해 서로 이극의 내부전극간의 거리가 줄었다고 해도 단락이 생기기 어렵게 할 수 있다.
또한 이 발명의 제1의 국면에 의하면, 개방면이 된 그린 칩의 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성하는 부착 공정이, 행 및 열 방향으로 배열된 상태로서, 각각의 절단측면이 가지런하게 개방면이 되는 방향으로 향해진 복수의 그린 칩에 대하여 한꺼번에 실시되므로, 제2의 국면에서의 봉상의 그린 블록체에 대하여 부착 공정을 실시하는 경우와 마찬가지로, 부착 공정을 능률적으로 진행할 수 있는 동시에, 그린 칩간에서의 소성 전의 세라믹 보호층의 두께의 편차를 생기기 어렵게 할 수 있다.
이 발명에 있어서, 측면용 세라믹 그린시트와 그린 칩 또는 봉상의 그린 블록체의 절단측면 사이에 접착제를 부여하도록 하면, 측면용 세라믹 그린시트와 그린 칩 또는 봉상의 그린 블록체의 절단측면 사이의 접착성을 높일 수 있다. 따라서, 접착성을 높이기 위한 가열 공정을 가령 실시해도, 그 가열 온도를 그다지 높일 필요가 없다. 따라서, 가열에 의한 측면용 세라믹 그린시트 및 그린 칩 또는 봉상의 그린 블록체의 소망하지 않는 변형이 생기기 어렵게 할 수 있다.
이 발명에 있어서, 그린 칩 또는 봉상의 그린 블록체의 절단측면에 측면용 세라믹 그린시트를 부착하고, 소성 전의 세라믹 보호층을 형성한 후, 서로를 200℃이하의 온도에서 가열 압착하도록 하면, 가열에 의한 그린 칩 또는 봉상의 그린 블록체의 소망하지 않는 변형을 억제하면서, 그린 칩 또는 봉상의 그린 블록체와 소성 전의 세라믹 보호층의 접착성을 향상시킬 수 있다.
도 1은 이 발명의 제1의 실시형태를 설명하기 위한 것으로, 이 발명에 따른 제조방법에 의해 얻어지는 적층 세라믹 전자부품의 일례로서의 적층 세라믹 콘덴서(11)의 외관을 나타내는 사시도이다.
도 2는 도 1에 나타낸 적층 세라믹 콘덴서(11)에 포함하는 부품 본체(12)의 외관을 나타내는 사시도이다.
도 3은 도 2에 나타낸 부품 본체(12)를 얻기 위해 준비되는 그린 칩(19)의 외관을 나타내는 사시도이다.
도 4는 도 3에 나타낸 그린 칩(19)을 얻기 위해 준비되는 내부전극 패턴(32)이 형성된 적층용 세라믹 그린시트(31)를 나타내는 평면도이다.
도 5는 도 4에 나타낸 적층용 세라믹 그린시트(31)를 소정 간격 어긋나게 하면서 적층하는 공정을 설명하기 위한 평면도이며, 도 4보다 확대하여 나타내고 있다.
도 6은, (1)은 도 5를 사용하여 설명한 적층 공정에 의해 얻어진 마더 블록(35)을 절단하여 얻어진 복수의 그린 칩(19)을 나타내는 평면도이며, (2)는 (1)에 있어서 행 및 열 방향으로 배열된 상태의 복수의 그린 칩(19)의 서로의 간격을 넓힌 상태를 나타내는 평면도이다.
도 7은 도 6(2)에 나타낸 상태에 있는 복수의 그린 칩(19)을 전동시키는 전동 공정을 설명하기 위한 것으로, 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 8은 도 7에 나타낸 전동 공정의 결과, 개방면이 된 그린 칩(19)의 제1의 절단측면(20)에 접착제(43)를 도포하는 공정을 설명하기 위한 것으로, 그린 칩(19)의 주면 방향으로부터 나타낸 도면이다.
도 9는 도 8에 나타낸 도포 플레이트(44)의 평면도이다.
도 10은 그린 칩(19)의 제1의 절단측면(20)에 측면용 세라믹 그린시트(47)를 부착하여, 소성 전의 제1의 세라믹 보호층(22)을 형성하는 부착 공정을 설명하기 위한 것으로, 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 11은 도 10(3)에 나타낸 측면용 세라믹 그린시트(47)의 불필요 부분(47a)을 롤 박리에 의해 제거하고 있는 상태를 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 12는 제1의 절단측면(20)에 소성 전의 제1의 세라믹 보호층(22)을 형성한 후, 그린 칩(19)의 세라믹 보호층(22)측을 압착용 탄성체(52)에 밀어넣는 압착 공정을 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 13은 도 12에 나타낸 압착 공정 후, 복수의 그린 칩(19)을 다시 전동시키는 전동 공정을 설명하기 위한 것으로, 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 14는 도 13에 나타낸 전동 공정을 거쳐 얻어진 상태로서, 복수의 그린 칩(19)이 제1의 세라믹 보호층(22)을 통해 점착 시트(38)에 점착하면서 지지대(40)에 의해 유지된 상태를 그린 칩(19)의 단면 방향으로부터 나타낸 도면이다.
도 15는 도 14에 나타낸 상태에서, 접착제 도포 공정, 측면용 세라믹 그린시트 부착 공정 및 압착 공정을 다시 실시한 후에 얻어진, 그린 칩(19)의 제1 및 제2의 절단측면(20 및 21)의 각각에 소성 전의 제1 및 제2의 세라믹 보호층(22 및 23)이 형성된 상태에 있는 소성 전의 부품 본체(12)를 그 단면 방향으로부터 나타낸 도면이다.
도 16은 도 15에 나타낸 점착 시트(38)로부터 소성 전의 부품 본체(12)를 회수하는 공정을 소성 전의 부품 본체(12)의 단면 방향으로부터 나타내는 도면이다.
도 17은 이 발명의 제2의 실시형태를 설명하기 위한 것으로, 제1의 변형예로서의 도포 플레이트(44a)를 나타내는 평면도이다.
도 18은 이 발명의 제3의 실시형태를 설명하기 위한 것으로, 제2의 변형예로서의 도포 플레이트(44b)를 나타내는 평면도이다.
도 19는 이 발명의 제4의 실시형태를 설명하기 위한 것으로, 그린 칩(19a)의 외관을 나타내는 사시도이다.
도 20은 도 19에 나타낸 그린 칩(19a)을 얻기 위해 준비되는 내부전극 패턴(32a)이 형성된 적층용 세라믹 그린시트(31a)를 나타내는 평면도이다.
도 21은 종래의 적층 세라믹 콘덴서의 일반적인 제조방법을 설명하기 위한 것으로, 제1의 내부전극(1)이 형성된 제1의 세라믹 그린시트(3)와 제2의 내부전극(2)이 형성된 제2의 세라믹 그린시트(4)를 나타내는 평면도이다.
이하에 이 발명을 실시하기 위한 형태를 설명하는데 있어, 적층 세라믹 전자부품으로서 적층 세라믹 콘덴서를 예시한다.
도 1 내지 도 16은 이 발명의 제1의 실시형태를 설명하기 위한 것이다.
우선, 도 1에 나타내는 바와 같이, 적층 세라믹 콘덴서(11)는 부품 본체(12)를 포함하고 있다. 부품 본체(12)는 도 2에 단독으로 나타나 있다. 부품 본체(12)는 서로 대향하는 1쌍의 주면(13 및 14)과, 서로 대향하는 1쌍의 측면(15 및 16)과, 서로 대향하는 1쌍의 단면(17 및 18)을 가지는 직방체상 또는 거의 직방체상을 이루고 있다.
부품 본체(12)의 상세를 설명하는데 있어, 부품 본체(12)를 얻기 위해 준비되는 그린 칩(19)의 외관을 나타내는 도 3도 참조한다. 또한 부품 본체(12)는 나중의 설명으로부터 명백하듯이, 도 3에 나타낸 그린 칩(19)의 서로 대향하는 1쌍의 측면(이하, "절단측면"이라 칭함)(20 및 21)상에 소성 전의 세라믹 보호층(22 및 23)을 각각 형성한 것을 소성하여 얻어진 것에 상당한다. 이후의 설명에 있어서, 소성 후의 부품 본체(12)에서의 그린 칩(19)에 유래하는 부분을 적층부(24)라 칭하기로 한다.
부품 본체(12)에서의 적층부(24)는, 주면(13 및 14)의 방향으로 연장되면서 주면(13 및 14)에 직교하는 방향으로 적층된 복수의 세라믹층(25)과, 세라믹층(25)간의 계면을 따라 형성된 복수 쌍의 제1 및 제2의 내부전극(26 및 27)으로 구성된 적층 구조를 가지고 있다. 또한 부품 본체(12)는 그 측면(15 및 16)을 각각 부여하도록 적층부(24)의 절단측면(20 및 21)상에 배치되는 1쌍의 세라믹 보호층(22 및 23)을 가지고 있다. 세라믹 보호층(22 및 23)은 바람직하게는 서로 같은 두께가 된다.
또한 도 1 등에 있어서, 적층부(24)와 세라믹 보호층(22 및 23)의 각각의 경계가 명료하게 도시되어 있는데, 경계를 명료하게 도시한 것은 설명의 편의를 위함이며, 실제로는 이러한 경계는 명료하게 나타나는 것은 아니다.
제1의 내부전극(26)과 제2의 내부전극(27)은 세라믹층(25)을 통해 서로 대향한다. 이 대향에 의해 전기적 특성이 발현된다. 즉, 이 적층 세라믹 콘덴서(11)의 경우에는 정전 용량이 형성된다.
제1의 내부전극(26)은 부품 본체(12)의 제1의 단면(17)에 노출되는 노출단을 가지고, 제2의 내부전극(27)은 부품 본체(12)의 제2의 단면(18)에 노출되는 노출단을 가지고 있다. 그러나 상술한 세라믹 보호층(22 및 23)이 배치되기 때문에, 내부전극(26 및 27)은 부품 본체(12)의 측면(15 및 16)에는 노출되지 않는다.
적층 세라믹 콘덴서(11)는 또한 내부전극(26 및 27)의 각각의 노출단에 각각 전기적으로 접속되도록, 부품 본체(12)의 적어도 1쌍의 단면(17 및 18)상에 각각 형성된 외부전극(28 및 29)을 포함하고 있다.
내부전극(26 및 27)을 위한 도전 재료로서는, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다.
세라믹층(25) 및 세라믹 보호층(22 및 23)을 구성하는 세라믹 재료로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 유전체 세라믹을 사용할 수 있다.
세라믹 보호층(22 및 23)을 구성하는 세라믹 재료는 세라믹층(25)을 구성하는 세라믹 재료와 적어도 주성분이 같은 것이 바람직하다. 이 경우, 가장 바람직하게는 같은 조성의 세라믹 재료가 세라믹층(25)과 세라믹 보호층(22 및 23)의 쌍방에 사용된다.
또한 이 발명은 적층 세라믹 콘덴서 이외의 적층 세라믹 전자부품에도 적용할 수 있다. 적층 세라믹 전자부품이, 예를 들면 압전 부품의 경우에는 PZT계 세라믹 등의 압전체 세라믹, 서미스터의 경우에는 스피넬계 세라믹 등의 반도체 세라믹이 사용된다.
외부전극(28 및 29)은 상술한 바와 같이, 부품 본체(12)의 적어도 1쌍의 단면(17 및 18)상에 각각 형성되는데, 이 실시형태에서는, 주면(13 및 14) 및 측면(15 및 16)의 각 일부에까지 돌아 들어간 부분을 가지고 있다.
외부전극(28 및 29)은 도시하지 않지만, 하지층과 하지층상에 형성되는 도금층으로 구성되는 것이 바람직하다. 하지층을 위한 도전 재료로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다. 하지층은 도전성 페이스트를 미소성의 부품 본체(12)상에 도포하여 부품 본체(12)와 동시 소성하는 코파이어법(co-firing method)을 적용함으로써 형성되어도, 도전성 페이스트를 소성 후의 부품 본체(12)상에 도포하여 베이킹하는 포스트 파이어법(post-firing method)을 적용함으로써 형성되어도 된다. 혹은 하지층은 직접 도금에 의해 형성되어도 되고, 열경화성 수지를 포함하는 도전성 수지를 경화시킴으로써 형성되어도 된다.
하지층상에 형성되는 도금층은 바람직하게는 Ni 도금 및 그 위의 Sn 도금의 2층 구조가 된다.
다음으로, 도 4 내지 도 16을 더 참조하면서 상술한 적층 세라믹 콘덴서(11)의 제조방법에 대하여 설명한다.
우선, 도 4에 그 일부를 나타내는 바와 같이, 세라믹층(25)이 될 적층용 세라믹 그린시트(31)가 준비된다. 보다 상세하게는 세라믹 분말, 바인더 및 용제를 포함하는 세라믹 슬러리가 준비되고, 이 세라믹 슬러리가 도시하지 않는 캐리어 필름상에서, 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등을 사용하여 시트상으로 성형됨으로써 적층용 세라믹 그린시트(31)가 얻어진다. 적층용 세라믹 그린시트(31)의 두께는 바람직하게는 3㎛이하가 된다.
다음으로, 마찬가지로 도 4에 나타내는 바와 같이, 적층용 세라믹 그린시트(31)상에 소정의 패턴으로 도전성 페이스트가 인쇄된다. 이것에 의해, 내부전극(26 및 27)의 각각이 될 내부전극 패턴(32)이 형성된 적층용 세라믹 그린시트(31)가 얻어진다. 보다 구체적으로는, 적층용 세라믹 그린시트(31)상에 띠상의 내부전극 패턴(32)이 복수열 형성된다. 내부전극 패턴(32)의 두께는 바람직하게는 1.5㎛이하가 된다.
도 5에 있어서, 띠상의 내부전극 패턴(32)이 연장되는 길이방향(도 5에 의한 좌우 방향)의 절단선(33) 및 이것에 대하여 직교하는 폭방향(도 5에 의한 상하 방향)의 절단선(34)의 각 일부가 도시되어 있다. 띠상의 내부전극 패턴(32)은, 2개분의 내부전극(26 및 27)이 각각의 인출부끼리 연결된 것이, 길이방향을 따라 이어진 형상을 가지고 있다. 또한 도 5는 도 4보다 확대되어 있다.
다음으로, 상술과 같이 내부전극 패턴(32)이 형성된 적층용 세라믹 그린시트(31)를, 도 5(A)와 (B)에 나타내는 바와 같이, 폭방향을 따라 소정 간격, 즉 내부전극 패턴(32)의 폭방향 치수의 절반씩, 어긋나게 하면서 소정 매수 적층하고, 그 상하에 도전성 페이스트가 인쇄되어 있지 않은 외층이 되는 적층용 세라믹 그린시트를 소정 매수 적층하는 것이 행해진다. 절단선(33 및 34)이 도 5(A) 및 (B)에 공통되게 도시되어 있기 때문에, 도 5(A)와 (B)를 대조하면, 적층용 세라믹 그린시트(31)의 적층시의 어긋나게 하는 방법이 용이하게 이해된다.
상술한 적층 공정의 결과, 도 6(1)에 나타낸 마더 블록(35)이 얻어진다. 도 6에 있어서, 마더 블록(35)의 내부에 위치하는 가장 위의 내부전극 패턴(32) 내지는 내부전극(26)이 파선으로 나타나 있다.
다음으로, 마더 블록(35)은 정수압 프레스 등의 수단에 의해 적층방향으로 프레스된다.
다음으로, 마더 블록(35)은 서로 직교하는 제1방향의 절단선(34) 및 제2방향의 절단선(33)을 따라 절단되고, 도 6(1)에 나타내는 바와 같이, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩(19)이 얻어진다. 이 절단에는 다이싱(dicing), 눌러 자르기(force-cutting), 레이저 컷트 등이 적용된다. 또한 도 6(1) 등의 도면에서는, 도면 작성상의 문제 때문에, 1개의 마더 블록(35)은, 그곳으로부터 6개의 그린 칩(19)이 꺼내지는 치수가 되었는데, 실제로는 보다 다수의 그린 칩(19)이 꺼내지는 치수가 된다.
각 그린 칩(19)은, 도 3에 단독으로 나타내는 바와 같이, 소성 전의 상태에 있는 복수의 세라믹층(25)과 복수의 내부전극(26 및 27)으로 구성된 적층 구조를 가지고 있다. 그린 칩(19)의 절단측면(20 및 21)은 제1방향의 절단선(34)을 따른 절단에 의해 나타난 면이며, 단면(36 및 37)은 제2방향의 절단선(33)의 절단에 의해 나타난 면이다. 절단측면(20 및 21)에는 내부전극(26 및 27)의 전부가 노출되어 있다. 또한 한쪽의 단면(36)에는 제1의 내부전극(26)만이 노출되고, 다른 쪽의 단면(37)에는 제2의 내부전극(27)만이 노출되어 있다.
도 6(1)에 나타내는 바와 같이, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩(19)은 확장성이 있는 점착 시트(38)상에 부착된다. 그리고, 점착 시트(38)는 도시하지 않는 익스팬드 장치(expander)에 의해, 화살표(39)로 나타내는 바와 같이 확장된다. 이것에 의해, 도 6(2)에 나타내는 바와 같이, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩(19)은 서로의 간격을 넓힌 상태가 된다.
이때, 나중에 실시되는 전동 공정에 있어서, 복수의 그린 칩(19)끼리가 부딪치지 않고, 원활하게 전동시키는 것을 가능하게 할 정도로 점착 시트(38)가 확장된다. 그린 칩(19)의 치수에 따라 다르지만, 일례로서 점착 시트(38)는 원래의 치수의 160% 정도 확장된다.
상술의 점착 시트(38)로서는, 예를 들면 염화비닐수지로 이루어지고, 점착층이 아크릴계 점착제에 의해 부여된 것이 사용된다. 이 점착 시트(38)는 일단 확장되면 완전히 원래의 형태로는 되돌아가지 않는 가소성을 가지고 있다. 따라서, 확장된 후의 점착 시트(38)의 핸들링이 용이하다. 예를 들면, 마더 블록(35)의 절단에 의해 복수의 그린 칩(19)을 얻은 후, 그린 칩(19)에 포함되는 바인더에 의해, 서로 이웃하는 그린 칩(19)의 절단측면(20 및 21)끼리 혹은 단면(36 및 37)끼리가 재접착할 가능성이 있는데, 점착 시트(38)는 일단 확장되면 완전히 원래의 형태로는 되돌아가지 않기 때문에, 절단측면(20 및 21)끼리 혹은 단면(36 및 37)끼리가 접촉하지 않고, 따라서 재접착되는 사태를 피할 수 있다.
다음으로, 복수의 그린 칩(19)을 전동시키고, 그것에 의해, 복수의 그린 칩(19)의 각각의 제1의 절단측면(20)을 가지런히 하여 개방면으로 하는 전동 공정이 실시된다.
그 때문에, 도 7(1)에 나타내는 바와 같이, 복수의 그린 칩(19)이 점착 시트(38)와 함께 지지대(40)상에 놓여지고, 한편 전동 작용판(41)이 그린 칩(19)에 대하여 위로부터 작용할 수 있는 상태에 놓여진다. 지지대(40) 및 전동 작용판(41)은 바람직하게는 실리콘 고무로 구성된다.
다음으로, 지지대(40)가 전동 작용판(41)에 대하여 화살표(42) 방향으로 이동된다. 이것에 의해, 도 7(2)에 나타내는 바와 같이, 복수의 그린 칩(19)이 한꺼번에 90도 회전하여, 그 제1의 절단측면(20)을 윗쪽으로 향한 상태가 된다. 이 상태에서 전동 작용판(41)을 제거하면 제1의 절단측면(20)이 개방면이 된다.
또한 상기의 그린 칩(19)의 전동을 보다 원활하게 생기게 하기 위해, 점착 시트(38)로부터 점착성 고무 시트상으로 그린 칩(19)을 옮기고 나서 전동 조작을 행해도 된다. 이 경우, 점착성 고무 시트는 탄성율이 50MPa이하이며 두께가 5mm이하인 것이 바람직하다.
다음으로, 필요에 따라, 도 8에 나타내는 바와 같이, 개방면이 된 그린 칩(19)의 제1의 절단측면(20)에 접착제(43)를 도포하는 접착제 도포 공정이 실시된다. 접착제(43)는 단일 성분의 것이어도, 용제 중에 수지를 용해한 것이어도 되고, 또한 그 안에 세라믹 입자가 분산된 페이스트여도 된다.
접착제(43)의 도포를 위해, 도 8 및 도 9에 나타내는 도포 플레이트(44)가 준비된다. 도포 플레이트(44)는 그린 칩(19)의 절단측면(20)에 접촉하는 도포면(45)을 가지고, 도포면에는 접착제(43)를 유지하기 위한 오목부(46)가 형성되며, 오목부(46)에는 접착제(43)가 충전되어 있다. 이 실시형태에서는, 오목부(46)는 도 9에 잘 나타나 있는 바와 같이 복수의 홈에 의해 부여된다.
접착제 도포 공정을 실시하는데 있어, 도 8에 나타내는 바와 같이, 그린 칩(19)의 절단측면(20)에 도포 플레이트(44)의 도포면(45)을 접촉시키는 동시에, 오목부(46)에 충전된 접착제(43)를 접촉시키는 공정과, 그린 칩(19)을 도포 플레이트(44)로부터 이격시키면서, 오목부(46)에 충전된 접착제(43)를 그린 칩(19)의 절단측면(20)에 전이시키는 공정이 실시된다. 이 경우, 모세관 현상 등도 작용하여, 그린 칩(19)의 절단측면(20) 전면에 접착제(43)가 도포되고, 한편 절단측면(20) 이외의 면에는 접착제(43)는 부여되지 않는다. 접착제(43)의 도포 두께는 오목부(46)의 폭, 깊이 혹은 배열 피치, 또는 접착제(43)의 점도 등에 따라 조정할 수 있다.
다음으로, 도 10에 나타내는 바와 같이, 개방면이 된 그린 칩(19)의 제1의 절단측면(20)에 측면용 세라믹 그린시트(47)를 부착하고, 소성 전의 제1의 세라믹 보호층(22)을 형성하는 부착 공정이 실시된다. 측면용 세라믹 그린시트(47)에 대해서도, 상술한 적층용 세라믹 그린시트(31)의 경우와 마찬가지로, 세라믹 분말, 바인더 및 용제를 포함하는 세라믹 슬러리가 준비되고, 이 세라믹 슬러리가 도시하지 않는 캐리어 필름상에서, 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등을 사용하여 시트상으로 성형됨으로써 얻어진다.
보다 상세하게는, 우선 도 10(1)에 나타내는 바와 같이, 그린 칩(19)의 제1의 절단측면(20)에 대향하는 상태로 측면용 세라믹 그린시트(47)가 배치된다. 측면용 세라믹 그린시트(47)는 부착용 탄성체(48)상에 놓여지고, 부착용 탄성체(48)는 고정 테이블(49)상에 놓여진다. 이 단계에서는, 측면용 세라믹 그린시트(47)는 캐리어 필름으로 뒤에 대어져 있지 않은 것이 바람직하다. 측면용 세라믹 그린시트(47)는 그린 칩(19)의 제1의 절단측면(20)보다 큰 치수를 가지고 있다.
또한 상술한 접착제 도포는 그린 칩(19)에 대하여 실시되는 것이 아니고, 예를 들면 분무법을 적용하여, 측면용 세라믹 그린시트(47)에 대하여 실시되어도 된다. 물론, 그린 칩(19)과 측면용 세라믹 그린시트(47)의 쌍방에 접착제가 도포되어도 된다.
다음으로, 그린 칩(19)이 측면용 세라믹 그린시트(47)에 대하여 근접되고, 도 10(2)에 나타내는 바와 같이, 부착용 탄성체(48)가 탄성 변형할 정도의 힘으로, 그린 칩(19)의 제1의 절단측면(20)이 측면용 세라믹 그린시트(47)에 밀어 붙여진다. 이때, 바람직하게는, 측면용 세라믹 그린시트(47)는 그린 칩(19)의 절단측면(20)의 둘레 가장자리로부터의 전단력(剪斷力)을 작용시킴으로써, 절단측면(20)의 치수분만큼 펀칭된다. 이 펀칭 공정에 있어서, 특별히 가열은 필요하지 않지만, 가열되는 경우에는, 측면용 세라믹 그린시트(47)가 펀칭되지 않고 찌부러져 버리는 것을 방지하기 위해, 측면용 세라믹 그린시트(47)가 연화하는 전이점 이하의 온도로 설정된다.
상술의 전단력은 그린 칩(19)이 부착용 탄성체(48)로 밀어 넣어짐으로써 발생한다. 이때, 그린 칩(19)의 능선부는 도 6에 나타낸 절단 공정을 마친 그대로의 상태, 즉 배럴 연마 등에 의한 모따기가 되어 있지 않은 상태이므로, 예리하게 뾰족해져 있고, 그 때문에 전단력을 측면용 세라믹 그린시트(47)의 펀칭 부분에 집중시킬 수 있다. 따라서, 측면용 세라믹 그린시트(47)의 펀칭을 원활하게 행할 수 있다.
상술한 바와 같이, 측면용 세라믹 그린시트(47)가 캐리어 필름에 의해 뒤에 대어져 있지 않은 편이 그 펀칭을 용이하게 행할 수 있다. 이 경우, 측면용 세라믹 그린시트(47)의 두께는 10~50㎛인 것이 바람직하다. 두께가 10㎛미만이면 캐리어 필름에 의해 뒤에 대어져 있지 않기 때문에, 지나치게 연약하여, 그 핸들링이 곤란해지고, 한편 두께가 50㎛를 넘으면 펀칭이 곤란해지기 때문이다.
상술과 같은 펀칭을 보다 원활한 것으로 하기 위해, 측면용 세라믹 그린시트(47)의 파단 강도는 1MPa이상이면서 50MPa이하, 파단 일그러짐(breaking strain)은 50%이하로 하는 것이 바람직하다. 또한 그린 칩(19)의 부착용 탄성체(48)로의 밀어넣음 량(amount of pressing)은, 그린 칩(19)의 두께 방향(도 10의 좌우 방향)에서의 서로 이웃하는 그린 칩(19)간의 간격의 절반 이하로 하는 것이 바람직하다. 이 밀어넣음 량이 너무 많으면 그린 칩(19)에 데미지를 주는 경우가 있다.
또한 부착용 탄성체(48)의 탄성율은 50MPa이하이며, 두께는 5mm이하인 것이 바람직하다. 부착용 탄성체(48)에 대한 측면용 세라믹 그린시트(47)의 탄성율이 낮을수록 그린 칩(19)의 절단측면(20)의 둘레 가장자리 부분에 전단력이 가해지기 쉽고, 그 때문에 펀칭한 측면용 세라믹 그린시트(47)의 결락이나 젖혀짐, 혹은 그린 칩(19)의 절단측면(20)의 둘레 가장자리 부분에서의 크랙을 보다 생기기 어렵게 할 수 있다.
그린 칩(19)으로 측면용 세라믹 그린시트(47)를 펀칭할 때, 1회만의 밀어 넣음이 아니라, 측면용 세라믹 그린시트(47)의 탄성 변형영역에서의 밀어 넣음을 복수회 반복해도 된다. 이러한 방법에 의해, 측면용 세라믹 그린시트(47)의 소성 변형을 억제할 수 있고, 따라서 펀칭 후의 측면용 세라믹 그린시트(47)의 불필요 부분(47a)에 의한 그린 칩(19)의 컴프레싱 포스(compressing force)를 저감할 수 있다. 이 컴프레싱 포스의 저감은, 이 다음에 실시되는 도 10(3)에 나타낸 그린 칩(19)을 부착용 탄성체(48)로부터 이격하는 공정에 있어서, 측면용 세라믹 그린시트(47)의 불필요 부분(47a)의 제거를 용이하게 한다.
또한 측면용 세라믹 그린시트(47)의 부착 공정에 있어서, 이 측면용 세라믹 그린시트(47)의 가소성이 증대하기 때문에 초래되는 소망하지 않는 변형이 생기지 않을 정도로 가열하여, 측면용 세라믹 그린시트(47)와 그린 칩(19)의 접착성을 향상시키도록 해도 된다.
측면용 세라믹 그린시트(47), 또는 그 그린 칩(19)에 부착되는 세라믹 보호층(22)이 되는 부분 이외의 불필요 부분(47a)의 취급을 용이하게 하기 위해, 측면용 세라믹 그린시트(47)를 캐리어 필름에 의해 뒤에 댄 상태에서 취급해도 된다.
다음으로, 도 10(3)에 나타내는 바와 같이, 측면용 세라믹 그린시트(47)의 세라믹 보호층(22)이 된 부분을 제1의 절단측면(20)에 부착시킨 상태에서, 그린 칩(19)이 부착용 탄성체(48)로부터 이격된다. 이때, 펀칭 후의 측면용 세라믹 그린시트(47)의 불필요 부분(47a)은 부착용 탄성체(48)측에 남겨진다. 이와 같이, 불필요 부분(47a)을 부착용 탄성체(48)측에 남기기 위해, 불필요 부분(47a)은 부착용 탄성체(48)에 고정되어야만 하는데, 이 고정은 불필요 부분(47a) 전체에서의 점착에 의한 고정이어도, 그린 칩(19)의 배열 영역의 주위 부분에서만의 고정이어도, 개개의 그린 칩(19)의 각각의 주위 부분에서의 고정이어도 된다.
또한 도 10(3)에 나타낸 측면용 세라믹 그린시트(47)의 불필요 부분(47a)의 제거를 용이하게 진행하기 위해, 도 11에 나타내는 바와 같은 롤 박리를 적용해도 된다. 즉 불필요 부분(47a)은 그 단부를 롤상으로 말면서 그린 칩(19)으로부터 제거된다.
이상과 같이 하여, 점착 시트(38)를 통해 지지대(40)에 의해 지지된 복수의 그린 칩(19)이, 그 제1의 절단측면(20)에 소성 전의 제1의 세라믹 보호층(22)을 형성한 상태가 된다.
또한 측면용 세라믹 그린시트(47)는 그린 칩(19)의 절단측면(20)보다 큰 치수를 가지는 것은 아니며, 절단측면(20)과 같은 치수를 가지도록 미리 컷트해 두고 나서 부착 공정을 실시하도록 해도 된다.
다음으로, 도 12에 나타내는 바와 같이, 고정 테이블(51)에 유지된 압착용 탄성체(52)가 준비된다. 상술과 같이, 제1의 절단측면(20)에 소성 전의 제1의 세라믹 보호층(22)을 형성한 후, 그린 칩(19)과 소성 전의 세라믹 보호층(22)의 접착성을 향상하기 위해, 그린 칩(19)의 세라믹 보호층(22)측을 압착용 탄성체(52)에 밀어 넣는 압착 공정이 실시된다. 이때, 그린 칩(19) 및 측면용 세라믹 그린시트(47)에 소망하지 않는 변형이나 깨짐 등이 생기지 않도록, 200℃이하의 온도, 바람직하게는 측면용 세라믹 그린시트(47)가 연화하는 전이점 이하의 온도에서 가열된다. 압착용 탄성체(52)의 탄성율은 측면용 세라믹 그린시트(47)보다 단단하고, 그린 칩(19)보다 부드러운 탄성율, 예를 들면 50MPa이하이며, 두께는 5mm이하인 것이 바람직하다.
다음으로, 도 7을 참조하여 설명한 공정과 동일한 전동 공정이 실시된다. 즉, 복수의 그린 칩(19)을 전동시키고, 그것에 의해, 복수의 그린 칩(19)의 각각의 제2의 절단측면(21)을 가지런히 하여 개방면으로 하는 전동 공정이 실시된다.
그 때문에, 도 13(1)에 나타내는 바와 같이, 점착 시트(38)를 통해 지지대(40)에 의해 지지된 복수의 그린 칩(19)에 대하여, 전동 작용판(41)이 위로부터 작용할 수 있는 상태에 놓여진다.
다음으로, 지지대(40)가 전동 작용판(41)에 대하여 화살표(53) 방향으로 이동된다. 이것에 의해, 복수의 그린 칩(19)이 한꺼번에 90도 회전하는 것을 2회 반복하고, 도 13(2)에 나타내는 바와 같이, 복수의 그린 칩(19)이 각각의 제2의 절단측면(21)을 윗쪽으로 향한 상태가 된다. 이 상태로 전동 작용판(41)을 제거하면 제2의 절단측면(21)이 개방면이 된다.
도 14에는 도 13을 참조하여 설명한 공정을 거쳐 얻어진 상태가 나타나 있다. 즉 복수의 그린 칩(19)이 제1의 세라믹 보호층(22)을 통해 점착 시트(38)에 점착하면서 지지대(40)에 의해 유지된 상태로서, 그린 칩(19)의 제2의 절단측면(21)을 아래쪽으로 향한 상태가 나타나 있다.
도 14에 나타낸 상태에서, 상술한 접착제 도포 공정, 측면용 세라믹 그린시트 부착 공정 및 압착 공정이, 그린 칩(19)의 제2의 절단측면(21)에 대하여 실시된다. 그것에 의해, 도 15에 나타내는 바와 같이, 복수의 그린 칩(19)이 점착 시트(38)를 통해 지지대(40)에 의해 지지되면서, 2회의 부착 공정의 결과, 그린 칩(19)의 제1 및 제2의 절단측면(20 및 21)의 각각에 소성 전의 제1 및 제2의 세라믹 보호층(22 및 23)이 형성된 상태에 있는 소성 전의 부품 본체(12)가 얻어진다.
또한 압착 공정에 대해서는, 제2의 세라믹 보호층(23)을 형성한 후에만 실시하고, 제1 및 제2의 세라믹 보호층(22 및 23)의 쌍방에 대하여 한번에 가열 압착을 실시하도록 해도 된다.
다음으로, 복수의 소성 전의 부품 본체(12)가 점착 시트(38)와 함께 지지대(40)로부터 제거된 후, 도 16에 나타내는 바와 같이, 소성 전의 부품 본체(12)로부터 점착 시트(38)를 박리함으로써 소성 전의 부품 본체(12)가 회수된다. 이 공정에서는, 소성 전의 부품 본체(12)가 점착 시트(38)로부터 늘어뜨려진 상태로 하면서, 나이프 에지(54)를 윗쪽으로부터 점착 시트(38)에 눌러 덮음으로써, 점착 시트(38)를 아래쪽으로 돌출되도록 굴곡시키는 것이 행해진다. 소성 전의 부품 본체(12)는, 점착 시트(38)가 굴곡됨으로써, 점착 시트(38)로부터 벗겨져, 아래쪽으로 낙하하여 회수된다.
다음으로, 소성 전의 부품 본체(12)가 소성된다. 소성 온도는 적층용 세라믹 그린시트(31) 및 세라믹 보호층(22 및 23)에 포함되는 세라믹 재료나 내부전극(26 및 27)에 포함되는 금속 재료에 따라 다르지만, 예를 들면 900~1300℃의 범위에 선택된다. 상술한 측면용 세라믹 그린시트(47)는, 소성 전에 두께가 예를 들면 25~40㎛이면 소성 후에 있어서 그 두께가 20~30㎛정도로 수축한다.
다음으로, 소성 후의 부품 본체(12)의 양 단면(17 및 18)에 도전성 페이스트를 도포하여, 베이킹하고, 또한 필요에 따라 도금이 실시됨으로써 외부전극(28 및 29)이 형성된다. 또한 도전성 페이스트의 도포는 소성 전의 부품 본체(12)에 대하여 실시되고, 소성 전의 부품 본체(12)의 소성시에 도전성 페이스트의 베이킹을 동시에 행하도록 해도 된다.
이렇게 하여 도 1에 나타낸 적층 세라믹 콘덴서(11)가 완성된다.
이상, 이 발명을 특정적인 실시형태에 관련하여 설명했는데, 이 발명의 범위 내에 있어서 그 외 다양한 변형예가 가능하다.
예를 들면, 도 8 및 도 9에 나타낸 도포 플레이트(44)에 대해서는, 이하와 같은 변형예도 가능하다. 도 17 및 도 18은 각각 도포 플레이트의 제1 및 제2의 변형예를 나타내는 것이다. 도 17 및 도 18에 있어서, 도 8 및 도 9에 나타낸 요소에 상당하는 요소에는 동일한 참조 부호를 부여하고, 중복되는 설명은 생략한다.
도 17에 나타낸 도포 플레이트(44a)는 그린 칩의 절단측면에 접촉하는 도포면(45)을 가지고, 이 도포면(45)에는 평면 형상이 예를 들면 원형의 복수의 오목부(46)가 형성되어 있다. 복수의 오목부(46)는 도포면(45)에 있어서 거의 등간격으로 분포하고 있다. 오목부(46)에는 접착제(43)가 충전되어 있다.
도 18에 나타낸 도포 플레이트(44b)는 그린 칩의 절단측면에 접촉하는 도포면(45)을 가지는데, 이 도포면(45)은 평면 형상이 예를 들면 원형의 복수의 볼록부의 상면에 의해 부여된다. 복수의 볼록부는 도포 플레이트(44b)의 면 방향으로 분포하고 있고, 볼록부 이외의 부분이 오목부(46)가 된다. 오목부(46)에는 접착제(43)가 충전되어 있다.
또한 내부전극 및 내부전극 패턴은 예를 들면 이하와 같이 변경할 수도 있다. 도 19는 도 3에 대응하는 도면으로서, 그린 칩(19a)의 외관을 나타내는 사시도이며, 도 20은 도 5에 대응하는 도면으로서, 도 19에 나타낸 그린 칩(19a)을 얻기 위해 준비되는 내부전극 패턴(32a)이 형성된 적층용 세라믹 그린시트(31a)를 나타내는 평면도이다.
그린 칩(19a)은 도 19에 나타내는 바와 같이, 소성 전의 상태에 있는 복수의 세라믹층(25a)과 복수의 내부전극(26a 및 27a)으로 구성된 적층 구조를 가지고 있다. 제1의 내부전극(26a)과 제2의 내부전극(27a)은 적층방향에 있어서 교대로 배치된다.
한편, 도 20에 나타내는 바와 같이, 적층용 세라믹 그린시트(31a)상에 형성되는 내부전극 패턴(32a)은 그물상을 이루고 있고, 내부전극(26a)의 주요부로서의 대향부가 될 부분과 내부전극(27a)의 주요부로서의 대향부가 될 부분이 상하 방향으로 교대로 연결되면서 이어진 형태를 가지고 있다.
도 20에 있어서, 제1방향, 즉 좌우 방향의 절단선(34a) 및 이것에 대하여 직교하는 제2방향, 즉 상하 방향의 절단선(33a)이 도시되어 있다. 상술한 그린 칩(19a)에 있어서, 절단측면(20a 및 21a)은 제1방향의 절단선(34a)을 따른 절단에 의해 나타난 면이며, 단면(36a 및 37a)은 제2방향의 절단선(33a)의 절단에 의해 나타난 면이다. 절단측면(20a 및 21a)에는 내부전극(26a 및 27a)의 전부가 노출되어 있다. 또한 한쪽의 단면(36a)에는 제1의 내부전극(26a)만이 노출되고, 다른 쪽의 단면(37a)에는 제2의 내부전극(27a)만이 노출되어 있다.
도 20에 나타낸 그물상의 내부전극 패턴(32a)에는, 내부전극 패턴이 형성되지 않는 상하 방향으로 긴 팔각 형상의 퍼포레이션부(perforations)(65)가 하운드 투스(hound's-tooth)상으로 배치되어 있다. 상하 방향으로 인접하는 퍼포레이션부(65) 사이에는 내부전극(26a 및 27a)의 인출부가 될 부분이 위치하고 있다.
적층용 세라믹 그린시트(31a)를 적층하는데 있어서는, 도 20(A)와 동 (B)에 나타내는 바와 같이, 퍼포레이션부(65)의 좌우 방향의 간격분씩, 내부전극 패턴(32a)을 좌우 방향으로 어긋나게 하여, 적층용 세라믹 그린시트(31a)가 어긋나면서 적층된다.
상술한 적층에 의해 얻어진 마더 블록은, 도 20에 나타낸 절단선(33a 및 34a)을 따라 절단되고, 도 19에 나타내는 바와 같은 그린 칩(19a)이 얻어진다. 제2방향의 절단선(33a)의 각각은 퍼포레이션부(65)를 좌우 방향에 있어서 이등분하도록 위치하고 있고, 제1방향의 절단선(34a)은 그 2개가 1개의 퍼포레이션부(65)를 가로지르도록 위치하고 있다.
도 19 및 도 20을 참조하여 설명한 실시형태에서는, 내부전극(26a 및 27a)의 각각의 인출부는 각각의 대향부보다 좁은 폭을 가지면서, 일정한 폭으로 연장되어 있다. 또한 대향부의 인출부로 이어지는 영역에서는 인출부의 폭과 같아지도록 폭이 점차 좁아지고 있다.
상술한 실시형태에 있어서, 퍼포레이션부(65)의 형상을 변경함으로써, 내부전극(26a 및 27a)의 인출부 및 그것들에 이어지는 대향부의 단부의 형상을 다양하게 변경할 수 있다. 예를 들면 퍼포레이션부(65)의 형상을 직사각형으로 변경하는 것도 가능하다.
또한 상술한 실시형태에서는, 마더 블록(35)으로부터, 도 5에 나타낸 절단선(33 및 34)의 각각을 따른 절단 공정을 실시하여, 복수의 그린 칩(19)을 얻고 나서, 절단측면(20 및 21)에 측면용 세라믹 그린시트(47)를 부착하는 공정을 실시했는데, 이하와 같이 변경하는 것도 가능하다.
즉, 마더 블록(35)을 얻은 후, 마더 블록(35)을 도 5에 나타낸 제1방향의 절단선(34)만을 따라 절단함으로써, 제1방향의 절단선(34)을 따른 절단에 의해 나타난 절단측면(20 및 21)에 내부전극(26 및 27)이 노출된 상태에 있는 복수의 봉상의 그린 블록체를 얻는 제1절단 공정이 우선 실시된다.
다음으로, 봉상의 그린 블록체에 대하여, 도 7 내지 도 15를 참조하여 상술한 부착 공정 및 전동 공정과 실질적으로 동일한 부착 공정 및 전동 공정이 실시됨으로써, 절단측면(20 및 21)에 측면용 세라믹 그린시트(47)가 부착되고, 봉상의 그린 블록체에 소성 전의 세라믹 보호층(22 및 23)이 형성된다.
다음으로, 소성 전의 세라믹 보호층(22 및 23)이 형성된 봉상의 그린 블록체를, 상기 제1방향에 직교하는 제2방향의 절단선(33)을 따라 절단함으로써, 복수의 소성 전의 부품 본체(12)를 얻는 제2절단 공정이 실시된다.
그 후, 상술한 실시형태의 경우와 마찬가지로, 소성 전의 부품 본체(12)가 소성되고, 이후 동일한 공정이 실시됨으로써 적층 세라믹 콘덴서(11)가 완성된다.
11: 적층 세라믹 콘덴서 12: 부품 본체
19, 19a: 그린 칩 20, 21, 20a, 21a: 그린 칩의 절단측면
22, 23: 세라믹 보호층 24: 적층부
25, 25a: 세라믹층 26, 27, 26a, 27a: 내부전극
28, 29: 외부전극 31, 31a: 적층용 세라믹 그린시트
32, 32a: 내부전극 패턴 33, 34, 33a, 34a: 절단선
35: 마더 블록 38: 점착 시트
40: 지지대 41: 전동 작용판
43: 접착제 47: 측면용 세라믹 그린시트
48: 부착용 탄성체 52: 압착용 탄성체

Claims (11)

  1. 적층된 복수의 세라믹 그린시트와, 상기 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과,
    상기 마더 블록을 서로 직교하는 제1방향의 절단선 및 제2방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 상기 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 상기 내부전극이 노출된 상태에 있는 복수의 그린 칩을 얻는 절단 공정과,
    상기 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성함으로써 소성 전의 부품 본체를 얻는 부착 공정과,
    상기 소성 전의 부품 본체를 소성하는 공정을 포함하며,
    상기 절단 공정을 거쳐 얻어진 복수의 상기 그린 칩은 행 및 열 방향으로 배열된 상태에 있고,
    상기 부착 공정 전에, 행 및 열 방향으로 배열된 상태의 복수의 상기 그린 칩의 서로의 간격을 넓힌 상태에서, 복수의 상기 그린 칩을 전동(轉動)시키고, 그것에 의해, 복수의 상기 그린 칩의 각각의 상기 절단측면을 가지런히 하여 개방면으로 하는 전동 공정이 실시되며,
    상기 부착 공정은, 상기 개방면이 된 상기 그린 칩의 상기 절단측면에 상기 측면용 세라믹 그린시트를 부착하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  2. 제1항에 있어서,
    상기 전동 공정에 있어서, 행 및 열 방향으로 배열된 상태의 복수의 상기 그린 칩의 서로의 간격을 넓힌 상태로 하기 위해, 행 및 열 방향으로 배열된 상태의 복수의 그린 칩을, 확장성이 있는 점착 시트상에 부착하고, 그 상태에서 점착 시트를 확장하는 공정이 실시되는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  3. 적층된 복수의 세라믹 그린시트와, 상기 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과,
    상기 마더 블록을 제1방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 상기 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 상기 내부전극이 노출된 상태에 있는 복수의 봉상의 그린 블록체를 얻는 제1절단 공정과,
    상기 절단측면에 측면용 세라믹 그린시트를 부착하여, 소성 전의 세라믹 보호층을 형성하는 부착 공정과,
    상기 소성 전의 세라믹 보호층이 형성된 상기 봉상의 그린 블록체를, 상기 제1방향에 직교하는 제2방향의 절단선을 따라 절단함으로써, 복수의 소성 전의 부품 본체를 얻는 제2절단 공정과,
    상기 소성 전의 부품 본체를 소성하는 공정을 포함하고,
    상기 제1절단 공정을 거쳐 얻어진 복수의 상기 봉상의 그린 블록체는 소정 방향으로 배열된 상태에 있으며,
    상기 부착 공정 전에, 소정 방향으로 배열된 상태의 복수의 상기 봉상의 그린 블록체의 서로의 간격을 넓힌 상태에서, 복수의 상기 봉상의 그린 블록체를 전동시키고, 그것에 의해, 복수의 상기 봉상의 그린 블록체의 각각의 상기 절단측면을 가지런히 하여 개방면으로 하는 전동 공정이 실시되며,
    상기 부착 공정은, 상기 개방면이 된 상기 봉상의 그린 블록체의 상기 절단측면에 상기 측면용 세라믹 그린시트를 부착하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  4. 제3항에 있어서,
    상기 전동 공정에 있어서, 소정 방향으로 배열된 상태의 복수의 상기 봉상의 그린 블록체의 서로의 간격을 넓힌 상태로 하기 위해, 소정 방향으로 배열된 상태의 복수의 봉상의 그린 블록체를, 확장성이 있는 점착 시트상에 부착하고, 그 상태에서, 점착 시트를 확장하는 공정이 실시되는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 측면용 세라믹 그린시트와 상기 절단측면 사이에 접착제를 부여하는 공정을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 부착 공정은,
    부착용 탄성체상에 상기 측면용 세라믹 그린시트를 놓는 공정과,
    상기 부착용 탄성체가 탄성 변형할 정도의 힘으로, 상기 절단측면을 상기 측면용 세라믹 그린시트에 밀어붙이는 공정과,
    상기 측면용 세라믹 그린시트를 상기 절단측면에 부착시킨 상태에서, 상기 그린 칩 또는 상기 봉상의 그린 블록체를 상기 부착용 탄성체로부터 이격(離隔)하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  7. 제6항에 있어서,
    상기 측면용 세라믹 그린시트는 상기 절단측면보다 큰 치수를 가지고, 상기 절단측면을 측면용 세라믹 그린시트에 밀어붙이는 공정은, 상기 측면용 세라믹 그린시트를 상기 절단측면의 둘레 가장자리에 의해 펀칭하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 측면용 세라믹 그린시트는 상기 절단측면보다 큰 치수를 가지고, 상기 부착 공정 후, 상기 측면용 세라믹 그린시트의, 상기 절단측면에 부착된 부분을 제외한 불필요 부분을 제거하는 공정을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 절단측면에 상기 측면용 세라믹 그린시트를 부착하고, 상기 소성 전의 세라믹 보호층을 형성한 후, 상기 그린 칩과 상기 소성 전의 세라믹 보호층의 접착성을 향상하기 위해, 서로를 200℃이하의 온도에서 가열 압착하는 공정을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    특정 상기 내부전극과 전기적으로 접속되도록, 상기 부품 본체의 소정의 면상에 외부전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
  11. 적층된 복수의 세라믹 그린시트와, 상기 세라믹 그린시트간의 복수의 계면을 따라 각각 배치된 내부전극 패턴을 포함하는 마더 블록을 제작하는 공정과,
    상기 마더 블록을 서로 직교하는 제1방향의 절단선 및 제2방향의 절단선을 따라 절단함으로써, 소성 전의 상태에 있는 복수의 세라믹층과 복수의 내부전극으로 구성된 적층 구조를 가지면서, 상기 제1방향의 절단선을 따른 절단에 의해 나타난 절단측면에 상기 내부전극이 노출된 상태에 있는 복수의 그린 칩을 얻는 절단 공정을 포함하고,
    상기 절단 공정을 거쳐 얻어진 복수의 상기 그린 칩은 행 및 열 방향으로 배열된 상태에 있으며,
    상기 절단 공정 후, 행 및 열 방향으로 배열된 상태의 복수의 상기 그린 칩의 서로의 간격을 넓힌 상태에서, 복수의 상기 그린 칩을 전동시키고, 그것에 의해, 복수의 상기 그린 칩의 각각의 상기 절단측면을 가지런히 하여 개방면으로 하는 전동 공정을 더 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
KR1020120025510A 2011-03-14 2012-03-13 적층 세라믹 전자부품의 제조방법 KR101436808B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011055001 2011-03-14
JPJP-P-2011-055001 2011-03-14
JPJP-P-2012-024233 2012-02-07
JP2012024233A JP5780169B2 (ja) 2011-03-14 2012-02-07 積層セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079523A Division KR101551783B1 (ko) 2011-03-14 2014-06-27 적층 세라믹 전자부품의 제조방법

Publications (2)

Publication Number Publication Date
KR20120104949A true KR20120104949A (ko) 2012-09-24
KR101436808B1 KR101436808B1 (ko) 2014-09-03

Family

ID=46814780

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120025510A KR101436808B1 (ko) 2011-03-14 2012-03-13 적층 세라믹 전자부품의 제조방법
KR1020140079523A KR101551783B1 (ko) 2011-03-14 2014-06-27 적층 세라믹 전자부품의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140079523A KR101551783B1 (ko) 2011-03-14 2014-06-27 적층 세라믹 전자부품의 제조방법

Country Status (5)

Country Link
US (3) US8795454B2 (ko)
JP (1) JP5780169B2 (ko)
KR (2) KR101436808B1 (ko)
CN (2) CN105374558A (ko)
TW (2) TWI528393B (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119559A (ko) * 2016-04-19 2017-10-27 삼성전기주식회사 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
KR20180036533A (ko) * 2016-09-30 2018-04-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조 방법
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
KR20180065917A (ko) * 2016-12-08 2018-06-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품의 제조 방법
KR20180065908A (ko) * 2016-12-08 2018-06-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품의 제조 방법
KR101869284B1 (ko) * 2015-08-27 2018-06-20 가부시키가이샤 무라타 세이사쿠쇼 필름 확장 장치 및 그것을 이용한 전자부품의 제조 방법
KR20190121160A (ko) * 2018-08-29 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN113669337A (zh) * 2021-07-29 2021-11-19 周喆 用于船舶智能化应变片曲面环形粘贴设备

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5195900B2 (ja) * 2010-12-29 2013-05-15 株式会社村田製作所 電子部品製造装置及び電子部品の製造方法
JP5678905B2 (ja) * 2011-03-14 2015-03-04 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
JP5879913B2 (ja) * 2011-10-18 2016-03-08 株式会社村田製作所 セラミック電子部品の製造方法
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6131756B2 (ja) * 2013-07-26 2017-05-24 株式会社村田製作所 コンデンサ素子の製造方法
WO2015046042A1 (ja) * 2013-09-26 2015-04-02 株式会社村田製作所 電子部品の製造方法、及び電子部品の製造装置
JP2015109410A (ja) * 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP6347152B2 (ja) * 2014-05-22 2018-06-27 株式会社村田製作所 整列装置
US10649497B2 (en) * 2014-07-23 2020-05-12 Apple Inc. Adaptive processes for improving integrity of surfaces
KR102109634B1 (ko) * 2015-01-27 2020-05-29 삼성전기주식회사 파워 인덕터 및 그 제조 방법
JP6298007B2 (ja) * 2015-04-24 2018-03-20 太陽誘電株式会社 チップ貼替装置、電子部品の製造装置、及び電子部品の製造方法
JP6531489B2 (ja) * 2015-05-25 2019-06-19 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6346910B2 (ja) * 2015-05-29 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6597082B2 (ja) * 2015-09-07 2019-10-30 株式会社村田製作所 シート付与装置およびそれを用いた電子部品の製造方法
JP6416744B2 (ja) 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10510487B2 (en) 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP6449826B2 (ja) 2015-12-25 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP6426112B2 (ja) * 2016-01-26 2018-11-21 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6449798B2 (ja) * 2016-01-26 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
US10020117B2 (en) 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP6329978B2 (ja) * 2016-03-02 2018-05-23 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6496271B2 (ja) 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018098248A (ja) * 2016-12-08 2018-06-21 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6835561B2 (ja) * 2016-12-13 2021-02-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6888324B2 (ja) * 2017-02-23 2021-06-16 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6984197B2 (ja) * 2017-07-06 2021-12-17 株式会社村田製作所 積層セラミック電子部品の製造方法
JP6972715B2 (ja) * 2017-07-06 2021-11-24 株式会社村田製作所 積層セラミック電子部品の製造方法
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7312809B2 (ja) * 2017-12-26 2023-07-21 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7109933B2 (ja) 2018-02-09 2022-08-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7122121B2 (ja) * 2018-02-28 2022-08-19 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7122129B2 (ja) * 2018-03-07 2022-08-19 太陽誘電株式会社 積層セラミック電子部品の製造方法
US11049660B2 (en) 2018-03-28 2021-06-29 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP7125093B2 (ja) 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7262181B2 (ja) 2018-05-17 2023-04-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7266969B2 (ja) 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7155662B2 (ja) * 2018-06-27 2022-10-19 株式会社村田製作所 チップ型電子部品の製造方法
CN110797191A (zh) * 2018-08-03 2020-02-14 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035991A (ja) * 2018-08-29 2020-03-05 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法
KR102551219B1 (ko) * 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7304686B2 (ja) * 2018-09-10 2023-07-07 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7213644B2 (ja) * 2018-09-12 2023-01-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7103904B2 (ja) 2018-09-26 2022-07-20 太陽誘電株式会社 積層セラミック電子部品
JP7328749B2 (ja) 2018-10-24 2023-08-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR102632357B1 (ko) * 2018-12-21 2024-02-02 삼성전기주식회사 커패시터 부품
JP2020149996A (ja) 2019-03-11 2020-09-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP2020184593A (ja) * 2019-05-09 2020-11-12 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7292101B2 (ja) 2019-05-20 2023-06-16 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
CN112242245A (zh) 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
JP2021086893A (ja) 2019-11-27 2021-06-03 太陽誘電株式会社 積層セラミック電子部品
US11721487B2 (en) 2020-01-28 2023-08-08 Taiyo Yuden Co., Ltd. Method of producing a multi-layer ceramic electronic component and multi-layer ceramic electronic component
JP7432391B2 (ja) 2020-02-28 2024-02-16 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7079511B2 (ja) * 2020-04-02 2022-06-02 株式会社クリエイティブコーティングス 電子部品の製造方法
JP7446896B2 (ja) 2020-04-09 2024-03-11 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7327286B2 (ja) * 2020-06-02 2023-08-16 株式会社村田製作所 電子部品の製造方法
JP7314861B2 (ja) * 2020-06-02 2023-07-26 株式会社村田製作所 電子部品の製造方法
JP7143907B2 (ja) * 2021-01-20 2022-09-29 株式会社村田製作所 積層セラミック電子部品の製造方法
CN112979322B (zh) * 2021-02-20 2023-09-08 北京北方华创微电子装备有限公司 陶瓷件及其制作方法
JP2022133553A (ja) 2021-03-02 2022-09-14 太陽誘電株式会社 積層セラミックコンデンサ
JP2023121883A (ja) 2022-02-22 2023-09-01 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR20240029978A (ko) 2022-08-29 2024-03-07 삼성전기주식회사 적층형 전자 부품의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222917A (ja) 1983-06-02 1984-12-14 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JPS61237413A (ja) 1985-04-12 1986-10-22 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JP2869901B2 (ja) * 1990-11-30 1999-03-10 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH06349669A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09153433A (ja) 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP2001226650A (ja) * 2000-02-16 2001-08-21 Nitto Denko Corp 放射線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
US6478091B1 (en) 2000-05-04 2002-11-12 Halliburton Energy Services, Inc. Expandable liner and associated methods of regulating fluid flow in a well
TW543052B (en) * 2001-03-05 2003-07-21 Nitto Denko Corp Manufacturing method of ceramic green sheet, manufacturing method of multilayer ceramic electronic components, and carrier sheet for ceramic green sheets
JP2002329965A (ja) * 2001-05-07 2002-11-15 New Create Kk 薄膜積層体の製造方法および製造装置
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3944144B2 (ja) * 2003-09-25 2007-07-11 Ｔｄｋ株式会社 セラミック電子部品及びその製造方法
JP4760899B2 (ja) * 2008-12-12 2011-08-31 株式会社村田製作所 チップ状電子部品の製造方法
JP5218219B2 (ja) * 2009-03-31 2013-06-26 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP2010267915A (ja) * 2009-05-18 2010-11-25 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP5121889B2 (ja) 2010-07-22 2013-01-16 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー Ｘ線ｃｔ装置
JP2011055001A (ja) 2010-12-03 2011-03-17 Tokyo Electron Ltd 搬送室および基板処理装置
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869284B1 (ko) * 2015-08-27 2018-06-20 가부시키가이샤 무라타 세이사쿠쇼 필름 확장 장치 및 그것을 이용한 전자부품의 제조 방법
KR20170119559A (ko) * 2016-04-19 2017-10-27 삼성전기주식회사 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품
KR20180036533A (ko) * 2016-09-30 2018-04-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품의 제조 방법
US10453615B2 (en) 2016-09-30 2019-10-22 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic component
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
KR20180065917A (ko) * 2016-12-08 2018-06-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품의 제조 방법
KR20180065908A (ko) * 2016-12-08 2018-06-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자 부품의 제조 방법
KR20190121160A (ko) * 2018-08-29 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN113669337A (zh) * 2021-07-29 2021-11-19 周喆 用于船舶智能化应变片曲面环形粘贴设备

Also Published As

Publication number Publication date
KR101551783B1 (ko) 2015-09-10
JP2012209539A (ja) 2012-10-25
CN102683020A (zh) 2012-09-19
US20140345779A1 (en) 2014-11-27
TW201440099A (zh) 2014-10-16
CN102683020B (zh) 2016-01-06
JP5780169B2 (ja) 2015-09-16
US9240333B2 (en) 2016-01-19
TW201243884A (en) 2012-11-01
US8795454B2 (en) 2014-08-05
KR101436808B1 (ko) 2014-09-03
CN105374558A (zh) 2016-03-02
US20130340920A1 (en) 2013-12-26
TWI591669B (zh) 2017-07-11
TWI528393B (zh) 2016-04-01
US20120234462A1 (en) 2012-09-20
KR20140097062A (ko) 2014-08-06
US8956486B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
KR20120104949A (ko) 적층 세라믹 전자부품의 제조방법
KR101378816B1 (ko) 적층 세라믹 전자부품의 제조방법
JP5751080B2 (ja) 積層セラミック電子部品
JP6131756B2 (ja) コンデンサ素子の製造方法
JP6426112B2 (ja) 積層セラミック電子部品の製造方法
US20130199717A1 (en) Method for manufacturing monolithic ceramic electronic components
JP2015070218A (ja) 電子部品の製造方法
JP2008192696A (ja) 積層型電子部品の製造方法
US10650973B2 (en) Method of manufacturing multilayer ceramic electronic component
JP2017157695A (ja) 積層セラミック電子部品の製造方法
JP6984197B2 (ja) 積層セラミック電子部品の製造方法
JP7127720B2 (ja) 積層セラミック電子部品の製造方法
JP2017112320A (ja) 電子部品の製造方法
JP7314861B2 (ja) 電子部品の製造方法
JP7327286B2 (ja) 電子部品の製造方法
JP2022115410A (ja) 積層セラミック電子部品の製造方法
JP2020043250A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 4