JP2022133553A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022133553A
JP2022133553A JP2021032288A JP2021032288A JP2022133553A JP 2022133553 A JP2022133553 A JP 2022133553A JP 2021032288 A JP2021032288 A JP 2021032288A JP 2021032288 A JP2021032288 A JP 2021032288A JP 2022133553 A JP2022133553 A JP 2022133553A
Authority
JP
Japan
Prior art keywords
concentration
side margin
ceramic
ceramic capacitor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021032288A
Other languages
English (en)
Inventor
高太郎 水野
Kotaro Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021032288A priority Critical patent/JP2022133553A/ja
Priority to US17/589,344 priority patent/US11756737B2/en
Priority to KR1020220024185A priority patent/KR20220124095A/ko
Priority to CN202210202745.0A priority patent/CN114999820A/zh
Publication of JP2022133553A publication Critical patent/JP2022133553A/ja
Priority to US18/358,786 priority patent/US20230377805A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Abstract

【課題】耐圧特性の向上及び静電容量の低下の抑制が可能な積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層体と、第1サイドマージン部及び第2サイドマージン部と、を具備する。積層体は、複数のセラミック層と、複数の内部電極と、を有する。第1及び第2サイドマージン部は、マンガン又はマグネシウムの少なくとも一方と、ケイ素と、を含む。第1及び第2サイドマージン部各々を、積層体に接する第1内側領域と、第1外側領域と、に区画した場合に、第1外側領域のマンガン及びマグネシウムの合計の濃度は、第1内側領域及び複数のセラミック層のマンガン及びマグネシウムの合計の濃度よりも高く、第1内側領域のケイ素の濃度は、第1外側領域のケイ素の濃度以上であり、かつ、複数のセラミック層のケイ素の濃度よりも高い。【選択図】図3

Description

本発明は、サイドマージン部を備えた積層セラミックコンデンサに関する。
セラミック層と内部電極とが積層された積層体の側面に、サイドマージン部が後付けされた積層セラミックコンデンサが知られている(例えば、特許文献1参照)。この構成は、薄いサイドマージン部によっても内部電極が露出した積層体の側面を確実に保護することができるため、積層セラミックコンデンサの小型化及び大容量化に有利である。
内部電極の交差面積を拡大させる観点からは、サイドマージン部は薄い方が好ましい。一方で、積層セラミックコンデンサでは、内部電極に高電圧が付加された場合、セラミック層の強誘電性によって電歪が生じ得る。サイドマージン部が薄い場合、電歪による応力によってクラック等の構造欠陥が生じやすくなり、十分な耐圧特性が得られにくい。
これに対し、内部電極と側面の間に位置する領域に、MgやMnといった元素を添加し、セラミックスの緻密化を促進する技術が知られている(例えば特許文献2参照)。
特開2012-209539号公報 特開2018-063969号公報
しかしながら、サイドマージン部にMg又はMnの少なくとも一方の元素を添加した場合、添加された元素が積層体のセラミック層まで拡散して当該セラミック層の誘電率が低下し、積層セラミックコンデンサの静電容量が低下することがあった。
以上のような事情に鑑み、本発明の目的は、耐圧特性の向上及び静電容量の低下の抑制が可能な積層セラミックコンデンサを提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層体と、第1サイドマージン部及び第2サイドマージン部と、を具備する。
上記積層体は、第1軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。上記複数の内部電極の上記第1軸と直交する第2軸方向における端部の位置は、上記第2軸方向に0.5μmの範囲内に相互に揃っている。
上記第1サイドマージン部及び上記第2サイドマージン部は、マンガン又はマグネシウムの少なくとも一方と、ケイ素と、を含み、上記積層体を挟んで上記第2軸方向に対向する。
上記第1サイドマージン部及び上記第2サイドマージン部各々を上記第2軸方向にして、上記積層体に接する第1内側領域と、第1外側領域と、に区画した場合に、
上記第1外側領域のマンガン及びマグネシウムの合計の濃度は、上記第1内側領域のマンガン及びマグネシウムの合計の濃度よりも高く、かつ、上記複数のセラミック層のマンガン及びマグネシウムの合計の濃度よりも高く、
上記第1内側領域のケイ素の濃度は、上記第1外側領域のケイ素の濃度以上であり、かつ、上記複数のセラミック層のケイ素の濃度よりも高い。
上記構成では、第1外側領域が高い濃度のマンガン及び/又はマグネシウムを含むため、第1外側領域における結晶粒の微細化及びセラミックスの緻密化が促進される。また、第1内側領域がセラミック層よりも高い濃度のケイ素を含むため、第1内側領域においてガラス相が析出しやすくなる。これにより、高い柔軟性を有する第1内側領域と、高い機械強度を有する第1外側領域と、を含む第1サイドマージン部及び第2サイドマージン部が得られる。したがって、セラミック層に高電圧が付加されて圧電効果による機械的変形(電歪)が生じた場合に、第1内側領域が電歪による応力を解放し、さらに第1外側領域が当該応力によるクラック等の構造欠陥を抑制できる。この結果、積層セラミックコンデンサの耐圧特性を向上させることができる。
また、第1内側領域のマンガン及びマグネシウムの合計の濃度が第1外側領域の当該濃度よりも低いため、マンガン及び/又はマグネシウムのセラミック層への拡散が抑制される。これにより、セラミック層の誘電率の低下を抑制でき、積層セラミックコンデンサの静電容量の低下を抑制できる。
上記第1内側領域のケイ素の濃度は、上記第1外側領域のケイ素の濃度よりも高くてもよい。
これにより、第1外側領域のケイ素の濃度を相対的に低下させ、第1外側領域におけるガラス相の析出を抑制することができる。したがって、第1外側領域の表面における耐摩耗性を高め、傷等の外観不良を抑制することができる。
例えば、上記第1サイドマージン部及び第2サイドマージン部各々の上記第2軸方向における寸法は、13μm以下であってもよい。
これにより、積層セラミックコンデンサの小型化及び大容量化を実現することができる。さらに、第1サイドマージン部及び第2サイドマージン部各々が上記構成の第1内側領域及び第2内側領域を含むことで、第1サイドマージン部及び第2サイドマージン部を薄く構成しつつも、電歪による応力の影響を低下させ、耐圧特性の高い積層セラミックコンデンサを得ることができる。
上記積層体は、
上記複数のセラミック層と、上記複数の内部電極と、を含む容量形成部と、
マンガン又はマグネシウムの少なくとも一方と、ケイ素と、を含み、上記容量形成部を挟んで上記第1軸方向に対向する第1カバー部及び第2カバー部と、を有していてもよい。
上記第1カバー部及び上記第2カバー部各々を上記第1軸方向に2等分して、上記容量形成部に接する第2内側領域と、第2外側領域と、に区画した場合に、
上記第2外側領域のマンガン及びマグネシウムの合計の濃度は、上記第2内側領域のマンガン及びマグネシウムの合計の濃度よりも高く、かつ、上記複数のセラミック層のマンガン及びマグネシウムの合計の濃度よりも高く、
上記第2内側領域のケイ素の濃度は、上記第2外側領域のケイ素の濃度以上であり、かつ、上記複数のセラミック層のケイ素の濃度よりも高くてもよい。
上記構成では、第2外側領域が高い濃度のマンガン及び/又はマグネシウムを含むため、第2外側領域における結晶粒の微細化及びセラミックスの緻密化が促進される。したがって、第2外側領域の表面の耐摩耗性を高め、傷等の外観不良を抑制することができる。
また、第2内側領域のマンガン及びマグネシウムの合計の濃度が第2外側領域よりも低いため、マンガン及び/又はマグネシウムのセラミック層への拡散が抑制される。これにより、セラミック層の誘電率の低下が抑制され、積層セラミックコンデンサの静電容量の低下が抑制される。
さらに、上記構成により、第1カバー部及び第2カバー部におけるマンガン、マグネシウム及びケイ素の分布を、第1サイドマージン部及び第2サイドマージン部におけるマンガン、マグネシウム及びケイ素の分布に対応させることができる。これにより、第1カバー部及び第2カバー部の焼結挙動を、第1サイドマージン部及び第2サイドマージン部の焼結挙動に近づけ、焼結時における応力の発生を抑制することができる。したがって、当該応力によるクラック等の構造欠陥を抑制することができる。
本発明によれば、耐圧特性の向上及び静電容量の低下の抑制が可能な積層セラミックコンデンサを提供することができる。
本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。 図1のA-A'線に沿った上記積層セラミックコンデンサの断面図である。 図1のB-B'線に沿った上記積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本発明の第2実施形態に係る積層セラミックコンデンサの断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面に示すX軸、Y軸、及びZ軸は、相互に直交し、積層セラミックコンデンサ10の属する座標系を規定する。
<第1実施形態>
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、X軸方向に直交する第1端面及び第2端面と、Y軸方向に直交する第1側面及び第2側面と、Z軸方向に直交する第1主面及び第2主面と、を有する略6面体として構成される。セラミック素体11の各面を接続する稜部は、例えば丸みを帯びている。
積層セラミックコンデンサ10は、例えば以下のようなサイズを有する。積層セラミックコンデンサ10のX軸方向における最大寸法は、例えば、0.2mm以上3.5mm以下である。積層セラミックコンデンサ10のY軸方向における最大寸法は、例えば、0.1mm以上2.8mm以下である。積層セラミックコンデンサ10のZ軸方向における最大寸法は、例えば、0.1mm以上2.8mm以下である。
各外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。図1に示す外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。なお、外部電極14,15の形状は、図1に示す例に限定されない。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、積層体16と、第1サイドマージン部17aと、第2サイドマージン部17bと、を有する。第1サイドマージン部17a及び第2サイドマージン部17bは、積層体16を挟んでY軸方向に対向する。第1サイドマージン部17a及び第2サイドマージン部17bは、積層体16をY軸方向からそれぞれ覆っている。
積層体16は、Y軸方向に直交する第1側面S1及び第2側面S2を有する。第1側面S1及び第2側面S2は、それぞれ、Z軸方向及びX軸方向に沿って延びる。さらに、積層体16は、X軸方向に直交する第1端面及び第2端面と、Z軸方向に直交する第1主面及び第2主面と、を有し、略6面体として構成される。
積層体16は、Z軸方向に積層された複数のセラミック層20と、複数のセラミック層20の間に配置された複数の第1内部電極12及び第2内部電極13と、を有する。セラミック層20は、X-Y平面に沿って延びる平板状に構成される。内部電極12,13は、X-Y平面に沿って延びるシート状に構成され、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層20を挟んでZ軸方向に対向している。内部電極12,13の層数は、図示の例に限定されず、例えば30層以上としてもよい。
第1内部電極12は、第1外部電極14に覆われた端面に引き出されている。一方、第2内部電極13は第2外部電極15に覆われた端面に引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
積層体16において、複数のセラミック層20と複数の内部電極12,13とを含む部分は、容量形成部18として機能する。加えて、積層体16は、容量形成部18を挟んでZ軸方向に対向する第1カバー部19a及び第2カバー部19bを有する。第1カバー部19a及び第2カバー部19bは、容量形成部18をZ軸方向からそれぞれ覆っている。
セラミック素体11では、内部電極12,13間の各セラミック層20の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック素体11は、チタン酸ストロンチウム(SrTiO)、チタン酸カルシウム(CaTiO)、チタン酸マグネシウム(MgTiO)、ジルコン酸カルシウム(CaZrO)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)、ジルコン酸バリウム(BaZrO)、酸化チタン(TiO)などの組成系で構成してもよい。
セラミック層20は、上記の主成分の他に、マンガン(Mn)、マグネシウム(Mg)又はケイ素(Si)のうちの少なくとも一種の元素を含んでいてもよい。Mn、Mg及びSiは、いずれも焼結性を高める作用を有し、例えばMn及びMgは、結晶粒の微細化及びセラミックスの緻密化に寄与する。一方で、過剰な量のMn及びMgは、誘電率を低下させる作用を有する。このため、セラミック層20のMn及びMgの合計の濃度と、Siの濃度は、それぞれ、セラミック層20の焼結性及び積層セラミックコンデンサ10の静電容量の設計値等を考慮して、適宜決定される。
カバー部19a,19bも、絶縁性セラミックスで形成され、好ましくは、セラミック層20と同様の組成系の誘電体セラミックスにより形成される。これにより、積層体16とカバー部19a,19bとの物性の違いに起因する応力の発生を抑制することができる。
各セラミック層20のZ軸方向における厚みは、静電容量を高める観点から、例えば、1.0μm以下であり、さらに0.5μm以下であってもよい。セラミック層20の厚みは、セラミック層20の複数箇所において測定された厚みの平均値とすることができる。一例として、走査型電子顕微鏡によって観察された視野中のセラミック層20から6層を選択し、各層の5箇所の厚みを測定する。そして、得られた30箇所の厚みの平均値をセラミック層20の厚みとすることができる。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
各内部電極12,13のZ軸方向における厚みは、容量形成部18を多層化して静電容量を高める観点から、例えば、0.4μm以下であってもよい。内部電極12,13の厚みは、内部電極12,13の複数箇所において測定された厚みの平均値とすることができる。一例として、走査型電子顕微鏡によって観察された視野中の内部電極12,13から6層を選択し、各層の5箇所の厚みを測定する。そして、得られた30箇所の厚みの平均値を内部電極12,13の厚みとすることができる。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の側面S1,S2に露出している。これらの内部電極12,13の端部の位置は、Y軸方向に0.5μmの範囲内に相互に揃っている。第1サイドマージン部17aは積層体16の第1側面S1を覆い、第2サイドマージン部17bは積層体16の第2側面S2を覆っている。これにより、積層体16の両側面S1,S2における内部電極12,13間の絶縁性を確保することができる。
[サイドマージン部の詳細な構成]
各サイドマージン部17a,17bは、絶縁性セラミックスで形成され、好ましくは、セラミック層20と同様の組成系の誘電体セラミックスにより形成される。これにより、積層体16とサイドマージン部17a,17bとの物性の違いに起因する応力の発生を抑制することができる。
さらに、本実施形態において、各サイドマージン部17a,17bは、マンガン(Mn)又はマグネシウム(Mg)の少なくとも一方と、ケイ素(Si)と、を含む。
第1サイドマージン部17a及び第2サイドマージン部17bは、後述するように積層体16に対して後付けされるため、薄く形成され得る。例えば、第1サイドマージン部17a及び第2サイドマージン部17b各々のY軸方向における寸法は、13μm以下である。これにより、内部電極12,13の交差面積を十分に確保し、積層セラミックコンデンサ10の小型化及び大容量化を実現することができる。なお、各サイドマージン部17a,17bのY軸方向における寸法は、各サイドマージン部17a,17bのY軸方向における最大寸法とする。
ここで、外部電極14,15を介して積層体16のセラミック層20に電圧が印加された場合、電圧が印加された各セラミック層20に圧電効果による機械的変形(電歪)が発生する。サイドマージン部17a,17bが薄くなった場合、セラミック素体11において容量形成部18の占める割合が相対的に大きくなる。このため、電歪によってサイドマージン部17a,17bに大きな応力が生じ、クラック等の構造欠陥が生じ得る。
これに対し、サイドマージン部17a,17bにマンガン(Mn)又はマグネシウム(Mg)の少なくとも一方を焼結助剤として添加し、サイドマージン部17a,17bの結晶粒を微細化し、かつ、セラミックスの緻密性を高めることが考えられる。これにより、サイドマージン部17a,17bの機械強度を向上させ、電歪による構造欠陥を抑制することができる。
一方で、サイドマージン部17a,17bに多く添加されたMn及び/又はMgがセラミック層20に拡散した場合、セラミック層20の誘電率が低下し、積層セラミックコンデンサ10の静電容量が低下することがある。
そこで、本実施形態では、第1サイドマージン部17a及び第2サイドマージン部17b各々をY軸方向にして、積層体16に接する第1内側領域R11と、第1外側領域R12と、に区画し、各領域の組成を以下のように調整することで、電歪による構造欠陥の抑制と静電容量の低下の抑制とを図っている。
第1内側領域R11及び第1外側領域R12は、各サイドマージン部17a,17bのX軸方向及びZ軸方向における中央部をY軸方向に2等分する仮想的な平面によって、区画された領域とする。当該仮想的な平面は、X-Z平面と平行な面とする。つまり、第1内側領域R11のX軸方向及びZ軸方向の中央部におけるY軸方向の寸法と、第1外側領域R12のX軸方向及びZ軸方向の中央部におけるY軸方向の寸法は、等しくなる。
各領域の元素の濃度は、例えば、電子プローブマイクロアナライザ(EPMA:Electron Probe Micro Analyzer)による定量測定によって得られる。
第1外側領域R12のMn及びMgの合計の濃度は、第1内側領域R11のMn及びMgの合計の濃度よりも高く、かつ、複数のセラミック層20のMn及びMgの合計の濃度よりも高い。これにより、第1外側領域R12における結晶粒の微細化及びセラミックスの緻密化が促進され、第1外側領域R12の機械強度が向上し得る。なお、第1外側領域R12は、Mn又はMgのいずれか一方のみを含んでいてもよい。
一方、第1内側領域R11のSiの濃度は、第1外側領域R12のSiの濃度以上であり、かつ、複数のセラミック層20のSiの濃度よりも高い。セラミックス中のSiは、焼結によってガラス相として析出され得る。第1内側領域R11がこのようなSi濃度を有することで、比較的柔らかいガラス相によって第1内側領域R11に柔軟性が付与される。
これらにより、電歪によってサイドマージン部17a,17bに応力が付与された場合、当該応力が柔軟な第1内側領域R1によって解放されるとともに、機械強度の高い第1外側領域R12によってクラック等の構造欠陥が防止される。したがって、積層セラミックコンデンサ10に高い電圧が付加された場合でも、サイドマージン部17a,17bの構造欠陥が効果的に防止され、積層セラミックコンデンサ10の耐圧特性が高められる。
さらに、第1外側領域R12では、Mn及び/又はMgによって緻密性が高まるため、表面の耐摩耗性が高められる。これにより、ハンドリングによる傷等が抑制され、積層セラミックコンデンサ10の外観不良が抑制される。
また、第1内側領域R11のMn及びMgの合計の濃度が相対的に低くなるため、セラミック層20へのMn及び/又はMgの拡散が抑制される。これにより、セラミック層20の誘電率の低下が抑制され、積層セラミックコンデンサ10の静電容量の低下が抑制される。
サイドマージン部17a,17bにおけるSiの濃度は、例えば一様でもよい。つまり、第1内側領域R11のSiの濃度は、第1外側領域R12のSiの濃度と同等でもよい。
あるいは、第1内側領域R11のSiの濃度は、第1外側領域R12のSiの濃度よりも高くてもよい。これにより、第1外側領域R12のSi濃度が相対的に低下し、第1外側領域R12におけるガラス相の析出が抑制される。したがって、第1外側領域R12の表面の耐摩耗性がより高められ、積層セラミックコンデンサ10の外観不良がより効果的に抑制される。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~7は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~7を適宜参照しながら説明する。
(ステップS01:積層体作製)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19a,19bを形成するための第3セラミックシート103と、を積層し、切断することで、未焼成の積層体116を作製する。
図5に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成のセラミックグリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102の厚みは、焼成後のセラミック層20の厚みに応じて調整される。第3セラミックシート103の厚みは適宜調整可能である。
第1セラミックシート101には、第1内部電極12に対応する未焼成の第1内部電極112が形成される。第2セラミックシート102には、第2内部電極13に対応する未焼成の第2内部電極113が形成される。第3セラミックシート103には、内部電極が形成されていない。
各内部電極112,113は、X軸方向に平行な切断線Lxを横切り、かつY軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極112,113は、スクリーン印刷法やグラビア印刷法等により、導電性ペーストをセラミックシート101,102に塗布することで形成される。
セラミックシート101,102は、図5に示すように、Z軸方向に交互に積層される。セラミックシート101,102の積層体は、容量形成部18に対応する。セラミックシート103は、セラミックシート101,102の積層体のZ軸方向上下面に積層される。セラミックシート103の積層体は、カバー部19a,19bに対応する。
なお、セラミックシート101,102,103の積層枚数等は、適宜調整可能である。
続いて、セラミックシート101,102,103の積層体をZ軸方向から圧着し、切断線Lx,Lyに沿って切断する。上記積層体の切断には、例えば、押し切り刃や回転刃などを用いることができる。これにより、図6に示す積層体116が作製される。
図6に示すように、積層体116は、未焼成の内部電極112,113が形成された未焼成の容量形成部118と、未焼成の第1カバー部119aと、未焼成の第2カバー部119bと、を有する。積層体116には、Y軸方向に直交する第1側面S1及び第2側面S2と、X軸方向に直交する第1端面及び第2端面と、Z軸方向に直交する第1主面及び第2主面と、が形成される。第1側面S1及び第2側面S2は、切断線Lxに対応する切断面である。第1端面及び第2端面は、切断線Lyに対応する切断面である。第1側面S1及び第2側面S2からは、未焼成の内部電極112,113の端部が露出している。
(ステップS02:サイドマージン部形成)
ステップS02では、ステップS01で得られた積層体116の第1側面S1に未焼成の第1サイドマージン部117aを設け、第2側面S2に未焼成の第2サイドマージン部117bを設ける。これにより、図7に示すように、内部電極112,113が露出した側面S1,S2がサイドマージン部117a,117bによって覆われた未焼成のセラミック素体111が得られる。
本実施形態において、第1サイドマージン部117a及び第2サイドマージン部117bは、それぞれ、第1内層Ru1と、第1外層Ru2と、を含む。第1内層Ru1は、積層体116に接する層である。第1外層Ru2は、第1内層Ru1のY軸方向外側に配置される層である。第1内層Ru1及び第1外層Ru2は、それぞれ、組成の異なる未焼成のセラミックシート又はセラミックスラリーによって形成される。第1内層Ru1と第1外層Ru2のY軸方向における厚みは、同一であることが好ましいが、異なっていてもよい。
第1外層Ru2は、Mn又はMgの少なくとも一方を含む。第1外層Ru2のMn及びMgの合計の濃度は、第1内層Ru1のMn及びMgの合計の濃度よりも高く、かつ、セラミックシート101,102のMn及びMgの合計の濃度よりも高い。
第1内層Ru1は、Siを含む。第1内層Ru1のSiの濃度は、第1外層Ru2のSiの濃度以上であり、かつ、セラミックシート101,102のSiの濃度よりも高い。
サイドマージン部117a,117b各々は、第1内層Ru1を形成するセラミックシートと、第1外層Ru2を形成するセラミックシートと、を用いて形成されてもよい。例えば、第1内層Ru1を形成するセラミックシートを側面S1,S2に貼り付けた後、当該セラミックシート上に、第1外層Ru2を形成するセラミックシートを貼り付けてもよい。あるいは、第1内層Ru1を形成するセラミックシートと第1外層Ru2を形成するセラミックシートとの積層シートを、側面S1,S2に貼り付けてもよい。一例として、大判の当該積層シートに側面S1,S2を押圧し、当該積層シートを側面S1,S2で打ち抜くことで、当該積層シートを側面S1,S2に貼り付けることができる。
あるいは、第1内層Ru1を形成するセラミックスラリーを各側面S1,S2にコーティングした後、第1内層Ru1上に、第1外層Ru2を形成するセラミックスラリーをコーティングすることで、サイドマージン部117a,117b各々を形成してもよい。コーティングの方法は、塗布又はディップ法等を用いることができる。
(ステップS03:焼成)
ステップS03では、ステップS02で得られたセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS03によって、積層体116が積層体16になり、サイドマージン部117a,117bがサイドマージン部17a,17bになる。
本実施形態において、ステップS03によって、サイドマージン部117a,117bの第1内層Ru1が、サイドマージン部17a,17bの内側の領域となる。同様に、第1外層Ru2が、サイドマージン部17a,17bの外側の領域となる。この結果、上述の組成の第1内側領域R11及び第1外側領域R12を含むサイドマージン部17a,17bが形成される。
第1外層Ru2は、Mn及びMgの合計の濃度が高いため、焼成によって結晶粒の微細化及びセラミックスの緻密化が促進される。したがって、機械強度の高い第1外側領域R12が形成される。また、第1外層Ru2のMn及び/又はMgは焼成時に拡散し得るが、Mn及びMgの合計の濃度の低い第1内層Ru1の存在によって、積層体116へのMn及び/又はMgの拡散が抑制される。
一方で、第1内層Ru1では、Siの存在により、ガラス相が析出する。これにより、サイドマージン部17a,17bの第1内側領域R11の柔軟性が確保され、電歪による応力を解放することが可能となる。
ステップS03における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極112,113が露出した積層体116の側面S1,S2にサイドマージン部117a,117bが形成されるため、セラミック素体11における複数の内部電極12,13のY軸方向の端部の位置が、0.5μm以内の範囲で揃う。
[実施例]
第1実施形態の実施例として、上記製造方法に基づいて積層セラミックコンデンサの実施例1~4及び比較例1~3のサンプルを作製した。各サンプルでは、チタン酸バリウムを主成分とするセラミックグリーンシートと、Niを含む導体からなる内部電極と、を有するセラミックシートを用いて、上記ステップS01~S04を行った。内部電極が形成されたセラミックシートの積層数は、470層とした。
各サンプルの焼成後のサイズは、X軸方向における寸法を約1.0mm、Y軸方向における寸法を約0.5mm及びZ軸方向における寸法を約0.5mmとした。セラミック層の平均厚みは0.5μm、内部電極の平均厚みは0.4μmとした。
各サンプルでは、サイドマージン部の層数及び組成を変えて、Mn又はMgと、Siとの分布を調整した。なお、各サンプルの焼成後におけるサイドマージン部のY軸方向における厚みは、表1に示す通りとした。
実施例1のサンプルでは、第1外層及び第1内層を含む2層のサイドマージン部を形成した。第1外層には、第1内層及びセラミック層よりも高い濃度となるようにMnを添加した。第1内層には、第1外層及びセラミック層よりも高い濃度となるようにSiを添加した。
実施例2のサンプルでは、第1外層及び第1内層を含む2層のサイドマージン部を形成した。第1外層には、第1内層及びセラミック層よりも高い濃度となるようにMgを添加した。第1内層には、第1外層及びセラミック層よりも高い濃度となるようにSiを添加した。
実施例3のサンプルでは、第1外層及び第1内層を含む2層のサイドマージン部を形成した。第1外層には、第1内層及びセラミック層よりも高い濃度となるようにMnを添加した。第1内層及び第1外層には、それぞれ、同一の濃度であってセラミック層よりも高い濃度となるようにSiを添加した。
実施例4のサンプルでは、第1外層及び第1内層を含む2層のサイドマージン部を形成した。第1外層には、第1内層及びセラミック層よりも高い濃度となるようにMgを添加した。第1内層及び第1外層には、それぞれ、同一の濃度であってセラミック層よりも高い濃度となるように、Siを添加した。
比較例1のサンプルでは、1層のサイドマージン部を形成した。サイドマージン部には、全体に均一に分布するようにMnとSiを添加した。
比較例2のサンプルでは、1層のサイドマージン部を形成した。サイドマージン部には、全体に均一に分布するようにMnとSiを添加した。
比較例3のサンプルでは、第1外層及び第1内層を含む2層のサイドマージン部を形成した。第1内層には、第1外層及びセラミック層よりも高い濃度となるようにMnを添加した。第1外層には、第1内層及びセラミック層よりも高い濃度となるようにSiを添加した。
焼成後の各サンプルを、Y-Z断面が露出するようにX軸方向中央部まで研磨して、当該断面のMn,Mg,Siの分布をEPMAのマッピング分析によって評価した。その結果を、表1に示す。
表1の各元素の分布において、「内側」とは、サイドマージン部の第1内側領域に元素が多く分布していることを意味する。「外側」とは、サイドマージン部の第1外側領域に元素が多く分布していることを意味する。「一様」とは、サイドマージン部全体に元素が偏りなく一様に分布していることを意味する。
Figure 2022133553000002
各実施例及び各比較例の50個のサンプルに対し、絶縁破壊電圧(BDV:Breakdown Voltage)を測定し、その平均値を耐電圧として算出した。その結果を、表1に示す。なお、絶縁破壊電圧は、25℃にて各サンプルに加える電圧を増加させていき、絶縁破壊したときの電圧とした。また、耐電圧の評価としては、13V以上をAとし、10V以上13V未満をBとし、10V未満をCとした。
表1に示すように、実施例1~4では、サイドマージン部の厚みは13μmと薄かったが、いずれも耐電圧の評価はAであった。一方、サイドマージン部の厚みが13μmの比較例2及び3では、耐電圧の評価がそれぞれB及びCであった。また、サイドマージン部の厚みが18μmと厚い比較例1では、耐電圧の評価がAであった。
これにより、サイドマージン部が13μm以下であり薄い場合でも、Mn又はMgを第1外側領域に多く分布させ、Siを一様に分布させる又は第1内側領域に多く分布させることにより、耐電圧を向上できることがわかった。
続いて、各実施例及び各比較例の50個のサンプルの静電容量を測定し、各実施例及び各比較例の平均値を算出した。その結果を、表1に示す。静電容量の評価としては、12.0μF以上をAとし、10.0μF以上12.0μF未満をBとし、10.0μF未満をCとした。
表1に示すように、Mn又はMgを第1外側領域に多く分布させた実施例1~4では、いずれも静電容量の評価はAであった。一方、一様なMn分布を有する比較例1及び2では、静電容量の評価はBであり、Mnを第1内側領域に多く分布させた比較例3では、当該評価はCであった。この結果から、Mn又はMgを第1外側領域に多く分布させることにより、積層体へのMn又はMgの拡散が抑制され、静電容量の低下を抑制できることがわかった。
続いて、各実施例及び各比較例の200個のサンプルに対し、目視により外観不良の有無を判断した。そして、各実施例及び各比較例において、200個のサンプル中における外観不良のあったサンプルの個数の割合を、外観不良率として算出した。その結果を、表1に示す。外観不良率の評価としては、2.0%未満をA、2.0%以上5.0%未満をB、5.0%以上をCとした。
表1に示すように、実施例1~4では、いずれも外観不良率の評価はAであった。一方、比較例1及び2では、外観不良率の評価はBであり、比較例3では、当該評価はCであった。この結果から、Mn又はMgを第1外側領域に多く分布させ、Siを一様に分布させる又は第1内側領域に多く分布させることにより、サイドマージン部の耐摩耗性を向上させ、外観不良を抑制できることがわかった。
以上より、Mn又はMgを第1外側領域に多く分布させ、Siを一様に分布させる又は第1内側領域に多く分布させることにより、耐電圧及び静電容量が向上するとともに、外観不良率が低下することがわかった。また、実施例1及び2の結果、並びに実施例3及び4の結果から、Mn及びMgは、耐圧特性、静電容量及び耐摩耗性に関して、同様の作用を有するものと考えられる。
<第2実施形態>
第1実施形態では、サイドマージン部17a,17bの第1内側領域R11及び第1外側領域R12が所定の元素分布を有していたが、これに加えて、カバー部39a,39bも同様の元素分布を有していてもよい。
なお、以下の実施形態において、第1実施形態の同様の構成については、同一の符号を付して説明を省略する。
図8は、本発明の第2実施形態の積層セラミックコンデンサ30を示す断面図であり、図3と同様の位置における断面を示す図である。
積層セラミックコンデンサ30は、第1実施形態と異なるセラミック素体31と、第1実施形態と同様の第1外部電極14及び第2外部電極15と、を備える。なお、図8において外部電極14,15の図示を省略している。
セラミック素体31は、第1実施形態と異なる積層体36と、第1実施形態と同様の第1サイドマージン部17a及び第2サイドマージン部17bと、を有する。
積層体36は、第1実施形態と同様の容量形成部18と、第1実施形態と異なる第1カバー部39a及び第2カバー部39bと、を含む。
各カバー部39a,39bは、絶縁性セラミックスで形成され、好ましくは、セラミック層20と同様の組成系の誘電体セラミックスにより形成される。さらに、本実施形態において、各カバー部39a,39bは、マンガン(Mn)又はマグネシウム(Mg)の少なくとも一方と、ケイ素(Si)と、を含む。
本実施形態では、第1カバー部39a及び第2カバー部39b各々をZ軸方向に2等分して、容量形成部18に接する第2内側領域R21と、第2外側領域R22と、に区画し、各領域の組成を調整する。
第2内側領域R21及び第2外側領域R22は、各カバー部39a,39bのX軸方向及びY軸方向における中央部をZ軸方向に2等分する仮想的な平面によって、区画された領域とする。当該仮想的な平面は、X-Y平面と平行な面とする。つまり、第2内側領域R21のX軸方向及びY軸方向の中央部におけるZ軸方向の寸法と、第2外側領域R22のX軸方向及びY軸方向の中央部におけるZ軸方向の寸法は、等しくなる。
第2外側領域R22のMn及びMgの合計の濃度は、例えば、第2内側領域R21のMn及びMgの合計の濃度よりも高く、複数のセラミック層20のMn及びMgの合計の濃度よりも高い。これにより、第2外側領域R22における結晶粒の微細化及びセラミックスの緻密化が促進され、表面の耐摩耗性が向上する。したがって、ハンドリング時の傷等による、積層セラミックコンデンサ10の外観不良がより効果的に抑制される。
また、第2内側領域R21のMn及びMgの合計の濃度が相対的に低くなるため、セラミック層20へのMn及び/又はMgの拡散が抑制される。これにより、セラミック層20の誘電率の低下が抑制され、積層セラミックコンデンサ30の静電容量の低下が抑制される。
また、第2内側領域R21のSiの濃度は、例えば、第2外側領域R22のSiの濃度以上であり、かつ、複数のセラミック層20のSiの濃度よりも高い。
上記構成により、第2内側領域R21及び第2外側領域R22のMn,Mg及びSiの分布を、サイドマージン部17a,17bの第1内側領域R11及び第1外側領域R12のMn,Mg及びSiの分布に対応させることができる。上述のように、上記各元素の分布は、各領域の焼結挙動に影響し得る。このため、上記構成により、カバー部39a,39bの焼結挙動をサイドマージン部17a,17bの焼結挙動に近づけることができ、カバー部39a,39b及びサイドマージン部17a,17bの間に発生する応力を低減させることができる。したがって、焼結によるクラック等の構造欠陥を抑制することができる。
本実施形態の第1カバー部39a及び第2カバー部39bは、例えば、異なる組成のセラミックシートを積層することにより、形成される。
具体的に、未焼成の各カバー部39a,39bは、第2内層と、第2外層と、を含む。第2内層は、容量形成部に隣接する層である。第2外層は、第2内層のZ軸方向外側に積層される層である。なお、第2内層及び第2外層は、それぞれ単一のセラミックシートで構成されてもよく、複数のセラミックシートで構成されてもよい。
第2外層は、Mn又はMgの少なくとも一方を含む。第2外層のMn及びMgの合計の濃度は、第2内層及びセラミック層20を構成するセラミックシートのMn及びMgの合計の濃度よりも高い。
第2内層は、Siを含む。第2内層のSiの濃度は、第2外層のSiの濃度以上であり、かつ、セラミック層20を構成するセラミックシートのSiの濃度よりも高い。
未焼成の各カバー部39a,39bが上記構成の第2内層及び第2外層を含むことにより、焼成後に、第2内側領域R21及び第2外側領域R22を含むカバー部39a,39bを形成することができる。
<他の実施形態>
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、第1実施形態において、未焼成のサイドマージン部117a,117b各々が、それぞれ組成の異なる第1内層Ru1及び第1外層Ru2を含むと説明したが、これに限定されない。例えば、未焼成のサイドマージン部117a,117b各々が、外側に向かってMn及びMgの合計の濃度が高くなるような3以上の層を含んでいてもよい。この場合、当該3以上の層は、同一のSi濃度、又は内側に向かって高くなるSi濃度を有していてもよい。これによっても、焼成後に、上記組成の第1内側領域R11及び第1外側領域R12を含むサイドマージン部17a,17bを形成することができる。
同様に、第2実施形態においても、未焼成のカバー部39a,39b各々が、外側に向かってMn及びMgの合計の濃度が高くなるような3以上の層を含んでいてもよい。この場合、当該3以上の層は、一様なSi濃度、又は内側に向かって高くなるSi濃度を有していてもよい。
10,30…積層セラミックコンデンサ
12,13…内部電極
16、36…積層体
17a…第1サイドマージン部
17b…第2サイドマージン部
18…容量形成部
20…セラミック層
19a,39a…第1カバー部
19b,39b…第2カバー部
R11…第1内側領域
R12…第1外側領域

Claims (5)

  1. 第1軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有し、前記複数の内部電極の前記第1軸と直交する第2軸方向における端部の位置が前記第2軸方向に0.5μmの範囲内に相互に揃っている、積層体と、
    マンガン又はマグネシウムの少なくとも一方と、ケイ素と、を含み、前記積層体を挟んで前記第2軸方向に対向する第1サイドマージン部及び第2サイドマージン部と、
    を具備し、
    前記第1サイドマージン部及び前記第2サイドマージン部各々を前記第2軸方向に2等分して、前記積層体に接する第1内側領域と、第1外側領域と、に区画した場合に、
    前記第1外側領域のマンガン及びマグネシウムの合計の濃度は、前記第1内側領域のマンガン及びマグネシウムの合計の濃度よりも高く、かつ、前記複数のセラミック層のマンガン及びマグネシウムの合計の濃度よりも高く、
    前記第1内側領域のケイ素の濃度は、前記第1外側領域のケイ素の濃度以上であり、かつ、前記複数のセラミック層のケイ素の濃度よりも高い
    積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記第1内側領域のケイ素の濃度は、前記第1外側領域のケイ素の濃度よりも高い
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記第1サイドマージン部及び前記第2サイドマージン部各々の前記第2軸方向における寸法は、13μm以下である
    積層セラミックコンデンサ。
  4. 請求項1から3のいずれか一項に記載の積層セラミックコンデンサであって、
    前記積層体は、
    前記複数のセラミック層と、前記複数の内部電極と、を含む容量形成部と、
    マンガン又はマグネシウムの少なくとも一方と、ケイ素と、を含み、前記容量形成部を挟んで前記第1軸方向に対向する第1カバー部及び第2カバー部と、を有し、
    前記第1カバー部及び前記第2カバー部各々を前記第1軸方向に2等分して、前記容量形成部に接する第2内側領域と、第2外側領域と、に区画した場合に、
    前記第2外側領域のマンガン及びマグネシウムの合計の濃度は、前記第2内側領域のマンガン及びマグネシウムの合計の濃度よりも高く、かつ、前記複数のセラミック層のマンガン及びマグネシウムの合計の濃度よりも高く、
    前記第2内側領域のケイ素の濃度は、前記第2外側領域のケイ素の濃度以上であり、かつ、前記複数のセラミック層のケイ素の濃度よりも高い
    積層セラミックコンデンサ。
  5. 請求項1から4のいずれか一項に記載の積層セラミックコンデンサであって、
    前記複数の内部電極各々の前記第1軸方向における厚みは、0.4μm以下である
    積層セラミックコンデンサ。
JP2021032288A 2021-03-02 2021-03-02 積層セラミックコンデンサ Pending JP2022133553A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021032288A JP2022133553A (ja) 2021-03-02 2021-03-02 積層セラミックコンデンサ
US17/589,344 US11756737B2 (en) 2021-03-02 2022-01-31 Multi-layer ceramic capacitor
KR1020220024185A KR20220124095A (ko) 2021-03-02 2022-02-24 적층 세라믹 콘덴서
CN202210202745.0A CN114999820A (zh) 2021-03-02 2022-03-02 层叠陶瓷电容器
US18/358,786 US20230377805A1 (en) 2021-03-02 2023-07-25 Multi-layer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032288A JP2022133553A (ja) 2021-03-02 2021-03-02 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022133553A true JP2022133553A (ja) 2022-09-14

Family

ID=83024033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032288A Pending JP2022133553A (ja) 2021-03-02 2021-03-02 積層セラミックコンデンサ

Country Status (4)

Country Link
US (2) US11756737B2 (ja)
JP (1) JP2022133553A (ja)
KR (1) KR20220124095A (ja)
CN (1) CN114999820A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5780169B2 (ja) 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2018063969A (ja) 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
US20220285100A1 (en) 2022-09-08
KR20220124095A (ko) 2022-09-13
US20230377805A1 (en) 2023-11-23
CN114999820A (zh) 2022-09-02
US11756737B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
JP7028416B2 (ja) 積層セラミック電子部品
US11875945B2 (en) Capacitor component including connection portion between external electrode and body
US11145458B2 (en) Multi-layer ceramic electronic component
CN108695070B (zh) 层叠陶瓷电容器
US11626254B2 (en) Capacitor component
JP5780856B2 (ja) 積層セラミックコンデンサ
US10658115B1 (en) Capacitor component and method for manufacturing the same
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP7209072B2 (ja) 積層セラミックコンデンサ
JP2022133553A (ja) 積層セラミックコンデンサ
US20230282421A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7272881B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7307827B2 (ja) 積層セラミック電子部品
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP6980873B2 (ja) 積層セラミックコンデンサ
WO2023171394A1 (ja) 電子部品
US20230307181A1 (en) Multilayer ceramic capacitor and circuit board
WO2023234392A1 (ja) 積層セラミックコンデンサ
JP4441951B2 (ja) 積層セラミック電子部品
JP6992944B2 (ja) 積層セラミック電子部品の製造方法
JP2022105218A (ja) 積層セラミック電子部品及びその製造方法
JP2023099470A (ja) 積層型電子部品
JP2024055118A (ja) セラミック電子部品およびその製造方法
JP2023079253A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240221