CN114999820A - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN114999820A
CN114999820A CN202210202745.0A CN202210202745A CN114999820A CN 114999820 A CN114999820 A CN 114999820A CN 202210202745 A CN202210202745 A CN 202210202745A CN 114999820 A CN114999820 A CN 114999820A
Authority
CN
China
Prior art keywords
ceramic
side edge
edge portion
concentration
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210202745.0A
Other languages
English (en)
Inventor
水野高太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN114999820A publication Critical patent/CN114999820A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Abstract

本发明提供能够提高耐压特性并且抑制静电电容降低的层叠陶瓷电容器。本发明的层叠陶瓷电容器包括层叠体与第一侧边缘部和第二侧边缘部。层叠体具有多个陶瓷层和多个内部电极。第一侧边缘部和第二侧边缘部各自包含锰和镁中的至少一者和硅。在将第一侧边缘部和第二侧边缘部分别划分为第一外侧区域和与层叠体接触的第一内侧区域时，第一外侧区域的锰和镁的合计浓度高于第一内侧区域和多个陶瓷层的锰和镁的合计浓度，第一内侧区域的硅浓度为第一外侧区域的硅浓度以上，并且高于多个陶瓷层的硅浓度。

Description

层叠陶瓷电容器
技术领域
本发明涉及具有侧边缘部的层叠陶瓷电容器。
背景技术
已知有在陶瓷层与内部电极层叠的层叠体的侧面上后加有侧边缘部的层叠陶瓷电容器(例如参照专利文献1)。该结构即使利用较薄的侧边缘部也能够可靠地保护内部电极露出的层叠体的侧面，因此，对于层叠陶瓷电容器的小型化和大容量化是有利的。
从使内部电极的交叉面积扩大的观点出发，优选侧边缘部较薄。另一方面，在层叠陶瓷电容器中，在对内部电极施加高电压的情况下，会因陶瓷层的强介电性而产生电致伸缩。在侧边缘部较薄的情况下，容易因由电致伸缩产生的应力而产生裂纹等结构缺陷，难以获得充分的耐压特性。
对此，已知有在位于内部电极与侧面之间的区域中添加Mg、Mn等元素，促进陶瓷的致密化的技术(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2012-209539号公报
专利文献2：日本特开2018-063969号公报
发明内容
发明要解决的技术问题
但是，在侧边缘部中添加有Mg和Mn中的至少一种元素的情况下，存在所添加的元素扩散至层叠体的陶瓷层而导致该陶瓷层的介电常数降低，层叠陶瓷电容器的静电电容降低的情况。
鉴于如上所述的情况，本发明的目的在于，提供能够提高耐压特性并且抑制静电电容降低的层叠陶瓷电容器。
用于解决技术问题的手段
为了实现上述目的，本发明的一个方式的层叠陶瓷电容器包括层叠体与第一侧边缘部和第二侧边缘部。
所述层叠体具有在第一轴方向上层叠的多个陶瓷层和配置在所述多个陶瓷层之间的多个内部电极。所述多个内部电极的在与所述第一轴方向正交的第二轴方向上的端部的位置在所述第二轴方向上在0.5μm的范围内彼此对齐。
所述第一侧边缘部和所述第二侧边缘部各自包含锰和镁中的至少一者和硅，并且所述第一侧边缘部和所述第二侧边缘部夹着所述层叠体在所述第二轴方向上相对。
在将所述第一侧边缘部和所述第二侧边缘部分别在所述第二轴方向上2等分，划分为第一外侧区域和与所述层叠体接触的第一内侧区域时，所述第一外侧区域的锰和镁的合计浓度，高于所述第一内侧区域的锰和镁的合计浓度，并且高于所述多个陶瓷层的锰和镁的合计浓度，所述第一内侧区域的硅浓度为所述第一外侧区域的硅浓度以上，并且高于所述多个陶瓷层的硅浓度。
在上述技术方案中，第一外侧区域含有较高浓度的锰和/或镁，因此，能够促进第一外侧区域中的晶粒的微细化和陶瓷的致密化。另外，第一内侧区域含有比陶瓷层高的浓度的硅，因此，在第一内侧区域中容易析出玻璃相。从而，能够得到第一侧边缘部和第二侧边缘部，该第一侧边缘部和第二侧边缘部各自包括具有高柔软性的第一内侧区域和具有高机械强度的第一外侧区域。因此，在对陶瓷层施加高电压而产生由压电效应引起的机械变形(电致伸缩)的情况下，第一内侧区域能够将由电致伸缩产生的应力释放，进而第一外侧区域能够抑制由该应力产生的裂纹等结构缺陷。其结果是，能够使层叠陶瓷电容器的耐压特性提高。
而且，第一内侧区域的锰和镁的合计浓度低于第一外侧区域的锰和镁的合计浓度，因此，能够抑制锰和/或镁向陶瓷层扩散。从而，能够抑制陶瓷层的介电常数降低，能够抑制层叠陶瓷电容器的静电电容降低。
可以是，所述第一内侧区域的硅浓度高于所述第一外侧区域的硅浓度。
由此，能够使第一外侧区域的硅的浓度相对地降低，能够抑制第一外侧区域中的玻璃相的析出。因此，能够提高第一外侧区域的表面的耐磨性，抑制损伤等外观不良。
例如，可以是，所述第一侧边缘部和所述第二侧边缘部各自的在所述第二轴方向上的尺寸为13μm以下。
由此，能够实现层叠陶瓷电容器的小型化和大容量化。而且，第一侧边缘部和第二侧边缘部各自包括上述构成的第一内侧区域和第一外侧区域，从而，能够使第一侧边缘部和第二侧边缘部较薄，并且使由电致伸缩产生的应力的影响降低，获得耐压特性高的层叠陶瓷电容器。
可以是，所述层叠体具有：电容形成部，其包含所述多个陶瓷层和所述多个内部电极；和第一覆盖部和第二覆盖部，所述第一覆盖部和所述第二覆盖部各自包含锰和镁中的至少一者和硅，并且所述第一覆盖部和所述第二覆盖部夹着所述电容形成部在所述第一轴方向上相对。
在将所述第一覆盖部和所述第二覆盖部分别在所述第一轴方向上2等分，划分为第二外侧区域和与所述电容形成部接触的第二内侧区域时，所述第二外侧区域的锰和镁的合计浓度，高于所述第二内侧区域的锰和镁的合计浓度，并且高于所述多个陶瓷层的锰和镁的合计浓度，所述第二内侧区域的硅浓度为所述第二外侧区域的硅浓度以上，并且高于所述多个陶瓷层的硅浓度。
在上述技术方案中，第二外侧区域含有较高浓度的锰和/或镁，因此，能够促进第二外侧区域中的晶粒的微细化和陶瓷的致密化。因此，能够提高第二外侧区域的表面的耐磨性，抑制损伤等外观不良。
而且，第二内侧区域的锰和镁的合计浓度低于第二外侧区域的锰和镁的合计浓度，因此，能够抑制锰和/或镁向陶瓷层扩散。从而，能够抑制陶瓷层的介电常数降低，能够抑制层叠陶瓷电容器的静电电容降低。
而且，采用上述技术方案，能够使第一覆盖部和第二覆盖部中的锰、镁和硅的分布，与第一侧边缘部和第二侧边缘部中的锰、镁和硅的分布对应。从而，能够使第一覆盖部和第二覆盖部的烧结行为接近第一侧边缘部和第二侧边缘部的烧结行为，抑制烧结时的应力的产生。因此，能够抑制由该应力产生的裂纹等结构缺陷。
发明效果
采用本发明，能够提供能够提高耐压特性并且抑制静电电容降低的层叠陶瓷电容器。
附图说明
图1是本发明的第一实施方式的层叠陶瓷电容器的立体图。
图2是沿着图1的A-A’线的上述层叠陶瓷电容器的截面图。
图3是沿着图1的B-B’线的上述层叠陶瓷电容器的截面图。
图4是表示上述层叠陶瓷电容器的制造方法的流程图。
图5是表示上述层叠陶瓷电容器的制造过程的立体图。
图6是表示上述层叠陶瓷电容器的制造过程的立体图。
图7是表示上述层叠陶瓷电容器的制造过程的立体图。
图8是本发明的第二实施方式的层叠陶瓷电容器的截面图。
附图标记说明
10、30…层叠陶瓷电容器，12、13…内部电极，16、36…层叠体，17a…第一侧边缘部，17b…第二侧边缘部，18…电容形成部，20…陶瓷层，19a、39a…第一覆盖部，19b、39b…第二覆盖部，R11…第一内侧区域，R12…第一外侧区域。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
附图中所示的X轴、Y轴和Z轴彼此正交，规定层叠陶瓷电容器10所属的坐标系。
I第一实施方式
1.层叠陶瓷电容器的整体结构
图1～3是表示本发明的第一实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿着图1的A-A’线的截面图。图3是层叠陶瓷电容器10的沿着图1的B-B’线的截面图。
层叠陶瓷电容器10包括陶瓷主体11、第一外部电极14和第二外部电极15。陶瓷主体11形成为大致6面体，具有：与X轴方向正交的第一端面和第二端面；与Y轴方向正交的第一侧面和第二侧面；以及与Z轴方向正交的第一主面和第二主面。将陶瓷主体11的各个面连接的棱部例如带有圆弧。
层叠陶瓷电容器10例如具有如下所述的尺寸。层叠陶瓷电容器10的X轴方向上的最大尺寸例如为0.2mm以上3.5mm以下。层叠陶瓷电容器10的Y轴方向上的最大尺寸例如为0.1mm以上2.8mm以下。层叠陶瓷电容器10的Z轴方向上的最大尺寸例如为0.1mm以上2.8mm以下。
各外部电极14、15覆盖陶瓷主体11的端面，且夹着陶瓷主体11在X轴方向上相对。图1所示的外部电极14、15从陶瓷主体11的端面延伸至主面和侧面。此外，外部电极14、15的形状并不限于图1所示的例子。
外部电极14、15由电的良导体形成。作为形成外部电极14、15的电的良导体，例如可以举出以铜(Cu)、镍(Ni)、锡(Sn)、钯(Pd)、铂(Pt)、银(Ag)、金(Au)等为主要成分的金属或者合金。
陶瓷主体11具有层叠体16、第一侧边缘部17a和第二侧边缘部17b。第一侧边缘部17a和第二侧边缘部17b夹着层叠体16在Y轴方向上相对。第一侧边缘部17a和第二侧边缘部17b分别从Y轴方向覆盖层叠体16。
层叠体16具有与Y轴方向正交的第一侧面S1和第二侧面S2。第一侧面S1和第二侧面S2各自沿着Z轴方向和X轴方向延伸。层叠体16还具有与X轴方向正交的第一端面和第二端面、以及与Z轴方向正交的第一主面和第二主面，形成为大致6面体。
层叠体16具有：在Z轴方向上层叠的多个陶瓷层20；和配置在多个陶瓷层20之间的多个第一内部电极12和第二内部电极13。陶瓷层20形成为沿着X-Y平面延伸的平板状。内部电极12、13形成为沿着X-Y平面延伸的片状，沿着Z轴方向交替地配置。即，内部电极12、13夹着陶瓷层20在Z轴方向上相对。内部电极12、13的层数并不限于图示的例子，例如可以为30层以上。
第一内部电极12被引出到被第一外部电极14覆盖的端面。第二内部电极13被引出到被第二外部电极15覆盖的端面。从而，第一内部电极12仅与第一外部电极14连接，第二内部电极13仅与第二外部电极15连接。
利用这样的结构，在层叠陶瓷电容器10中，当在第一外部电极14与第二外部电极15之间施加电压时，会对第一内部电极12与第二内部电极13之间的多个陶瓷层20施加电压。从而，在层叠陶瓷电容器10中，能够蓄积与第一外部电极14与第二外部电极15之间的电压相应的电荷。
在层叠体16中，包括多个陶瓷层20和多个内部电极12、13的部分作为电容形成部18发挥作用。而且，层叠体16具有夹着电容形成部18在Z轴方向上相对的第一覆盖部19a和第二覆盖部19b。第一覆盖部19a和第二覆盖部19b分别从Z轴方向覆盖电容形成部18。
在陶瓷主体11中，为了使内部电极12、13间的各陶瓷层20的电容增大，可使用高介电常数的电介质陶瓷。作为高介电常数的电介质陶瓷，例如可以举出以钛酸钡(BaTiO3)为代表的、含有钡(Ba)和钛(Ti)的钙钛矿结构的材料。
此外，陶瓷主体11也可以由钛酸锶(SrTiO3)、钛酸钙(CaTiO3)、钛酸镁(MgTiO3)、锆酸钙(CaZrO3)、锆钛酸钙(Ca(Zr,Ti)O3)、锆酸钡(BaZrO3)、氧化钛(TiO2)等的组成类构成。
陶瓷层20除了上述的主要成分以外还可以含有锰(Mn)、镁(Mg)和硅(Si)中的至少一种元素。Mn、Mg和Si均具有提高烧结性的作用，例如Mn和Mg有助于晶粒的微细化和陶瓷的致密化。另一方面，过剩的量的Mn和Mg具有使介电常数降低的作用。因此，陶瓷层20的Mn和Mg的合计浓度和Si的浓度，分别可以考虑陶瓷层20的烧结性和层叠陶瓷电容器10的静电电容的设计值等而适当地决定。
覆盖部19a、19b也由绝缘性陶瓷形成，优选由与陶瓷层20同样的组成类的电介质陶瓷形成。由此，能够抑制由层叠体16与覆盖部19a、19b的物性的不同导致的应力的产生。
各陶瓷层20的Z轴方向上的厚度，从提高静电电容的观点出发，例如为1.0μm以下，进一步可以为0.5μm以下。陶瓷层20的厚度可以采用在陶瓷层20的多个部位测量得到的厚度的平均值。作为一个例子，可以从利用扫描型电子显微镜观察到的视野中的陶瓷层20选择6层，测量各层的5个部位的厚度。然后，将所得到的30个部位的厚度的平均值作为陶瓷层20的厚度。
内部电极12、13由电的良导体形成。作为形成内部电极12、13的电的良导体，典型地可以举出镍(Ni)，除此以外还可以举出以铜(Cu)、钯(Pd)、铂(Pt)、银(Ag)、金(Au)等为主要成分的金属或者合金。
各内部电极12、13的Z轴方向上的厚度，从使电容形成部18多层化从而提高静电电容的观点出发，例如可以为0.4μm以下。内部电极12、13的厚度可以采用在内部电极12、13的多个部位测量得到的厚度的平均值。作为一个例子，可以从利用扫描型电子显微镜观察到的视野中的内部电极12、13选择6层，测量各层的5个部位的厚度。然后，将所得到的30个部位的厚度的平均值作为内部电极12、13的厚度。
内部电极12、13在电容形成部18的Y轴方向的整个宽度的范围形成，露出在层叠体16的侧面S1、S2。这些内部电极12、13的端部的位置，在Y轴方向上在0.5μm的范围内彼此对齐。第一侧边缘部17a覆盖层叠体16的第一侧面S1，第二侧边缘部17b覆盖层叠体16的第二侧面S2。从而，能够确保层叠体16的两侧面S1、S2上的内部电极12、13间的绝缘性。
2.侧边缘部的详细构成
各侧边缘部17a、17b由绝缘性陶瓷形成，优选由与陶瓷层20同样的组成类的电介质陶瓷形成。从而，能够抑制由层叠体16与侧边缘部17a、17b的物性的不同导致的应力的产生。
而且，在本实施方式中，各侧边缘部17a、17b包含锰(Mn)和镁(Mg)中的至少一者和硅(Si)。
第一侧边缘部17a和第二侧边缘部17b，如后所述可后加在层叠体16上，因此，能够形成得较薄。例如，第一侧边缘部17a和第二侧边缘部17b各自的在Y轴方向上的尺寸为13μm以下。从而，能够充分地确保内部电极12、13的交差面积，实现层叠陶瓷电容器10的小型化和大容量化。此外，各侧边缘部17a、17b的在Y轴方向上的尺寸为各侧边缘部17a、17b的在Y轴方向上的最大尺寸。
在此，在经由外部电极14、15对层叠体16的陶瓷层20施加电压的情况下，被施加电压的各陶瓷层20会产生由压电效应导致的机械变形(电致伸缩)。在侧边缘部17a、17b变薄的情况下，电容形成部18在陶瓷主体11中所占的比例相对地变大。因此，会因电致伸缩而在侧边缘部17a、17b产生大的应力，有可能产生裂纹等结构缺陷。
对此，可考虑在侧边缘部17a、17b中添加锰(Mn)和镁(Mg)中的至少一者作为烧结助剂，使侧边缘部17a、17b的晶粒微细化，并且提高陶瓷的致密性。由此，能够使侧边缘部17a、17b的机械强度提高，并且抑制由电致伸缩导致的结构缺陷。
另一方面，当在侧边缘部17a、17b中较多地添加的Mn和/或Mg扩散到陶瓷层20的情况下，存在陶瓷层20的介电常数降低，层叠陶瓷电容器10的静电电容降低的情况。
因此，在本实施方式中，将第一侧边缘部17a和第二侧边缘部17b分别在Y轴方向上2等分，划分为第一外侧区域R12和与层叠体16接触的第一内侧区域R11，并按以下方式调节各区域的组成，从而抑制了由电致伸缩导致的结构缺陷并且抑制了静电电容降低。
第一内侧区域R11和第一外侧区域R12是利用将各侧边缘部17a、17b的X轴方向和Z轴方向上的中央部在Y轴方向上2等分的虚拟平面进行划分而得到的区域。该虚拟平面是与X-Z平面平行的面。即，第一内侧区域R11的X轴方向和Z轴方向的中央部的在Y轴方向上的尺寸，与第一外侧区域R12的X轴方向和Z轴方向的中央部的在Y轴方向上的尺寸相等。
各区域的元素的浓度例如可以通过利用电子探针显微分析仪(EPMA：ElectronProbe Micro Analyzer)进行的定量测量来获得。
第一外侧区域R12的Mn和Mg的合计浓度，高于第一内侧区域R11的Mn和Mg的合计浓度，并且高于多个陶瓷层20的Mn和Mg的合计浓度。从而，能够促进第一外侧区域R12中的晶粒的微细化和陶瓷的致密化，能够提高第一外侧区域R12的机械强度。此外，也可以是第一外侧区域R12仅包含Mn和Mg中的任一者。
另一方面，第一内侧区域R11的Si的浓度为第一外侧区域R12的Si的浓度以上，并且高于多个陶瓷层20的Si的浓度。陶瓷中的Si会因烧结而作为玻璃相析出。通过第一内侧区域R11具有这样的Si浓度，能够利用比较柔软的玻璃相对第一内侧区域R11赋予柔软性。
从而，在因电致伸缩而对侧边缘部17a、17b赋予了应力的情况下，该应力能够由柔软的第一内侧区域R11释放，并且能够利用机械强度高的第一外侧区域R12防止裂纹等结构缺陷。因此，即使在对层叠陶瓷电容器10施加高电压的情况下，也能够有效地防止侧边缘部17a、17b的结构缺陷，能够提高层叠陶瓷电容器10的耐压特性。
而且，在第一外侧区域R12中，致密性因Mn和/或Mg而提高，因此，能够提高表面的耐磨性。从而，能够抑制由处理导致的损伤等，能够抑制层叠陶瓷电容器10的外观不良。
另外，第一内侧区域R11的Mn和Mg的合计浓度相对较低，因此，能够抑制Mn和/或Mg向陶瓷层20扩散。从而，能够抑制陶瓷层20的介电常数降低，能够抑制层叠陶瓷电容器10的静电电容降低。
侧边缘部17a、17b中的Si的浓度例如可以是均匀的。即，可以是第一内侧区域R11的Si的浓度与第一外侧区域R12的Si的浓度相同。
或者，可以是第一内侧区域R11的Si的浓度高于第一外侧区域R12的Si的浓度。从而，第一外侧区域R12的Si浓度相对较低，能够抑制第一外侧区域R12中的玻璃相的析出。因此，第一外侧区域R12的表面的耐磨性更加提高，能够更有效地抑制层叠陶瓷电容器10的外观不良。
3.层叠陶瓷电容器10的制造方法
图4是表示层叠陶瓷电容器10的制造方法的流程图。图5～7是示意性地表示层叠陶瓷电容器10的制造过程的图。下面，按照图4并适当参照图5～7对层叠陶瓷电容器10的制造方法进行说明。
3.1步骤S01：制作层叠体
在步骤S01中，通过将用于形成电容形成部18的第一陶瓷片101和第二陶瓷片102、与用于形成覆盖部19a、19b的第三陶瓷片103层叠，并切断，来制作未烧制的层叠体116。
图5所示的陶瓷片101、102、103构成为以电介质陶瓷为主要成分的未烧制的陶瓷生片。陶瓷片101、102、103例如可以使用辊涂机或刮刀等成形为片状。陶瓷片101、102的厚度可以根据烧制后的陶瓷层20的厚度来调节。第三陶瓷片103的厚度可以适当地调节。
在第一陶瓷片101上形成与第一内部电极12对应的未烧制的第一内部电极112。在第二陶瓷片102上形成与第二内部电极13对应的未烧制的第二内部电极113。在第三陶瓷片103上没有形成内部电极。
各内部电极112、113具有横穿与X轴方向平行的切断线Lx、并且沿着与Y轴方向平行的切断线Ly延伸的多个带状的电极图案。这些内部电极112、113可以通过利用丝网印刷法或凹版印刷法等在陶瓷片101、102上涂敷导电性膏来形成。
陶瓷片101、102如图5所示在Z轴方向上交替地层叠。陶瓷片101、102的层叠体与电容形成部18对应。陶瓷片103层叠在陶瓷片101、102的层叠体的Z轴方向上下表面上。陶瓷片103的层叠体与覆盖部19a、19b对应。
此外，陶瓷片101、102、103的层叠片数等可以适当地调节。
接着，将陶瓷片101、102、103的层叠体从Z轴方向进行压接，并沿着切断线Lx、Ly切断。上述层叠体的切断例如可以使用压切刀或者旋转刀等。由此，制作出图6所示的层叠体116。
如图6所示，层叠体116具有：形成有未烧制的内部电极112、113的未烧制的电容形成部118；未烧制的第一覆盖部119a；和未烧制的第二覆盖部119b。在层叠体116形成有：与Y轴方向正交的第一侧面S1和第二侧面S2；与X轴方向正交的第一端面和第二端面；以及与Z轴方向正交的第一主面和第二主面。第一侧面S1和第二侧面S2是与切断线Lx对应的切断面。第一端面和第二端面是与切断线Ly对应的切断面。未烧制的内部电极112、113的端部从第一侧面S1和第二侧面S2露出。
3.2步骤S02：形成侧边缘部
在步骤S02中，在步骤S01中获得的层叠体116的第一侧面S1上设置未烧制的第一侧边缘部117a，在第二侧面S2上设置未烧制的第二侧边缘部117b。从而，如图7所示，获得内部电极112、113露出的侧面S1、S2被侧边缘部117a、117b覆盖的未烧制的陶瓷主体111。
在本实施方式中，第一侧边缘部117a和第二侧边缘部117b各自包括第一内层Ru1和第一外层Ru2。第一内层Ru1是与层叠体116接触的层。第一外层Ru2是配置在第一内层Ru1的Y轴方向外侧的层。第一内层Ru1和第一外层Ru2分别由组成不同的未烧制的陶瓷片或者陶瓷浆料形成。第一内层Ru1和第一外层Ru2的在Y轴方向上的厚度优选相同，但也可以不同。
第一外层Ru2含有Mn和Mg中的至少一者。第一外层Ru2的Mn和Mg的合计浓度，高于第一内层Ru1的Mn和Mg的合计浓度，并且高于陶瓷片101、102的Mn和Mg的合计浓度。
第一内层Ru1含有Si。第一内层Ru1的Si的浓度为第一外层Ru2的Si的浓度以上，并且高于陶瓷片101、102的Si的浓度。
侧边缘部117a、117b分别可以使用用于形成第一内层Ru1的陶瓷片和用于形成第一外层Ru2的陶瓷片来形成。例如，可以是在侧面S1、S2上粘贴用于形成第一内层Ru1的陶瓷片之后，在该陶瓷片上粘贴用于形成第一外层Ru2的陶瓷片。或者，也可以是在侧面S1、S2上粘贴用于形成第一内层Ru1的陶瓷片与用于形成第一外层Ru2的陶瓷片的层叠片。作为一个例子，可以将侧面S1、S2按压在大张的该层叠片上，利用侧面S1、S2冲切该层叠片，来将该层叠片粘贴在侧面S1、S2上。
或者，可以是通过将用于形成第一内层Ru1的陶瓷浆料在各侧面S1、S2上形成涂层之后，将用于形成第一外层Ru2的陶瓷浆料在第一内层Ru1上形成涂层，来形成侧边缘部117a、117b各自。形成涂层的方法可以使用涂敷或者浸渍法等。
3.3步骤S03：烧制
在步骤S03中，对步骤S02中获得的陶瓷主体111进行烧制，制作图1～3所示的层叠陶瓷电容器10的陶瓷主体11。通过步骤S03，层叠体116成为层叠体16，侧边缘部117a、117b成为侧边缘部17a、17b。
在本实施方式中，通过步骤S03，侧边缘部117a、117b的第一内层Ru1成为侧边缘部17a、17b的内侧的区域。同样，第一外层Ru2成为侧边缘部17a、17b的外侧的区域。其结果是，形成包括上述组成的第一内侧区域R11和第一外侧区域R12的侧边缘部17a、17b。
第一外层Ru2中，Mn和Mg的合计浓度高，因此，通过烧制能够促进晶粒的微细化和陶瓷的致密化。因此，能够形成机械强度高的第一外侧区域R12。另外，第一外层Ru2的Mn和/或Mg在烧制时会扩散，但是由于Mn和Mg的合计浓度较低的第一内层Ru1的存在，能够抑制Mn和/或Mg扩散至层叠体116。
另一方面，在第一内层Ru1中，因Si的存在，会析出玻璃相。从而，能够确保侧边缘部17a、17b的第一内侧区域R11的柔软性，能够将由电致伸缩产生的应力释放。
步骤S03中的烧制温度可以根据陶瓷主体111的烧结温度来决定。例如，在使用钛酸钡(BaTiO3)类材料的情况下，烧制温度可以为1000～1300℃左右。另外，烧制例如可以在还原气氛下、或者低氧分压气氛下进行。
3.4步骤S04：形成外部电极
在步骤S04中，在步骤S03中获得的陶瓷主体11的X轴方向两端部形成外部电极14、15，从而制作出图1～3所示的层叠陶瓷电容器10。步骤S04中的外部电极14、15的形成方法，可以从公知的方法中任意地选择。
通过以上步骤，层叠陶瓷电容器10完成。在该制造方法中，在内部电极112、113露出的层叠体116的侧面S1、S2上形成侧边缘部117a、117b，因此，陶瓷主体11中的多个内部电极12、13的Y轴方向的端部的位置在0.5μm以内的范围内对齐。
4.实施例
作为第一实施方式的实施例，基于上述制造方法制作出层叠陶瓷电容器的实施例1～4和比较例1～3的样品。在各样品中，使用具有以钛酸钡为主要成分的陶瓷生片和由含有Ni的导体形成的内部电极的陶瓷片，进行上述步骤S01～S04。形成有内部电极的陶瓷片的层叠数为470层。
各样品的烧制后的尺寸为，在X轴方向上的尺寸大约为1.0mm，在Y轴方向上的尺寸大约为0.5mm，在Z轴方向上的尺寸大约为0.5mm。陶瓷层的平均厚度为0.5μm，内部电极的平均厚度为0.4μm。
在各样品中，改变侧边缘部的层数和组成来调节Mn或Mg与Si的分布。各样品的烧制后的侧边缘部的Y轴方向上的厚度如表1所示。
在实施例1的样品中，形成了包括第一外层和第一内层的2层的侧边缘部。在第一外层中，以成为比第一内层和陶瓷层高的浓度的方式添加了Mn。在第一内层中，以成为比第一外层和陶瓷层高的浓度的方式添加了Si。
在实施例2的样品中，形成了包括第一外层和第一内层的2层的侧边缘部。在第一外层中，以成为比第一内层和陶瓷层高的浓度的方式添加了Mg。在第一内层中，以成为比第一外层和陶瓷层高的浓度的方式添加了Si。
在实施例3的样品中，形成了包括第一外层和第一内层的2层的侧边缘部。在第一外层中，以成为比第一内层和陶瓷层高的浓度的方式添加了Mn。在第一内层和第一外层中，分别以相同的浓度且以成为比陶瓷层高的浓度的方式添加了Si。
在实施例4的样品中，形成了包括第一外层和第一内层的2层的侧边缘部。在第一外层中，以成为比第一内层和陶瓷层高的浓度的方式添加了Mg。在第一内层和第一外层中，分别以相同的浓度且以成为比陶瓷层高的浓度的方式添加了Si。
在比较例1的样品中，形成了1层的侧边缘部。在侧边缘部中，以整体均匀地分布的方式添加了Mn和Si。
在比较例2的样品中，形成了1层的侧边缘部。在侧边缘部中，以整体均匀地分布的方式添加了Mn和Si。
在比较例3的样品中，形成了包括第一外层和第一内层的2层的侧边缘部。在第一内层中，以成为比第一外层和陶瓷层高的浓度的方式添加了Mn。在第一外层中，以成为比第一内层和陶瓷层高的浓度的方式添加了Si。
将烧制后的各样品以Y-Z截面露出的方式研磨至X轴方向中央部，利用EPMA的元素面分布(mapping)分析对该截面的Mn、Mg、Si的分布进行评价。将其结果示于表1。
在表1的各元素的分布中，“内侧”是指元素较多地分布在侧边缘部的第一内侧区域。“外侧”是指元素较多地分布在侧边缘部的第一外侧区域。“均匀”是指元素在整个侧边缘部中没有偏差地均匀地分布。
【表1】
侧边缘部厚度 Mn分布 Mg分布 Si分布 耐电压 静电电容 外观不良率
比较例1 18μm 均匀 - 均匀 A(15V) B(10.2μF) B(2.5％)
比较例2 13μm 均匀 - 均匀 B(12V) B(10.6μF) B(2.0％)
比较例3 13μm 内侧 - 外侧 C(9V) C(8.2μF) C(5.5％)
实施例1 13μm 外侧 - 内侧 A(15V) A(12.5μF) A(0.5％)
实施例2 13μm - 外侧 内侧 A(15V) A(12.3μF) A(1.0％)
实施例3 13μm 外侧 - 均匀 A(14V) A(12.2μF) A(1.5％)
实施例4 13μm - 外侧 均匀 A(14V) A(12.0μF) A(1.5％)
对各实施例和各比较例的50个样品，测量绝缘击穿电压(BDV：BreakdownVoltage)，并计算其平均值作为耐电压。将其结果示于表1。绝缘击穿电压是指在25℃使对各样品施加的电压逐渐增加，发生绝缘击穿时的电压。另外，作为耐电压的评价，将13V以上评价为A，将10V以上且小于13V评价为B，将小于10V评价为C。
如表1所示，在实施例1～4中，侧边缘部的厚度薄至13μm，但是耐电压的评价均为A。而在侧边缘部的厚度为13μm的比较例2和3中，耐电压的评价分别为B和C。另外，在侧边缘部的厚度厚至18μm的比较例1中，耐电压的评价为A。
由此可知，即使在侧边缘部为13μm以下的薄的情况下，通过使Mn或Mg较多地分布在第一外侧区域，并使Si均匀地分布或者较多地分布在第一内侧区域，能够提高耐电压。
接着，测量各实施例和各比较例的50个样品的静电电容，计算出各实施例和各比较例的平均值。将其结果示于表1。作为静电电容的评价，将12.0μF以上评价为A，将10.0μF以上且小于12.0μF评价为B，将小于10.0μF评价为C。
如表1所示，在使Mn或Mg较多地分布在第一外侧区域的实施例1～4中，静电电容的评价均为A。而在具有均匀的Mn分布的比较例1和2中，静电电容的评价为B，在使Mn较多地分布在第一内侧区域的比较例3中，静电电容的评价为C。根据该结果可知，通过使Mn或Mg较多地分布在第一外侧区域，能够抑制Mn或Mg向层叠体扩散，能够抑制静电电容降低。
接着，对各实施例和各比较例的200个样品，通过目视来判断有无外观不良。并且，在各实施例和各比较例中，计算出200个样品中的有外观不良的样品的个数的比例作为外观不良率。将其结果示于表1。作为外观不良率的评价，将小于2.0％评价为A，将2.0％以上且小于5.0％评价为B，将5.0％以上评价为C。
如表1所示，在实施例1～4中，外观不良率的评价均为A。而在比较例1和2中，外观不良率的评价为B，在比较例3中，外观不良率的评价为C。根据该结果可知，通过使Mn或Mg较多地分布在第一外侧区域，并使Si均匀地分布或者较多地分布在第一内侧区域，能够提高侧边缘部的耐磨性，抑制外观不良。
根据以上内容可知，通过使Mn或Mg较多地分布在第一外侧区域，并使Si均匀地分布或者较多地分布在第一内侧区域，耐电压和静电电容提高，并且外观不良率降低。另外，根据实施例1和2的结果以及实施例3和4的结果可认为，Mn和Mg对于耐压特性、静电电容和耐磨性具有同样的作用。
II第二实施方式
在第一实施方式中，侧边缘部17a、17b的第一内侧区域R11和第一外侧区域R12具有规定的元素分布，但也可以是，除此以外，覆盖部39a、39b也可以具有同样的元素分布。
在下面的实施方式中，对于与第一实施方式同样的构成要素，标注相同的附图标记而省略说明。
图8是表示本发明的第二实施方式的层叠陶瓷电容器30的截面图，是表示与图3同样的位置处的截面的图。
层叠陶瓷电容器30包括：与第一实施方式不同的陶瓷主体31；和与第一实施方式同样的第一外部电极14和第二外部电极15。此外，在图8中省略了外部电极14、15的图示。
陶瓷主体31具有：与第一实施方式不同的层叠体36；和与第一实施方式同样的第一侧边缘部17a和第二侧边缘部17b。
层叠体36包括：与第一实施方式同样的电容形成部18；和与第一实施方式不同的第一覆盖部39a和第二覆盖部39b。
各覆盖部39a、39b由绝缘性陶瓷形成，优选由与陶瓷层20同样的组成类的电介质陶瓷形成。而且，在本实施方式中，各覆盖部39a、39b包含锰(Mn)和镁(Mg)中的至少一者和硅(Si)。
在本实施方式中，将第一覆盖部39a和第二覆盖部39b分别在Z轴方向上2等分，划分为第二外侧区域R22和与电容形成部18接触的第二内侧区域R21，并对各区域的组成进行调节。
第二内侧区域R21和第二外侧区域R22是利用将各覆盖部39a、39b的X轴方向和Y轴方向的中央部在Z轴方向上2等分的虚拟平面进行划分而得到的区域。该虚拟平面是与X-Y平面平行的面。即，第二内侧区域R21的X轴方向和Y轴方向的中央部的在Z轴方向上的尺寸，与第二外侧区域R22的X轴方向和Y轴方向的中央部的在Z轴方向上的尺寸相等。
第二外侧区域R22的Mn和Mg的合计浓度，例如高于第二内侧区域R21的Mn和Mg的合计浓度，并且高于多个陶瓷层20的Mn和Mg的合计浓度。从而，能够促进第二外侧区域R22中的晶粒的微细化和陶瓷的致密化，表面的耐磨性提高。因此，能够更有效地抑制由处理时的损伤等导致的层叠陶瓷电容器10的外观不良。
另外，第二内侧区域R21的Mn和Mg的合计浓度相对较低，因此，能够抑制Mn和/或Mg向陶瓷层20扩散。从而，能够抑制陶瓷层20的介电常数降低，能够抑制层叠陶瓷电容器30的静电电容降低。
而且，第二内侧区域R21的Si的浓度，例如为第二外侧区域R22的Si的浓度以上，并且高于多个陶瓷层20的Si的浓度。
利用上述技术方案，能够使第二内侧区域R21和第二外侧区域R22的Mn、Mg和Si的分布，与侧边缘部17a、17b的第一内侧区域R11和第一外侧区域R12的Mn、Mg和Si的分布对应。如上所述，上述各元素的分布会影响各区域的烧结行为。因此，利用上述技术方案，能够使覆盖部39a、39b的烧结行为接近侧边缘部17a、17b的烧结行为，能够使覆盖部39a、39b和侧边缘部17a、17b之间产生的应力降低。因此，能够抑制由烧结产生的裂纹等结构缺陷。
本实施方式的第一覆盖部39a和第二覆盖部39b例如可以通过将不同组成的陶瓷片层叠来形成。
具体而言，未烧制的各覆盖部39a、39b包括第二内层和第二外层。第二内层是与电容形成部相邻的层。第二外层是层叠在第二内层的Z轴方向外侧的层。第二内层和第二外层各自可以是由一个陶瓷片构成，也可以是由多个陶瓷片构成。
第二外层包含Mn和Mg中的至少一者。第二外层的Mn和Mg的合计浓度，高于构成第二内层和陶瓷层20的陶瓷片的Mn和Mg的合计浓度。
第二内层包含Si。第二内层的Si浓度为第二外层的Si浓度以上，并且高于构成陶瓷层20的陶瓷片的Si浓度。
未烧制的各覆盖部39a、39b包括上述构成的第二内层和第二外层，从而，在烧制后，能够形成包括第二内侧区域R21和第二外侧区域R22的覆盖部39a、39b。
III其它实施方式
上面，对本发明的各实施方式进行了说明，但本发明并不是仅限于上述的实施方式，当然可以在不脱离本发明的主旨的范围内施加各种变更。
例如，在第一实施方式中，说明了未烧制的侧边缘部117a、117b各自包括组成分别不同的第一内层Ru1和第一外层Ru2，但是并不限于此。例如，也可以是，未烧制的侧边缘部117a、117b各自包括向外侧去Mn和Mg的合计浓度变高的3个以上的层。在该情况下，该3个以上的层可以具有相同的Si浓度、或者向内侧去变高的Si浓度。由此，在烧制后，也能够形成包括上述组成的第一内侧区域R11和第一外侧区域R12的侧边缘部17a、17b。
同样地，在第二实施方式中，也可以是，未烧制的覆盖部39a、39b各自包括向外侧去Mn和Mg的合计浓度变高的3个以上的层。在该情况下，该3个以上的层可以具有同样的Si浓度、或者向内侧去变高的Si浓度。

Claims (5)

1.一种层叠陶瓷电容器，其特征在于，包括：
层叠体，其具有在第一轴方向上层叠的多个陶瓷层和配置在所述多个陶瓷层之间的多个内部电极，所述多个内部电极的在与所述第一轴方向正交的第二轴方向上的端部的位置在所述第二轴方向上在0.5μm的范围内彼此对齐；和
第一侧边缘部和第二侧边缘部，所述第一侧边缘部和所述第二侧边缘部各自包含锰和镁中的至少一者和硅，并且所述第一侧边缘部和所述第二侧边缘部夹着所述层叠体在所述第二轴方向上相对，
在将所述第一侧边缘部和所述第二侧边缘部分别在所述第二轴方向上2等分，划分为第一外侧区域和与所述层叠体接触的第一内侧区域时，
所述第一外侧区域的锰和镁的合计浓度，高于所述第一内侧区域的锰和镁的合计浓度，并且高于所述多个陶瓷层的锰和镁的合计浓度，
所述第一内侧区域的硅浓度为所述第一外侧区域的硅浓度以上，并且高于所述多个陶瓷层的硅浓度。
2.如权利要求1所述的层叠陶瓷电容器，其特征在于：
所述第一内侧区域的硅浓度高于所述第一外侧区域的硅浓度。
3.如权利要求1或2所述的层叠陶瓷电容器，其特征在于：
所述第一侧边缘部和所述第二侧边缘部各自的在所述第二轴方向上的尺寸为13μm以下。
4.如权利要求1～3中任一项所述的层叠陶瓷电容器，其特征在于，所述层叠体具有：
电容形成部，其包含所述多个陶瓷层和所述多个内部电极；和
第一覆盖部和第二覆盖部，所述第一覆盖部和所述第二覆盖部各自包含锰和镁中的至少一者和硅，并且所述第一覆盖部和所述第二覆盖部夹着所述电容形成部在所述第一轴方向上相对，
在将所述第一覆盖部和所述第二覆盖部分别在所述第一轴方向上2等分，划分为第二外侧区域和与所述电容形成部接触的第二内侧区域时，
所述第二外侧区域的锰和镁的合计浓度，高于所述第二内侧区域的锰和镁的合计浓度，并且高于所述多个陶瓷层的锰和镁的合计浓度，
所述第二内侧区域的硅浓度为所述第二外侧区域的硅浓度以上，并且高于所述多个陶瓷层的硅浓度。
5.如权利要求1～4中任一项所述的层叠陶瓷电容器，其特征在于：
所述多个内部电极各自的在所述第一轴方向上的厚度为0.4μm以下。
CN202210202745.0A 2021-03-02 2022-03-02 层叠陶瓷电容器 Pending CN114999820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-032288 2021-03-02
JP2021032288A JP2022133553A (ja) 2021-03-02 2021-03-02 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
CN114999820A true CN114999820A (zh) 2022-09-02

Family

ID=83024033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210202745.0A Pending CN114999820A (zh) 2021-03-02 2022-03-02 层叠陶瓷电容器

Country Status (4)

Country Link
US (2) US11756737B2 (zh)
JP (1) JP2022133553A (zh)
KR (1) KR20220124095A (zh)
CN (1) CN114999820A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5780169B2 (ja) 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2018063969A (ja) 2016-10-11 2018-04-19 株式会社村田製作所 積層セラミックコンデンサ
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
US20220285100A1 (en) 2022-09-08
JP2022133553A (ja) 2022-09-14
US11756737B2 (en) 2023-09-12
KR20220124095A (ko) 2022-09-13
US20230377805A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US11875945B2 (en) Capacitor component including connection portion between external electrode and body
US11145458B2 (en) Multi-layer ceramic electronic component
CN1308979C (zh) 层叠电容器及其制造方法
US11081282B2 (en) Multilayer ceramic capacitor with copper oxide layer and method of manufacturing the same
KR20120133717A (ko) 적층 세라믹 커패시터
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
US20220037089A1 (en) Capacitor component
JP5780856B2 (ja) 積層セラミックコンデンサ
US11670457B2 (en) Ceramic electronic component and method of manufacturing the same
CN107993843B (zh) 层叠陶瓷电容器
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7209072B2 (ja) 積層セラミックコンデンサ
CN114999820A (zh) 层叠陶瓷电容器
JP6766225B2 (ja) 積層セラミックコンデンサ
KR20220032339A (ko) 적층형 전자 부품 및 그 제조방법
JP6980873B2 (ja) 積層セラミックコンデンサ
US20230282421A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2024055118A (ja) セラミック電子部品およびその製造方法
JP2021019186A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP2023139338A (ja) 積層セラミックコンデンサ及び回路基板
JP2023132184A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination