JP7143907B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP7143907B2
JP7143907B2 JP2021007154A JP2021007154A JP7143907B2 JP 7143907 B2 JP7143907 B2 JP 7143907B2 JP 2021007154 A JP2021007154 A JP 2021007154A JP 2021007154 A JP2021007154 A JP 2021007154A JP 7143907 B2 JP7143907 B2 JP 7143907B2
Authority
JP
Japan
Prior art keywords
ceramic
green
protective layer
cutting
cut side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021007154A
Other languages
English (en)
Other versions
JP2021073709A5 (ja
JP2021073709A (ja
Inventor
彰 藤田
勇也 高木
透悟 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021007154A priority Critical patent/JP7143907B2/ja
Publication of JP2021073709A publication Critical patent/JP2021073709A/ja
Publication of JP2021073709A5 publication Critical patent/JP2021073709A5/ja
Priority to JP2022145217A priority patent/JP7380792B2/ja
Application granted granted Critical
Publication of JP7143907B2 publication Critical patent/JP7143907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミック電子部品の製造方法に関する。
積層セラミック電子部品の一例として、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサを製造するためには、例えば、内部電極が形成されたセラミックグリーンシートを積層し、得られた生の部品本体を焼成した後、焼結した部品本体の相対向する端面に外部電極を形成する。これによって、両側の端面に引き出された内部電極が外部電極と電気的に接続された積層セラミックコンデンサが得られる。
近年、電子部品の小型化及び高機能化に伴い、積層セラミックコンデンサには、小型化及び高容量化が求められている。積層セラミックコンデンサの小型化及び高容量化を実現するためには、セラミックグリーンシート上を占有する内部電極の有効面積、つまり、互いに対向する内部電極の面積を大きくすることが有効である。
例えば、特許文献1には、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線および第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した状態にある、複数のグリーンチップを得る工程と、上記切断側面にセラミックペーストを塗布して、生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程とを備える積層セラミック電子部品の製造方法が開示されている。
特許第5678905号公報
特許文献1に記載の方法では、側面に内部電極が露出するようにマザーブロックを切断することによって、互いに対向する内部電極の面積を大きくしている。しかし、マザーブロックの切断にはダイシング等の方法が用いられており、切断時の応力によって内部電極が垂れてしまうため、内部電極間の距離が短くなるほど、内部電極が層間をまたがって接触する箇所(以下、短絡箇所ともいう)が切断側面に発生しやすくなる。さらに、切断時の応力によって、切断側面が粗くなりやすい。このような状態でチップ部品を作製すると、脱脂後の段階でのショート不良率が増加してしまう。以上より、高容量の積層セラミックコンデンサを製造する方法において、良好な切断側面を得ることは困難であった。
なお、上記の問題は、積層セラミックコンデンサを製造する場合に限らず、積層セラミックコンデンサ以外の積層セラミック電子部品を製造する場合に共通する問題である。
本発明は上記の問題を解決するためになされたものであり、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することを目的とする。
本発明の積層セラミック電子部品の製造方法は、第1の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数のグリーンチップを得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。
本発明の第1の態様では、内部電極が露出しているグリーンチップの切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。
本発明の積層セラミック電子部品の製造方法は、第1の態様において、上記研削処理を行う工程の前に、行及び列方向に配列された複数の上記グリーンチップの互いの間隔を広げた状態で、複数の上記グリーンチップを転動させることによって、複数の上記グリーンチップの各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。
本発明の積層セラミック電子部品の製造方法は、第2の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第1方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成する工程と、上記生のセラミック保護層が形成された上記棒状のグリーンブロック体を、上記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。
本発明の第2の態様では、内部電極が露出している棒状のグリーンブロック体の切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。
本発明の積層セラミック電子部品の製造方法は、第2の態様において、上記研削処理を行う工程の前に、所定方向に配列された複数の上記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の上記棒状のグリーンブロック体を転動させることによって、複数の上記棒状のグリーンブロック体の各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。
以下、本発明の第1の態様及び第2の態様を特に区別しない場合、単に「本発明の積層セラミック電子部品の製造方法」という。
本発明の積層セラミック電子部品の製造方法において、上記研削処理は、遊離砥粒を用いた研磨処理であることが好ましい。遊離砥粒を用いた研磨処理では、研磨屑の排出性が良好であるため、内部電極の垂れを効率的に除去することができる。また、常温の遊離砥粒スラリーを定期的に供給することにより、処理時の発熱を抑えることができる。さらに、微細な砥粒を用いることにより、切断側面の表面を平滑にすることができる。
本発明の積層セラミック電子部品の製造方法において、上記研削処理は、固定砥粒を用いた研磨処理でもよい。固定砥粒を用いた研磨処理によっても、内部電極の垂れを除去することができる。
本発明の積層セラミック電子部品の製造方法において、上記砥粒の平均粒子径は、10nm以上、1000nm以下であることが好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。
本発明の積層セラミック電子部品の製造方法において、上記砥粒は、ダイヤモンド砥粒であることが好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。
本発明の積層セラミック電子部品の製造方法では、上記研削処理を行う工程において、上記グリーンチップ又は上記棒状のグリーンブロック体にかかる圧力は、0.001MPa以上、0.010MPa未満であることが好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。
本発明の積層セラミック電子部品の製造方法において、上記研削処理後の切断側面の表面粗さRaは、50nm以下であることが好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。
本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、上記セラミック保護層用グリーンシート又は上記セラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。これまでに、Mgを含有するセラミック保護層用グリーンシート又はセラミック保護層用ペーストを用いて生のセラミック保護層を形成することによって、内部電極の端部に異相を形成してショート不良率を低減させる方法が知られている。これに対し、本発明の積層セラミック電子部品の製造方法では、セラミック保護層用グリーンシート又はセラミック保護層用ペーストにMgが実質的に含有されていなくても、ショート不良率を低減させることができる。
本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成されることが好ましい。セラミック保護層用グリーンシートを貼り付ける方法に比べて、セラミック保護層用ペーストを塗布する方法の方が、生のセラミック保護層を形成する際にグリーンチップ又は棒状のグリーンブロック体に与えるダメージが少ない。したがって、ショート不良率をさらに低減させることができる。
本発明の積層セラミック電子部品の製造方法において、上記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下であることが好ましい。本発明の積層セラミック電子部品の製造方法においては、内部電極の垂れを除去しているため、セラミックグリーンシートが薄い、つまり内部電極間の距離が短い場合であっても、短絡箇所の発生を防止することができる。
本発明によれば、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することができる。
図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。 図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。 図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。 図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。 図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図であり、図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。 図6は、マザーブロックを切断する工程を説明するための斜視図である。 図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。 図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。 図9(a)及び図9(b)は、研削処理を行う工程を説明するための図である。 図10は、生のセラミック保護層を形成する工程を説明するための図である。 図11(a)は、比較例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像であり、図11(b)は、実施例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像である。
以下、本発明の積層セラミック電子部品の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
本発明の積層セラミック電子部品の製造方法の一実施形態として、積層セラミックコンデンサの製造方法を例にとって説明する。なお、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。
まず、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサについて説明する。
図1は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。図2は、図1に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
図1に示す積層セラミックコンデンサ11は、部品本体12を備えている。図2に示すように、部品本体12は、直方体状又は略直方体状をなしており、互いに対向する1対の主面13及び14と、互いに対向する1対の側面15及び16と、互いに対向する1対の端面17及び18とを有している。
図3は、図2に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。
後述するように、図2に示す部品本体12は、図3に示すグリーンチップ19の互いに対向する1対の側面(以下、切断側面という)20及び21上に、生のセラミック保護層22及び23をそれぞれ形成したものを焼成することにより得られる。以後の説明において、焼成後の部品本体12におけるグリーンチップ19に由来する部分を積層部24と呼ぶことにする。
図2及び図3に示すように、部品本体12における積層部24は、主面13及び14の方向に延びかつ主面13及び14に直交する方向に積層された複数のセラミック層25と、セラミック層25間の界面に沿って形成された複数対の内部電極26及び27とをもって構成された積層構造を有している。部品本体12は、その側面15及び16をそれぞれ与えるように積層部24の切断側面20及び21上に配置される1対のセラミック保護層22及び23を有している。セラミック保護層22及び23の厚みは、互いに同じであることが好ましい。
なお、図1及び図2においては、説明の便宜のために、積層部24とセラミック保護層22及び23の各々との境界が明瞭に図示されているが、このような境界は明瞭に現れなくてもよい。
図2及び図3に示すように、内部電極26と内部電極27とは、セラミック層25を介して互いに対向する。内部電極26と内部電極27とが対向することによって、電気的特性が発現する。すなわち、図1に示す積層セラミックコンデンサ11においては、静電容量が形成される。
内部電極26は、部品本体12の端面17に露出する露出端を持ち、内部電極27は、部品本体12の端面18に露出する露出端を持っている。一方、上述したセラミック保護層22及び23が配置されているため、内部電極26及び27は、部品本体12の側面15及び16には露出しない。
図1に示すように、積層セラミックコンデンサ11は、さらに、内部電極26及び27の各々の露出端にそれぞれ電気的に接続されるように、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成された、外部電極28及び29を備えている。
外部電極28及び29は、部品本体12の少なくとも1対の端面17及び18上にそれぞれ形成されており、図1では、主面13及び14並びに側面15及び16の各一部にまで回り込んだ部分を有している。
内部電極を構成する導電材料としては、例えば、Ni、Cu、Ag、Pd、Ag-Pd合金、Au等を用いることができる。
セラミック層及びセラミック保護層を構成するセラミック材料としては、例えば、BaTiO、CaTiO、SrTiO、CaZrO等を主成分とする誘電体セラミックを用いることができる。
セラミック保護層を構成するセラミック材料は、セラミック層を構成するセラミック材料と少なくとも主成分が同じであることが好ましい。この場合、同じ組成のセラミック材料がセラミック層とセラミック保護層との双方に用いられることが特に好ましい。
上述のとおり、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。例えば、積層セラミック電子部品が圧電部品の場合には、PZT系セラミック等の圧電体セラミック、サーミスタの場合には、スピネル系セラミック等の半導体セラミックが用いられる。
外部電極は、下地層と下地層上に形成されるめっき層とで構成されることが好ましい。下地層を構成する導電材料としては、例えば、Cu、Ni、Ag、Pd、Ag-Pd合金、Au等を用いることができる。下地層は、導電性ペーストを未焼成の部品本体上に塗布して部品本体と同時焼成するコファイア法を適用することによって形成されてもよく、導電性ペーストを焼成後の部品本体上に塗布して焼き付けるポストファイア法を適用することによって形成されてもよい。あるいは、下地層は、直接めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。
下地層上に形成されるめっき層は、Niめっき、及び、その上のSnめっきの2層構造であることが好ましい。
次に、本発明の積層セラミック電子部品の製造方法の一例として、図1に示す積層セラミックコンデンサ11の製造方法について説明する。
まず、セラミック層となるべきセラミックグリーンシートが準備される。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。
セラミックグリーンシートの厚みは、通常3μm以下であり、1μm以下であることが好ましく、0.6μm以下であることがより好ましい。
次に、セラミックグリーンシート上に、所定のパターンをもって導電性ペーストが印刷される。
図4は、図3に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図4に示すように、セラミック層25となるべきセラミックグリーンシート31上に、所定のパターンをもって導電性ペーストが印刷されることによって、内部電極26及び27の各々となるべき内部電極パターン32が形成される。具体的には、セラミックグリーンシート31上に、帯状の内部電極パターン32が複数列形成される。
内部電極パターンの厚みは特に限定されないが、1.5μm以下であることが好ましい。
その後、内部電極パターンが形成されたセラミックグリーンシートをずらしながら所定枚数積層し、その上下に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層する積層工程が行われる。
図5(a)は、図4に示すセラミックグリーンシートを積層する工程を説明するための斜視図である。
図5(a)に示すように、内部電極パターン32が形成されたセラミックグリーンシート31を、幅方向に沿って所定間隔、すなわち内部電極パターン32の幅方向寸法の半分ずつずらしながら所定枚数積層する。さらに、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層する。
図5(b)及び図5(c)は、図4に示すセラミックグリーンシートを積層する工程を説明するための平面図である。図5(b)及び図5(c)は、それぞれ1層目及び2層目のセラミックグリーンシートが拡大して示されている。
図5(b)及び図5(c)には、帯状の内部電極パターン32が延びる方向と直交する幅方向(図5(b)及び図5(c)における上下方向)の切断線33、及び、これに対して直交する長手方向(図5(b)及び図5(c)における左右方向)の切断線34の各一部が示されている。帯状の内部電極パターン32は、2つ分の内部電極26及び27が各々の引出し部同士で連結されたものが、長手方向に沿って連なった形状を有している。図5(b)及び図5(c)では、切断線33及び34が共通して示されている。
積層工程の結果、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックが得られる。得られたマザーブロックは、静水圧プレス等の手段により積層方向にプレスされる。
プレスされたマザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、複数のグリーンチップが得られる。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。
図6は、マザーブロックを切断する工程を説明するための斜視図である。
図6において、マザーブロック35は、互いに直交する第1方向の切断線33及び第2方向の切断線34に沿って切断され、行及び列方向に配列された複数のグリーンチップ19が得られる。図6では、マザーブロック35の内部に位置する最上の内部電極パターン32が破線で示されている。なお、図6では、1個のマザーブロック35から6個のグリーンチップ19が取り出されているが、実際には、より多数のグリーンチップ19が取り出される。
図3に示したように、各グリーンチップ19は、生の状態にある複数のセラミック層25と複数の内部電極26及び27とをもって構成された積層構造を有している。グリーンチップ19の切断側面20及び21は、第1方向の切断線33に沿う切断によって現れた面であり、切断端面36及び37は第2方向の切断線34の切断によって現れた面である。切断側面20及び21には、内部電極26及び27のすべてが露出している。また、一方の切断端面36には、内部電極26のみが露出し、他方の切断端面37には、内部電極27のみが露出している。
なお、図6に示すように、複数のグリーンチップ19が行及び列方向に配列されるように、マザーブロック35が拡張性のある粘着シート38上に貼り付けられた状態で切断されることが好ましい。この場合、図示しないエキスパンド装置によって、粘着シート38を拡張することができる。
図7は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。
図6に示す粘着シート38を拡張することによって、図7に示すように、行及び列方向に配列された複数のグリーンチップ19は、互いの間隔を広げた状態とされる。
続いて、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。
図8(a)及び図8(b)は、グリーンチップを転動させる工程を説明するための斜視図である。
図8(a)に示すグリーンチップ19を90度回転させることによって、図8(b)に示すように、切断側面20が上方へ向いた開放面とすることができる。
切断側面に対して、砥粒を用いた研削処理が行われる。上述の転動工程を行う場合、転動工程により上方へ向いた切断側面に対して研削処理が行われることが好ましい。
研削処理は、マザーブロックを切断した後、生のセラミック保護層を形成する前であれば、どの段階で行われてもよい。そのため、例えば、転動工程の前の切断側面に対して研削処理が行われてもよいし、転動工程を行わず、切断により得られる切断側面に対して研削処理が行われてもよい。
図9(a)及び図9(b)は、研削処理を行う工程を説明するための図である。図9(a)及び図9(b)は、グリーンチップの端面方向から示した切断側面付近の拡大図である。
図9(a)に示すように、切断側面20には、切断時の応力によって内部電極26の垂れ26Aが存在する。切断側面20に対して、図9(a)に示す研削線X-Xの位置まで研削処理を行うことによって、図9(b)に示すように、内部電極26の垂れ26Aを除去することができる。
研削処理としては、例えば、固定砥粒を用いた研削処理(ダイシング、グラインディング等)、固定砥粒を用いた研磨処理(ドライポリッシュ、テープ研磨等)、遊離砥粒を用いた研磨処理(ラッピング、ポリッシング等)等が挙げられる。これらの処理を組み合わせてもよい。なお、ダイシングによる研削処理は、マザーブロックに対して2回のダイシングを実施ことにより行うことができ、1回目のダイシングを切断処理、2回目のダイシングを研削処理として区別する。この場合、2回目のダイシングに使用する砥粒の平均粒子径を1回目のダイシングに使用する砥粒の平均粒子径よりも小さくすることが好ましい。
短絡箇所の発生を防止する観点からは、固定砥粒を用いた研磨処理、又は、遊離砥粒を用いた研磨処理が好ましく、切断側面の表面を平滑にする観点も考慮すると、遊離砥粒を用いた研磨処理がより好ましい。固定砥粒を用いた研磨処理としては、テープ研磨が好ましい。遊離砥粒を用いた研磨処理としては、ポリッシングが好ましい。この場合、ポリッシングのみを行ってもよいし、前処理としてラッピングを行った後にポリッシングを行ってもよい。なお、ラッピングとポリッシングとでは砥粒の大きさが異なり、ポリッシングよりも大きな砥粒を用いた研磨処理をラッピングと呼ぶことにする。
砥粒を用いた研削処理において、砥粒の平均粒子径は、10nm以上であることが好ましく、50nm以上であることがより好ましく、100nm以上であることがさらに好ましい。また、砥粒の平均粒子径は、1000nm以下であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、砥粒の平均粒子径は、800nm以下であることがより好ましく、500nm以下であることがさらに好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。
砥粒を用いた研削処理において、砥粒の材質は特に限定されないが、ダイヤモンド砥粒が好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。
砥粒を用いた研削処理において、グリーンチップにかかる圧力は、0.001MPa以上であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、グリーンチップにかかる圧力は、0.005MPa以上であることがより好ましい。また、グリーンチップにかかる圧力は、0.010MPa未満であることが好ましく、0.008MPa未満であることがより好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。
研削処理後の切断側面の表面粗さRaは、50nm以下であることが好ましく、20nm以下であることがより好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。
なお、表面粗さRaは、光干渉式表面粗さ計(ZYGO社製 NewView)を用いて測定することができる。
研削処理後、切断側面に生のセラミック保護層が形成される。生のセラミック保護層は、例えば、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成される。
図10は、生のセラミック保護層を形成する工程を説明するための図である。
図10に示すように、研削処理後の切断側面20にセラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することによって、生のセラミック保護層22を形成することができる。
セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、マザーブロックを作製するためのセラミックグリーンシートと同じセラミック原料が主成分として含有されていることが好ましい。
また、セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、Mgが実質的に含有されていないことが好ましい。
生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。乾燥工程では、生のセラミック保護層22が形成されたグリーンチップ19が、例えば、120℃に設定されたオーブンに5分間入れられる。
次に、図8を参照して説明した工程と同様の転動工程が行われることが好ましい。すなわち、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。この場合、グリーンチップを180度回転させることによって、反対側の切断側面が上方へ向いた開放面とすることができる。
反対側の切断側面に対しても、上記と同様に、砥粒を用いた研削処理を行い、生のセラミック保護層を形成すればよい。研削処理の条件は同じでもよいし、異なっていてもよい。また、生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。以上により、生の部品本体が得られる。
得られた生の部品本体が焼成される。焼成温度は、生の部品本体に含まれるセラミック材料や金属材料にもよるが、例えば900℃以上、1300℃以下の範囲である。
焼成後の部品本体の両端面17及び18に導電性ペーストを塗布し、焼き付け、さらに、必要に応じて、めっきが施されることによって、外部電極28及び29が形成される。なお、導電性ペーストの塗布は、生の部品本体に対して実施されてもよく、生の部品本体の焼成時に、導電性ペーストの焼付けを同時に行なうようにしてもよい。
このようにして、図1に示す積層セラミックコンデンサ11が製造される。
上述した実施形態では、マザーブロックを第1方向の切断線及び第2方向の切断線に切断して複数のグリーンチップを得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成していたが、以下のように変更することも可能である。
すなわち、マザーブロックを第1方向の切断線のみに沿って切断することによって、第1方向の切断線に沿う切断によって現れた切断側面に内部電極が露出した、複数の棒状のグリーンブロック体を得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成した後、第2方向の切断線に切断して複数の生の部品本体を得て、その後、生の部品本体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミック電子部品を製造することができる。
以下、本発明の積層セラミック電子部品の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
[積層セラミックコンデンサの作製]
(実施例1)
セラミック原料としてのBaTiOに、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。次に、上記セラミックグリーンシート上に、Niを含有する導電性ペーストをスクリーン印刷し、Niを主成分とする内部電極パターンを形成した。
内部電極パターンが形成されたセラミックグリーンシートを幅方向にずらしながら複数枚積層し、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを積層することにより、マザーブロックを得た。得られたマザーブロックを、静水圧プレスにより積層方向にプレスした。
プレスされたマザーブロックをチップ形状に切断することにより、個々の内部電極が両端面及び両側面に露出したグリーンチップを得た。切断後、純水による超音波洗浄を行った。
グリーンチップの一方の切断側面に対して、研削処理として、遊離砥粒を用いた研磨処理を行った。実施例1では、平均粒子径0.5μmのダイヤモンドスラリー(研磨剤)、及び、綿布系の研磨パッドを用いたポリッシングを行った。ポリッシングの条件は、公転速度20rpm、印加圧力7kPa、時間10分間とした。
研磨処理後、純水による超音波洗浄を行い、その後、水分を乾燥させた。続いて、研磨処理後の切断側面にセラミック保護層用グリーンシートを貼り付けることにより、生のセラミック保護層を形成した。セラミック保護層用グリーンシートの組成は、セラミックグリーンシートの組成と同じである。
グリーンチップの他方の切断側面に対しても、上記と同様に、遊離砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。これにより、生の部品本体を得た。
得られた生の部品本体を窒素雰囲気中にて脱脂した後、水素/窒素混合雰囲気中にて焼成した。焼成後、導電性ペーストの塗布及び焼付けによって、外部電極を形成し、実施例1の積層セラミックコンデンサを作製した。
(実施例2)
実施例1と同様の方法によりグリーンチップを作製した。グリーンチップの一方の切断側面に対して、研削処理として、固定砥粒を用いた研磨処理を行った。実施例2では、研磨処理として、平均粒子径0.5μmの研磨剤を備える研磨テープを用いたテープ研磨を行った。テープ研磨の条件は、速度50mm/sec、印加圧力10kPa、往復回数25回とした。
その後、実施例1と同様に、生のセラミック保護層を形成した。グリーンチップの他方の切断側面に対しても、上記と同様に、固定砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。その他、実施例1と同様の方法により、外部電極まで形成し、実施例2の積層セラミックコンデンサを作製した。
(比較例1)
グリーンチップの切断側面に対して研削処理を行わなかったこと以外は実施例1と同様に外部電極まで形成し、比較例1の積層セラミックコンデンサを作製した。
[評価]
(完全短絡箇所)
走査型電子顕微鏡(SEM)を用いて、外部電極を形成する前の切断側面を倍率7000倍で撮影した。内部電極14~16本中、Ni粒子同士が完全に層間をまたがって接触している箇所の数を測定した。結果を表1の「完全短絡箇所」に示す。完全短絡箇所の数が0である場合を◎(優)、1以上である場合を×(不可)と評価した。
(表面粗さ)
光干渉式表面粗さ計(ZYGO社製 NewView)を用いて、外部電極を形成する前の切断側面の表面粗さRaを測定した。結果を表1の「表面粗さ」に示す。表面粗さRaが20nm以下である場合を◎(優)、20nmより大きく50nm以下である場合を○(良)、50nmより大きい場合を×(不可)と評価した。
(脱脂後ショート率)
それぞれ100個の積層セラミックコンデンサの静電容量をLCRメータにて測定し、ショート不良の発生率を算出した。結果を表1の「脱脂後ショート率」に示す。脱脂後ショート率が80%未満である場合を◎(優)、80%以上100%未満である場合を○(良)、100%である場合を×(不可)と評価した。
Figure 0007143907000001
表1に示すように、マザーブロックを切断した後、生のセラミック保護層を形成する前に、切断側面に対して研削処理を行っていない比較例1では、完全短絡箇所が発生していたのに対し、切断側面に対して研削処理を行った実施例1及び2では、完全短絡箇所が0であった。特に、遊離砥粒を用いた研磨処理を行った実施例1では、研磨処理後の切断側面の表面粗さが小さく、比較例1よりも脱脂後ショート率が大きく低下していた。
図11(a)は、比較例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像であり、図11(b)は、実施例1の積層セラミックコンデンサの切断側面におけるNi元素マッピング像である。
表1の結果と同様、切断側面に対して研削処理を行っていない比較例1では、図11(a)に示すように、完全短絡箇所(図11(a)中、○印で囲った部分)が確認されたのに対し、切断側面に対して研削処理を行った実施例1では、図11(b)に示すように、完全短絡箇所が確認されなかった。
11 積層セラミックコンデンサ(積層セラミック電子部品)
12 部品本体
13,14 主面
15,16 側面
17,18 端面
19 グリーンチップ
20,21 切断側面
22,23 セラミック保護層
24 積層部
25 セラミック層
26,27 内部電極
26A 内部電極の垂れ
28,29 外部電極
31 セラミックグリーンシート
32 内部電極パターン
33 第1方向の切断線
34 第2方向の切断線
35 マザーブロック
36,37 切断端面
38 粘着シート

Claims (8)

  1. 積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
    前記マザーブロックを互いに直交する第1方向の切断線及び第2方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数のグリーンチップを得る工程と、
    前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
    前記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、
    前記生の部品本体を焼成する工程と、を備え、
    前記研削処理は、遊離砥粒を用いた研磨処理であり、
    前記研削処理後の切断側面の表面粗さRaは、20nm以下であることを特徴とする積層セラミック電子部品の製造方法。
  2. 積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
    前記マザーブロックを第1方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第1方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、
    前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
    前記研削処理後の切断側面に生のセラミック保護層を形成する工程と、
    前記生のセラミック保護層が形成された前記棒状のグリーンブロック体を、前記第1方向に直交する第2方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、
    前記生の部品本体を焼成する工程と、を備え、
    前記研削処理は、遊離砥粒を用いた研磨処理であり、
    前記研削処理後の切断側面の表面粗さRaは、20nm以下であることを特徴とする積層セラミック電子部品の製造方法。
  3. 前記砥粒の平均粒子径は、10nm以上、1000nm以下である請求項1又は2に記載の積層セラミック電子部品の製造方法。
  4. 前記砥粒は、ダイヤモンド砥粒である請求項1~3のいずれか1項に記載の積層セラミック電子部品の製造方法。
  5. 前記研削処理を行う工程において、前記グリーンチップ又は前記棒状のグリーンブロック体にかかる圧力は、0.001MPa以上、0.010MPa未満である請求項1~4のいずれか1項に記載の積層セラミック電子部品の製造方法。
  6. 前記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、
    前記セラミック保護層用グリーンシート又は前記セラミック保護層用ペーストには、Mgが実質的に含有されていない請求項1~のいずれか1項に記載の積層セラミック電子部品の製造方法。
  7. 前記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成される請求項1~のいずれか1項に記載の積層セラミック電子部品の製造方法。
  8. 前記マザーブロックを作製するためのセラミックグリーンシートの厚みは、1μm以下である請求項1~のいずれか1項に記載の積層セラミック電子部品の製造方法。
JP2021007154A 2021-01-20 2021-01-20 積層セラミック電子部品の製造方法 Active JP7143907B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021007154A JP7143907B2 (ja) 2021-01-20 2021-01-20 積層セラミック電子部品の製造方法
JP2022145217A JP7380792B2 (ja) 2021-01-20 2022-09-13 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021007154A JP7143907B2 (ja) 2021-01-20 2021-01-20 積層セラミック電子部品の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016238522A Division JP6828405B2 (ja) 2016-12-08 2016-12-08 積層セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022145217A Division JP7380792B2 (ja) 2021-01-20 2022-09-13 積層セラミック電子部品の製造方法

Publications (3)

Publication Number Publication Date
JP2021073709A JP2021073709A (ja) 2021-05-13
JP2021073709A5 JP2021073709A5 (ja) 2021-08-05
JP7143907B2 true JP7143907B2 (ja) 2022-09-29

Family

ID=75802504

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021007154A Active JP7143907B2 (ja) 2021-01-20 2021-01-20 積層セラミック電子部品の製造方法
JP2022145217A Active JP7380792B2 (ja) 2021-01-20 2022-09-13 積層セラミック電子部品の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022145217A Active JP7380792B2 (ja) 2021-01-20 2022-09-13 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (2) JP7143907B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078755A1 (ja) 2006-12-27 2008-07-03 Panasonic Corporation 電池、電極およびこれらに用いる集電体
JP2012209539A (ja) 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2012209538A (ja) 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2013162037A (ja) 2012-02-07 2013-08-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2017120880A (ja) 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232474A (ja) * 1993-02-08 1994-08-19 Brother Ind Ltd 積層型圧電素子の製造方法
JP2006321671A (ja) * 2005-05-17 2006-11-30 Ngk Spark Plug Co Ltd セラミック積層体の製造方法
JP2009164189A (ja) * 2007-12-28 2009-07-23 Tdk Corp 積層セラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008078755A1 (ja) 2006-12-27 2008-07-03 Panasonic Corporation 電池、電極およびこれらに用いる集電体
JP2012209539A (ja) 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2012209538A (ja) 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2013162037A (ja) 2012-02-07 2013-08-19 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2017120880A (ja) 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
JP7380792B2 (ja) 2023-11-15
JP2022172380A (ja) 2022-11-15
JP2021073709A (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
JP7196946B2 (ja) 積層セラミック電子部品の製造方法
KR101971870B1 (ko) 전자부품의 제조 방법
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
US9281120B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR102060755B1 (ko) 적층 세라믹 전자부품의 제조 방법
US11538636B2 (en) Multilayer ceramic electronic component and method of producing multilayer ceramic electronic component
JP2022116342A (ja) 積層型キャパシタ及びその製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
JP7127720B2 (ja) 積層セラミック電子部品の製造方法
KR102166588B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP3644800B2 (ja) 積層セラミック電子部品の製造方法
JP7143907B2 (ja) 積層セラミック電子部品の製造方法
JP2000340448A (ja) 積層セラミックコンデンサ
JP2017174945A (ja) 積層型電子部品
KR101462747B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
KR20200025972A (ko) 적층형 커패시터
JP2018098248A (ja) 積層セラミック電子部品の製造方法
TW202405837A (zh) 積層陶瓷電子零件
JP2024143711A (ja) 積層セラミックコンデンサ
KR101922872B1 (ko) 연마 장치
JP2000243648A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R150 Certificate of patent or registration of utility model

Ref document number: 7143907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150