WO2015046042A1 - 電子部品の製造方法、及び電子部品の製造装置 - Google Patents

電子部品の製造方法、及び電子部品の製造装置 Download PDF

Info

Publication number
WO2015046042A1
WO2015046042A1 PCT/JP2014/074811 JP2014074811W WO2015046042A1 WO 2015046042 A1 WO2015046042 A1 WO 2015046042A1 JP 2014074811 W JP2014074811 W JP 2014074811W WO 2015046042 A1 WO2015046042 A1 WO 2015046042A1
Authority
WO
WIPO (PCT)
Prior art keywords
pallet
conductive ink
electronic component
cavity
manufacturing
Prior art date
Application number
PCT/JP2014/074811
Other languages
English (en)
French (fr)
Inventor
誠治 後藤
尚大 平尾
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2015539159A priority Critical patent/JP6213747B2/ja
Priority to CN201480053484.4A priority patent/CN105580096B/zh
Publication of WO2015046042A1 publication Critical patent/WO2015046042A1/ja
Priority to US15/081,256 priority patent/US10398069B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015—Orientation; Alignment; Positioning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0092—Treatment of the terminal leads as a separate operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Definitions

  • the present invention relates to an electronic component manufacturing method and an electronic component manufacturing apparatus, and in particular, an electronic device that manufactures an electronic component by using a plurality of multilayer chips configured by a laminate of a plurality of ceramic layers and a plurality of internal electrode layers.
  • the present invention relates to a component manufacturing method and an electronic component manufacturing apparatus.
  • a glass paste or a resin coat is applied to the central portion of a square chip component, and then the conductive paste is applied. That is, immersing the end of the rectangular chip part together with the jig in the conductive paste in the bath with a plurality of square chip parts attached to the jig with the end to which the conductive paste is applied aligned to a predetermined protruding height Thus, the conductive paste is applied to the end portions.
  • the present invention has been made in view of such circumstances, and can be easily aligned by inserting a laminated chip into a cavity formed in a pallet, and an external electrode can be formed with high dimensional accuracy.
  • An object of the present invention is to provide an electronic component manufacturing method and an electronic component manufacturing apparatus.
  • a method for manufacturing an electronic component according to the present invention includes a plurality of cavities formed on a pallet, a plurality of multilayer chips each formed of a laminate of a plurality of ceramic layers and a plurality of internal electrode layers A first step of inserting each of the plurality of laminated chips, a second step of aligning the plurality of laminated chips by bringing each of the plurality of laminated chips to one inner wall surface forming the cavity, and a plurality of the aligned chips A third step of applying conductive ink to the end of the laminated chip including the upper surface of the pallet; and drying the applied conductive ink to form external electrodes on the plurality of laminated chips. 4 processes are included.
  • a plurality of laminated chips constituted by a laminate of a plurality of ceramic layers and a plurality of internal electrode layers are inserted into each of a plurality of cavities formed on the pallet.
  • Each of the plurality of laminated chips is brought close to one inner wall surface forming the cavity, and the plurality of laminated chips are aligned.
  • Conductive ink including the top surface of the pallet is applied to the ends of the aligned multilayer chips, and the applied conductive ink is dried to form external electrodes on the multilayer chips. Since the conductive ink is applied to the laminated chip inserted into the cavity provided in the pallet, the ink stain on the pallet can be minimized, and the defect rate of electronic components can be reduced.
  • the alignment accuracy can be increased while reducing the labor required for alignment, work efficiency and speed can be increased. Further, even when the viscosity of the conductive ink is lowered to reduce the thickness of the conductive layer, the so-called “wetting” phenomenon does not occur, and the dimensional control of the external electrode is facilitated.
  • a liquid repellent film that repels the conductive ink is provided on the top surface of the pallet, and the conductive ink is applied.
  • the liquid repellent film that repels the conductive ink is provided on the top surface of the pallet and the conductive ink is applied, the conductive ink adhering to the top surface of the pallet at the time of application is guided to the cavity or a position where it can be easily wiped off.
  • the ink stain on the pallet can be kept to a minimum, and the defect rate of the electronic components can be reduced.
  • an inclined portion inclined in a predetermined direction is formed on the upper surface of the pallet.
  • the conductive ink is also applied to the inclined surface of the inclined portion. It is preferable to apply.
  • an inclined portion that is inclined in a predetermined direction is formed on the upper surface of the pallet, and the conductive ink is also applied to the inclined surface of the inclined portion. It is guided to a position in the cavity or easy to wipe, and the ink stain on the pallet can be minimized, and the defect rate of the electronic components can be reduced.
  • the inclined portion has a mountain shape in cross section between adjacent cavities, and the conductive ink is inclined in a direction to flow down into each cavity. .
  • the inclined portion has a mountain shape in cross section between adjacent cavities and is inclined in a direction in which the conductive ink flows into each cavity. Guided into the cavity, ink stains on the pallet can be minimized, and the defect rate of electronic components can be reduced.
  • the inclined portion has a valley shape in cross section between adjacent cavities, and is inclined in a direction in which the conductive ink is gathered at a predetermined position. .
  • the inclined portion has a valley shape in cross section between adjacent cavities, and the conductive ink is inclined in a direction where the conductive ink gathers at a predetermined position, for example, near the center between adjacent cavities on the upper surface of the pallet.
  • the conductive ink adhering to the upper surface of the pallet at the time of application is guided to a predetermined position where the inclined portions face each other, facilitating wiping. It is possible to reduce the defect rate.
  • the conductive ink is applied by an inkjet method in the third step.
  • the conductive ink is applied by the inkjet method, the dimensional accuracy of the external electrode can be increased by the high printing accuracy in the inkjet method, and so-called “wetting” phenomenon does not occur.
  • a plurality of multilayer chips each composed of a laminate of a plurality of ceramic layers and a plurality of internal electrode layers are formed on a pallet.
  • An insertion means for inserting into each of a plurality of cavities; an alignment means for aligning the plurality of laminated chips by bringing each of the plurality of laminated chips to one inner wall surface forming the cavity;
  • the application means for applying conductive ink including the upper surface of the pallet to the ends of the plurality of laminated chips, and the applied conductive ink is dried to form external electrodes on the plurality of laminated chips. And a drying means.
  • a plurality of laminated chips constituted by a laminate of a plurality of ceramic layers and a plurality of internal electrode layers are inserted into each of a plurality of cavities formed on the pallet.
  • Each of the plurality of laminated chips is brought close to one inner wall surface forming the cavity, and the plurality of laminated chips are aligned.
  • Conductive ink including the top surface of the pallet is applied to the ends of the aligned multilayer chips, and the applied conductive ink is dried to form external electrodes on the multilayer chips. Since the conductive ink is applied to the laminated chip inserted into the cavity provided in the pallet, the ink stain on the pallet can be minimized, and the defect rate of electronic components can be reduced.
  • the alignment accuracy can be increased while reducing the labor required for alignment, work efficiency and speed can be increased. Further, even when the viscosity of the conductive ink is lowered to reduce the thickness of the conductive layer, the so-called “wetting” phenomenon does not occur, and the dimensional control of the external electrode is facilitated.
  • the conductive ink is applied to the laminated chip inserted in the cavity provided in the pallet, so that the ink stain on the pallet can be minimized and the defect rate of electronic components can be reduced. Is possible.
  • the alignment accuracy can be increased while reducing the labor required for alignment, work efficiency and speed can be increased.
  • the viscosity of the conductive ink is lowered to reduce the thickness of the conductive layer, the so-called “wetting” phenomenon does not occur, and the dimensional control of the external electrode is facilitated.
  • FIG. 1 is a schematic view seen from above showing a method for manufacturing an electronic component according to an embodiment of the present invention.
  • a plurality of multilayer chips configured by a laminate of a plurality of ceramic layers and a plurality of internal electrode layers are used.
  • the manufactured electronic component is, for example, a multilayer ceramic capacitor, a surface wave filter, a ceramic oscillator, or the like.
  • a pallet 10 in which a plurality of cavities 11 into which a multilayer chip can be inserted is formed is prepared.
  • the pallet 10 is made of metal, for example, aluminum.
  • the plurality of cavities 11 are provided in the pallet 10 so that any one side thereof is aligned in a row (two rows in FIG. 1), and the alignment of the laminated chips can be easily performed. Further, the alignment mark 12 may be provided on the upper surface of the pallet 10.
  • FIG. 2 is a perspective view showing a state in which the laminated chip is inserted into the cavity 11 in the electronic component manufacturing method according to the embodiment of the present invention.
  • the depth of the cavity 11 is preferably deeper than the thickness (height dimension) of the laminated chip 20.
  • the conductive ink 31 is applied not only in the cavity 11 but also on the upper surface of the pallet 10.
  • the conductive ink 31 applied to the upper surface of the pallet 10 can be guided into the cavity 11 or to a position where it can be easily wiped, as will be described later. Because it can.
  • the laminated chips 20 are respectively inserted into the plurality of cavities 11 using an insertion means such as a mounter.
  • the laminated chip 20 is fired.
  • the vertical dimension of the cavity 11 is larger than the width dimension of the laminated chip 20, and the lateral dimension of the cavity 11 is larger than the length dimension of the laminated chip 20.
  • a plurality of rows of cavities 11 are formed so that any one side is aligned, and the inserted laminated chip 20 is brought close to any one side of the cavities 11 formed so as to be aligned. By doing in this way, alignment of the laminated chip 20 can be performed easily.
  • FIG. 3 is an explanatory diagram of a positioning means for the laminated chip 20 in the electronic component manufacturing method according to the embodiment of the present invention.
  • FIG. 3A is an arrangement view of the suction pipes connecting the plurality of cavities 11, and
  • FIG. 3B is an enlarged sectional view taken along the line II of one cavity 11.
  • suction means constituted by a suction pump or the like is used as positioning means.
  • the suction pipe 33 is connected to the wall surface forming the cavity 11 on the center side of the pallet 10, and one of the pallets 10 is passed through the suction pipe 33 connecting the plurality of cavities 11 to each other. Air in the cavity 11 is guided to the suction port 331 provided on the wall surface.
  • the air in the cavity 11 is sucked from the suction pipe 33 by a suction pump (not shown) connected to the suction port 331 in a state where the laminated chip 20 is inserted into the cavity 11.
  • FIG. 4 is an explanatory diagram of another alignment means for the laminated chip 20 in the method for manufacturing an electronic component according to the embodiment of the present invention.
  • the wedge-shaped adjusting member 41 is moved up and down while the laminated chip 20 is inserted into the cavity 11.
  • the adjustment member 41 is moved up and down so that the tip portion of the adjustment member 41 is inserted between the laminated chip 20 and the right wall surface of the cavity 11. Since the tip portion of the adjustment member 41 has a wedge shape, the laminated chip 20 can move to the left side and move toward the left wall surface of the cavity 11 as the adjustment member 41 moves up and down.
  • aligning the wall 11 on the right side of the cavity 11 except that the position where the adjustment member 41 is inserted is changed.
  • the conductive ink 31 including the upper surface of the pallet 10 is applied to the end portion of the laminated chip 20 by the ink jet method (application means).
  • the lamination is first performed on the central side of the pallet 10 where the laminated chip 20 is brought close.
  • the conductive ink 31 including the upper surface of the pallet 10 including the upper surface of the pallet 10 is applied to the end of the chip 20 by an ink jet method, and then the end of the stacked chip 20 on the side opposite to the inner wall surface of the cavity 11 where the stacked chip 20 is moved.
  • the conductive ink 31 including the upper surface of the pallet 10 is applied. If there are many cavity rows, the same printing process is repeated.
  • FIG. 5 is another schematic view seen from above showing a method for manufacturing an electronic component according to an embodiment of the present invention.
  • the laminated chip 20 may be aligned with the inner wall on the right side of the cavity 11.
  • the conductive ink 31 including the upper surface of the pallet 10 including the upper surface of the pallet 10 is applied to the end of the laminated chip 20 on the center side of the pallet 10, and then laminated on the side opposite to the center side of the pallet 10.
  • a conductive ink 31 including the upper surface of the pallet 10 is applied to the opposite end of the chip 20.
  • the print width of the conductive ink 31 needs to be changed in the case of FIG. 1C, whereas the print width is changed in the case of FIG. There is a merit that it is not necessary.
  • the coating means it is preferable to use an ink jet system as in the present embodiment. This is because the dimensional accuracy of the external electrode can be increased by high printing accuracy in the ink jet system, and so-called “wetting” phenomenon does not occur.
  • the conductive ink 31 applied to both ends of the laminated chip 20 is dried by a drying means.
  • the drying means may be dried by blowing air with a fan or the like, or may be dried by heating with a heater or the like.
  • FIG. 6 is a schematic diagram showing the configuration of the upper surface of the pallet 10 in the method of manufacturing an electronic component according to the embodiment of the present invention.
  • 6A is a plan view showing the arrangement of the cavities 11 and the laminated chips 20 of the pallet 10
  • FIG. 6B is a cross-sectional view taken along the line II-II of FIG. 6A.
  • the top surface of the pallet 10 is inclined so that the cross-sectional shape is a mountain shape between adjacent cavities 11 and the droplets 32 of the conductive ink 31 are guided into the cavities 11. A portion 52 is formed. Since the droplet 32 of the conductive ink 31 is not dried, it flows down into the cavity 11 along the inclination of the inclined portion 52. Thereby, the conductive ink 31 does not remain on the upper surface of the pallet 10.
  • the conductive ink 31 applied to the upper surface of the pallet 10 flows down into the cavity 11.
  • the conductive ink 31 remaining on the upper surface of the pallet 10 can be kept to a minimum, and the defect rate of electronic components can be reduced.
  • FIG. 7 is a schematic diagram showing another configuration of the top surface of the pallet 10 in the method of manufacturing an electronic component according to the embodiment of the present invention.
  • 7A is a plan view showing the arrangement of the cavities 11 and the laminated chips 20 of the pallet 10
  • FIG. 7B is a cross-sectional view taken along the line II-II of FIG. 7A.
  • the top surface of the pallet 10 has a valley shape in cross section between adjacent cavities 11, and the applied droplets 32 of the conductive ink 31 are guided to a predetermined position.
  • the inclined part 53 which inclines may be formed. This is because the droplet 32 of the conductive ink 31 guided to a predetermined position can be easily wiped off. With such a configuration, the droplets 32 of the conductive ink 31 gather at a predetermined position between the adjacent cavities 11 and can be easily wiped off.
  • the upper surface of the pallet 10 is inclined so as to decrease toward the outer side, whereby the droplet 32 of the conductive ink 31 flows down to the outer side of the pallet 10. Ink 31 does not remain.
  • the conductive ink applied to the top surface of the pallet 10 is formed by inclining the top surface of the pallet 10 so that the droplet 32 of the conductive ink 31 is guided to a predetermined position by the inclined portion 53.
  • the 31 droplets 32 are guided to a predetermined position (the central valley of the pallet 10), and are easily wiped off. Therefore, ink contamination due to the conductive ink 31 remaining on the upper surface of the pallet 10 can be minimized, and the defect rate of electronic components can be reduced.
  • FIG. 8 is a schematic diagram showing the configuration of the upper surface of the pallet 10 in the method for manufacturing an electronic component according to the embodiment of the present invention.
  • FIG. 8A is a plan view showing the arrangement of the cavities 11 and the laminated chips 20 of the pallet 10
  • FIG. 8B is a cross-sectional view taken along the line II-II in FIG. 8A.
  • a liquid repellent film 61 that repels the droplets 32 of the conductive ink 31 is provided on the upper surface of the pallet 10.
  • a fluorine-based or silicon-based liquid repellent may be applied, or a molecular coating containing fluorine may be performed using plasma. Since the droplet 32 of the conductive ink 31 is not dried, it is repelled by the liquid repellent film 61 that repels the droplet 32 of the conductive ink 31 and flows down to the inside of the cavity 11 or the outside of the pallet 10. Thereby, the conductive ink 31 does not remain on the upper surface of the pallet 10.
  • the droplet 32 of the conductive ink 31 flows down into the cavity 11 or outside the pallet 10. Therefore, ink contamination due to the conductive ink 31 remaining on the upper surface of the pallet 10 can be minimized, and the defect rate of electronic components can be reduced.
  • FIG. 9 is a schematic diagram showing another configuration of the top surface of the pallet 10 in the method for manufacturing an electronic component according to the embodiment of the present invention.
  • FIG. 9A is a plan view showing the arrangement of the cavity 11 and the laminated chip 20 of the pallet 10
  • FIG. 9B is a cross-sectional view taken along the line II-II of FIG. 9A.
  • the liquid repellent film 62 is not provided between the adjacent cavities 11 so that the droplet 32 of the conductive ink 31 stays near the center (predetermined position) of the upper surface of the pallet 10. There is an area. By doing so, the droplets 32 of the conductive ink 31 gather on the upper surface of the pallet 10 in an area where the liquid repellent film 62 is not provided, and can be easily wiped off.
  • a liquid repellent film 62 may be provided on the inclined surfaces of the inclined portions 52 and 53 as shown in FIGS. As a result, the droplets 32 of the undried conductive ink 31 are more easily guided, and the conductive ink 31 applied to the upper surface of the pallet 10 can be prevented from remaining.
  • a plurality of multilayer chips 20 configured by a laminate of a plurality of ceramic layers and a plurality of internal electrode layers are formed on the pallet 10. Inserted into the cavity 11. The plurality of inserted laminated chips 20 are aligned with one inner wall surface forming the cavity 11. The conductive ink 31 is applied to both ends of the aligned laminated chips 20 including the upper surface of the pallet 10, and the conductive ink 31 is dried to form external electrodes.
  • the pallet 10 has inclined portions 52 and 53 that are inclined in a predetermined direction and / or liquid repellent films 61 and 62 that repel the droplets 32 of the conductive ink 31.
  • Ink stains due to the conductive ink 31 remaining on the upper surface of the ink can be minimized, and the defect rate of electronic components can be reduced.
  • the alignment accuracy can be increased while reducing the labor required for alignment of the laminated chip 20, the efficiency and speed of the operation can be increased.
  • the so-called “wetting” phenomenon does not occur, and dimensional control of the external electrode is facilitated.
  • the inkjet method is used as means for applying the conductive ink.
  • the present invention is not particularly limited to this, and for example, a non-contact type other than the inkjet method such as a dispenser or a micropipette.
  • Various printing apparatuses such as a printing apparatus, a contact printing apparatus such as a screen printing apparatus, and a stamp apparatus can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

　パレットに形成されたキャビティに積層チップを挿入することで容易に位置合わせすることができ、高い寸法精度で外部電極を形成することができる電子部品の製造方法、及び電子部品の製造装置を提供する。　本発明に係る電子部品の製造方法は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップ２０を、パレット１０に形成された複数のキャビティ１１のそれぞれに挿入し、複数の積層チップ２０のそれぞれを、キャビティ１１を形成する一の内壁面に寄せて、複数の積層チップ２０を位置合わせする。位置合わせした複数の積層チップ２０の端部に、パレット１０の上面を含めて導電性インク３１を塗布し、塗布された導電性インク３１を乾燥させ、複数の積層チップ２０に外部電極を形成する。

Description

電子部品の製造方法、及び電子部品の製造装置
　本発明は、電子部品の製造方法、及び電子部品の製造装置に関し、特に複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いて電子部品を製造する電子部品の製造方法、及び電子部品の製造装置に関する。
　従来、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いて電子部品を製造する場合、複数の積層チップを治具で挟み込んだ状態でディップ層に漬け込むことで積層チップに外部電極を形成する。
　特許文献１に従来技術として開示されている導電ペースト塗布方法では、角形チップ部品の中央部分にガラスコート又は樹脂コートを施した後、導電ペーストを塗布している。すなわち、導電ペーストを塗布する端部を所定の突出高さに揃えて治具に取り付けられた複数の角形チップ部品を、治具ごと角形チップ部品の端部を浴槽中の導電ペーストに浸漬することで、端部に導電ペーストを塗布している。
特開平０６－２０４２７１号公報
　特許文献１に従来技術として開示されている導電ペースト塗布方法では、導電ペーストの粘度が高いことから、外部電極として形成される導電層の膜厚が厚くなり、厚みの寸法精度が低下する。そこで、外部電極の厚みの寸法精度を高めるべく、導電ペーストの粘度を低くして導電層の膜厚を薄くした場合、今度はいわゆる「ぬれ上がり」現象が起こり、外部電極の面積制御が困難になるとともに、積層チップ側面における外部電極の形状が曲線となってしまう。
　本発明は斯かる事情に鑑みてなされたものであり、パレットに形成されたキャビティに積層チップを挿入することで容易に位置合わせすることができ、高い寸法精度で外部電極を形成することができる電子部品の製造方法、及び電子部品の製造装置を提供することを目的とする。
　上記目的を達成するために本発明に係る電子部品の製造方法は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する第１工程と、複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする第２工程と、位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する第３工程と、塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する第４工程とを含むことを特徴とする。
　上記構成では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する。複数の積層チップのそれぞれを、キャビティを形成する一の内壁面に寄せて、複数の積層チップを位置合わせする。位置合わせした複数の積層チップの端部に、パレットの上面を含めて導電性インクを塗布し、塗布された導電性インクを乾燥させ、複数の積層チップに外部電極を形成する。パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
　また、本発明に係る電子部品の製造方法は、前記第３工程では、前記パレットの上面に前記導電性インクをはじく撥液膜を設け、前記導電性インクを塗布することが好ましい。
　上記構成では、パレットの上面に導電性インクをはじく撥液膜を設け、導電性インクを塗布するので、塗布時にパレットの上面に付着した導電性インクはキャビティ内又は拭き取り容易な位置へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　また、本発明に係る電子部品の製造方法は、前記パレットの上面には所定の方向へ傾斜する傾斜部が形成され、前記第３工程では、前記導電性インクを前記傾斜部の傾斜面にも塗布することが好ましい。
　上記構成では、パレットの上面には所定の方向へ傾斜する傾斜部が形成されており、導電性インクを傾斜部の傾斜面にも塗布するので、塗布時にパレットの上面に付着した導電性インクはキャビティ内又は拭き取り容易な位置へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　また、本発明に係る電子部品の製造方法は、前記傾斜部は、隣接するキャビティ間において断面形状が山型であり、前記導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜していることが好ましい。
　上記構成では、傾斜部が、隣接するキャビティ間において断面形状が山型であり、導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜しているので、塗布時にパレットの上面に付着した導電性インクはキャビティ内へと誘導され、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　また、本発明に係る電子部品の製造方法は、前記傾斜部は、隣接するキャビティ間において断面形状が谷型であり、前記導電性インクが所定の位置に集まる方向へ傾斜していることが好ましい。
　上記構成では、傾斜部が、隣接するキャビティ間において断面形状が谷型であり、導電性インクが所定の位置、例えばパレットの上面の隣接するキャビティ間の中央近傍に集まる方向へ傾斜しているので、塗布時にパレットの上面に付着した導電性インクは、傾斜部が互いに向き合う所定の位置へと誘導され、拭き取りが容易となる、したがって、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　また、本発明に係る電子部品の製造方法は、前記第３工程では、インクジェット方式で前記導電性インクを塗布することが好ましい。
　上記構成では、インクジェット方式で導電性インクを塗布するので、インクジェット方式における高い印刷精度により外部電極の寸法精度を高めることができ、いわゆる「ぬれ上がり」現象が生じない。
　次に、上記目的を達成するために本発明に係る電子部品の製造装置は、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する挿入手段と、複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする位置合わせ手段と、位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する塗布手段と、塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する乾燥手段とを備えることを特徴とする。
　上記構成では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する。複数の積層チップのそれぞれを、キャビティを形成する一の内壁面に寄せて、複数の積層チップを位置合わせする。位置合わせした複数の積層チップの端部に、パレットの上面を含めて導電性インクを塗布し、塗布された導電性インクを乾燥させ、複数の積層チップに外部電極を形成する。パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
　上記構成によれば、パレットに設けたキャビティに挿入された積層チップに対して導電性インクを塗布するので、パレットのインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。また、位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、導電性インクの粘度を低くして導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た概略図である。 本発明の実施の形態に係る電子部品の製造方法において積層チップをキャビティに挿入した状態を示す斜視図である。 本発明の実施の形態に係る電子部品の製造方法における積層チップの位置合わせ手段の説明図である。 本発明の実施の形態に係る電子部品の製造方法における積層チップの他の位置合わせ手段の説明図である。 本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た他の概略図である。 本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の構成を示す模式図である。 本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の他の構成を示す模式図である。 本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の構成を示す模式図である。 本発明の実施の形態に係る電子部品の製造方法におけるパレットの上面の他の構成を示す模式図である。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、本実施の形態では、外部電極の形成にはインクジェット方式を用いる例について説明する。
　図１は、本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た概略図である。本発明の実施の形態に係る電子部品の製造方法では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを用いる。製造される電子部品は、例えば、積層セラミックコンデンサ、表面波フィルタ、セラミック発振子等である。
　まず、図１（ａ）に示すように、積層チップを挿入することが可能な複数のキャビティ１１が形成されたパレット１０を準備する。パレット１０は金属製であり、例えばアルミニウムで形成されている。複数のキャビティ１１は、いずれか一辺が一列に揃うようにパレット１０に複数列（図１では２列）設けてあり、積層チップの位置合わせを容易に行うことができるようになっている。また、位置合わせマーク１２をパレット１０の上面に設けておいても良い。
　図２は、本発明の実施の形態に係る電子部品の製造方法において積層チップをキャビティ１１に挿入した状態を示す斜視図である。図２に示すように、キャビティ１１の深さは、積層チップ２０の厚み（高さ寸法）よりも深いことが好ましい。積層チップ２０の両端部に外部電極を形成する場合、キャビティ１１内だけでなく、パレット１０の上面も含めて導電性インク３１を塗布する。キャビティ１１の深さを積層チップ２０の厚みより深くしておくことで、後述するように、パレット１０の上面に塗布された導電性インク３１をキャビティ１１内へ又は拭き取りやすい位置へ誘導することができるからである。
　図１に戻って、次に図１（ｂ）に示すように、複数のキャビティ１１にそれぞれ積層チップ２０を、マウンタ等の挿入手段を用いて挿入する。キャビティ１１に挿入される時点で積層チップ２０は焼成されている。キャビティ１１の縦寸法は、積層チップ２０の幅寸法よりも大きく、キャビティ１１の横寸法は、積層チップ２０の長さ寸法よりも大きい。そして、いずれか一辺が一列に揃うように複数列のキャビティ１１を形成しておき、挿入した積層チップ２０を、一列に揃うように形成されたキャビティ１１のいずれかの一辺側に寄せる。このようにすることで、容易に積層チップ２０の位置合わせを行うことができる。
　図３は、本発明の実施の形態に係る電子部品の製造方法における積層チップ２０の位置合わせ手段の説明図である。図３（ａ）は、複数のキャビティ１１を連結する吸入管の配置図であり、図３（ｂ）は、一のキャビティ１１のＩ－Ｉ部分拡大断面図である。
　図３では、位置合わせ手段として、吸入ポンプ等で構成される吸引手段を用いている。図３（ａ）に示すように、パレット１０の中央側のキャビティ１１を形成している壁面に吸入管３３をそれぞれ連結し、複数のキャビティ１１を互いに連結した吸入管３３を通してパレット１０の一の壁面に備えてある吸入口３３１までキャビティ１１内の空気が誘導される。図３（ｂ）に示すように、キャビティ１１に積層チップ２０が挿入された状態で、吸入口３３１に接続された吸引ポンプ（図示せず）により吸入管３３からキャビティ１１内の空気を吸い込む。これにより、積層チップ２０はパレット１０の中央側のキャビティ１１を形成している壁面（図３（ｂ）の矢印方向）へ移動するので、積層チップ２０の位置合わせを容易に行うことが可能となる。
　もちろん、積層チップ２０の位置合わせ手段として、吸入ポンプ等の吸引手段を用いることに限定されるものではない。図４は、本発明の実施の形態に係る電子部品の製造方法における積層チップ２０の他の位置合わせ手段の説明図である。
　図４に示すように、キャビティ１１に積層チップ２０が挿入された状態で、先端部分がくさび形の調整部材４１を上下動させる。図４の例では、積層チップ２０とキャビティ１１の右側の壁面との間に調整部材４１の先端部分を差し込むように調整部材４１を上下動させる。調整部材４１の先端部分がくさび形であるので、調整部材４１の上下動に伴って、積層チップ２０が左側へ移動し、キャビティ１１の左側の壁面に寄せて位置合わせすることができる。キャビティ１１の右側の壁面に寄せて位置合わせする場合も、調整部材４１を差し込む位置を変えること以外は同様である。
　図１に戻って、図１（ｃ）に示すように、積層チップ２０の端部に対して、インクジェット方式（塗布手段）により導電性インク３１をパレット１０の上面も含めて塗布する。図１（ｃ）では、パレット１０の中央側のキャビティ１１を形成している内壁面に寄せて積層チップ２０を位置合わせしているので、まず積層チップ２０を寄せたパレット１０の中央側で積層チップ２０の端部に、パレット１０の上面も含めてインクジェット方式で導電性インク３１を塗布し、次に積層チップ２０を寄せたキャビティ１１の内壁面とは反対側でそれぞれ積層チップ２０の端部に、パレット１０の上面も含めて導電性インク３１を塗布する。キャビティ列が多い場合には、同様の印刷処理を繰り返す。
　もちろん、パレット１０の中央側のキャビティ１１を形成している内壁面に寄せて積層チップ２０を位置合わせすることに限定されるものではない。図５は、本発明の実施の形態に係る電子部品の製造方法を示す、上方から見た他の概略図である。例えば図５に示すように、キャビティ１１の右側の内壁面に寄せて積層チップ２０を位置合わせしても良い。この場合、まずパレット１０の中央側で積層チップ２０の端部に、パレット１０の上面も含めてインクジェット方式で導電性インク３１を塗布し、次にパレット１０の中央側とは反対側でそれぞれ積層チップ２０の反対側の端部に、パレット１０の上面も含めて導電性インク３１を塗布する。複数列のキャビティ１１が形成されている場合、図１（ｃ）の場合には、導電性インク３１の印刷幅を変える必要があるのに対して、図５の場合には、印刷幅を変える必要がないというメリットがある。
　塗布手段には、本実施の形態のようにインクジェット方式を用いることが好ましい。インクジェット方式における高い印刷精度により外部電極の寸法精度を高めることができ、いわゆる「ぬれ上がり」現象が生じないからである。
　次に、乾燥手段により、積層チップ２０の両端部に塗布した導電性インク３１を乾燥させる。乾燥手段は特に図示していないが、ファン等による送風で乾燥させても良いし、ヒータ等による加熱で乾燥させるものであっても良い。上述した工程を積層チップ２０の表裏両面に対して実行することにより、電子部品の外部電極を高い精度で形成することが可能となる。
　また、パレット１０の上面に導電性インク３１は残存しないことが好ましい。パレット１０のインク汚れは電子部品の汚損の原因となりやすく、製造品質が低下するおそれがあるためである。そこで、本実施の形態では、パレット１０の上面には所定の方向へ傾斜する傾斜部が形成されている。図６は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の構成を示す模式図である。図６（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図６（ｂ）は、図６（ａ）のＩＩ－ＩＩ断面図である。
　図６（ｂ）に示すように、パレット１０の上面に、隣接するキャビティ１１間において断面形状が山型であり、導電性インク３１の液滴３２がキャビティ１１内へ誘導されるよう傾斜する傾斜部５２が形成されている。導電性インク３１の液滴３２は未乾燥であるので、傾斜部５２の傾斜に沿ってキャビティ１１内へと流れ落ちる。これにより、パレット１０の上面には導電性インク３１が残存しない。
　このように、傾斜部５２を、キャビティ１１内へ導電性インクの液滴３２が誘導されるよう傾斜させておくことにより、パレット１０の上面に塗布された導電性インク３１はキャビティ１１内へ流れ落ち、パレット１０の上面に残存する導電性インク３１を最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　なお、傾斜部５２の傾斜は、キャビティ１１内へ導電性インク３１の液滴３２が誘導される方向に限定されるものではない。図７は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の他の構成を示す模式図である。図７（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図７（ｂ）は、図７（ａ）のＩＩ－ＩＩ断面図である。
　図７（ｂ）に示すように、パレット１０の上面に、隣接するキャビティ１１間において断面形状が谷型であり、塗布された導電性インク３１の液滴３２が所定の位置に誘導されるよう傾斜する傾斜部５３が形成されていても良い。所定の位置に誘導された導電性インク３１の液滴３２を容易に拭き取ることができるからである。このような構成とすることで、隣接するキャビティ１１間で所定の位置に導電性インク３１の液滴３２が集まるので、容易に拭き取ることができる。また、パレット１０の端部では、上面を外側に向かうにつれて低くなるよう傾斜させておくことにより、導電性インク３１の液滴３２はパレット１０の外側へと流れ落ちるので、パレット１０の上面に導電性インク３１が残存しない。
　このように、傾斜部５３により、パレット１０の上面を、導電性インク３１の液滴３２が所定の位置へ誘導されるよう傾斜させておくことで、パレット１０の上面に塗布された導電性インク３１の液滴３２は、所定の位置（パレット１０の中央の谷部）へと誘導され、拭き取りが容易となる。したがって、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　パレット１０の上面に導電性インク３１を残存させないための構成として、パレット１０の上面に所定の方向へ傾斜する傾斜部５２、５３を形成することに限定されるものではない。例えばパレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜を設けても良い。図８は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の構成を示す模式図である。図８（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図８（ｂ）は、図８（ａ）のＩＩ－ＩＩ断面図である。
　図８（ｂ）に示すように、パレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜６１を設けている。撥液膜６１としては、フッ素系、シリコン系等の撥液剤を塗布しても良いし、プラズマを使用してフッ素を含む分子コーティングを施しても良い。導電性インク３１の液滴３２は未乾燥であるので、導電性インク３１の液滴３２をはじく撥液膜６１によってはじかれ、キャビティ１１内又はパレット１０の外側へと流れ落ちる。これにより、パレット１０の上面に導電性インク３１が残存しない。
　このように、パレット１０の上面に導電性インク３１の液滴３２をはじく撥液膜６１を設けておくことにより、導電性インク３１の液滴３２はキャビティ１１内又はパレット１０の外側へと流れ落ちるので、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することが可能となる。
　なお、パレット１０の上面の所定の位置に、塗布された導電性インク３１の液滴３２が誘導されるよう撥液膜６２を設けても良い。図９は、本発明の実施の形態に係る電子部品の製造方法におけるパレット１０の上面の他の構成を示す模式図である。図９（ａ）は、パレット１０のキャビティ１１及び積層チップ２０の配置を示す平面図であり、図９（ｂ）は、図９（ａ）のＩＩ－ＩＩ断面図である。
　図９（ｂ）に示すように、隣接するキャビティ１１間においてパレット１０の上面の中央近傍（所定の位置）に、導電性インク３１の液滴３２が滞留するよう撥液膜６２を設けていない領域がある。このようにすることで、撥液膜６２を設けていない領域にパレット１０の上面に導電性インク３１の液滴３２が集まるので、容易に拭き取ることができる。
　さらに、図６及び図７に示すような傾斜部５２、５３の傾斜面に撥液膜６２を設けても良い。これにより、未乾燥の導電性インク３１の液滴３２がより誘導されやすくなり、パレット１０の上面に塗布された導電性インク３１が残存するのを防ぐことができる。
　以上のように、本発明の実施の形態に係る電子部品の製造方法では、複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップ２０を、パレット１０に形成されたキャビティ１１に挿入する。キャビティ１１を形成する一の内壁面に寄せて、挿入された複数の積層チップ２０を位置合わせする。位置合わせした複数の積層チップ２０の両端部にパレット１０の上面を含めて導電性インク３１を塗布し、導電性インク３１を乾燥させて外部電極を形成する。パレット１０の上面には所定の方向へ傾斜する傾斜部５２、５３が形成されている、及び／又は導電性インク３１の液滴３２をはじく撥液膜６１、６２を設けてあるので、パレット１０の上面に残存する導電性インク３１によるインク汚れを最小限にとどめることができ、電子部品の不良率を低減することができる。また、積層チップ２０の位置合わせにかかる労力を減少させつつ、位置合わせ精度を高めることができるので、作業の効率化、高速化を図ることができる。さらに、外部電極として形成される導電層の膜厚を薄くした場合であっても、いわゆる「ぬれ上がり」現象が生じず、外部電極の寸法制御が容易となる。
　その他、上述した実施の形態は、本発明の趣旨を逸脱しない範囲で変更することができることは言うまでもない。上述した実施の形態では、導電性インクを塗布する手段としてインクジェット方式を用いているが、本発明は特にこれに限定されるものではなく、例えばディスペンサ、マイクロピペット等のインクジェット方式以外の非接触型印刷装置、スクリーン印刷、スタンプ装置等の接触型印刷装置等、種々の印刷装置を用いることができる。
１０　パレット
１１　キャビティ
２０　積層チップ
３１　導電性インク
５２、５３　傾斜部
６１、６２　撥液膜

Claims (7)

  1. 　複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する第１工程と、
    　複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする第２工程と、
    　位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する第３工程と、
    　塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する第４工程と
    　を含むことを特徴とする電子部品の製造方法。
  2. 　前記第３工程では、前記パレットの上面に前記導電性インクをはじく撥液膜を設け、前記導電性インクを塗布することを特徴とする請求項１に記載の電子部品の製造方法。
  3. 　前記パレットの上面には所定の方向へ傾斜する傾斜部が形成され、
    　前記第３工程では、前記導電性インクを前記傾斜部の傾斜面にも塗布することを特徴とする請求項１又は２に記載の電子部品の製造方法。
  4. 　前記傾斜部は、隣接するキャビティ間において断面形状が山型であり、前記導電性インクが各キャビティ内へ流れ落ちる方向へ傾斜していることを特徴とする請求項３に記載の電子部品の製造方法。
  5. 　前記傾斜部は、隣接するキャビティ間において断面形状が谷型であり、前記導電性インクが所定の位置に集まる方向へ傾斜していることを特徴とする請求項３に記載の電子部品の製造方法。
  6. 　前記第３工程では、インクジェット方式で前記導電性インクを塗布することを特徴とする請求項１乃至５のいずれか一項に記載の電子部品の製造方法。
  7. 　複数のセラミック層と複数の内部電極層との積層体により構成される複数の積層チップを、パレットに形成された複数のキャビティのそれぞれに挿入する挿入手段と、
    　複数の前記積層チップのそれぞれを、前記キャビティを形成する一の内壁面に寄せて、複数の前記積層チップを位置合わせする位置合わせ手段と、
    　位置合わせした複数の前記積層チップの端部に、前記パレットの上面を含めて導電性インクを塗布する塗布手段と、
    　塗布された前記導電性インクを乾燥させ、複数の前記積層チップに外部電極を形成する乾燥手段と
    　を備えることを特徴とする電子部品の製造装置。
PCT/JP2014/074811 2013-09-26 2014-09-19 電子部品の製造方法、及び電子部品の製造装置 WO2015046042A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015539159A JP6213747B2 (ja) 2013-09-26 2014-09-19 電子部品の製造方法、及び電子部品の製造装置
CN201480053484.4A CN105580096B (zh) 2013-09-26 2014-09-19 电子元器件的制造方法及电子元器件的制造装置
US15/081,256 US10398069B2 (en) 2013-09-26 2016-03-25 Method for manufacturing electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013199863 2013-09-26
JP2013-199863 2013-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/081,256 Continuation US10398069B2 (en) 2013-09-26 2016-03-25 Method for manufacturing electronic component

Publications (1)

Publication Number Publication Date
WO2015046042A1 true WO2015046042A1 (ja) 2015-04-02

Family

ID=52743179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/074811 WO2015046042A1 (ja) 2013-09-26 2014-09-19 電子部品の製造方法、及び電子部品の製造装置

Country Status (4)

Country Link
US (1) US10398069B2 (ja)
JP (1) JP6213747B2 (ja)
CN (1) CN105580096B (ja)
WO (1) WO2015046042A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224532U (ja) * 1988-07-30 1990-02-19
JPH08306597A (ja) * 1995-05-02 1996-11-22 Murata Mfg Co Ltd 電子部品の製造方法と装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
TWI434673B (zh) * 2009-11-16 2014-04-21 Ind Tech Res Inst 生理訊號感測模組
WO2011127328A2 (en) * 2010-04-07 2011-10-13 Intellipaper, Llc Electronic assemblies and methods of forming electronic assemblies
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224532U (ja) * 1988-07-30 1990-02-19
JPH08306597A (ja) * 1995-05-02 1996-11-22 Murata Mfg Co Ltd 電子部品の製造方法と装置

Also Published As

Publication number Publication date
JPWO2015046042A1 (ja) 2017-03-09
US10398069B2 (en) 2019-08-27
CN105580096A (zh) 2016-05-11
US20160212895A1 (en) 2016-07-21
JP6213747B2 (ja) 2017-10-18
CN105580096B (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
JP6687076B2 (ja) 液滴吐出ヘッド及び画像形成装置
JP6292168B2 (ja) 圧電素子とケーブル基板との接続方法、ケーブル基板付き圧電素子およびこれを使用したインクジェットヘッド
US20150116902A1 (en) Multilayer ceramic electronic component and mother ceramic multilayer body
JP6213747B2 (ja) 電子部品の製造方法、及び電子部品の製造装置
US9579892B2 (en) Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus
JP2010267915A (ja) 積層型セラミック電子部品の製造方法
JP2017130298A (ja) 電極パターンの形成方法および電子部品の製造方法
JP6390705B2 (ja) 積層型電子部品の製造方法
KR20140090275A (ko) 잉크젯 프린팅 기법을 이용한 도전성 패턴 형성 방법
WO2013171972A1 (ja) 圧電素子及びそれを用いたインクジェット装置とその塗布方法
US20220193677A1 (en) Foldable digital microfluidic (dmf) device using flexible electronic platform and methods of making same
JP6422702B2 (ja) 保護膜形成方法
WO2016158917A1 (ja) 液体吐出ヘッド用ノズルプレートの製造方法、液体吐出ヘッド用ノズルプレート及び液体吐出ヘッド
Miettinen et al. Molded substrates for inkjet printed modules
TWI533773B (zh) 電路板之製作方法
US9033473B2 (en) Piezoelectric device, inkjet equipment using the piezoelectric device, and the inkjet printing method
JP2015138934A (ja) 基板加工装置、基板加工方法及び基板製造方法
EP2749423B1 (en) Inkjet head and method for manufacturing inkjet head
JP6151780B2 (ja) 多層デバイスの少なくとも１つの空洞部を充填材で充填する方法および多層デバイス。
JP2013256001A (ja) マルチノズルプレート及びその製造方法並びに静電吐出型印刷装置
JP5310256B2 (ja) 塗布装置
JP2012222143A (ja) 多層基板の製造方法
JP2010240921A (ja) インクジェットヘッドの製造装置、およびその製造方法
JP2011173381A (ja) 液体吐出ヘッド
JP2015079889A (ja) 配線基板、及び、配線基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480053484.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14849190

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015539159

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14849190

Country of ref document: EP

Kind code of ref document: A1