CN105580096B - 电子元器件的制造方法及电子元器件的制造装置 - Google Patents

电子元器件的制造方法及电子元器件的制造装置 Download PDF

Info

Publication number
CN105580096B
CN105580096B CN201480053484.4A CN201480053484A CN105580096B CN 105580096 B CN105580096 B CN 105580096B CN 201480053484 A CN201480053484 A CN 201480053484A CN 105580096 B CN105580096 B CN 105580096B
Authority
CN
China
Prior art keywords
pallet
electronic component
electric conductivity
ink
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480053484.4A
Other languages
English (en)
Other versions
CN105580096A (zh
Inventor
后藤诚治
平尾尚大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105580096A publication Critical patent/CN105580096A/zh
Application granted granted Critical
Publication of CN105580096B publication Critical patent/CN105580096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015—Orientation; Alignment; Positioning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0092—Treatment of the terminal leads as a separate operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本发明提供一种通过将层叠芯片插入形成在托盘上的空腔，从而能方便地进行定位，并且能以较高尺寸精度来形成外部电极的电子元器件的制造方法及电子元器件的制造装置。本发明所涉及的电子元器件的制造方法将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片(20)分别插入形成在托盘(10)上的多个空腔(11)，将多个层叠芯片(20)分别靠近形成空腔(11)的某一个内壁面，从而使多个层叠芯片(20)定位。在定位后的多个层叠芯片(20)的端部并且将托盘(10)的上表面包括在内地涂布导电性墨水(31)，并使涂布后的导电性墨水(31)干燥从而在多个层叠芯片(20)上形成外部电极。

Description

电子元器件的制造方法及电子元器件的制造装置
技术领域
本发明涉及电子元器件的制造方法及电子元器件的制造装置，特别是涉及使用由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片来制造电子元器件的电子元器件的制造方法及电子元器件的制造装置。
背景技术
以往，在使用由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片来制造电子元器件的情况下，通过在用夹具将多个层叠芯片夹住的状态下将其浸渍到浸渍层中，从而在层叠芯片上形成外部电极。
在专利文献1中作为现有技术公开的导体糊料涂布方法中，在方形贴片元器件的中央部分实施玻璃涂覆或树脂涂覆后，涂布导体糊料。即，对于以要涂布导体糊料的端部与规定的突出高度对齐的方式安装在夹具上的多个方形贴片元器件，通过将夹具和方形贴片元器件的端部一起浸渍在浴槽中的导电糊料内，从而在端部涂布导电糊料。
现有技术文献
专利文献
专利文献1：日本专利特开平06－204271号公报
发明内容
发明所要解决的技术问题
在专利文献1中作为现有技术公开的导电糊料涂布方法中，由于导电糊料的粘度高，因此作为外部电极形成的导电层的膜厚变厚，从而导致厚度的尺寸精度下降。因此，为了提高外部电极的厚度的尺寸精度而降低导电糊料的粘度来使导电层的膜厚变薄的情况下，会发生所谓的“润湿”现象，外部电极的面积控制变得困难，并且层叠芯片侧面的外部电极的形状会变成曲线。
本发明是鉴于上述情况而完成的，其目的在于，提供一种通过将层叠芯片插入形成在托盘上的空腔，从而能方便地进行定位，并且能以较高尺寸精度来形成外部电极的电子元器件的制造方法及电子元器件的制造装置。
解决技术问题的技术方案
为了实现上述目的，本发明所涉及的电子元器件的制造方法的特征在于，包括：第一工序，该第一工序将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔；第二工序，该第二工序将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位；第三工序，该第三工序在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及第四工序，该第四工序使涂布后的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。
在上述的结构中，将由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔。使多个层叠芯片分别靠近形成空腔的某一个内壁面，从而使多个层叠芯片定位。在定位后的多个层叠芯片的端部并且将托盘的上表面包括在内地涂布导电性墨水，并使涂布后的导电性墨水干燥，从而在多个层叠芯片上形成外部电极。由于在插入至设置在托盘上的空腔的层叠芯片上涂布导电性墨水，因此能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度使导电层的膜厚变薄的情况下，也不会发生所谓的“润湿”现象，并且外部电极的尺寸控制变得容易。
此外，本发明所涉及的电子元器件的制造方法优选为在所述第三工序中，在所述托盘的上表面上设置会排斥所述导电性墨水的疏液膜，然后涂布所述导电性墨水。
在上述结构中，由于在托盘的上表面上设置会排斥导电性墨水的疏液膜再涂布导电性墨水，因此涂布时附着在托盘上表面的导电性墨水被引导至空腔内或方便擦除的位置，能将托盘的墨渍控制在最低限度，从而能降低电子元器件的不合格率。
此外，本发明所涉及的电子元器件的制造方法优选为在所述托盘的上表面形成朝规定的方向倾斜的倾斜部，在所述第三工序中，在所述倾斜部的倾斜面上也涂布所述导电性墨水。
在上述结构中，由于在托盘的上表面上形成朝规定的方向倾斜的倾斜部，在倾斜部的倾斜面上也涂布导电性墨水，因此涂布时附着在托盘的上表面的导电性墨水被引导至空腔内或方便擦除的位置，能将托盘上的墨渍控制在最低限度，从而能降低电子元器件的不合格率。
此外，本发明所涉及的电子元器件的制造方法优选为所述倾斜部在相邻的空腔间具有山形的截面形状，并朝所述导电性墨水流落至各空腔内的方向倾斜。
在上述结构中，由于倾斜部在相邻的空腔间具有山形的截面形状，并朝导电性墨水流落至各空腔内的方向倾斜，因此在涂布时附着在托盘的上表面的导电性墨水能被引导至空腔内，能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。
此外，本发明所涉及的电子元器件的制造方法优选为所述倾斜部在相邻的空腔间具有谷形的截面形状，并朝所述导电性墨水聚集至规定位置的方向倾斜。
在上述结构中，由于倾斜部在相邻的空腔间具有谷形的截面形状，并朝导电性墨水聚集至规定位置例如托盘上表面的相邻的空腔间的中央附近的方向倾斜，因此在涂布时附着在托盘的上表面的导电性墨水被引导至倾斜部彼此相对的规定位置，从而变得方便擦除，因而能将托盘上的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。
此外，本发明所涉及的电子元器件的制造方法优选为在所述第三工序中，以喷墨印刷方式涂布所述导电性墨水。
在上述结构中，由于以喷墨印刷方式涂布导电性墨水，因此能通过喷墨印刷方式的高印刷精度来提高外部电极的尺寸精度，从而不会产生所谓“润湿”现象。
接着，为了实现上述目的，本发明所涉及的电子元器件的制造装置的特征在于，包括：插入单元，该插入单元将由多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔；定位单元，该定位单元将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位；涂布单元，该涂布单元在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及干燥单元，该干燥单元使涂布后的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。
在上述的结构中，将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔。使多个层叠芯片分别靠近形成空腔的某一个内壁面，从而使多个层叠芯片定位。在定位后的多个层叠芯片的端部并且将托盘的上表面包括在内地涂布导电性墨水，并使涂布后的导电性墨水干燥，从而在多个层叠芯片上形成外部电极。由于对插入至设置在托盘上的空腔的层叠芯片涂布导电性墨水，因此能将托盘的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度来使导电层的膜厚变薄的情况下，也不会发生所谓“润湿”现象，并且外部电极的尺寸控制变得容易。
技术效果
若采用上述结构，由于对插入至设置在托盘上的空腔的层叠芯片涂布导电性墨水，因此能将托盘的墨渍控制在最低限度，可以降低电子元器件的不合格率。此外，由于能减少定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在降低导电性墨水的粘度来使导电层的膜厚变薄的情况下，也不会发生所谓“润湿”现象，并且外部电极的尺寸控制变得容易。
附图说明
图1是表示从上方俯视时本发明的实施方式所涉及的电子元器件的制造方法的简图。
图2是表示本发明的实施方式所涉及的电子元器件的制造方法中将层叠芯片插入空腔的状态的立体图。
图3是本发明的实施方式所涉及的电子元器件的制造方法中层叠芯片的定位单元的说明图。
图4是本发明的实施方式所涉及的电子元器件的制造方法的层叠芯片的另一种定位单元的说明图。
图5是从上方俯视时本发明的实施方式所涉及的电子元器件的制造方法的另一个简图。
图6是本发明的实施方式所涉及的电子元器件的制造方法中托盘的上表面的结构的示意图。
图7是本发明的实施方式所涉及的电子元器件的制造方法中托盘的上表面的另一个结构的示意图。
图8是本发明的实施方式所涉及的电子元器件的制造方法中托盘的上表面的结构的示意图。
图9是本发明的实施方式所涉及的电子元器件的制造方法中托盘的上表面的另一个结构的示意图。
具体实施方式
以下，对于本发明的实施方式，参照附图进行详细说明。此外，在本实施方式中，对于用喷墨印刷方式形成外部电极的示例进行说明。
图1是表示从上方俯视时本发明的实施方式所涉及的电子元器件的制造方法的简图。在本发明的实施方式所涉及的电子元器件的制造方法中，使用由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片。制造的电子元器件是例如层叠陶瓷电容器、表面波滤波器、陶瓷振荡器等。
首先，如图1(a)所示那样，准备形成有可插入层叠芯片的多个空腔11的托盘10。托盘10是金属制的，例如由铝形成。多个空腔11以其某一边排成一列的方式在托盘10上设置多列(在图1中为两列)，从而能方便地进行层叠芯片的定位。此外，也可以在托盘10的上表面设置定位标记12。
图2是表示在本发明的实施方式所涉及的电子元器件的制造方法中将层叠芯片插入空腔11的状态的立体图。如图2所示，空腔11的深度优选为比层叠芯片20的厚度(高度尺寸)更深。在层叠芯片20的两端部形成外部电极的情况下，不仅空腔11内，包括托盘10的上表面也要涂布导电性墨水31。这是因为，通过将空腔11的深度设为比层叠芯片20的厚度更深，如后文中阐述那样，能将涂布在托盘10的上表面的导电性墨水31引导至空腔11内或方便擦除的位置。
返回图1，接着如图1(b)所示，使用贴片机等插入单元将各个层叠芯片20分别插入多个空腔11。在插入空腔11的时刻，层叠芯片20已被烧结。空腔11的纵向尺寸比层叠芯片20的宽度尺寸更大，空腔11的横向尺寸比层叠芯片20的长度尺寸更大。而且，预先形成多列空腔11使得任意一边对齐成一列，并使插入后的层叠芯片20靠近空腔11的形成为对齐成一列的任意一边侧。通过这样，能方便地进行层叠芯片20的定位。
图3是本发明的实施方式所涉及的电子元器件的制造方法中层叠芯片20的定位单元的说明图。图3(a)是连接多个空腔11的吸入管的配置图，图3(b)是某一个空腔11的I-I局部放大剖视图。
在图3中，使用由吸入泵等构成的吸引单元作为定位单元。如图3(a)所示，在形成托盘10的中央侧的空腔11的壁面分别连接吸入管33，空腔11内的空气通过将多个空腔11相互连接的吸入管33而被引导至托盘10的某一个壁面上所具备的吸入口331。如图3(b)所示，在层叠芯片20插入至空腔11的状态下，通过与吸入口331连接的吸引泵(未图示)从吸入管33吸入空腔11内的空气。由此，由于层叠芯片20向形成托盘10的中央侧的空腔11的壁面(图3(b)的箭头方向)移动，因此可以方便地进行层叠芯片20的定位。
当然，作为层叠芯片20的定位单元，不局限于使用吸入泵等吸引单元。图4是本发明的实施方式所涉及的电子元器件的制造方法的层叠芯片20的另一种定位单元的说明图。
如图4所示，在层叠芯片20插入至空腔11的状态下，使前端部分为楔形的调整构件41上下移动。在图4的示例中，调整构件41上下移动使得调整构件41的前端部分插入至层叠芯片20和空腔11的右侧的壁面之间。由于调整构件41的前端部分为楔形，因此伴随调整构件41的上下移动，层叠芯片20向左侧移动，能向空腔11的左侧壁面靠近从而进行定位。在向空腔11的右侧壁面靠近进行定位的情况下，除改变插入调整构件41的插入位置以外都相同。
返回图1，如图1(c)所示，对于层叠芯片20的端部，通过喷墨印刷方式(涂布方式)将托盘10的上表面也包括在内地涂布导电性墨水31。在图1(c)中，由于使层叠芯片20靠近形成托盘10的中央侧的空腔11的内壁面进行定位，因此首先在层叠芯片20靠近的托盘10的中央侧，在层叠芯片20的端部并且将托盘10的上表面也包括在内地以喷墨印刷方式涂布导电性墨水31，接着在与层叠芯片20靠近的空腔11的内壁面的相反侧，在各个层叠芯片20的端部并且将托盘10的上表面也包括在内地涂布导电性墨水31。在空腔有多列的情况下，重复相同的印刷处理。
当然，不限定于使层叠芯片20靠近形成托盘10的中央侧的空腔11的内壁面进行定位。图5是表示从上方俯视时本发明的实施方式所涉及的电子元器件的制造方法的另一个简图。例如如图5所示，也可以使层叠芯片20靠近空腔11的右侧内壁面进行定位。在该情况下，首先在托盘10的中央侧，在层叠芯片20的端部并且将托盘10的上表面也包括在内地以喷墨印刷方式涂布导电性墨水31，接着在与托盘10的中央侧的相反侧，在各个层叠芯片20的相反侧的端部并且将托盘10的上表面也包括在内地涂布导电性墨水31。在形成多列的空腔11的情况下，相对于图1(c)中需要改变导电性墨水31的印刷宽度的情况，图5的情况具有不需要改变印刷宽度的优点。
涂布方法优选为使用如本实施方式的喷墨印刷方法。由于喷墨印刷方式的高印刷精度，能提高外部电极的尺寸精度，因此不会产生所谓“润湿”现象。
接着，通过干燥单元，使涂布在层叠芯片20的两端部的导电性墨水31干燥。虽然没有特别图示干燥单元，但可以用风扇等的送风方式使其干燥，也可以用加热器等的加热方式使其干燥。通过对于层叠芯片20的表面和背面执行上述的工序，可以以较高精度形成电子元器件的外部电极。
此外，优选为导电性墨水31不会残留在托盘10的上表面。托盘10的墨渍容易成为电子元器件污损的原因，因此可能会降低制造品质。因此，在本实施方式中，在托盘10的上表面形成向规定的方向倾斜的倾斜部。图6是本发明的实施方式所涉及的电子元器件的制造方法中托盘10的上表面的结构的示意图。图6(a)是表示托盘10的空腔11及层叠芯片20的配置的俯视图，图6(b)是图6(a)的II-II剖视图。
如图6(b)所示，在托盘10的上表面，在相邻的空腔11间截面形状为山形，形成倾斜的倾斜部52使得导电性墨水31的液滴32被引导至空腔11内。由于导电性墨水31的液滴32未干，因此沿着倾斜部52的倾斜面流落至空腔11内。由此，导电性墨水31不会残留在托盘10的上表面。
由此，通过使倾斜部52倾斜使得导电性墨水的液滴32被引导至空腔11内，涂布在托盘10的上表面的导电性墨水31流落至空腔11内，从而能将残留在托盘10的上表面的导电性墨水31控制在最低限度，可以降低电子元器件的不合格率。
此外，倾斜部52的倾斜不限定于导电性墨水31的液滴32被引导至空腔11内的方向。图7是本发明的实施方式所涉及的电子元器件的制造方法中托盘10的上表面的另一种结构的示意图。图7(a)是表示托盘10的空腔11及层叠芯片20的配置的俯视图，图7(b)是图7(a)的II-II剖视图。
如图7(b)所示，在托盘10的上表面，在相邻的空腔11间截面形状为谷形，形成倾斜的倾斜部53使得被涂布的导电性墨水31的液滴32被引导至规定的位置。这是为了能方便地擦除被引导至规定位置的导电性墨水31的液滴32。通过设为上述的结构，在相邻的空腔11间导电性墨水31的液滴32在规定的位置聚集，因此能方便地擦除。此外，通过使托盘10的端部倾斜使得上表面越向外越低，由于导电性墨水31的液滴32流落至托盘10的外侧，因此导电性墨水31不会残留在托盘10的上表面。
由此，倾斜部53使托盘10的上表面倾斜，使得导电性墨水31的液滴32被引导至规定的位置，从而涂布在托盘10的上表面的导电性墨水31的液滴32被引导至规定的位置(托盘10的中央的谷部)，擦除变得容易。因而，能将残留在托盘10的上表面的导电性墨水31引起的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。
作为用于使导电性墨水31不残留在托盘10的上表面的结构，不限定于在托盘10的上表面形成朝规定的方向倾斜的倾斜部52、53。例如可以在托盘10的上表面设置会排斥导电性墨水31的液滴32的疏液膜。图8是本发明的实施方式所涉及的电子元器件的制造方法中托盘10的上表面的结构的示意图。图8(a)是表示托盘10的空腔11及层叠芯片20的配置的俯视图，图8(b)是图8(a)的II-II剖视图。
如图8(b)所示，在托盘10的上表面设置会排斥导电性墨水31的液滴32的疏液膜61。作为疏液膜61，可以涂布氟类、硅类等疏液剂，也可以使用等离子来实施含氟分子的涂覆。由于导电性墨水31的液滴32未干，因此被会排斥导电性墨水31的液滴32的疏液膜61所排斥，从而流落至空腔11内或托盘10的外侧。由此，导电性墨水31不会残留在托盘10的上表面。
由此，通过在托盘10的上表面预先设置会排斥导电性墨水31的液滴32的疏液膜61，导电性墨水31的液滴32流落至空腔11内或托盘10的外侧，因此能将残留在托盘10的上表面的导电性墨水31所造成的墨渍控制在最低限度，从而可以降低电子元器件的不合格率。
此外，也可以设置疏液膜62使得涂布的导电性墨水31的液滴32被引导至托盘10的上表面的规定位置。图9是表示本发明的实施方式所涉及的电子元器件的制造方法中托盘10的上表面的另一个结构的示意图。图9(a)是表示托盘10的空腔11及层叠芯片20的配置的俯视图，图9(b)是图9(a)的II-II剖视图。
如图9(b)所示，在相邻的空腔11间，在托盘10的上表面的中央附近(规定位置)存在会使导电性墨水31的液滴32滞留的没有设置疏液膜62的区域。通过这样，由于导电性墨水31的液滴32会聚集在托盘10的上表面的未设置疏液膜62的区域中，因此能方便地擦除。
而且，也可以在如图6及图7所示的倾斜部52、53的倾斜面设置疏液膜62。由此，未干的导电性墨水31的液滴32更容易被引导，能防止被涂布在托盘10的上表面的导电性墨水31残留。
在本发明的实施方式所涉及的电子元器件的制造方法中，将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片20插入形成在托盘10上的空腔11。使插入的多个层叠芯片20靠近形成空腔11的某一个内壁面来定位。在定位后的多个层叠芯片20的两端部并且将托盘10的上表面也包括在内地涂布导电性墨水31，并使导电性墨水31干燥从而形成外部电极。由于在托盘10的上表面形成朝规定的方向倾斜的倾斜部52、53以及/或者设置会排斥导电性墨水31的液滴32的疏液膜61、62，因此能将残留在托盘10的上表面的导电性墨水31所造成的墨渍控制在最低限度，从而能降低电子元器件的不合格率。此外，由于能减少层叠芯片20的定位所涉及的工作，并能提高定位精度，因此能提高操作的效率和速度。而且，即使在使作为外部电极形成的导电层的膜厚变薄的情况下，也不会发生所谓“润湿”现象，并且外部电极的尺寸控制变得容易。
另外，当然上述的实施方式在不脱离本发明的宗旨的范围内能进行变更。在上述的实施方式中，虽然使用喷墨印刷方式作为涂布导电性墨水的方法，但本发明不限定于此，能使用各种印刷装置例如分配器、微量移液器等喷墨方式以外的非接触型印刷装置、丝网印刷、印章装置等接触型印刷装置等。
标号说明
10 托盘
11 空腔
20 层叠芯片
31 导电性墨水
52、53 倾斜部
61、62 疏液膜

Claims (8)

1.一种电子元器件的制造方法，其特征在于，包括：
第一工序，该第一工序将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔；
第二工序，该第二工序将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位；
第三工序，该第三工序在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及
第四工序，该第四工序使被涂布的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。
2.如权利要求1所述的电子元器件的制造方法，其特征在于，
在所述第三工序中，在所述托盘的上表面上设置会排斥所述导电性墨水的疏液膜，然后涂布所述导电性墨水。
3.如权利要求1所述的电子元器件的制造方法，其特征在于，
在所述托盘的上表面形成朝规定的方向倾斜的倾斜部，
在所述第三工序中，在所述倾斜部的倾斜面上也涂布所述导电性墨水。
4.如权利要求2所述的电子元器件的制造方法，其特征在于，
在所述托盘的上表面形成朝规定的方向倾斜的倾斜部，
在所述第三工序中，在所述倾斜部的倾斜面上也涂布所述导电性墨水。
5.如权利要求3所述的电子元器件的制造方法，其特征在于，
所述倾斜部在相邻的空腔间具有山形的截面形状，并朝所述导电性墨水流落至各空腔内的方向倾斜。
6.如权利要求3所述的电子元器件的制造方法，其特征在于，
所述倾斜部在相邻的空腔间具有谷形的截面形状，并朝所述导电性墨水聚集至规定位置的方向倾斜。
7.如权利要求1至6中任意一项所述的电子元器件的制造方法，其特征在于，
在所述第三工序中，以喷墨印刷方式涂布所述导电性墨水。
8.一种电子元器件的制造装置，其特征在于，包括：
插入单元，该插入单元将由具有多个陶瓷层和多个内部电极层的层叠体构成的多个层叠芯片分别插入形成在托盘上的多个空腔；
定位单元，该定位单元将多个所述层叠芯片分别靠近形成所述空腔的某一个内壁面，从而使多个所述层叠芯片定位；
涂布单元，该涂布单元在定位后的多个所述层叠芯片的端部并且将所述托盘的上表面包括在内地涂布导电性墨水；以及
干燥单元，该干燥单元使涂布后的所述导电性墨水干燥，从而在多个所述层叠芯片上形成外部电极。
CN201480053484.4A 2013-09-26 2014-09-19 电子元器件的制造方法及电子元器件的制造装置 Active CN105580096B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013199863 2013-09-26
JP2013-199863 2013-09-26
PCT/JP2014/074811 WO2015046042A1 (ja) 2013-09-26 2014-09-19 電子部品の製造方法、及び電子部品の製造装置

Publications (2)

Publication Number Publication Date
CN105580096A CN105580096A (zh) 2016-05-11
CN105580096B true CN105580096B (zh) 2018-02-09

Family

ID=52743179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480053484.4A Active CN105580096B (zh) 2013-09-26 2014-09-19 电子元器件的制造方法及电子元器件的制造装置

Country Status (4)

Country Link
US (1) US10398069B2 (zh)
JP (1) JP6213747B2 (zh)
CN (1) CN105580096B (zh)
WO (1) WO2015046042A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683020A (zh) * 2011-03-14 2012-09-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
JPH0680602B2 (ja) * 1987-11-28 1994-10-12 株式会社村田製作所 電子部品チップ保持治具および電子部品チップ取扱い方法
JPH0621232Y2 (ja) * 1988-07-30 1994-06-01 太陽誘電株式会社 電子部品の素地配列用治具
JP3404179B2 (ja) * 1995-05-02 2003-05-06 株式会社村田製作所 電子部品の製造方法と装置
TWI434673B (zh) * 2009-11-16 2014-04-21 Ind Tech Res Inst 生理訊號感測模組
WO2011127328A2 (en) * 2010-04-07 2011-10-13 Intellipaper, Llc Electronic assemblies and methods of forming electronic assemblies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683020A (zh) * 2011-03-14 2012-09-19 株式会社村田制作所 层叠陶瓷电子部件的制造方法

Also Published As

Publication number Publication date
JPWO2015046042A1 (ja) 2017-03-09
US10398069B2 (en) 2019-08-27
CN105580096A (zh) 2016-05-11
US20160212895A1 (en) 2016-07-21
JP6213747B2 (ja) 2017-10-18
WO2015046042A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
ES2567076T3 (es) Fabricación por capas de microcomponentes de múltiples materiales de forma libre
CN105415882B (zh) 用于导电元件沉积及形成的方法和设备
CN102683019B (zh) 层叠陶瓷电子部件的制造方法
CN110087887A (zh) 液体喷射头以及液体喷射装置
US9257365B2 (en) Cooling assemblies and power electronics modules having multiple-porosity structures
JP6028739B2 (ja) 電子部品の製造方法
EP3132221B1 (en) Enhanced boiling with selective placement of nucleation sites
CN102693836A (zh) 层叠陶瓷电子部件及其制造方法
CN106463828A (zh) 用于导电元件沉积和形成的方法和设备
JP6191621B2 (ja) 積層セラミック電子部品及び該積層セラミック電子部品の製造方法
JP2017022232A (ja) 電子部品およびその製造方法
CN105580096B (zh) 电子元器件的制造方法及电子元器件的制造装置
CN107404815A (zh) 电子设备
CN117044999A (zh) 发热体、雾化器及电子雾化装置
JP2017011142A (ja) セラミック電子部品
CN106981418A (zh) 电极图案的形成方法及电子元器件的制造方法
EP1491341A3 (en) Thermally-driven ink-jet printhead without cavitation damage of heater
KR20110123672A (ko) 전자 부품의 제조 방법
JP3918083B2 (ja) 電子部品の製造装置および電子部品の製造方法
JP4127306B2 (ja) 電子部品の製造装置および電子部品の製造方法
US9620445B1 (en) Chip package structure and method of manufacturing the same
EP1541355A2 (en) Method for producing inkjet head and inkjet head
JP6966007B2 (ja) ポンプおよび冷却基板
CN105764299B (zh) 散热结构及其制作方法
CN105774288A (zh) 印刷版、层叠陶瓷电子元器件的制造方法以及印刷装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant