CN106981418A - 电极图案的形成方法及电子元器件的制造方法 - Google Patents

电极图案的形成方法及电子元器件的制造方法 Download PDF

Info

Publication number
CN106981418A
CN106981418A CN201710044230.1A CN201710044230A CN106981418A CN 106981418 A CN106981418 A CN 106981418A CN 201710044230 A CN201710044230 A CN 201710044230A CN 106981418 A CN106981418 A CN 106981418A
Authority
CN
China
Prior art keywords
area
electrode pattern
conductor portion
workpiece
electric conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710044230.1A
Other languages
English (en)
Inventor
岩越邦男
后藤诚治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN106981418A publication Critical patent/CN106981418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/14—Printing or colouring
    • B32B38/145—Printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/24—All layers being polymeric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/28—Multiple coating on one surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/16—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/606—Drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Fluid Mechanics (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种电极图案的形成方法，利用喷墨工艺能够在同一面内的多个区域分别形成具有希望的厚度的电极图案。该方法将包含彼此连接的第一导体部及第二导体部的电极图案通过喷墨工艺形成在工件上，其特征在于，在所述工件具有的同一面内，定义与所述第一导体部的至少一部分对应的第一区域、以及与所述第二导体部的至少一部分对应的第二区域，为了形成所述第一导体部以及所述第二导体部，向所述第一区域以及所述第二区域喷出导电性墨滴，所述第一区域以及所述第二区域中的导电性墨滴的分辨率彼此不同。

Description

电极图案的形成方法及电子元器件的制造方法
技术领域
本发明涉及利用喷墨工艺形成电极图案的形成方法、以及使用了该形成方法的电子元器件的制造方法。
背景技术
现有的电极图案的形成方法例如记载在下述的专利文献1中。在专利文献1中，记载如下：为了在工件(例如陶瓷生片、树脂膜、安装基板等)的主面上形成内部电极用的图案，喷墨装置所具备的喷头喷射出导电性墨水的液滴，将导电性墨水涂到设置在工作台上的工件的主面上。此时，工件相对于喷头可在大致水平面内正交的两个方向(X方向、Y方向)上相对移动。
在专利文献1中，还记载了将形成了内部电极的工件层叠压接的层叠工序、将通过层叠工序制作成的层叠体切断并烧结的烧结工序、以及在通过烧结工序制作成的烧结体上形成侧面电极的形成工序。
现有技术文献
专利文献
专利文献1：日本专利特开平8－222475号公报
发明内容
发明所要解决的技术问题
在现有的电极图案的形成方法中，以固定的分辨率喷射导电性墨水。因此，存在难以在同一面上的多个区域分别形成具有所希望厚度的电极图案的问题。
因此，本发明的目的是提供一种电极图案的形成方法以及具备该电极图案的电子元器件的制造方法，该电极图案的形成方法利用喷墨工艺，能够在同一面内的多个区域分别形成具有希望厚度的电极图案。
解决技术问题的技术方案
本发明的第一方面是将包含彼此连接的第一导体部及第二导体部的电极图案通过喷墨工艺形成在工件上的方法，在所述工件具有的同一面内，定义与所述第一导体部的至少一部分对应的第一区域、以及与所述第二导体部的至少一部分对应的第二区域，为了形成所述第一导体部以及所述第二导体部，向所述第一区域以及所述第二区域喷出导电性墨滴，所述第一区域和所述第二区域的导电性墨滴分辨率和重复涂布次数中至少有一方互不相同。
此外，本发明的第二方面是电子元器件的制造方法，电子元器件的制造方法形成层叠体并进行烧结，该层叠体至少包含1个以第一方面所记载的方法形成了电极图案的工件。
发明效果
根据上述的各方面，能够提供一种电极图案的形成方法以及具备该电极图案的电子元器件的制造方法，该电极图案的形成方法利用喷墨工艺，能够在同一面内的多个区域分别形成具有希望厚度的电极图案。
附图说明
图1是喷墨装置的正视图和俯视图。
图2是示出图1的喷墨装置的主要部分的区块结构的图。
图3是示出第一实施方式的工件主面的第一区域和第二区域的分辨率的图。
图4是示出第二实施方式的位图数据的结构的图。
图5是示出第二实施方式的工件主面的第一区域和第二区域的状态变化的图。
图6是示出第三实施方式的位图数据的结构的图。
图7是示出第三实施方式的工件主面的第一区域和第二区域的状态变化的图。
图8是示出第四实施方式的位图数据的结构的图。
图9是示出第四实施方式的工件主面的第一区域和第二区域的状态变化的图。
图10是示出第五实施方式的工件主面的第一区域、第二区域和第三区域的图。
图11是示出第五实施方式的位图数据的结构的图。
图12是示出第五实施方式的工件主面的各区域的状态变化的图。
图13是在第五实施方式的第三区域涂布导电性墨水时的状态变化图。
图14是示出第八实施方式的电极图案的图。
图15是示出第九实施方式的电极图案的图。
图16是示出第九实施方式的工件主面的第一区域和第二区域的分辨率的图。
具体实施方式
以下，首先，参照图1对用于形成电极图案的喷墨装置进行详细说明。
《定义》
首先，对各图中的箭头进行说明。在图1中，箭头x、y、z示出喷墨装置1的左右方向、前后方向、以及上下方向。此外，x方向、y方向还表示喷墨装置1所具备的工作台12的移动方向。此外，xy平面是水平面。
《喷墨装置的结构和动作》
在图1中，喷墨装置1包括喷头11、工作台12、x轴方向移动机构13、y轴方向移动机构14、z轴方向移动机构15、以及控制单元16。
在喷头11中，例如具有在x方向排列的多个喷嘴。各喷嘴若被提供导电性墨水，则通过压电方式、导热方式、静电方式等，将导电性墨水以墨滴的方式喷出。该墨滴滴落在工件上并浸润扩散，因此绘制成大致圆形的点。在喷墨装置1中，例如相对于x方向，有时会配置一个喷头或者将多个喷头11配置成1列，而为了提高分辨率，有时还会配置多列喷头并且使喷嘴的排列在y方向上不同。以下示出喷头的规格示例。·墨水供给量：1pl以上40pl以下
·喷头驱动频率：100Hz以上50kHz以下
·喷嘴数：100个以上2000个以下
·分辨率：设定在180dpi以上720dipi以下的范围内
喷头11绘制的点的直径即点径根据喷出条件的不同达到5μm以上100μm以下左右。
此外，作为导电性墨水，举例示出了将包含镍、银或者铜的金属粒子分散到溶剂中的金属墨水。以下示出金属墨水的规格的一个示例。
·粒径：10nm以上500nm以下
·粘度：5mPa·s以上50mPa·s以下
工作台12具有载置长方形或者长条状的工件w的载置面。在本实施方式中，工作台12为平台状，具有与xy平面平行的载置面。然而并不限于此，工作台12也可以是辊状。作为工件w，举例示出陶瓷生片、树脂膜或者安装基板(裸板)等。此外，在该工作台12上设置真空吸附单元(未图示)，该真空吸附单元通过从下方吸附工件w，从而将其固定在工作台12的上表面。另外，在工作台12上也可以设置将工件w加热至例如30℃以上95℃以下的规定温度以促进墨水干燥的温控单元。
移动机构13～15使喷头11和工作台12相对移动。在本实施方式中，移动机构13使工作台12在左右方向上移动，移动机构14使工作台12在前后方向上移动。此外，移动机构15使喷头11在上下方向上移动。在工作台12为辊状的情况下，能够通过旋转来实现相对移动。在喷墨装置1中，通过在喷头11与工作台12相对移动的同时从喷头11对工件w多次喷出墨水，从而在工件w上绘制多个点，来形成图案。此时，例如对于在x方向上排列了多个喷嘴的喷头11来说，将沿着与之正交的y方向使喷头11和工作台12单向地相对移动的同时绘制点的动作称为扫描。单向地相对移动是指例如在y方向上从前向后移动或者从后向前移动而不反转。图案的形成既可通过对工件w进行1次扫描来实现，也可通过对工件w的同一区域反复进行多次扫描来实现。对同一区域进行多次扫描，特别是后扫描形成的图案重叠在先扫描形成的图案上的情况称为叠涂。在扫描时，喷头11的多个喷嘴排列的方向与使喷头11和工作台12相对移动的方向不需要完全正交，可以配置成一定程度的倾斜。在通过多次扫描形成图案的情况下，喷出墨滴的条件可以是所有扫描均相同，也可以在每次扫描时进行变更。而且，可以在多次扫描中使用同一喷头，也可以准备多个喷头在每次扫描时区分使用，也可以准备多个喷墨装置在每次扫描时区分使用。
控制单元16为了控制喷墨装置1的各构成部分，如图2所示，至少包含CPU161和主存储器162。具体而言，在主存储器162中，存储位图数据BMa。位图数据BMa表示要在工件w的主面上印刷的电极图案2在xy平面上的形状(即、二维形状)。电极图案2包含第一导体部21和连接至第一导体部21的第二导体部22。CPU161根据存储在主存储器162中的位图数据BMa，对喷头11和工作台12的相对移动、以及向工件w喷出导电性墨滴进行控制，由此，将电极图案印刷形成在工件w的主面上。此时，印刷速度是在例如10mm/s以上1000mm/s以下的范围内。
《第一实施方式》
接着，参照图2、图3，对第一实施方式所涉及的电极图案的形成方法进行说明。在本实施方式中，电极图案2如图2所示，包含实心部分作为第一导体部21、连接至实心部分的细长部分作为第二导体部22。实心部分具有在x方向和y方向上相对较大的尺寸。与此相对，细长部分在xy中的至少任意一个方向上(即宽度方向)具有比实心部分在xy中任意方向上的尺寸都要小的尺寸。举例示出陶瓷电容器中的矩形的电容器电极(即、相对电极中的一个)作为上述的实心部分，举例示出连接至该电容器电极的布线导体作为细长部分。
在以往的喷墨装置中，在电极图案2形成前设定固定的分辨率(将分辨率的倒数称为滴落间隔)。以往的喷墨装置根据设定的分辨率以固定间隔向工件喷出导电性墨滴。在该情况下，认为细长部分和实心部分具有同等的厚度。然而，关于细长部分，若要实现细线化，则导电性墨滴在宽度方向上就不再有重叠，或者要少于长度方向上的重叠。由此，工件上每单位面积的液滴量在细长部分要比实心部分少，其结果细长部分的厚度有时比实心部分更薄。
此外，在喷墨工艺中，为了使导电性墨滴的喷出性良好，其粘度相应地设定得较小。因而，在刚喷出后，在工件上容易发生导电性墨水的流动。此外，由于表面张力的作用，细长部分的导电性墨水有被吸引至实心部分的趋势。
如上所述，在以往的喷墨装置中，在形成细长部分和实心部分彼此连接的电极图案2的情况下，实心部分容易变得较厚，细长部分容易变得较薄。例如，若将形成了上述的电极图案2的工件层叠并烧结，则在实心部分中容易产生结构缺陷，细长部分容易发生断开、电流承受力下降或者高频特性劣化这样的问题。在形成了上述的电极图案2的工件中，细长部分容易发生断开、电流承受力下降或者高频特性劣化这样的问题。此外，例如，若将形成了上述的电极图案2的工件的层叠体形成并烧结，则在实心部分中容易产生结构缺陷。
因此，在本实施方式中，如图3所示，在工件w的同一主面上，将要形成第一导体部21(实心部分)的区域定义为第一区域31，将要形成第二导体部22(细长部分)的区域定义为第二区域32。此外，喷出至第二区域32的导电性墨滴的分辨率R2大于喷出至第一区域31的导电性墨滴的分辨率R1。本实施方式的位图数据BMa至少包含两区域31、32的二维形状、以及各区域31、32的分辨率R1、R2。R1、R2优选为在相邻的导电性墨滴彼此重合并且是点径的20％以上70％以下的范围内适当地进行选择。另外，在图3中，举例示出了分辨率R2为分辨率R1的约两倍的电极图案2。CPU161根据上述的位图数据BMa，使喷墨装置1动作使得在工件w的主面上形成电极图案2。具体而言，在1次扫描中，与形成分辨率较高的区域时相比，通过使喷头11的多个喷嘴中喷出墨水的喷嘴变少、或者喷出的时间间隔变长等动作，从而形成分辨率较低的区域。在喷头配置多列的情况下，与形成分辨率较高的区域时相比，可以使多列喷头中喷出墨水的列变少来形成分辨率较低的区域。虽然可以利用通过分成2次以上的扫描来改变喷出墨滴的条件等方法，进行形成分辨率较高的图案的扫描和形成分辨率较低的图案的扫描，但是在1次扫描中改变分辨率的方法只用位图数据的结构就能实现，无需对多个喷出条件进行管理，因此管理变得容易，生产率也较高。
《第一实施方式的作用和效果》
在形成电极图案2后，电极图案2在250℃以下的温度下开始干燥。此时，由于在刚形成电极图案2后导电性墨水还具有流动性，因此由于表面张力的影响，细长部分的导电性墨水有被实心部分吸引的趋势。但是，如上所述，分辨率R2大于分辨率R1，细长部分的导电性墨滴的重叠程度大于实心部分。其结果，细长部分变得比实心部分更厚。因此，即使细长部分的导电性墨水被实心部分稍许吸引，也能够避免细长部分变得极薄。因此，例如，即使将形成了上述的电极图案2的工件w层叠并烧结来制作电子元器件，在实心部分也不易产生结构缺陷，细长部分也不易发生断开、电流承受力下降或者高频特性劣化的问题。
上述干燥工序完成后，具有彼此连接的导体部21、22的电极图案2在工件w的同一主面上完成。
《第二实施方式》
接着，除了图2以外，参照图4、图5，对第二实施方式所涉及的电极图案的形成方法进行说明。第二实施方式与第一实施方式的不同点在于：基于不同的位图数据BMb，通过利用多次扫描来进行叠涂，从而形成电极图案2。由于除此以外两实施方式之间没有不同点，因此在第二实施方式中，与第一实施方式对应的部分标注相同参照标号，并省略各自的说明。
第一实施方式的位图数据Bma针对每个区域包含其二维形状和分辨率的组合。而本实施方式的位图数据BMb如图4所示，至少包含针对每个叠涂次数的要涂布区域的二维形状。此处，位图数据BMb构成为至少第二区域32的涂布次数比第一区域31多。另外，在图4的情况下，示出位图数据BMb中叠涂次数为2次，在第一次将导电性墨滴喷出至两区域31、32，在第二次仅将导电性墨滴喷出至第二区域32。另外，在本实施方式中，两区域31、32的分辨率相同并使相邻的导电性墨滴接合为佳。此处，可以对叠涂的顺序进行变更，在第一次时将导电性墨滴仅喷出至第二区域32，在第二次时将导电性墨滴喷出至两区域31、32。此外，可以在第一次喷出和第二次喷出时变更喷出条件。
《第二实施方式的作用和效果》
在本实施方式中，CPU161根据位图数据BMb，将电极图案2形成在工件w的同一主面上。具体而言，如图5上半部分所示，在第一次涂布时，向两区域31、32喷出导电性墨滴，在第二次涂布时，仅向第二区域32喷出导电性墨滴。另外，在图5右侧，第一次的导电性墨滴用较细的虚线表示。此外，优选为在第n次涂布和第n+1次涂布之间，即在每次扫描之间设置0.1s以上的干燥时间。上述的叠涂结果如图5下半部分所示，细长部分比实心部分更厚，因此即使在本实施方式中，也能够得到在第一实施方式中说明的技术效果。
在上述的叠涂之后，使导电性墨水干燥，其结果，具有彼此连接的导体部21、22的电极图案2(参照图2)在工件w的同一主面上完成。
此外，在本实施方式中，如上所述，由于在每次扫描之间设置干燥时间，因此工件w上的导电性墨滴得到一定程度的干燥，因此能减少导电性墨水的渗出以及/或者导电性墨水向实心部分流动。
《第三实施方式》
接着，除了图2以外，参照图6、图7，对第三实施方式所涉及的电极图案的形成方法进行说明。简而言之，第三实施方式是第一实施方式和第二实施方式的组合。由于除此以外，第三实施方式与第一实施方式和第二实施方式之间没有不同点，因此在第三实施方式中，与第一实施方式对应的部分标注相同参照标号，并省略各自的说明。
第三实施方式的位图数据BMc如图6所示，针对每个叠涂次数至少包含要涂布区域的二维形状，并且包含各区域31、32的分辨率R1、R2。此处，在位图数据BMc中，设定R1、R2的值满足R1>R2，并设定叠涂次数和各次要涂布的二维形状使得第二区域32的导电性墨滴比第一区域31更厚。另外，在图6的示例中，分辨率R1为分辨率R2的大约2倍，叠涂次数为3次，在第一次将导电性墨滴喷出至两区域31、32，在第二次、第三次仅将导电性墨滴喷出至第二区域32。
《第三实施方式的作用和效果》
在本实施方式中，CPU161根据位图数据BMc，将电极图案2形成在工件w的同一主面上。具体而言，如图7上半部分所示，在第一次涂布时，导电性墨滴以分辨率R1喷出至第一区域31，且导电性墨滴以分辨率R2(R2<R1)喷出至第二区域32。在第二次和第三次涂布时，导电性墨滴以分辨率R2仅喷出至第二区域32。另外，在图5中，过去涂布的导电性墨滴用较细的虚线表示。此外，本实施方式也设置上述的干燥时间。上述的叠涂结果如图7下半部分所示，细长部分具有的厚度在实心部分以上，因此本实施方式也能够得到在第一实施方式中说明的技术效果。
在上述的叠涂之后，使导电性墨水干燥，其结果，具有彼此连接的导体部21、22的电极图案2(参照图2)在工件w的同一主面上完成。
此外，作为本实施方式特有的效果，实心部分的分辨率R1较大，因此能促进导电性墨滴从细长部分向实心部分流动。其结果，能够使第一区域31中的导电性墨滴的覆盖范围增大。
《第四实施方式》
接着，除了图2以外，参照图8、图9，对第四实施方式所涉及的电极图案的形成方法进行说明。第四实施方式与第二实施方式的不同点在于：基于不同的位图数据BMd，通过多次叠涂来形成电极图案2。由于除此以外两实施方式之间没有不同点，因此在第四实施方式中，与第二实施方式对应的部分标注相同参照标号，并省略各自的说明。
位图数据BMd若与位图数据BMb相比，如图8所示，针对每个叠涂次数，包含表示要涂布区域的二维形状的信息。此处，在本实施方式中，在位图数据BMd中示出最初的2次涂布时向第二区域32喷出导电性墨滴，并示出最后第三次时向第一区域31喷出导电性墨滴。
《第四实施方式的作用和效果》
在本实施方式中，CPU161根据位图数据BMd，将电极图案2形成在工件w的同一主面上。具体而言，如图9所示，在第一次和第二次涂布时，仅向第二区域32喷出导电性墨滴，在第三次涂布时，仅向第一区域31喷出导电性墨滴。另外，在图9中，过去涂布的导电性墨滴用较细的虚线表示。此外，优选为本实施方式中也设置上述的干燥时间。上述叠涂的结果是细长部分先干燥，因此能较好地减少细长部分的导电性墨水流动至实心部分。由此，如图9下半部分所示，能使细长部分比实心部分更厚，因此本实施方式也能够得到在第一实施方式中说明的技术效果。
《第四实施方式的附记》
与第四实施方式相同的构思(先涂布第二区域32)也能适用于其他实施方式。
《第五实施方式》
接着，除了图2以外，参照图10～图12，对第五实施方式所涉及的电极图案的形成方法进行说明。本实施方式中，电极图案2也如图2所示地包含彼此连接的实心部分和细长部分。此外，如图10所示，在工件w的同一主面上，将要形成实心部分的区域定义为第一区域31，将要形成细长部分的区域定义为第二区域32。并将实心部分和细长部分的边界附近定义为第三区域33。在本实施方式中，第三区域33例如是细长部分中与实心部分邻接的区域。但是，不限于此，第三区域33也可以是实心部分中与细长部分邻接的区域。
本实施方式的位图数据BMe如图11所示，至少针对每个叠涂次数示出表示要涂布区域的二维形状的信息，并且包含各区域31、32、33的分辨率。在本实施方式中，喷出至两区域32、33的导电性墨滴的分辨率R2大于喷出至第一区域31的导电性墨滴的分辨率R1。另外，关于分辨率R1、R2的详细情况，请参照第一实施方式。
《第五实施方式的作用和效果》
在本实施方式中，CPU161根据上述的位图数据BMe，将电极图案2形成在工件w的同一主面上。具体而言，如图12上半部分所示，在第一次涂布时，导电性墨滴以分辨率R1、R2喷出至区域31、32。在第二次涂布时，导电性墨滴以分辨率R2仅喷出至第三区域33。另外，在图12上半部分中，过去涂布的导电性墨滴用较细的虚线表示。此外，优选为本实施方式中也设置上述的干燥时间。
根据上述的叠涂，在第一次涂布时，细长部分与实心部分未连接，因此能够防止细长部分的导电性墨滴流动至实心部分。然后，在第二次涂布时，两部分连接。此外，在本实施方式中，细长部分的分辨率比实心部分更大，因此如图12下半部分所示，细长部分具有的厚度在实心部分以上。由此，本实施方式也能获得在第一实施方式中说明的技术效果。
《第五实施方式的附记》
另外，本实施方式的第三区域33也可以适用于第一实施方式至第四实施方式中的任意一个。
此外，在上述第五实施方式中，第三区域33中的导电性墨水的分辨率固定，叠涂次数也固定。但是，不限于此，通过对位图数据BMe进行适当地定义，第三区域33中的导电性墨滴的叠涂次数也可以如图13所示，从第二区域32向第一区域31呈阶梯状地变小。除上述以外，第三区域33中的导电性墨滴的分辨率也可以从第二区域32向第一区域31呈阶梯状地变小。
此外，若细长部分在宽度方向上包含多个导电性墨滴，则第三区域33在前后方向上的宽度也可以从第二区域32向第一区域31呈阶梯状地变小。
如上所述，通过设定第三区域33的分辨率、叠涂次数或者宽度，通过使细长部分和实心部分的厚度变化平缓，从而能够进一步抑制导电性墨水从第二区域32向第一区域31流动。
《第六实施方式》
接着，对于使用了第一实施方式～第五实施方式中所记载的电极图案的形成方法的电子元器件的制造方法进行说明。以层叠陶瓷电子元器件作为电子元器件的例子。
首先，实施陶瓷生片的成膜和干燥来作为第一工序。作为成膜装置，例如适当地使用模压涂布机、刮刀、辊式涂布机、喷墨型涂布机。成膜装置通过将陶瓷浆料涂布于支承体上，来形成陶瓷片材。陶瓷浆料是将树脂成分添加在陶瓷粉末中，并将其溶解分散在有机溶剂(可以是水溶剂)中得到。另外，能够使用长条状或者长方形的树脂膜、金属辊、金属桶、金属带、或者金属板等作为支承体。
在第一工序中，干燥装置对用成膜装置形成的陶瓷片材进行干燥。更具体而言，干燥装置利用热风、支承体的加热、或者真空干燥等方法对陶瓷片材进行干燥，从而获得陶瓷生片。只要是适合溶剂性质的方法，可以用任意方法来进行干燥。
在接着的第二工序中，利用第一实施方式～第五实施方式中所记载的方法，制作形成有规定的内部电极图案的陶瓷生片。
在接着的第三工序中，首先，在支承板上层叠规定片数的形成有内部电极图案的陶瓷生片后进行压接。由此，制作出陶瓷层叠体。在上述的层叠-压接工序中，除了一般的层叠机以外，可以使用日本专利特开2005－217278号公报、日本专利特开2011－258928号公报中所记载的装置。此外，层叠-压接工序在从支承体剥离后或者剥离前进行实施即可。
在层叠-压接工序中制作出的陶瓷层叠体在加压冲压后，被切割成希望的尺寸。之后，例如经过在800℃到1200℃的温度下进行烧结的烧结工序、外部电极的形成工序后，完成层叠陶瓷电子元器件。另外，利用第一实施方式～第五实施方式中所记载的方法形成规定的电极图案的工件在层叠体中至少包含1个即可。作为形成层叠体的其他方法，存在重复以下工序的方法：准备含有陶瓷粒子等工件基材的墨水或者糊料，在支承体上通过喷墨工艺、丝网印刷工艺等印刷工艺形成第一工件基材层之后，在工件基材层上形成第一电极图案，并且通过在形成了第一电极图案的第一工件基材层上印刷包含工件基材的墨水或者糊料来形成第二工件基材层，并在第二工件基材层上形成第二电极图案。在该情况下，若至少在1个工件基材层上利用第一实施方式～第五实施方式中所记载的方法形成规定的电极图案，则能获得本发明的效果。
《第六实施方式的作用和效果》
在陶瓷电子元器件的烧结工序中，电极图案2通常比陶瓷收缩得更大，因此若使面积较大的实心部分变厚，则在陶瓷部分和实心部分的界面上，各自的收缩量大不相同。其结果，在实心部分容易产生裂纹、剥离这样的结构缺陷。此外，若使细长部分变薄，则容易产生断开、电流承受力降低或者高频特性的劣化这样的问题。
然而，如上所述，根据第一实施方式～第五实施方式中所记载的方法，能在陶瓷生片上形成能够抑制细长部分变薄的电极图案2。在第六实施方式中，由于使用上述的陶瓷生片来制作电子元器件，因此在实心部分不易产生结构缺陷，在细长部分难以发生断开、电流承受力下降或者高频特性劣化的问题。
《第七实施方式》
在陶瓷电子元器件的制造工序中，由于形成了内部电极图案的陶瓷生片层叠多片，因此在从层叠方向俯视时，某个陶瓷生片上的电极图案有时会与其他陶瓷生片上的电极图案重叠。如果较多的电极图案发生重叠，则在制造工序中会产生结构缺陷，或者对完成的陶瓷电子元器件表面的平坦性产生影响。
因此，在本实施方式中，在各电极图案2(参照图2)中，将从层叠方向俯视时会与其他的电极图案2重叠的区域定义为第一导体部21，将除此以外的区域定义为第二导体部22。为了避免制造工序中的结构缺陷、制作具有良好的平坦性的电子元器件，利用第一实施方式～第五实施方式中所说明的方法，在工件w上形成具有上述的导体部21、22的电极图案2。
《第八实施方式》
此外，若用喷墨工艺将实心状的电极图案形成在工件w上并进行干燥，则由于咖啡环效应，电极图案2的边缘部容易变得比其内侧部分更厚。
为了在上述的电极图案2中确保平坦性，在本实施方式中，将受到咖啡环效应影响的边缘部设计得比其内侧部分要薄。即，将电极图案2中的边缘部定义为第一导体部21，将其内侧部分定义为第二导体部22。在该定义下，利用第一实施方式～第五实施方式中所记载的方法，在工件w上形成电极图案2。其结果，在工件w上刚形成电极图案2之后，如图14左侧那样，第二区域32(内侧部分)的导电型墨水的厚度比第一区域31(边缘部分)更大。
但是，在干燥后，由于咖啡环效应，如图14右侧那样，第二导体部22(内侧部分)与第一导体部21(边缘部分)成为基本相同的的厚度。即，能够使电极图案2在大范围内变得平坦。
《第九实施方式》
接着，参照图15、图16，对第九实施方式所涉及的电极图案的形成方法进行说明。在本实施方式中，电极图案2如图15所示，包含实心部分作为第一导体部21，并包含未连接至实心部分的细长部分作为第二导体部22。关于实心部分和细长部分的定义，请参照第一实施方式。
如第一实施方式中所说明的，使用以往的喷墨装置来形成图15所示的电极图案2的情况下，由于设定为固定的分辨率，因此细长部分的厚度比实心部分更薄。若将形成了上述的电极图案2的工件层叠并烧结，则在实心部分容易产生结构缺陷，在细长部分容易发生断开、电流承受力下降或者高频特性劣化的问题。但是，在图15的电极图案2中实心部分与细长部分未连接，因此导电性墨水不会由于表面张力的作用被从细长部分向实心部分吸引。
因此，在本实施方式中，如图16所示，在工件w的同一主面上，将要形成图15中所示的第一导体部21(实心部分)的区域定义为第一区域31，将要形成第二导体部22(细长部分)的区域定义为第二区域32。另外，图16的下半部分示出了沿着单点划线I-I’的截面。此外，第二区域32中的导电性墨滴的分辨率R2大于喷出至第一区域31的导电性墨滴的分辨率R1。本实施方式的位图数据BMf具有与第一实施方式的位图数据BMa相同的数据结构，因此省略其详细说明。
《第九实施方式的作用和效果》
在本实施方式中，CPU161根据上述的位图数据BMf，将电极图案2形成在工件w的主面上。之后，使电极图案2进行干燥。但是，在本实施方式中，细长部分与实心部分未连接，并且分辨率R2大于分辨率R1，因此细长部分的导电性墨滴的重叠程度要大于实心部分。其结果，细长部分变得比实心部分更厚。因此，能够避免细长部分变得比实心部分更薄。由此，例如，即使将形成了上述的电极图案2的工件w层叠并烧结来制作电子元器件，在实心部分也不易产生结构缺陷，在细长部分也不易发生断开、电流承受力下降或者高频特性劣化的问题。
《第十实施方式》
接着，对于使用了第九实施方式中所记载的电极图案的形成方法的电子元器件的制造方法进行说明。本实施方式的制造方法和其作用及效果与第七实施方式的不同点在于：第二工序的内容被第九实施方式中所记载的电极图案的形成方法所代替。除此以外，由于两实施方式之间没有不同点，因此省略共通部分的说明。
工业上的实用性
本发明所涉及的电极图案的形成方法适用于电子元器件、电路基板的制造。此外，电子元器件的制造方法适用于制造贴片电容器等。
《其它实施方式》
另外，将要形成第一导体部21(实心部分)的区域作为第一区域31，将要形成第二导体部22(细长部分)的区域设为第二区域32。然而，第一区域31与第一导体部21中的至少一部分对应即可，第二区域32与第二导体部22中的至少一部分对应即可。即，在要形成第一导体部21的所有区域与要形成第二导体部22的所有区域中，分辨率、叠涂次数无需设置差值。在要形成第一导体部21的区域的至少一部分与要形成第二导体部22的区域的至少一部分中，分辨率、叠涂次数可以设置差值。
标号说明
1 喷墨装置
11 喷头
12 工作台台
16 控制单元
2 电极图案
21 第一导体部
22 第二导体部
w 工件
31 第一区域
32 第二区域

Claims (12)

1.一种电极图案的形成方法，利用喷墨工艺在工件上形成包含彼此连接的第一导体部及第二导体部的电极图案，其特征在于，
在所述工件具有的同一面内，定义与所述第一导体部的至少一部分对应的第一区域、以及与所述第二导体部的至少一部分对应的第二区域，
为了形成所述第一导体部以及所述第二导体部，向所述第一区域以及所述第二区域喷出导电性墨滴，
所述第一区域以及所述第二区域中的导电性墨滴的分辨率互不相同。
2.一种电极图案的形成方法，利用喷墨工艺在工件上形成包含彼此连接的第一导体部及第二导体部的电极图案，其特征在于，
在所述工件具有的同一面内，定义与所述第一导体部的至少一部分对应的第一区域、以及与所述第二导体部的至少一部分对应的第二区域，
为了形成所述第一导体部和所述第二导体部，向所述第一区域和所述第二区域喷出导电性墨滴，
所述第一区域和所述第二区域中的导电性墨滴的叠涂次数互不相同。
3.如权利要求1所述的电极图案的形成方法，其特征在于，
在所述第一导体部为所述电极图案的实心部分，所述第二导体部为所述电极图案的细长部分的情况下，所述第二区域的分辨率大于所述第一区域的分辨率。
4.如权利要求2所述的电极图案的形成方法，其特征在于，
在所述第一导体部为所述电极图案的实心部分，所述第二导体部为所述电极图案的细长部分的情况下，所述第二区域的叠涂次数大于所述第一区域的叠涂次数。
5.如权利要求2所述的电极图案的形成方法，其特征在于，
所述第一区域的分辨率大于所述第二区域的分辨率。
6.如权利要求4或5所述的电极图案的形成方法，其特征在于，
在向所述第二区域喷出导电性墨滴的动作进行了叠涂次数之后，向所述第一区域喷出导电性墨滴。
7.如权利要求3至6中的任一项所述的电极图案的形成方法，其特征在于，在所述第一区域和第二区域的边界附近定义第三区域的情况下，在向所述第一区域和所述第二区域喷出导电性墨滴的动作进行了叠涂次数之后，向所述第三区域喷出导电性墨滴。
8.如权利要求7所述的电极图案的形成方法，其特征在于，
以从所述第二区域向所述第一区域阶梯状地变小的分辨率或者叠涂次数向所述第三区域喷出导电性墨滴。
9.如权利要求7所述的电极图案的形成方法，其特征在于，
将所述第三区域的宽度定义成小于所述第二区域的宽度。
10.一种电子元器件的制造方法，其特征在于，
形成层叠体并进行烧结，该层叠体至少包含1个利用权利要求1至9中任一项所述的电极图案的形成方法形成了电极图案的工件。
11.一种电子元器件的制造方法，其特征在于，
将利用权利要求1或2所述的方法形成了电极图案的多个工件沿着规定的层叠方向进行层叠，
在从所述层叠方向俯视时，要在所述多个工件上形成的第一导体部分别与其他电极图案重叠，
在从所述层叠方向俯视时，要在所述多个工件上形成的第二导体部都不与其他电极图案重叠，
所述第一区域的分辨率或者叠涂次数小于所述第二区域的分辨率或者叠涂次数。
12.一种电子元器件的制造方法，其特征在于，
将利用权利要求1或2所述的方法形成了电极图案的多个工件沿着规定的层叠方向进行层叠，
要在所述多个工件上形成的第一导体部分别是假定相对较厚的边缘部，
要在所述多个工件上形成的第二导体部分别是所述边缘部的内侧部分，
所述第一区域的分辨率或者叠涂次数小于所述第二区域的分辨率或者叠涂次数。
CN201710044230.1A 2016-01-19 2017-01-19 电极图案的形成方法及电子元器件的制造方法 Pending CN106981418A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016007714A JP2017130298A (ja) 2016-01-19 2016-01-19 電極パターンの形成方法および電子部品の製造方法
JP2016-007714 2016-01-19

Publications (1)

Publication Number Publication Date
CN106981418A true CN106981418A (zh) 2017-07-25

Family

ID=59313968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710044230.1A Pending CN106981418A (zh) 2016-01-19 2017-01-19 电极图案的形成方法及电子元器件的制造方法

Country Status (3)

Country Link
US (1) US20170207026A1 (zh)
JP (1) JP2017130298A (zh)
CN (1) CN106981418A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113769919A (zh) * 2021-09-14 2021-12-10 江西景旺精密电路有限公司 一种线路板喷涂油墨的方法、装置、计算机设备及存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107601425B (zh) * 2017-08-10 2020-06-16 大连理工大学 一种纳米梁结构的打印制造方法
US11581547B2 (en) * 2019-05-29 2023-02-14 Uchicago Argonne, Llc Electrode ink deposition system for high-throughput polymer electrolyte fuel cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004290959A (ja) * 2003-03-11 2004-10-21 Seiko Epson Corp パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
JP2011155086A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 導体パターン前駆体、導体パターン、導体パターン前駆体付基板、配線基板および配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
JP2009172497A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 液滴吐出装置
WO2013174651A1 (en) * 2012-05-23 2013-11-28 Oce-Technologies B.V. Printing method for printing a functional pattern and a printing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004290959A (ja) * 2003-03-11 2004-10-21 Seiko Epson Corp パターンの形成方法及びパターン形成装置、デバイスの製造方法、導電膜配線、電気光学装置、並びに電子機器
JP2011155086A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 導体パターン前駆体、導体パターン、導体パターン前駆体付基板、配線基板および配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113769919A (zh) * 2021-09-14 2021-12-10 江西景旺精密电路有限公司 一种线路板喷涂油墨的方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
JP2017130298A (ja) 2017-07-27
US20170207026A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
CN105415882B (zh) 用于导电元件沉积及形成的方法和设备
CN104302713B (zh) 喷墨用墨水、印刷方法及陶瓷电子部件的制造方法
US10804037B2 (en) Method of manufacturing multilayer ceramic electronic component
CN104520113B (zh) 凹版胶印方法、凹版胶印装置以及凹版
CN106981418A (zh) 电极图案的形成方法及电子元器件的制造方法
KR101022015B1 (ko) 열형 롤 임프린팅과 블레이드 코팅을 이용하는 필름제품 제조방법, 이를 이용한 보안 필름 및 필름 일체형 전기 소자
KR20010072835A (ko) 전기 회로 및 구성요소의 프린팅
CN108859098B (zh) 一种超细、大高宽比网格透明电极的制备方法
US20070279182A1 (en) Printed resistors and processes for forming same
CN104685592B (zh) 图案的形成方法
US10256044B2 (en) Method of manufacturing multilayer ceramic electronic component
CN106340363B (zh) 复合电子部件以及电阻元件
CN106340364B (zh) 复合电子部件以及电阻元件
JP2000182889A (ja) 積層セラミック電子部品の製造方法、これに用いるインキジェット用インキおよびその製造方法
JP6439641B2 (ja) 導電性パターンの形成方法及び導電性パターン
TWI385220B (zh) 導體圖案形成用墨水、導體圖案及配線基板
JP6591975B2 (ja) 導体組成物インク、導体、積層体、積層配線基板および電子機器
JP2005057140A (ja) 多層配線基板とその製造方法
KR100666226B1 (ko) 기판상에서의 패터닝 방법 및 장치와, 그 방법에 의해제조된 인쇄회로기판
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
CN103025528A (zh) 丝网印版
US20140248443A1 (en) Screen stencil and method for coating screen stencils
JP2021111661A (ja) 電子部品の製造方法
JP2000331534A (ja) 電子部品用電極インキおよびその製造方法並びに電子部品の製造方法
CN107116892A (zh) 线路印刷装置、线路印刷方法及线路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170725