JP6531489B2 - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP6531489B2 JP6531489B2 JP2015105356A JP2015105356A JP6531489B2 JP 6531489 B2 JP6531489 B2 JP 6531489B2 JP 2015105356 A JP2015105356 A JP 2015105356A JP 2015105356 A JP2015105356 A JP 2015105356A JP 6531489 B2 JP6531489 B2 JP 6531489B2
- Authority
- JP
- Japan
- Prior art keywords
- cut
- laminate
- internal electrode
- cut surface
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000853 adhesive Substances 0.000 claims description 100
- 230000001070 adhesive effect Effects 0.000 claims description 100
- 238000005520 cutting process Methods 0.000 claims description 57
- 238000003825 pressing Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 50
- 239000011810 insulating material Substances 0.000 claims description 20
- 239000007772 electrode material Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 166
- 239000011241 protective layer Substances 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000003985 ceramic capacitor Substances 0.000 description 16
- 238000007747 plating Methods 0.000 description 11
- 230000011218 segmentation Effects 0.000 description 11
- 238000010304 firing Methods 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 8
- 238000010030 laminating Methods 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、セラミック電子部品の製造方法に関し、詳しくは、セラミック層を介して内部電極層が積層された構造を有する積層セラミック電子部品の製造方法に関する。
代表的な積層セラミック電子部品である積層セラミックコンデンサの製造方法として、セラミック層を介して内部電極層が積層されたマザー積層体を形成し、このマザー積層体をプレスした後、カットして、個々のチップ（セラミックコンデンサ素子）に分割する工程を経て積層セラミックコンデンサを製造する方法が広く知られている。
しかしながら、マザー積層体をプレスする工程で、内部電極層に歪みが発生することにより、カットして個々のチップに分割したときに、引き出し部を除いた内部電極層の周縁と、チップの側面や端面との間のギャップが不足する（外部との絶縁信頼性が低下する）という問題がある。
このような問題に対処するため、特許文献１には、以下に説明するような積層セラミック電子部品の製造方法が提案されている。
すなわち、特許文献１には、その図２〜４、明細書の段落００１６〜２４などに記載されているように、マザーブロックをエキスパンドフィルム上に載せ、マザーブロックをプレスする前にカットして複数個のカットブロックを得、次いでエキスパンドフィルムを面方向に延伸させて、カットブロック間に隙間を形成した後、この隙間に粉体と液体とを混合してなる充填材を充填し、液体を蒸発させて充填材を固めた状態としてから、カットブロックを充填材とともにプレスし、その後、充填材を除去して生チップとなるカットブロックを取り出す方法が提案されている。
そして、この方法によれば、プレス工程で、マザーブロックに不所望な変形が生じたり、内部電極層に位置ずれや歪みが生じたりすることを抑制、防止することができるとされている。
しかしながら、特許文献１の積層セラミック電子部品の製造方法においては、充填材が残存した場合に、カットブロック（チップ）の焼成中に充填材がチップ中に拡散し、電気特性や信頼性に悪影響を及ぼすおそれがある。
さらには、充填材が存在する影響で、チップを構成するセラミック材料までもが溶解して、電気特性や信頼性を損なう場合がある。
本発明は、上記課題を解決するものであり、電気特性が良好で、信頼性の高い積層セラミック電子部品を効率よく、確実に製造することが可能な積層セラミック電子部品の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の積層セラミック電子部品の製造方法は、
セラミック層と内部電極層が積層された未焼成のマザー積層体を、前記未焼成のマザー積層体の主面と交差する第１切断面が形成されるような態様でカットした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
接着した前記第１切断面間で前記接着積層体を分割して積層体を得る分割工程と
を備えることを特徴としている。
セラミック層と内部電極層が積層された未焼成のマザー積層体を、前記未焼成のマザー積層体の主面と交差する第１切断面が形成されるような態様でカットした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
接着した前記第１切断面間で前記接着積層体を分割して積層体を得る分割工程と
を備えることを特徴としている。
本発明の積層セラミック電子部品の製造方法においては、前記接着積層体形成工程の後に、前記接着積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットする工程を備えていることが好ましい。
上記構成とすることにより、内部電極層の歪みやずれを抑制しつつ、マザー積層体をマトリックス状に分割して、個片としての積層体を効率よく得ることが可能になる。
また、本発明の積層セラミック電子部品の製造方法においては、前記接着積層体形成工程において、前記マザー積層体を前記第１切断面が形成されるような態様でカットした後、前記プレスを行う前に、前記マザー積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットした後、プレスすることにより、前記第１切断面および前記第２切断面どうしが接着した接着積層体が形成されるように構成されていることが好ましい。
上記構成とすることにより、内部電極層の歪みやずれの要因となるプレスを行う前に、すべてのカットが行われるため、内部電極層の歪みやずれのより少ない積層体を得ることが可能になる。
また、前記分割工程において、前記接着積層体の主面を分割治具で押圧しながら、前記分割治具を前記接着積層体の主面に沿って相対的に移動させることにより、前記接着積層体を、接着した前記第１切断面間で分割するように構成されていることが好ましい。
押圧治具を押圧しながら、接着積層体の主面に沿って相対的に移動させることにより、接着積層体を効率よく分割して、第１切断面間で分割された分割積層体を得ることが可能になり、本発明をさらに実効あらしめることができる。
また、前記分割工程において、前記接着積層体の主面を分割治具で押圧しながら、前記分割治具を前記接着積層体の主面に沿って相対的に移動させることにより、前記接着積層体を、接着した前記第１切断面間および前記第２切断面間の少なくとも一方で分割するように構成されていることが好ましい。
上記構成とした場合、接着積層体を効率よく分割して、個片としての積層体を得ることが可能になり、本発明をさらに実効あらしめることができる。
また、前記分割工程で前記接着積層体を分割することにより得た前記積層体の前記第１切断面、および、前記主面および前記第１切断面と交差する前記第２切断面の少なくとも一方に機能部材を付与する工程を備えていることが好ましい。
接着積層体を前記切断面間で分割して得た積層体の第１および第２の切断面の少なくとも一方に機能部材を付与するようにした場合、例えば、内部電極層と導通する外部電極を備えた積層セラミック電子部品や、所定の厚みを有するサイドギャップを備えた積層セラミック電子部品を効率よく製造することができる。
また、前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
積層方向に隣り合う内部電極層の一方が、互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、
前記一対の前記第１切断面に、前記機能部材として電極材料が付与される工程をさらに備えることが好ましい。
積層方向に隣り合う内部電極層の一方が、互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、
前記一対の前記第１切断面に、前記機能部材として電極材料が付与される工程をさらに備えることが好ましい。
上記構成を備えることにより、例えば、セラミック層を介して積層された内部電極層が、一対の端面の一方と他方に交互に引き出され、一対の端面に形成された外部電極と導通するように構成された積層セラミックコンデンサなどの積層セラミック電子部品を効率よく製造することができるようになる。
また、前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、かつ、前記第１切断面と交差する、互いに対向する一対の前記第２切断面のそれぞれには、積層された前記内部電極層のいずれもが露出し、
前記積層体の前記第２切断面に、前記機能部材として絶縁材料が付与される工程をさらに備えることが好ましい。
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、かつ、前記第１切断面と交差する、互いに対向する一対の前記第２切断面のそれぞれには、積層された前記内部電極層のいずれもが露出し、
前記積層体の前記第２切断面に、前記機能部材として絶縁材料が付与される工程をさらに備えることが好ましい。
上記構成を備えることにより、例えば、セラミック層を介して積層された内部電極層が、一対の端面の一方と他方に交互に引き出され、一対の端面に形成された外部電極と導通するように構成され、かつ、一対の側面（第２切断面）には絶縁材料が付与され、十分なサイドギャップが確保された、信頼性の高い積層セラミック電子部品（例えば積層セラミックコンデンサなど）を効率よく製造することができるようになる。
また、前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
前記内部電極層は、前記第１切断面に露出しておらず、
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第２切断面の一方に露出し、かつ、前記積層方向に隣り合う内部電極層の他方が、前記一対の第２切断面の他方に露出し、
前記積層体の前記第２切断面に、前記機能部材として電極材料が付与される工程をさらに備えることが好ましい。
前記内部電極層は、前記第１切断面に露出しておらず、
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第２切断面の一方に露出し、かつ、前記積層方向に隣り合う内部電極層の他方が、前記一対の第２切断面の他方に露出し、
前記積層体の前記第２切断面に、前記機能部材として電極材料が付与される工程をさらに備えることが好ましい。
上記構成とした場合、積層方向に隣り合う内部電極層の一方が互いに対向する一対の端面に露出し、かつ、積層方向に隣り合う内部電極層の他方が一対の端面の他方に露出した構造を有する積層セラミック電子部品を効率よく製造することができるようになる。
また、本発明の他の積層セラミック電子部品の製造方法は、
セラミック層と内部電極層が積層された未焼成のマザー積層体を、その主面にと交差する第１切断面が形成されるような態様でカットして、積層方向に隣り合う内部電極層の一方が互いに対向する一対の第１切断面のうちの一方に露出し、前記積層方向に隣り合う内部電極層の他方が前記一対の第１切断面のうちの他方に露出した構造を有する複数の積層体とした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
前記接着積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットし、一対の前記第２切断面のそれぞれには、前記セラミック層と交互に積層された前記内部電極層のいずれもが露出した構造を有する積層体を得る工程と、
前記積層体の前記第２切断面に、保護部材として絶縁材料を付与する工程と
を具備することを特徴としている。
セラミック層と内部電極層が積層された未焼成のマザー積層体を、その主面にと交差する第１切断面が形成されるような態様でカットして、積層方向に隣り合う内部電極層の一方が互いに対向する一対の第１切断面のうちの一方に露出し、前記積層方向に隣り合う内部電極層の他方が前記一対の第１切断面のうちの他方に露出した構造を有する複数の積層体とした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
前記接着積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットし、一対の前記第２切断面のそれぞれには、前記セラミック層と交互に積層された前記内部電極層のいずれもが露出した構造を有する積層体を得る工程と、
前記積層体の前記第２切断面に、保護部材として絶縁材料を付与する工程と
を具備することを特徴としている。
また、前記絶縁材料を付与する工程の前に、第１切断面間を分割する分割工程をさらに備えることが好ましい。
絶縁材料を付与する前に、第１切断面間を分割することにより、絶縁材料からなる保護層を損傷したりするおそれなく、確実な分割を行うことが可能になる。
また、本発明においては、前記絶縁材料を付与する工程の後に、第１切断面間を分割する分割工程をさらに備えるようにしてもよい。
第１切断面間を分割する前の段階で絶縁材料を付与するようにした場合、絶縁材料を効率よく付与することが可能になり生産性を向上させることができる。
また、本発明のさらに他の積層セラミック電子部品の製造方法は、セラミック層と内部電極層が積層された、プレスする前の未焼成のマザー積層体を、前記未焼成のマザー積層体の主面と交差する第１切断面が形成されるような態様でカットし、分割積層体を得る工程と、
隣り合う前記分割積層体の前記第１切断面どうしを接触させた状態で、前記分割積層体をプレスする工程と、
を備えることを特徴としている。
隣り合う前記分割積層体の前記第１切断面どうしを接触させた状態で、前記分割積層体をプレスする工程と、
を備えることを特徴としている。
本発明の積層セラミック電子部品の製造方法は、セラミック層と内部電極層が積層された未焼成のマザー積層体を、主面と交差する第１切断面が形成されるような態様でカットした後、プレスすることにより、第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、接着した第１切断面間で接着積層体を分割して積層体を得る分割工程とを備えているので、内部電極層の歪みやずれの少ない個片としての積層体（チップ）を得ることが可能になり、信頼性の高い積層セラミック電子部品を製造することが可能になる。
すなわち、マザー積層体をプレスする前にカットすることで、プレスによる内部電極層の歪みやずれを抑制することが可能になり、歩留まりよく、信頼性の高い積層セラミック電子部品を製造することが可能になる。
なお、本発明においては、マザー積層体を、一の方向に、第１切断面が形成されるような態様でカットした後、プレスすることにより、第１切断面どうしが接着した接着積層体を得るようにしているが、このプレスの工程では、
（ａ）第１切断面どうしが接着するとともに、積層体を構成するセラミック層や内部電極層が十分に圧着するような条件でプレスを行うようにしてもよく、また、
（ｂ）第１切断面どうしが接着した接着積層体を得ることを優先した条件でプレスを行った後、セラミック層や内部電極層を十分に圧着させることが可能な条件でプレスを行うようにしてもよい。
（ａ）第１切断面どうしが接着するとともに、積層体を構成するセラミック層や内部電極層が十分に圧着するような条件でプレスを行うようにしてもよく、また、
（ｂ）第１切断面どうしが接着した接着積層体を得ることを優先した条件でプレスを行った後、セラミック層や内部電極層を十分に圧着させることが可能な条件でプレスを行うようにしてもよい。
また、本発明の他の積層セラミック電子部品の製造方法は、未焼成のマザー積層体を、その主面に垂直に、かつ、マザー積層体を平面的にみた場合における一の方向に、第１切断面が形成されるような態様でカットして、積層方向に隣り合う内部電極層が、互いに対向する第１切断面のうちの一方と他方に、交互に引き出された構造を有する複数の積層体とした後、プレスすることにより、複数の積層体の第１切断面どうしが接着した接着積層体とし、この接着積層体を、主面に垂直に、かつ、第１切断面と交差する方向に、第２切断面が形成されるような態様でカットし、第１切断面と交差する一対の第２切断面のそれぞれに、セラミック層と交互に積層された内部電極層のいずれもが露出した構造を有する個片としての積層体を得た後、第２切断面に絶縁材料を付与するようにしているので、例えば、セラミック層を介して積層された内部電極層が、一対の端面（第１切断面）の一方と他方に交互に引き出され、一対の端面に形成された外部電極と導通するように構成され、かつ、一対の側面（第２切断面）には絶縁材料が付与され、十分なサイドギャップが確保された構造を有する、積層セラミックコンデンサなどの積層セラミック電子部品を効率よく製造することができるようになる。
また、本発明のさらに他の積層セラミック電子部品の製造方法のように、セラミック層と内部電極層が積層された、プレスする前の未焼成のマザー積層体を、その主面と交差する第１切断面が形成されるような態様でカットし、分割積層体を得た後、隣り合う分割積層体の第１切断面どうしを接触させた状態で、分割積層体をプレスするようにした場合にも、内部電極の歪みを抑制することが可能になり、特性の良好な積層セラミック電子部品を効率よく製造することができる。
すなわち、接着積層体をプレスすることで、作業性を効率化できるが、プレスする際に、必ずしも、第１切断面どうしまたは第２切断面どうしを接着させる必要はなく、第１切断面どうしまたは第２切断面どうしを接触させた状態で、分割積層体または個片積層体をプレスしてもよい。この場合においても、プレスによる内部電極層の歪みやずれを抑制することが可能になり、歩留まりよく、信頼性の高い積層セラミック電子部品を製造することが可能になる。
なお、連続する内部電極層をカットして、第２切断面を露出させるような場合、内部電極層の位置ずれや歪みは問題になりにくく、第１切断面を露出させる場合のように、内部電極層と内部電極層の間の位置をカットする場合には、内部電極層の位置ずれや歪みが問題になりやすいため、第１切断面を露出させる場合のカットは位置ずれや歪みの生じていないプレス前に行い、第２切断面を露出させるカットは、プレス後に行うようにしても、不具合を生じるおそれは少なく、信頼性の高い積層セラミック電子部品を効率よく製造することが可能になる。
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
［実施形態１］
この実施形態１では、積層セラミック電子部品として、積層セラミックコンデンサを製造する場合を例にとって説明する。
この実施形態１では、積層セラミック電子部品として、積層セラミックコンデンサを製造する場合を例にとって説明する。
（１）未焼成のマザー積層体の準備
まず、セラミック層と内部電極層が積層された構造を有する未焼成のマザー積層体を準備する。
なお、マザー積層体は、誘電体セラミックを用いたセラミックグリーンシートに導電性ペーストを塗布して内部電極パターンを形成した電極パターン形成シートと、内部電極パターンを備えていない電極パターン未形成シートを所定の順序で積層することにより形成される。
まず、セラミック層と内部電極層が積層された構造を有する未焼成のマザー積層体を準備する。
なお、マザー積層体は、誘電体セラミックを用いたセラミックグリーンシートに導電性ペーストを塗布して内部電極パターンを形成した電極パターン形成シートと、内部電極パターンを備えていない電極パターン未形成シートを所定の順序で積層することにより形成される。
電極パターン形成シートは、矩形状の内部電極パターンがマトリックス状に配設され、一層毎に交互に位置がずれるような態様で積層することにより、カット後に、一対の端面（後述の第１切断面）の一方と他方に、内部電極層が交互に引き出された構造を有する後述するような個片としての積層体（以下「個片積層体」ともいう）が得られるように構成されている。
（２）マザー積層体のカット
（２−１）未焼成のマザー積層体１を、図１に示すように、マザー積層体１の主面に垂直に、かつ、マザー積層体１を平面的にみた場合における一の方向（Ｄ１）に沿って、カット刃２を用いた押し切りカットの方法でカットする。
なお、カットはダイシングの方法で行うことも可能である。ただし、切断面間を接触させ、接着させやすくするためには、押し切りカットを行うことが好ましい。
これにより、マザー積層体１は、主面に交差する第１切断面１０が形成されるような態様でカットされて、複数の分割積層体の集合体となる。分割積層体は、棒のように細長い、直方体形状となる。
（２−１）未焼成のマザー積層体１を、図１に示すように、マザー積層体１の主面に垂直に、かつ、マザー積層体１を平面的にみた場合における一の方向（Ｄ１）に沿って、カット刃２を用いた押し切りカットの方法でカットする。
なお、カットはダイシングの方法で行うことも可能である。ただし、切断面間を接触させ、接着させやすくするためには、押し切りカットを行うことが好ましい。
これにより、マザー積層体１は、主面に交差する第１切断面１０が形成されるような態様でカットされて、複数の分割積層体の集合体となる。分割積層体は、棒のように細長い、直方体形状となる。
（２−２）次に、図２に示すように、カット後のマザー積層体１（切断後積層体の集合体）を、主面に垂直に、かつ、上記第１切断面１０と交差（この実施形態では直交）する方向（Ｄ２）にカットする。これにより、マザー積層体１は、主面および第１切断面１０と交差する第２切断面２０が形成されるような態様でカットされ、第１および第２の切断面１０，２０を備えた個片としての積層体（以下「個片積層体」ともいう）２１の集合体となる。
（３）積層体の接着
個片積層体２１の集合体を、各個片積層体２１の配列を維持しながら、加熱し、好ましくは、加圧（予備プレス）するとともに加熱し、各個片積層体２１の第１切断面１０および第２切断面２０を接着させる。これにより、各個片積層体２１が第１切断面１０および第２切断面２０で接着された接着積層体３１（マザー積層体１）を得る。予め積層体にバインダーを含ませておくことで、第１切断面１０や第２切断面２０の接着が容易になる。
個片積層体２１の集合体を、各個片積層体２１の配列を維持しながら、加熱し、好ましくは、加圧（予備プレス）するとともに加熱し、各個片積層体２１の第１切断面１０および第２切断面２０を接着させる。これにより、各個片積層体２１が第１切断面１０および第２切断面２０で接着された接着積層体３１（マザー積層体１）を得る。予め積層体にバインダーを含ませておくことで、第１切断面１０や第２切断面２０の接着が容易になる。
（４）プレス
次に、図３（ａ）に示すように、上記接着積層体３１を金型３上にセットし、図３（ｂ）に示すように、上蓋４を施して静水圧プレスを行うことにより、個片積層体２１を一体として接着積層体３１の全体をプレスして、セラミック層および内部電極層が確実に圧着された個片積層体２１の集合体を得る。
次に、図３（ａ）に示すように、上記接着積層体３１を金型３上にセットし、図３（ｂ）に示すように、上蓋４を施して静水圧プレスを行うことにより、個片積層体２１を一体として接着積層体３１の全体をプレスして、セラミック層および内部電極層が確実に圧着された個片積層体２１の集合体を得る。
なお、プレスは、接着積層体３１の下面側または上面側に弾性体ラバーや保護フィルムを配設して行うようにしてもよい。また、金型を用いないでプレスを行うようにすることも可能である。また、プレスはドライプレス（サーボプレスや油圧プレスなど）の方式を用いることも可能である。
この実施形態では、上記（３）の工程で、加熱し、好ましくは、加圧するとともに加熱して各個片積層体２１が第１切断面１０および第２切断面２０で接着された接着積層体３１を得た後、上記（４）の工程で静水圧プレスを行うことにより、接着積層体３１を構成するセラミック層および内部電極層が確実に圧着されるようにしているが、上記（３）の工程と、上記（４）の工程を一つの工程で実施するように構成することも可能である。
なお、接着積層体３１をプレスすることで、作業性を効率化できるが、必ずしも第１切断面１０どうしまたは第２切断面２０どうしを接着させる必要はなく、第１切断面１０どうしまたは第２切断面２０どうしを接触させた状態で、分割積層体または個片積層体をプレスしてもよい。
（５）分割
それから、図４および図５に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５（例えば、円柱状や角柱状の棒、ローラなど）を押圧しながら転がして、分割治具５を接着積層体３１の主面に沿って相対的に移動させることにより、第１切断面１０どうし、および、第２切断面２０どうしが接着した接着積層体３１を、第１切断面１０間および第２切断面２０間で分割する。これにより個々の分割された個片積層体２１が得られる。
それから、図４および図５に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５（例えば、円柱状や角柱状の棒、ローラなど）を押圧しながら転がして、分割治具５を接着積層体３１の主面に沿って相対的に移動させることにより、第１切断面１０どうし、および、第２切断面２０どうしが接着した接着積層体３１を、第１切断面１０間および第２切断面２０間で分割する。これにより個々の分割された個片積層体２１が得られる。
なお、例えば、図４に示すように、テーブル７上に載置した接着積層体３１の上面側で、分割治具５を押圧しながら転がして、一の方向（Ｄ１）に交差（直交）する方向（Ｄ２）に移動させることにより、接着積層体３１が、第１切断面２０間で分割される。
また、図５に示すように、分割治具５を一の方向（Ｄ１）に移動させることにより、接着積層体３１が、第２切断面１０間で分割される。
なお、この実施形態１において、第１切断面１０は、図６に示すように、第１切断面および第２切断面で分割された個片積層体２１についてみた場合において、積層方向に隣り合う内部電極層４２（４２ａ，４２ｂ）が引き出される、一対の端面となる面である。また、第２切断面２０は、図６に示すように、セラミック層４４と交互に積層された内部電極層４２（４２ａ，４２ｂ）のいずれもが露出しない一対の側面となる面である。
なお、この実施形態１において、第１切断面１０は、図６に示すように、第１切断面および第２切断面で分割された個片積層体２１についてみた場合において、積層方向に隣り合う内部電極層４２（４２ａ，４２ｂ）が引き出される、一対の端面となる面である。また、第２切断面２０は、図６に示すように、セラミック層４４と交互に積層された内部電極層４２（４２ａ，４２ｂ）のいずれもが露出しない一対の側面となる面である。
なお、分割の工程で、分割が確実に行われるように、接着積層体３１の下面側に弾性体ラバーを配設したり、接着積層体が損傷しないように、接着積層体の上面側に弾性体ラバーを配設したりして分割を行うようにすることも可能である。
また、ローラではなく、鋭利なブレードを用いて分割するように構成することも可能である。さらに、その他の分割方法、例えば、エキスパンドテープに接着積層体を貼り付けて、テープを拡張することにより接着積層体を分割する方法を用いることも可能である。
（６）焼成
接着積層体を分割して得た個片積層体２１を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）４１（図７）を得る。
接着積層体を分割して得た個片積層体２１を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）４１（図７）を得る。
（７）機能部材の付与
それから、図７（ａ）に示すように、焼成済みの個片積層体（チップ）４１を、粘着性を有する保持部材６の保持面に保持させ、内部電極層４２が露出した第１切断面１０である端面に、機能部材として、外部電極形成用の導電性ペースト８を付与する。なお、この実施形態１では、図７（ｂ）に示すように、プレート１７上に所定の厚みとなるように展開させた導電性ペースト８に、チップ４１の内部電極層４２が露出した第１切断面（端面）１０を浸漬することにより、第１切断面（端面）１０に外部電極形成用の導電性ペースト８を付与する（図７（ｃ）参照）。
それから、図７（ａ）に示すように、焼成済みの個片積層体（チップ）４１を、粘着性を有する保持部材６の保持面に保持させ、内部電極層４２が露出した第１切断面１０である端面に、機能部材として、外部電極形成用の導電性ペースト８を付与する。なお、この実施形態１では、図７（ｂ）に示すように、プレート１７上に所定の厚みとなるように展開させた導電性ペースト８に、チップ４１の内部電極層４２が露出した第１切断面（端面）１０を浸漬することにより、第１切断面（端面）１０に外部電極形成用の導電性ペースト８を付与する（図７（ｃ）参照）。
そして、付与された導電性ペーストを焼成し、外部電極を構成する焼成金属層（下地電極層）４３ａ（図８参照）を形成する。
それから、チップ４１を保持部材に移し替え、他方の第１切断面（端面）１０にも同様にして外部電極形成用の導電性ペーストを付与し、付与した導電性ペーストを焼成して、焼成金属層（下地電極層）４３ａ（図８参照）を形成する。
さらに、焼成金属層（下地電極層）の表面にめっき層を形成する。めっき層としては、例えば、Ｎｉめっき層を、Ｓｎめっき層を順次形成する。
これにより図８に示すように、内部電極層４２ａ，４２ｂと、セラミック層４４が積層されてなるチップ４１の両端面に露出した内部電極層４２ａ，４２ｂと導通するように、チップ４１の両端面に外部電極（焼成金属層（下地電極層）４３ａ，Ｎｉめっき層４３ｂ，Ｓｎめっき層４３ｃを備えた多層構造の外部電極）４３が配設された構造を有する積層セラミック電子部品（積層セラミックコンデンサ）が得られる。
なお、上述の焼成金属層（下地電極層）の形成を省略し、端面に直接めっき層を形成して外部電極とすることも可能であり、また、スパッタにより金属層を形成して外部電極とすることも可能である。
また、機能部材を付与する工程を、上記（６）の焼成する工程の前に実施してもよい。例えば、導電性ペーストを付与した後、積層体と導電性ペーストの焼成を同時に行ってもよい。
［実施形態２］
上記実施形態１では、未焼成のマザー積層体１を、一の方向（Ｄ１）に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向（Ｄ２）に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成するようにしたが、この実施形態２のように、プレスを行う前の段階では、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）し、プレスを行った後の段階で、第１切断面１０と交差（直交）する方向（Ｄ２）に、第２の切断面２０が形成されるような態様でカットするように構成することも可能である。以下、説明を行う。
上記実施形態１では、未焼成のマザー積層体１を、一の方向（Ｄ１）に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向（Ｄ２）に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成するようにしたが、この実施形態２のように、プレスを行う前の段階では、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）し、プレスを行った後の段階で、第１切断面１０と交差（直交）する方向（Ｄ２）に、第２の切断面２０が形成されるような態様でカットするように構成することも可能である。以下、説明を行う。
（１）マザー積層体の準備
実施形態１で用いたものと同様の未焼成のマザー積層体を準備する。
実施形態１で用いたものと同様の未焼成のマザー積層体を準備する。
（２）マザー積層体のカット
それから、実施形態１の場合と同様の方法で、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する（図１参照）。
それから、実施形態１の場合と同様の方法で、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する（図１参照）。
（３）積層体の接着
次に、実施形態１の場合と同様の方法で、第１切断面が形成されるような態様でカットされたカット後積層体を、加熱し、好ましくは、加圧するとともに加熱し、カット後積層体の第１切断面を接着させることにより接着積層体を形成する。
次に、実施形態１の場合と同様の方法で、第１切断面が形成されるような態様でカットされたカット後積層体を、加熱し、好ましくは、加圧するとともに加熱し、カット後積層体の第１切断面を接着させることにより接着積層体を形成する。
（４）プレス
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
（５）接着積層体のカット
プレス後の接着積層体を、第１切断面と交差（直交）する方向にカット（第２切断面が形成されるような態様でカット）する。
プレス後の接着積層体を、第１切断面と交差（直交）する方向にカット（第２切断面が形成されるような態様でカット）する。
（６）分割
上記（５）の工程でカットされた接着積層体を分割することにより個片積層体を得る。
上記（５）の工程でカットされた接着積層体を分割することにより個片積層体を得る。
（７）焼成
分割された個片積層体を実施形態１の場合と同様にして焼成する。
分割された個片積層体を実施形態１の場合と同様にして焼成する。
（８）機能部材の付与
焼成された個片積層体の端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与して焼き付けることにより、焼成金属層（下地電極層）を形成する。
焼成された個片積層体の端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与して焼き付けることにより、焼成金属層（下地電極層）を形成する。
それから、実施形態１の場合と同様の方法で、焼成金属層（下地電極層）の表面にめっき層を形成する。
これにより、図８に示すような構造を有する積層セラミック電子部品（積層セラミックコンデンサ）が得られる。
これにより、図８に示すような構造を有する積層セラミック電子部品（積層セラミックコンデンサ）が得られる。
［実施形態３］
この実施形態３では、マザー積層体を、第１切断面が露出するように分割した、分割積層体に機能部材として導電性ペーストを付与するようにした場合の、積層セラミック電子部品の製造方法の実施形態について説明する。
この実施形態３では、マザー積層体を、第１切断面が露出するように分割した、分割積層体に機能部材として導電性ペーストを付与するようにした場合の、積層セラミック電子部品の製造方法の実施形態について説明する。
（１）マザー積層体の準備
まず、実施形態１で用いたものと同様の未焼成のマザー積層体を準備する。
まず、実施形態１で用いたものと同様の未焼成のマザー積層体を準備する。
（２）マザー積層体のカット
上記実施形態１の場合と同様に、未焼成のマザー積層体１を、一の方向（Ｄ１）に、第１切断面が形成されるような態様でカットするとともに、一の方向（Ｄ１）と交差（直交）する方向に、第２切断面が形成されるような態様でカットする。
上記実施形態１の場合と同様に、未焼成のマザー積層体１を、一の方向（Ｄ１）に、第１切断面が形成されるような態様でカットするとともに、一の方向（Ｄ１）と交差（直交）する方向に、第２切断面が形成されるような態様でカットする。
（３）積層体の接着
上記実施形態１の（３）の工程と同様の方法で積層体の接着を行う。
上記実施形態１の（３）の工程と同様の方法で積層体の接着を行う。
（４）プレス
上記実施形態１の（４）の工程と同様の方法で接着積層体のプレスを行う。
上記実施形態１の（４）の工程と同様の方法で接着積層体のプレスを行う。
（５）分割
それから、図９に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５を押圧しながら、一の方向（Ｄ１）に交差（直交）する方向（第２切断面２０に沿う方向（Ｄ２））に移動させることにより、接着積層体３１を、第１切断面１０で分割する。
それから、図９に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５を押圧しながら、一の方向（Ｄ１）に交差（直交）する方向（第２切断面２０に沿う方向（Ｄ２））に移動させることにより、接着積層体３１を、第１切断面１０で分割する。
これにより、接着積層体３１は、図１０に示すように、第１切断面１０が露出し、接着積層体３１における第２切断面は互いに接着された状態にある分割積層体３１ａとなる。
なお、この分割積層体３１ａは、積層方向に隣り合う内部電極層４２が、対向する一対の第１切断面１０の一方と他方に、交互に引き出された構造を有している。
（６）機能部材の付与
それから、図１１（ａ）に示すように、接着積層体３１を第１切断面１０で分割することにより得られた、第１切断面１０が露出した分割積層体３１ａを、粘着性を有する保持部材６の保持面に保持させ、内部電極層４２が露出した第１切断面１０に、機能部材として、外部電極形成用の導電性ペースト８を付与する。なお、この実施形態３では、図１１（ｂ）に示すように、プレート１７上に所定の厚みとなるように展開させた導電性ペースト８に、分割積層体３１ａの内部電極層４２が露出した第１切断面１０を浸漬することにより、端面（第１切断面）１０に外部電極形成用の導電性ペースト８を付与する（図１１（ｃ）参照）。
それから、図１１（ａ）に示すように、接着積層体３１を第１切断面１０で分割することにより得られた、第１切断面１０が露出した分割積層体３１ａを、粘着性を有する保持部材６の保持面に保持させ、内部電極層４２が露出した第１切断面１０に、機能部材として、外部電極形成用の導電性ペースト８を付与する。なお、この実施形態３では、図１１（ｂ）に示すように、プレート１７上に所定の厚みとなるように展開させた導電性ペースト８に、分割積層体３１ａの内部電極層４２が露出した第１切断面１０を浸漬することにより、端面（第１切断面）１０に外部電極形成用の導電性ペースト８を付与する（図１１（ｃ）参照）。
また、一方の第１切断面１０に導電性ペースト８を付与した分割積層体３１ａの、導電性ペースト８が付与された方の端面（第１切断面）１０を保持部材６に保持させ、導電性ペースト８が付与された方の端面（第１切断面）１０とは逆側の端面（第１切断面）１０にも導電性ペースト８を付与する。
（７）分割
それから、図１２に示すように、対向する一対の端面（第１切断面）１０に導電性ペーストを付与した複数の分割積層体３１ａをテーブル７上に載置し、接着積層体３１ａの上面側から、分割治具５を押圧しながら、分割積層体３１ａの、導電性ペースト８が付与された第１切断面１０の長手方向に沿う方向に移動させることにより、分割積層体３１ａを第２切断面２０で分割する。これにより、第１切断面に導電性ペースト８が付与された状態の個片積層体（チップ）が得られる。
それから、図１２に示すように、対向する一対の端面（第１切断面）１０に導電性ペーストを付与した複数の分割積層体３１ａをテーブル７上に載置し、接着積層体３１ａの上面側から、分割治具５を押圧しながら、分割積層体３１ａの、導電性ペースト８が付与された第１切断面１０の長手方向に沿う方向に移動させることにより、分割積層体３１ａを第２切断面２０で分割する。これにより、第１切断面に導電性ペースト８が付与された状態の個片積層体（チップ）が得られる。
（８）焼成
次に、分割することにより得られた個片積層体（チップ）を所定の条件で焼成して、セラミック層と内部電極層の積層体を焼結させるとともに、付与した導電性ペーストを焼き付けることにより、焼成金属層（下地電極層）を備えた焼成済みの個片積層体を得る。
次に、分割することにより得られた個片積層体（チップ）を所定の条件で焼成して、セラミック層と内部電極層の積層体を焼結させるとともに、付与した導電性ペーストを焼き付けることにより、焼成金属層（下地電極層）を備えた焼成済みの個片積層体を得る。
その後、実施形態１の場合と同様の方法で、焼成金属層（下地電極層）の表面にめっき層を形成する。
これにより、個片積層体（チップ）の両端面に外部電極が配設された構造を有する積層セラミック電子部品が得られる。
これにより、個片積層体（チップ）の両端面に外部電極が配設された構造を有する積層セラミック電子部品が得られる。
なお、上述の焼成金属層（下地電極層）の代わりにスパッタ等により金属層を形成して外部電極とすることも可能である。
［実施形態４］
上記実施形態３では、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成し、その後、第１切断面間で分割して分割積層体３１ａをするようにしたが、この実施形態４のように、プレスを行う前の段階では、未焼成のマザー積層体１を一の方向にのみカット（第１切断面が形成されるような態様でカット）し、プレスを行った後の段階で、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットするように構成することも可能である。以下、説明を行う。
上記実施形態３では、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成し、その後、第１切断面間で分割して分割積層体３１ａをするようにしたが、この実施形態４のように、プレスを行う前の段階では、未焼成のマザー積層体１を一の方向にのみカット（第１切断面が形成されるような態様でカット）し、プレスを行った後の段階で、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットするように構成することも可能である。以下、説明を行う。
（１）マザー積層体の準備
実施形態３の場合と同様の未焼成のマザー積層体を準備する。
実施形態３の場合と同様の未焼成のマザー積層体を準備する。
（２）マザー積層体のカット
それから、実施形態１の場合と同様の方法で、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する（図１参照）。
それから、実施形態１の場合と同様の方法で、未焼成のマザー積層体１を一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する（図１参照）。
（３）積層体の接着
次に、第１切断面が形成されるような態様でカットされたカット後積層体を実施形態１の場合と同様の方法で、加熱し、好ましくは、加圧するとともに加熱し、カット後積層体の第１切断面を接着させることにより接着積層体を形成する。
次に、第１切断面が形成されるような態様でカットされたカット後積層体を実施形態１の場合と同様の方法で、加熱し、好ましくは、加圧するとともに加熱し、カット後積層体の第１切断面を接着させることにより接着積層体を形成する。
（４）プレス
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
（５）分割
プレスされた接着積層体の第１切断面間を分割して、第１切断面が長手方向の側面となる分割積層体を得る。
プレスされた接着積層体の第１切断面間を分割して、第１切断面が長手方向の側面となる分割積層体を得る。
（６）機能性部材の付与
分割積層体の第１切断面に、機能部材として導電性ペーストを付与する。
分割積層体の第１切断面に、機能部材として導電性ペーストを付与する。
（７）分割積層体のカット
第１切断面に導電性ペーストが付与された分割積層体を、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、端面に導電性ペーストが付与された個片積層体に分割する。
第１切断面に導電性ペーストが付与された分割積層体を、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、端面に導電性ペーストが付与された個片積層体に分割する。
（８）焼成
分割された個片積層体を焼成して、焼成金属層（下地電極層）を備えたチップを得る。
分割された個片積層体を焼成して、焼成金属層（下地電極層）を備えたチップを得る。
その後、実施形態１の場合と同様の方法で、焼成金属層（下地電極層）の表面にめっき層を形成する。
これにより、個片積層体（チップ）の両端面に外部電極が配設された構造を有する積層セラミック電子部品が得られる。
これにより、個片積層体（チップ）の両端面に外部電極が配設された構造を有する積層セラミック電子部品が得られる。
［実施形態５］
この実施形態５では、図１３に示すように、マザー積層体をカット、分割することにより得られる個片積層体２１が、互いに対向する一対の端面（第１切断面）１０に、積層方向に隣り合う内部電極層４２ａ，４２ｂが引き出され、かつ、互いに対向する一対の側面（第２切断面２０）に、セラミック層４４と交互に積層された内部電極層４２ａ，４２ｂのいずれもが露出した構造を有する個片積層体である場合における、積層セラミック電子部品（積層セラミックコンデンサ）の製造方法について説明する。
なお、カットすることにより、図１３に示す構成を有する個片積層体が得られるマザー積層体は、例えば、帯状の内部電極パターンが、所定の間隔をおいて並んで配設されたセラミックグリーンシートを、内部電極パターンの位置が、その長手方向に直交する方向に、一層毎に、交互に逆側にずれるような態様で積層するする工程を経て製造することができる。
この実施形態５では、図１３に示すように、マザー積層体をカット、分割することにより得られる個片積層体２１が、互いに対向する一対の端面（第１切断面）１０に、積層方向に隣り合う内部電極層４２ａ，４２ｂが引き出され、かつ、互いに対向する一対の側面（第２切断面２０）に、セラミック層４４と交互に積層された内部電極層４２ａ，４２ｂのいずれもが露出した構造を有する個片積層体である場合における、積層セラミック電子部品（積層セラミックコンデンサ）の製造方法について説明する。
なお、カットすることにより、図１３に示す構成を有する個片積層体が得られるマザー積層体は、例えば、帯状の内部電極パターンが、所定の間隔をおいて並んで配設されたセラミックグリーンシートを、内部電極パターンの位置が、その長手方向に直交する方向に、一層毎に、交互に逆側にずれるような態様で積層するする工程を経て製造することができる。
（１）マザー積層体の準備
マザー積層体をカット、分割することにより図１３に示すような構造を有する個片積層体２１が得られるようなマザー積層体を準備する。
マザー積層体をカット、分割することにより図１３に示すような構造を有する個片積層体２１が得られるようなマザー積層体を準備する。
（２）マザー積層体のカット
（２−１）未焼成のマザー積層体を、主面に垂直に、一の方向に、第１切断面が形成されるような態様でカットする。
（２−１）未焼成のマザー積層体を、主面に垂直に、一の方向に、第１切断面が形成されるような態様でカットする。
（２−２）次に、カット後のマザー積層体を、主面に垂直に、かつ、第１切断面と交差（直交）する方向に、第２切断面が形成されるような態様でカットする。
これにより、マザー積層体は、図１３に示すように、一対の端面（第１切断面）１０に、積層方向に隣り合う内部電極層４２ａ，４２ｂが露出し、かつ、一対の側面（第２切断面２０）に、セラミック層４４と交互に積層された内部電極層４２ａ，４２ｂのいずれもが露出した構造を有する個々の積層体（個片積層体）２１の集合体となる。
これにより、マザー積層体は、図１３に示すように、一対の端面（第１切断面）１０に、積層方向に隣り合う内部電極層４２ａ，４２ｂが露出し、かつ、一対の側面（第２切断面２０）に、セラミック層４４と交互に積層された内部電極層４２ａ，４２ｂのいずれもが露出した構造を有する個々の積層体（個片積層体）２１の集合体となる。
（３）積層体の接着
個片積層体の集合体を、各個片積層体の配列を維持しながら、加熱し、好ましくは、加圧するとともに加熱し、各個片積層体の第１切断面および第２切断面を接着させる。
個片積層体の集合体を、各個片積層体の配列を維持しながら、加熱し、好ましくは、加圧するとともに加熱し、各個片積層体の第１切断面および第２切断面を接着させる。
（４）プレス
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
（５）分割
接着積層体を、実施形態１の場合と同様の方法で、分割することにより、接着積層体が、第１切断面間および第２切断面間で分割された、個々の個片積層体、すなわち、図１３に示すような構造を有する個片積層体２１を得る。
接着積層体を、実施形態１の場合と同様の方法で、分割することにより、接着積層体が、第１切断面間および第２切断面間で分割された、個々の個片積層体、すなわち、図１３に示すような構造を有する個片積層体２１を得る。
（６）機能部材（保護層）の付与
次に、図１４に示すように、個片積層体２１の、内部電極層４２ａ，４２ｂのいずれもが露出した第２切断面２０（図１３参照）に機能部材として、絶縁性の材料からなる保護層５０を付与する。
この実施形態５では、保護層５０を構成する機能部材が、個片積層体２１のセラミック層４４を構成するセラミックと共通する材料（例えば、チタン酸バリウムなどのセラミック材料）を含む材料からなるものであることが望ましい。なお、この保護層５０は、内部電極層の両側部から積層セラミック電子部品を構成するチップの側面までの間のいわゆるサイドギャップを確保して、絶縁信頼性を確保するための層として機能する。
次に、図１４に示すように、個片積層体２１の、内部電極層４２ａ，４２ｂのいずれもが露出した第２切断面２０（図１３参照）に機能部材として、絶縁性の材料からなる保護層５０を付与する。
この実施形態５では、保護層５０を構成する機能部材が、個片積層体２１のセラミック層４４を構成するセラミックと共通する材料（例えば、チタン酸バリウムなどのセラミック材料）を含む材料からなるものであることが望ましい。なお、この保護層５０は、内部電極層の両側部から積層セラミック電子部品を構成するチップの側面までの間のいわゆるサイドギャップを確保して、絶縁信頼性を確保するための層として機能する。
この保護層を付与するにあたっては、図１５（ａ）に示すように、個片積層体２１を粘着性を有する保持部材１６の保持面に保持させ、内部電極層４２ａ，４２ｂが露出した第２切断面である側面２０を、ベースプレート１８上の弾性ゴムシート５１上に載置した、セラミックスラリー（チタン酸バリウム系セラミック材料のスラリー）をシート状に成形した未焼成のセラミックシート５０ａに向かって押圧した後、図１５（ｂ）に示すように、個片積層体２１を引き離すことにより、側面（第２切断面２０）に、保護層５０となるセラミックシート５０ａを付与する。
なお、逆側の側面（第２切断面２０）にも同様にして、セラミックシート５０ａ（保護層５０）を付与する。
なお、逆側の側面（第２切断面２０）にも同様にして、セラミックシート５０ａ（保護層５０）を付与する。
（７）焼成
それから、保護層５０が付与された個片積層体２１を、所定の条件で焼成し、個片積層体２１を焼結させる。
それから、保護層５０が付与された個片積層体２１を、所定の条件で焼成し、個片積層体２１を焼結させる。
（８）機能部材（外部電極）の付与
次に、図１６に示すように、焼成済みの個片積層体４１（チップ）の、内部電極層４２ａ，４２ｂ（図１３，１４参照）が引き出された端面（第１切断面）１０に、機能部材として、外部電極形成用の導電性ペースト８を付与する。
チップ４１の端面である第１切断面１０に導電性ペースト８を付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
次に、図１６に示すように、焼成済みの個片積層体４１（チップ）の、内部電極層４２ａ，４２ｂ（図１３，１４参照）が引き出された端面（第１切断面）１０に、機能部材として、外部電極形成用の導電性ペースト８を付与する。
チップ４１の端面である第１切断面１０に導電性ペースト８を付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
その後、導電性ペーストを焼き付けて、焼成金属層（下地電極層）を備えたチップを得る。その後、実施形態１の場合と同様の方法で、焼成金属層（下地電極層）の表面にめっき層を形成する。
これにより、個片積層体（チップ）の両端面（第１切断面）に外部電極が配設され、第２切断面（側面）に保護層を備えた、信頼性の高い積層セラミック電子部品（積層セラミックコンデンサ）を得ることができる。
［実施形態６］
上記実施形態５では、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成するようにしたが、この実施形態６のように、未焼成のマザー積層体１を、第１切断面が形成される方向にのみカットした状態でプレスを行い、第１切断面に沿って分割した後、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、個片積層体に分割するように構成することも可能である。以下、説明する。
上記実施形態５では、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、プレスして、接着積層体２１を形成するようにしたが、この実施形態６のように、未焼成のマザー積層体１を、第１切断面が形成される方向にのみカットした状態でプレスを行い、第１切断面に沿って分割した後、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、個片積層体に分割するように構成することも可能である。以下、説明する。
（１）マザー積層体の準備
実施形態５と同様の構成を有する未焼成のマザー積層体を準備する。
実施形態５と同様の構成を有する未焼成のマザー積層体を準備する。
（２）マザー積層体のカット
それから、未焼成のマザー積層体を、一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する。
それから、未焼成のマザー積層体を、一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する。
（３）積層体の接着およびプレス
次に、第１切断面が形成されるような態様でカットされたカット後積層体を加熱し、好ましくは、加圧するとともに加熱して第１切断面を接着させた後、プレスすることにより接着積層体を得る。
次に、第１切断面が形成されるような態様でカットされたカット後積層体を加熱し、好ましくは、加圧するとともに加熱して第１切断面を接着させた後、プレスすることにより接着積層体を得る。
（４）分割
プレスされた接着積層体を、第１切断面間で分割して、第１切断面が露出した複数の分割積層体に分割する。
プレスされた接着積層体を、第１切断面間で分割して、第１切断面が露出した複数の分割積層体に分割する。
（５）分割積層体のカット
複数の分割積層体を第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、個片積層体に分割する。
複数の分割積層体を第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットして、個片積層体に分割する。
その後、実施形態５における、（６）機能部材（保護層）の付与、（７）焼成 （８）機能部材（外部電極）の付与の工程を同じ方法で実施し、必要に応じ、焼成金属層（下地電極層）の表面にめっき層を形成することにより、個片積層体（チップ）の両端面（第１切断面）に外部電極が配設され、第２切断面（側面）に保護層を備えた、信頼性の高い積層セラミック電子部品（積層セラミックコンデンサ）を得ることができる。
［実施形態７］
この実施形態７でも、マザー積層体をカット、分割することにより得られる個片積層体２１が、図１３に示すような構造を有する個片積層体である場合における、積層セラミック電子部品（積層セラミックコンデンサ）の製造方法について説明する。
この実施形態７でも、マザー積層体をカット、分割することにより得られる個片積層体２１が、図１３に示すような構造を有する個片積層体である場合における、積層セラミック電子部品（積層セラミックコンデンサ）の製造方法について説明する。
（１）マザー積層体の準備
実施形態５と同様の構成を有する未焼成のマザー積層体を準備する。
実施形態５と同様の構成を有する未焼成のマザー積層体を準備する。
（２）マザー積層体のカット
（２−１）未焼成のマザー積層体を、主面に垂直に、一の方向に、第１切断面が形成されるような態様でカットする。
（２−１）未焼成のマザー積層体を、主面に垂直に、一の方向に、第１切断面が形成されるような態様でカットする。
（２−２）次に、カット後のマザー積層体を、主面に垂直に、かつ、第１切断面と交差（直交）する方向にカットする。これにより、マザー積層体は、第１および第２の切断面を備えた個片積層体となる。
（３）積層体の接着
個片積層体の集合体を、各個片積層体の配列を維持しながら、加熱し、好ましくは、加圧するとともに加熱し、各個片積層体の第１切断面および第２切断面を接着させる。
個片積層体の集合体を、各個片積層体の配列を維持しながら、加熱し、好ましくは、加圧するとともに加熱し、各個片積層体の第１切断面および第２切断面を接着させる。
（４）プレス
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
上記実施形態１の場合と同様の方法で、接着積層体のプレスを行う。
（５）分割
それから、図１７に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５を押圧しながら、第１切断面１０に沿う方向（Ｄ１）に移動させることにより、接着積層体３１を、第２切断面２０で分割する。これにより、図１８に示すように、第２切断面２０が露出した分割積層体３１ｂが得られる。なお、図１８に示すように、第２切断面２０には、内部電極層４２（４２ａ，４２ｂ）とセラミック層の側部が露出している。また、分割積層体３１ｂにおいて、第１切断面１０どうしは接合された状態にある。
それから、図１７に示すように、圧着後の個片積層体２１の集合体である接着積層体３１をテーブル７上に載置し、接着積層体３１の上面側から、分割治具５を押圧しながら、第１切断面１０に沿う方向（Ｄ１）に移動させることにより、接着積層体３１を、第２切断面２０で分割する。これにより、図１８に示すように、第２切断面２０が露出した分割積層体３１ｂが得られる。なお、図１８に示すように、第２切断面２０には、内部電極層４２（４２ａ，４２ｂ）とセラミック層の側部が露出している。また、分割積層体３１ｂにおいて、第１切断面１０どうしは接合された状態にある。
（６）機能部材（保護層）の付与
次に、分割積層体３１ｂの、内部電極層４２ａ，４２ｂのいずれもが露出した第２切断面２０（図１８参照）に機能部材として、絶縁性の材料（セラミックスラリー）からなる保護層５０を付与する（図１９参照）。
次に、分割積層体３１ｂの、内部電極層４２ａ，４２ｂのいずれもが露出した第２切断面２０（図１８参照）に機能部材として、絶縁性の材料（セラミックスラリー）からなる保護層５０を付与する（図１９参照）。
（７）分割積層体の分割
分割積層体を、第１切断面で分割することにより、保護層を備えた個片積層体を得る。分割は、例えば、分割積層体の上面側から、ローラを押圧しながら、所定の方向（第１切断面と交差（直交）する方向）に移動させることにより行うことができる。
分割積層体を、第１切断面で分割することにより、保護層を備えた個片積層体を得る。分割は、例えば、分割積層体の上面側から、ローラを押圧しながら、所定の方向（第１切断面と交差（直交）する方向）に移動させることにより行うことができる。
（８）焼成
それから、保護層が形成された個片積層体を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）を得る。
それから、保護層が形成された個片積層体を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）を得る。
（９）機能部材（外部電極）の付与
次に、焼成済みの個片積層体の、内部電極層が交互に引き出された端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与する。導電性ペーストを付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
次に、焼成済みの個片積層体の、内部電極層が交互に引き出された端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与する。導電性ペーストを付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
そして、導電性ペーストを焼き付けることにより、焼成金属層（下地電極層）を形成し、必要に応じて、焼成金属層の表面にめっき層を形成することで、側面に保護層（絶縁層）を備えた信頼性の高い積層セラミック電子部品（積層セラミックコンデンサ）を得ることができる。
［実施形態８］
上記実施形態７では、図１３に示すように、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、接着、プレスを行って接着積層体２１を形成するようにしたが、この実施形態８のように、未焼成のマザー積層体１を、第１切断面が形成される方向（Ｄ１）にのみカットした状態でプレスを行い、その後、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットを行って、個片積層体に分割するように構成することも可能である。以下、説明する。
上記実施形態７では、図１３に示すように、未焼成のマザー積層体１を、一の方向に、第１切断面１０が形成されるような態様でカットするとともに、第１切断面１０と交差（直交）する方向に、第２の切断面２０が形成されるような態様でカットした後、接着、プレスを行って接着積層体２１を形成するようにしたが、この実施形態８のように、未焼成のマザー積層体１を、第１切断面が形成される方向（Ｄ１）にのみカットした状態でプレスを行い、その後、第１切断面に交差（直交）する方向に、第２切断面が形成されるような態様でカットを行って、個片積層体に分割するように構成することも可能である。以下、説明する。
（１）マザー積層体の準備
実施形態５で用いたものと同様のマザー積層体を準備する。
実施形態５で用いたものと同様のマザー積層体を準備する。
（２）マザー積層体のカット
それから、未焼成のマザー積層体を、一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する。
それから、未焼成のマザー積層体を、一の方向（Ｄ１）にのみカット（第１切断面が形成されるような態様でカット）する。
（３）積層体の接着およびプレス
次に、第１切断面が形成されるような態様でカットされたカット後積層体を加熱し、好ましくは、加圧するとともに加熱して第１切断面を接着させた後、プレスすることにより接着積層体を得る。
次に、第１切断面が形成されるような態様でカットされたカット後積層体を加熱し、好ましくは、加圧するとともに加熱して第１切断面を接着させた後、プレスすることにより接着積層体を得る。
（４）接着積層体のカット
得られた接着積層体を、一の方向（Ｄ１）と交差（直交）する方向に、第２切断面が形成されるような態様でカットして、第２切断面が露出した複数の分割積層体に分割する。なお、この分割積層体においては、第１切断面間は接着した状態にある。
得られた接着積層体を、一の方向（Ｄ１）と交差（直交）する方向に、第２切断面が形成されるような態様でカットして、第２切断面が露出した複数の分割積層体に分割する。なお、この分割積層体においては、第１切断面間は接着した状態にある。
（５）機能部材（保護層）の付与
第２切断面が露出した分割積層体の第２切断面に機能部材として、絶縁性の材料（セラミックスラリー）からなる保護層を付与する。なお、保護層を付与する方法としては、実施形態５の（６）で説明した機能部材（保護層）の付与の方法を用いることができる。
第２切断面が露出した分割積層体の第２切断面に機能部材として、絶縁性の材料（セラミックスラリー）からなる保護層を付与する。なお、保護層を付与する方法としては、実施形態５の（６）で説明した機能部材（保護層）の付与の方法を用いることができる。
（６）分割積層体の分割
第２切断面に保護層５０が付与された分割積層体上面側から、分割治具５を押圧しながら、一の方向（Ｄ１）に交差（直交）する方向に移動させることにより、分割積層体を第１切断面で分割することで、保護層を備えた個片積層体を得る。
第２切断面に保護層５０が付与された分割積層体上面側から、分割治具５を押圧しながら、一の方向（Ｄ１）に交差（直交）する方向に移動させることにより、分割積層体を第１切断面で分割することで、保護層を備えた個片積層体を得る。
（７）焼成
それから、保護層が形成された個片積層体を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）を得る。
それから、保護層が形成された個片積層体を、所定の条件で焼成することにより、焼成済みの個片積層体（チップ）を得る。
（８）機能部材（外部電極）の付与
次に、焼成済みの個片積層体の、内部電極層が交互に引き出された端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与する。導電性ペーストを付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
次に、焼成済みの個片積層体の、内部電極層が交互に引き出された端面（第１切断面）に、機能部材として、外部電極形成用の導電性ペーストを付与する。導電性ペーストを付与する方法としては、例えば、実施形態１の（７）の工程で説明した方法を用いることができる。
そして、導電性ペーストを焼き付けることにより、焼成金属層（下地電極層）を形成し、必要に応じて、焼成金属層の表面にめっき層を形成することで、側面に保護層（絶縁層）を備えた信頼性の高い積層セラミック電子部品（積層セラミックコンデンサ）を得ることができる。
上記実施形態では、第１切断面が個片積層体の端面であり、第２切断面が個片積層体の側面である場合について説明したが、第１切断面が個片積層体の側面、第２切断面が個片積層体の端面となるようにしてもよい。
なお、上記実施形態では、積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明は積層セラミックコンデンサに限らず、セラミック層を介して内部電極層が積層された構造を有する種々の積層セラミック電子部品、たとえば、インダクタ、サーミスタ、圧電部品などを製造する場合に広く適用することが可能である。
本発明は、さらにその他の点においても上述の各実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
１ 未焼成の積層体
２ カット刃
３ 金型
４ 上蓋
５ 分割治具（ローラ）
６ 保持部材
７ テーブル
８ 導電性ペースト
１０ 第１切断面
１６ 保持部材
１７ プレート
１８ ベースプレート
２０ 第２切断面
２１ 個片積層体
３１ 接着積層体
３１ａ 第１切断面が露出した分割積層体
３１ｂ 第２切断面が露出した分割積層体
４１ 焼成済みの個片積層体（チップ）
４２（４２ａ，４２ｂ） 内部電極層
４３ 外部電極
４３ａ 焼成金属層（下地電極層）
４３ｂ Ｎｉめっき層
４３ｃ Ｓｎめっき層
４４ セラミック層
５０ 保護層
５０ａ 保護層となる未焼成のセラミックシート
５１ 弾性ゴムシート
Ｄ１ 一の方向（Ｄ１）
Ｄ２ 一の方向と交差する方向
２ カット刃
３ 金型
４ 上蓋
５ 分割治具（ローラ）
６ 保持部材
７ テーブル
８ 導電性ペースト
１０ 第１切断面
１６ 保持部材
１７ プレート
１８ ベースプレート
２０ 第２切断面
２１ 個片積層体
３１ 接着積層体
３１ａ 第１切断面が露出した分割積層体
３１ｂ 第２切断面が露出した分割積層体
４１ 焼成済みの個片積層体（チップ）
４２（４２ａ，４２ｂ） 内部電極層
４３ 外部電極
４３ａ 焼成金属層（下地電極層）
４３ｂ Ｎｉめっき層
４３ｃ Ｓｎめっき層
４４ セラミック層
５０ 保護層
５０ａ 保護層となる未焼成のセラミックシート
５１ 弾性ゴムシート
Ｄ１ 一の方向（Ｄ１）
Ｄ２ 一の方向と交差する方向
Claims (13)
- セラミック層と内部電極層が積層された未焼成のマザー積層体を、前記未焼成のマザー積層体の主面と交差する第１切断面が形成されるような態様でカットした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
接着した前記第１切断面間で前記接着積層体を分割して積層体を得る分割工程と
を備えることを特徴とする積層セラミック電子部品の製造方法。 - 前記接着積層体形成工程の後に、前記接着積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットする工程を備えていることを特徴とする請求項１記載の積層セラミック電子部品の製造方法。
- 前記接着積層体形成工程において、前記マザー積層体を前記第１切断面が形成されるような態様でカットした後、前記プレスを行う前に、前記マザー積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットした後、プレスすることにより、前記第１切断面および前記第２切断面どうしが接着した接着積層体が形成されるように構成されていることを特徴とする請求項１記載の積層セラミック電子部品の製造方法。
- 前記分割工程において、前記接着積層体の主面を分割治具で押圧しながら、前記分割治具を前記接着積層体の主面に沿って相対的に移動させることにより、前記接着積層体を、接着した前記第１切断面間で分割するように構成されていることを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記分割工程において、前記接着積層体の主面を分割治具で押圧しながら、前記分割治具を前記接着積層体の主面に沿って相対的に移動させることにより、前記接着積層体を、接着した前記第１切断面間および前記第２切断面間の少なくとも一方で分割するように構成されていることを特徴とする請求項２または３に記載の積層セラミック電子部品の製造方法。
- 前記分割工程で前記接着積層体を分割することにより得た前記積層体の前記第１切断面、および、前記主面および前記第１切断面と交差する第２切断面の少なくとも一方に機能部材を付与する工程を備えていることを特徴とする請求項１〜５のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
積層方向に隣り合う内部電極層の一方が、互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、
前記一対の前記第１切断面に、前記機能部材として電極材料が付与される工程をさらに備えること
を特徴とする請求項６記載の積層セラミック電子部品の製造方法。 - 前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第１切断面の一方に露出し、前記積層方向に隣り合う内部電極層の他方が、前記一対の第１切断面の他方に露出し、かつ、前記第１切断面と交差する、互いに対向する一対の前記第２切断面のそれぞれには、積層された前記内部電極層のいずれもが露出し、
前記積層体の前記第２切断面に、前記機能部材として絶縁材料が付与される工程をさらに備えること
を特徴とする請求項６記載の積層セラミック電子部品の製造方法。 - 前記分割工程で得られる前記積層体が、交互に積層された内部電極層とセラミック層とを含み、
前記内部電極層は、前記第１切断面に露出しておらず、
積層方向に隣り合う内部電極層の一方が互いに対向する一対の前記第２切断面の一方に露出し、かつ、前記積層方向に隣り合う内部電極層の他方が、前記一対の第２切断面の他方に露出し、
前記積層体の前記第２切断面に、前記機能部材として電極材料が付与される工程をさらに備えること
を特徴とする請求項６記載の積層セラミック電子部品の製造方法。 - セラミック層と内部電極層が積層された未焼成のマザー積層体を、その主面と交差する第１切断面が形成されるような態様でカットして、積層方向に隣り合う内部電極層の一方が互いに対向する一対の第１切断面のうちの一方に露出し、前記積層方向に隣り合う内部電極層の他方が前記一対の第１切断面のうちの他方に露出した構造を有する複数の積層体とした後、プレスすることにより、前記第１切断面どうしが接着した接着積層体を得る接着積層体形成工程と、
前記接着積層体を、前記主面および前記第１切断面と交差する第２切断面が形成されるような態様でカットし、一対の前記第２切断面のそれぞれには、前記セラミック層と交互に積層された前記内部電極層のいずれもが露出した構造を有する積層体を得る工程と、
前記積層体の前記第２切断面に、保護部材として絶縁材料を付与する工程と
を具備することを特徴とする積層セラミック電子部品の製造方法。 - 前記絶縁材料を付与する工程の前に、第１切断面間を分割する分割工程をさらに備えることを特徴とする請求項１０記載の積層セラミック電子部品の製造方法。
- 前記絶縁材料を付与する工程の後に、第１切断面間を分割する分割工程をさらに備えることを特徴とする請求項１０記載の積層セラミック電子部品の製造方法。
- セラミック層と内部電極層が積層された、プレスする前の未焼成のマザー積層体を、前記未焼成のマザー積層体の主面と交差する第１切断面が形成されるような態様でカットし、分割積層体を得る工程と、
隣り合う前記分割積層体の前記第１切断面どうしを接触させた状態で、前記分割積層体をプレスする工程と、
を備えることを特徴とする積層セラミック電子部品の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015105356A JP6531489B2 (ja) | 2015-05-25 | 2015-05-25 | 積層セラミック電子部品の製造方法 |
| US15/158,691 US10650973B2 (en) | 2015-05-25 | 2016-05-19 | Method of manufacturing multilayer ceramic electronic component |
| KR1020160063536A KR101823369B1 (ko) | 2015-05-25 | 2016-05-24 | 적층 세라믹 전자부품의 제조 방법 |
| CN201610349979.2A CN106206012B (zh) | 2015-05-25 | 2016-05-24 | 层叠陶瓷电子部件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015105356A JP6531489B2 (ja) | 2015-05-25 | 2015-05-25 | 積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016219691A JP2016219691A (ja) | 2016-12-22 |
| JP6531489B2 true JP6531489B2 (ja) | 2019-06-19 |
Family
ID=57398964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015105356A Active JP6531489B2 (ja) | 2015-05-25 | 2015-05-25 | 積層セラミック電子部品の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10650973B2 (ja) |
| JP (1) | JP6531489B2 (ja) |
| KR (1) | KR101823369B1 (ja) |
| CN (1) | CN106206012B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3541022A4 (en) | 2016-11-10 | 2020-06-17 | Lac Co., Ltd. | COMMUNICATION CONTROLLER, COMMUNICATION CONTROL METHOD AND PROGRAM |
| US10770230B2 (en) | 2017-07-04 | 2020-09-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| JP2019083254A (ja) * | 2017-10-30 | 2019-05-30 | Tdk株式会社 | 電子部品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225307A (ja) * | 1988-03-05 | 1989-09-08 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法 |
| JPH10135068A (ja) | 1996-10-28 | 1998-05-22 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2000100655A (ja) | 1998-09-17 | 2000-04-07 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
| JP2000269104A (ja) * | 1999-03-17 | 2000-09-29 | Tdk Corp | セラミックコンデンサの製造方法および積層成形体の切断装置 |
| JP2008192696A (ja) * | 2007-02-01 | 2008-08-21 | Tdk Corp | 積層型電子部品の製造方法 |
| JP5780169B2 (ja) | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2013026257A (ja) * | 2011-07-15 | 2013-02-04 | Tdk Corp | 積層型電子部品の製造方法 |
| JP2014187216A (ja) * | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
| JP6179480B2 (ja) * | 2013-09-20 | 2017-08-16 | 株式会社村田製作所 | コンデンサ素子の製造方法および製造装置 |
| JP2015070218A (ja) * | 2013-09-30 | 2015-04-13 | 株式会社村田製作所 | 電子部品の製造方法 |
-
2015
- 2015-05-25 JP JP2015105356A patent/JP6531489B2/ja active Active
-
2016
- 2016-05-19 US US15/158,691 patent/US10650973B2/en active Active
- 2016-05-24 KR KR1020160063536A patent/KR101823369B1/ko active IP Right Grant
- 2016-05-24 CN CN201610349979.2A patent/CN106206012B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20160351334A1 (en) | 2016-12-01 |
| KR20160138354A (ko) | 2016-12-05 |
| KR101823369B1 (ko) | 2018-01-31 |
| CN106206012B (zh) | 2018-10-12 |
| JP2016219691A (ja) | 2016-12-22 |
| CN106206012A (zh) | 2016-12-07 |
| US10650973B2 (en) | 2020-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101551783B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| KR101839528B1 (ko) | 적층 콘덴서 | |
| JP5751080B2 (ja) | 積層セラミック電子部品 | |
| US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
| JP5971447B2 (ja) | セラミック基板およびモジュール部品の製造方法 | |
| JP2008091400A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
| JP6531489B2 (ja) | 積層セラミック電子部品の製造方法 | |
| KR102166591B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 | |
| JP2008192696A (ja) | 積層型電子部品の製造方法 | |
| KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR101153686B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
| JP5332480B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR20160096911A (ko) | 적층 세라믹 전자 제품 및 그 제조 방법 | |
| JP2015076452A (ja) | コンデンサ素子の製造方法 | |
| JP2001044071A (ja) | セラミック電子部品の製造方法 | |
| KR101462747B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
| JP2017112320A (ja) | 電子部品の製造方法 | |
| JP4696410B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP4962593B2 (ja) | 積層型セラミック電子部品 | |
| JP4659368B2 (ja) | 積層型電子部品の製法 | |
| JP2015023262A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2014222782A (ja) | 積層セラミックコンデンサ | |
| JP3878916B2 (ja) | 積層型電子部品の製法 | |
| JP2002359146A (ja) | 積層電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6531489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |