JP4659368B2 - 積層型電子部品の製法 - Google Patents

積層型電子部品の製法 Download PDF

Info

Publication number
JP4659368B2
JP4659368B2 JP2004019471A JP2004019471A JP4659368B2 JP 4659368 B2 JP4659368 B2 JP 4659368B2 JP 2004019471 A JP2004019471 A JP 2004019471A JP 2004019471 A JP2004019471 A JP 2004019471A JP 4659368 B2 JP4659368 B2 JP 4659368B2
Authority
JP
Japan
Prior art keywords
sheet
filler
multilayer electronic
alternately
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004019471A
Other languages
English (en)
Other versions
JP2005216997A (ja
Inventor
英樹 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004019471A priority Critical patent/JP4659368B2/ja
Publication of JP2005216997A publication Critical patent/JP2005216997A/ja
Application granted granted Critical
Publication of JP4659368B2 publication Critical patent/JP4659368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、積層型電子部品の製法に関し、特にセラミックスと内部電極とが交互に積層された素子本体の対向する側面に、内部電極端が露出する凹溝を交互に形成し、凹溝が形成された側面に、内部電極と交互に接続する外部電極が形成された積層型電子部品の製法に関するものである。
従来、同時焼成タイプの積層型電子部品に製法として、下記の特許文献に記載されるようなものが知られている。
この後、素子本体成形体を所定温度で脱バインダ処理し、焼成することにより凹溝を有する素子本体を作製し、この素子本体の凹溝内にセラミック製の絶縁材料を充填し、この凹溝が形成された素子本体の側面にAgからなる導電性ペーストを塗布し、焼き付けることにより、積層型電子部品を作製していた。
このような製法では、従来のダイシングなどにより一つ一つ溝加工をすることなく、凹溝を一挙に形成することができ、加工時間を短縮でき、また製造工程を簡略化できる。
特開平6−151999号公報
しかしながら、上記公報に記載された製法では、脱バインダ時に飛散する物質として、ポリビニルアルコールを単独で用いているため、脱バイ〜焼成(熱処理)における低温状態では、凹溝間のグリーンシートの変形を抑制できるものの、脱バイ〜焼成時における高温状態では、グリーンシートが固化しないうちに凹溝内のポリビニルアルコールが分解飛散し、凹溝を形成するグリーンシートが変形し、クラックが発生したり、寸法通りの凹溝の形成が困難であり、素子本体の製造歩留まりが低いという問題があった。
本発明は、寸法通りの凹溝を一挙にかつ確実に形成できる積層型電子部品の製法を提供することを目的とする。
本発明の積層型電子部品の製法は、内部電極パターンを一対のセラミックグリーンシートで挟持してなるシート積層体に、シート状の充填物を重ねて、該シート状の充填物および前記シート積層体を前記シート状の充填物の側から積層方向に打ち抜くことで、前記シート積層体に複数の貫通孔を形成するとともに、該貫通孔に前記充填物を充填する工程と、前記貫通孔に前記充填物が充填された前記シート積層体を、交互に位置をずらして複数積層して積層体を作製する工程と、該積層体を前記貫通孔部分で積層方向に切断した後、前記充填物を除去する工程とを経て、対向する側面に、前記内部電極パターン端が露出した凹溝が交互に形成された素子本体成形体を作製する工程と、該素子本体成形体を熱処理して、セラミックスと内部電極とが交互に積層され、かつ対向する側面に、内部電極端が露出する凹溝が交互に形成された素子本体を作製する工程と、前記凹溝が形成された素子本体の対向する側面に、前記内部電極と交互に接続する外部電極をそれぞれ形成する工程とを具備することを特徴とする。
また、前記充填物が、前記セラミックグリーンシートに含まれる有機成分が溶解しない溶剤に溶解する有機樹脂と無機粉末とからなることが好ましい。
さらに、前記有機樹脂が水溶性であることが好ましい。
またさらに、前記充填物が充填された前記シート積層体を加圧して、前記シート積層体と前記充填物との厚み差を小さくする工程を具備することが好ましい。
このような製法では、素子本体成形体の凹溝内に設けられる充填物が熱処理前に除去されるため、セラミックグリーンシートがまだ樹脂成分を含み強度が保持できているときに充填物の除去が可能となり、これにより凹溝を形成するセラミックグリーンシートが固化するまで凹溝形状を保持でき、凹溝の変形を防止できるとともに凹溝におけるクラックや積層界面のデラミネショーンなどの欠陥がない寸法通りの凹溝を確実にかつ一挙に形成できる。
また、本発明の積層型電子部品の製法では、充填物がセラミックグリーンシートに含まれる有機成分が溶解しない溶剤に溶解する有機樹脂と無機粉末とからなることを特徴とする。従来の積層型電子部品の製法のように貫通孔(凹溝)内が高分子樹脂で充填される場合にはシート積層体を複数積層し加圧して一体化すると、セラミックグリーンシートよりも貫通孔内の高分子樹脂が軟化し、積層方向における収縮(寸法変化)が大きいため、凹溝を形成するセラミックグリーンシートが貫通孔側へ変形し、凹溝底面におけるセラミックグリーンシートにクラックが発生したり変形が生じ易いが、本発明では、有機樹脂のみならず、無機粉末をも含んでいるため、貫通孔内における充填物の積層方向における収縮を、貫通孔周辺のシート積層体に近づけることができ凹溝の変形やクラックの発生をさらに抑制できる。
さらに、本発明の積層型電子部品の製法では、シート積層体の貫通孔に、シート状の充填物が収納されることを特徴とする。このような製法では、シート状の充填物をシート積層体に載置して打ち抜く際に、貫通孔を形成する成形型の押出量を調整することにより、シート積層体の貫通孔の作製と同時にシート状の充填物を貫通孔に充填収容でき、小さなシート積層体の貫通孔内に、確実に充填物を充填することができ、充填物の貫通孔からのはみ出しによる積層不良を防止できる。
また、本発明の製法は、シート状に成形された充填物が貫通孔に収納されたシート積層体を加圧して前記シート積層体と前記シート状の充填物との厚み差を小さくする工程を具備することを特徴とする。これにより、シート積層体とシート状の充填物が一体化され、積層工程における充填物の外れを防止して、取り扱いを簡易化するとともに、この工程でグリーンシートと充填物の厚み差の合っていないシートを除くことができるため、加圧一体化する際に、シート積層体とシート状の充填物の収縮率を同等にすることが可能となり、シート積層体とシート状の充填物の収縮差に伴う積層界面の空隙、もしくは変形を防止することが可能となる。
図1は、本発明の積層型電子部品の製法に用いられるシート積層体の工程図であり、(a)はグリーンシート上に内部電極パターンを形成した平面図、(b)は内部電極パターンをグリーンシートで挟持した断面図である。
先ず、チタン酸ジルコン酸鉛Pb(Zr,Ti)Oなどの圧電体セラミックスの仮焼粉末と、アクリル樹脂や、ブチラール樹脂などの有機高分子からなる有機バインダーと、可塑剤とを混合したスラリーを作製し、例えばスリップキャステイング法により、厚み50〜250μmのセラミックグリーンシートを作製する。このグリーンシートを所定の寸法に打ち抜いた後、図1(a)に示すようにグリーンシート1の片面に、内部電極となる、例えば銀、銀−パラジウム、Cuを主成分とする導電性ペーストをスクリーン印刷法により1〜10μmの厚みに印刷し、乾燥させて内部電極パターン3を形成する。
この後、内部電極パターン3上に、図1(b)に示すように、作製したグリーンシート5を、内部電極パターン3を挟むように重ね、加圧してシート積層体7を作製する。尚、図1(a)のように、広いグリーンシート1の中央部に導電性ペーストを塗布し、この導電性ペーストを覆うようにグリーンシート5を積層し、これをカットして、図1(b)に示すようなシート積層体7を作製する。このようなシート積層体7を多数作製する。
次に、打ち抜き装置を用いて、図2に示すように、複数のシート積層体7にそれぞれ多数の貫通孔9を規則的に整列した状態で形成する。これらの貫通孔9は、凹溝の大きさによって寸法は異なってくるが、例えば幅2mm、長さ10mm程度の大きさの長方形形状とする。
そして、図3(a)に示すように、複数のシート積層体7に形成した多数の貫通孔9に充填物11を充填する。本発明にかかるこの充填物11は、少なくとも脱バイ〜焼成などの熱処理を行う前に除去可能な物質で構成されていることが重要であり、また、この充填物11は、セラミックグリーンシートに用いられる有機成分が溶解しない溶剤に溶解する有機樹脂と無機粉末とから構成される物であることがより望ましい。さらに、この有機樹脂は水溶性であることが好ましく、具体的には、エチルセルロース、ポリビニルピロリドンなどから選ばれる少なくとも1種が用いられる。
一方、充填物11を構成する無機粉末としては、水に溶解し難い方が好ましいことから、カーボン粉末、有機粉末、セラミック粉末、金属粉末などから選ばれる少なくとも1種、特に、軽量、低コストという点でカーボン粉末がより好ましい。また、この充填物11には、収縮調整用としてカーボンビーズやカーボンファイバーなどを添加するのがよい。
充填物11はスラリー状やシート状のいずれでもよいが、充填物の貫通孔9からのはみ出しによる積層不良を防止するとともに、乾燥工程を省くことができるという点でシート状であることがより好ましい。
そして、シート状に成形された充填物11を貫通孔9内に収納する場合の厚み差は5μm以下とすることが望ましい。これにより積層時の変形を防止できる。
なお、本発明では、このようにシート積層体7とシート状充填物11との厚み差がある場合においても、シート積層体7を加圧して、前記シート積層体と前記シート状の充填物11との厚み差を小さくする工程を用いることにより積層時の変形をさらに防止できる。
ここで、本発明の充填物11をシート状にする場合、上記セラミックグリーンシートと同様、例えば、無機粉末と水溶性の有機樹脂を混合したスラリーを作製し、スリップキャステイング法により、厚み50〜250μmのシート状充填物11を作製する。
そして、図3(b)、(c)に示すように、このシート状充填物11を、前記貫通孔9が形成されたシート積層体7に重ねて両シートを同時に打ち抜くことにより、シート積層体の貫通孔9にシート状充填物11を充填することができる。
図4(a)は積層体の縦断面図であり、(b)は平面図である。そして、図4(a)、(b)に示すように、貫通孔9にシート状充填物11が設けられたシート積層体7を、交互に位置をずらして積層し、その後、50〜200℃で加熱を行いながら加圧一体化して積層体15を形成する。
図5は、素子本体成形体の縦断面図である。この後、図5に示すようにシート状充填物11が積層体15の表面に前記内部電極パターン一層置きに現れるように積層体15を貫通孔9の略中央で切断して素子本体成形体23を作製する。この後、水中に浸積して凹溝部の有機成分を溶解させて無機粉末とともに除去する。更に、収縮調整用のフィラーを添加している場合は、超音波等によって除去しても良い。
図6は、充填物を除去した後の素子本体成形体の縦断面図である。その後、内部電極パターン3にAg−Pdを用いる場合、大気中において300〜800℃で5〜80時間の脱バイを行い、さらに900〜1200℃で2〜10時間で本焼成を行う。こうして素子本体成形体23のセラミックス(圧電体層)が緻密化し、図6に示すように、圧電体27と内部電極29が交互に積層された素子本体31が作製される。この素子本体31は柱状で、対向する側面には、内部電極29端を絶縁するための凹溝21が内部電極29毎に交互に形成されている。
図7は、本発明の積層型電子部品の断面図である。この後、例えば、素子本体31の凹溝21が形成された側面において、素子本体31の側面に露出した内部電極29およびこの内部電極29の近傍の圧電体27の表面に、銀ガラス導電性ペーストを塗布乾燥し、この銀ガラス導電性ペーストを400〜950℃で熱処理することにより、銀ガラス導電性ペースト中のガラスが溶融し、溶融したガラス中に存在する銀成分が内部電極29の端部に集合し、図7に示すように、素子本体31の側面から突出する突起状導電性端子35が形成されるとともに、該突起状導電性端子35の先端部に金属板からなる外部電極37を接合する。
この後、外部電極37と素子本体31の外面との間に絶縁樹脂39を充填し、また、内部電極29端が露出している素子本体31の他の側面にも絶縁樹脂39を被覆して積層型電子部品を作製できる。
以上のような積層型電子部品の製法では、従来の凹溝を形成した積層型圧電素子と同様な機能を有することができ、製造工程においては、セラミックグリーンシート1、5が固化するまで形状を保持でき、これにより、凹溝21の変形を防止できるとともに、凹溝21におけるクラックや積層界面のデラミネショーンなどの欠陥がない寸法通りの凹溝を確実にかつ一挙に形成できる。本発明の積層型電子部品の製法は、積層型圧電トランス、積層型コンデンサ、積層型圧電アクチュエータ等の積層型電子部品の製法に好適に用いられる。
本発明の積層型電子部品の製法に用いられるシート積層体の工程図であり、(a)はグリーンシート上に内部電極パターンを形成した平面図、(b)は内部電極パターンをグリーンシートで挟持した断面図である。 シート積層体に多数の貫通孔を規則的に形成した平面図である。 (a)は貫通孔に充填物を充填したシート積層体を示す断面図、(b)(c)はシート状充填物を貫通孔に充填する工程図である。 (a)は充填物が充填されたシート積層体を交互に位置をずらして積層した状態を示す断面図、(b)はその平面図である。 素子本体成形体の断面図である。 素子本体の断面図である。 積層型電子部品の断面図である。
符号の説明
1、5・・・グリーンシート
3・・・内部電極パターン
7・・・シート積層体
9・・・貫通孔
11・・・充填物
21・・・凹溝
23・・・素子本体成形体
27・・・圧電体
29・・・内部電極
31・・・素子本体
33・・・外部電極

Claims (4)

  1. 内部電極パターンを一対のセラミックグリーンシートで挟持してなるシート積層体に、シート状の充填物を重ねて、該シート状の充填物および前記シート積層体を前記シート状の充填物の側から積層方向に打ち抜くことで、前記シート積層体に複数の貫通孔を形成するとともに、該貫通孔に前記充填物を充填する工程と、前記貫通孔に前記充填物が充填された前記シート積層体を、交互に位置をずらして複数積層して積層体を作製する工程と、該積層体を前記貫通孔部分で積層方向に切断した後、前記充填物を除去する工程とを経て、対向する側面に、前記内部電極パターン端が露出した凹溝が交互に形成された素子本体成形体を作製する工程と、該素子本体成形体を熱処理して、セラミックスと内部電極とが交互に積層され、かつ対向する側面に、内部電極端が露出する凹溝が交互に形成された素子本体を作製する工程と、前記凹溝が形成された素子本体の対向する側面に、前記内部電極と交互に接続する外部電極をそれぞれ形成する工程とを具備することを特徴とする積層型電子部品の製法。
  2. 前記充填物が、前記セラミックグリーンシートに含まれる有機成分が溶解しない溶剤に溶解する有機樹脂と無機粉末とからなることを特徴とする請求項1記載の積層型電子部品の製法。
  3. 前記有機樹脂が水溶性であることを特徴とする請求項記載の積層型電子部品の製法。
  4. 前記充填物が充填された前記シート積層体を加圧して、前記シート積層体と前記充填物との厚み差を小さくする工程を具備することを特徴とする請求項1乃至3のいずれかに記載の積層型電子部品の製法。
JP2004019471A 2004-01-28 2004-01-28 積層型電子部品の製法 Expired - Fee Related JP4659368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019471A JP4659368B2 (ja) 2004-01-28 2004-01-28 積層型電子部品の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019471A JP4659368B2 (ja) 2004-01-28 2004-01-28 積層型電子部品の製法

Publications (2)

Publication Number Publication Date
JP2005216997A JP2005216997A (ja) 2005-08-11
JP4659368B2 true JP4659368B2 (ja) 2011-03-30

Family

ID=34903673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019471A Expired - Fee Related JP4659368B2 (ja) 2004-01-28 2004-01-28 積層型電子部品の製法

Country Status (1)

Country Link
JP (1) JP4659368B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843434B1 (ko) 2006-09-22 2008-07-03 삼성전기주식회사 적층형 칩 커패시터
DE102010022911B4 (de) * 2010-06-07 2017-01-19 Continental Automotive Gmbh Verfahren zum Herstellen eines Piezoaktors und Piezoaktor
CN104928836A (zh) * 2015-07-07 2015-09-23 常州百富电子有限公司 压电陶瓷驱动片
WO2021199800A1 (ja) * 2020-03-30 2021-10-07 富士フイルム株式会社 積層圧電素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142780A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 積層型変位発生素子及びその製造方法
JPH06151999A (ja) * 1992-11-09 1994-05-31 Fuji Elelctrochem Co Ltd 積層型圧電/電歪アクチュエータ素子の製造方法
JP2004087993A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 積層型電子部品の製法
JP2004095592A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層型電子部品の製法
JP2004259955A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 積層型電子部品及びその製法並びに噴射装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142780A (ja) * 1984-12-17 1986-06-30 Toshiba Corp 積層型変位発生素子及びその製造方法
JPH06151999A (ja) * 1992-11-09 1994-05-31 Fuji Elelctrochem Co Ltd 積層型圧電/電歪アクチュエータ素子の製造方法
JP2004087993A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 積層型電子部品の製法
JP2004095592A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層型電子部品の製法
JP2004259955A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 積層型電子部品及びその製法並びに噴射装置

Also Published As

Publication number Publication date
JP2005216997A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
US6721163B2 (en) Stacked ceramic body and production method thereof
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JPH09270540A (ja) 積層型圧電アクチュエータ素子及びその製造方法
JPH07335478A (ja) 積層セラミック電子部品の製造方法
JP4659368B2 (ja) 積層型電子部品の製法
KR101823369B1 (ko) 적층 세라믹 전자부품의 제조 방법
EP2267810A1 (en) Laminated piezoelectric ceramic element fabrication method
JP2007019420A (ja) 積層型圧電素子
JP4275914B2 (ja) 積層型電子部品の製法
JP4349820B2 (ja) 積層型電子部品の製法
JP4280043B2 (ja) 積層型電子部品の製法
JP3042464B2 (ja) セラミック電子部品の製造方法
JP4581744B2 (ja) セラミック素子
KR100846079B1 (ko) 적층 콘덴서의 제조 방법 및 적층 콘덴서
JP2000332312A (ja) 積層型圧電セラミック部品の製造方法
JP3521774B2 (ja) 積層セラミックコンデンサの製造方法
JP3746475B2 (ja) 積層型電子部品の製法
JP3878916B2 (ja) 積層型電子部品の製法
JPH08222472A (ja) 積層セラミック電子部品
JP4539148B2 (ja) 積層セラミック電子部品の製造方法
JP2003258332A (ja) セラミック積層体の製造方法
JP3625401B2 (ja) 積層インダクタ素子の製造方法
JP4220501B2 (ja) 集合基板の製造方法
JP2003282994A (ja) 積層型圧電体素子の製造方法
JP2020043095A (ja) 積層型圧電素子、および積層型圧電素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees