JP2020043250A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2020043250A
JP2020043250A JP2018170308A JP2018170308A JP2020043250A JP 2020043250 A JP2020043250 A JP 2020043250A JP 2018170308 A JP2018170308 A JP 2018170308A JP 2018170308 A JP2018170308 A JP 2018170308A JP 2020043250 A JP2020043250 A JP 2020043250A
Authority
JP
Japan
Prior art keywords
ceramic
sheet
manufacturing
electronic component
laminates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018170308A
Other languages
English (en)
Other versions
JP7213644B2 (ja
Inventor
翔太 田中
Shota Tanaka
翔太 田中
譲二 小林
Joji Kobayashi
譲二 小林
利光 木暮
Toshimitsu Kogure
利光 木暮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018170308A priority Critical patent/JP7213644B2/ja
Publication of JP2020043250A publication Critical patent/JP2020043250A/ja
Application granted granted Critical
Publication of JP7213644B2 publication Critical patent/JP7213644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】積層体の側面に対するサイドマージン部の高い接着性が得られる積層セラミック電子部品の製造方法を提供する。【解決手段】本発明の一形態に係る積層セラミック電子部品の製造方法では、第1軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に位置する複数の内部電極と、上記第1軸と直交する第2軸方向に対向し、上記複数の内部電極が露出する第1及び第2側面と、を有し、上記第1側面を保持する粘着シート上に配列された複数の積層体が用意される。上記複数の積層体の上記第2側面上に一連のセラミックシートが配置される。弾性変形可能で、かつ離型処理された押圧面を上記セラミックシートに接触させて、上記セラミックシートを上記複数の積層体が上記第2側面に熱圧着される。熱圧着された上記セラミックシートが上記複数の積層体の上記第2側面で打ち抜かれる。【選択図】図12

Description

本発明は、サイドマージン部を後付けする積層セラミック電子部品の製造方法に関する。
積層セラミックコンデンサの製造過程においてサイドマージン部を後付けする技術が知られている(例えば、特許文献1参照)。この技術は、薄いサイドマージン部によっても内部電極が露出した積層体の側面を確実に保護することができるため、積層セラミックコンデンサの小型化及び大容量化に有利である。
一例として、特許文献1に記載の積層セラミックコンデンサの製造方法では、内部電極が印刷されたセラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面でセラミックシートを打ち抜くことにより、積層体の側面にサイドマージン部を形成する。
特開2012−209539号公報
しかしながら、積層体の側面でセラミックシートを打ち抜く技術では、積層体の側面に対するサイドマージン部の接着性が不充分となり、積層体の側面からサイドマージン部が剥離しやすくなることがわかった。これにより、積層セラミックコンデンサでは、高い信頼性及び歩留まりが得られにくくなる。
以上のような事情に鑑み、本発明の目的は、積層体の側面に対するサイドマージン部の高い接着性が得られる積層セラミック電子部品の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、第1軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に位置する複数の内部電極と、上記第1軸と直交する第2軸方向に対向し、上記複数の内部電極が露出する第1及び第2側面と、を有し、上記第1側面を保持する粘着シート上に配列された複数の積層体が用意される。
上記複数の積層体の上記第2側面上に一連のセラミックシートが配置される。
弾性変形可能で、かつ離型処理された押圧面を上記セラミックシートに接触させて、上記セラミックシートが上記複数の積層体の上記第2側面に熱圧着される。
熱圧着された上記セラミックシートが上記複数の積層体の上記第2側面で打ち抜かれる。
この構成では、複数の積層体の第2側面にセラミックシートを熱圧着させた後に、複数の積層体の第2側面でセラミックシートを打ち抜く。これにより、打ち抜かれたセラミックシートが、複数の積層体の第2側面に対する高い接着性を有するサイドマージン部となる。
また、熱圧着の際にセラミックシートに接触させる押圧面は弾性変形可能である。これにより、複数の積層体の第2側面の高さにばらつきがある場合や、複数の積層体の一対の側面が相互に平行な平面でない場合にも、セラミックシートを良好に熱圧着可能となる。
更に、熱圧着の際にセラミックシートに接触させる押圧面が離型処理されている。これにより、セラミックシートが押圧面に貼り付くことなく、熱圧着後に押圧面をセラミックシートからスムーズに離間させることができる。これにより、打ち抜かれた後のセラミックシートが複数の積層体の第2側面から剥離することを防止することができる。
上記押圧面を有する弾性部材で上記セラミックシートを押圧することにより、上記セラミックシートが上記複数の積層体の上記第2側面に熱圧着されてもよい。
また、弾性部材で上記押圧面を有する離型フィルムを介して上記セラミックシートを押圧することにより、上記セラミックシートが上記複数の積層体の上記第2側面に熱圧着されてもよい。上記フィルムは、PETフィルムであってもよい。
これらの場合、上記弾性部材のJIS K 6253に準拠したゴム硬さはA60〜A80であってもよい。また、上記弾性部材は、フッ素系ゴム又はシリコン系ゴムで形成されていてもよい。
これらの構成では、複数の積層体の第2側面にセラミックシートを更に良好に熱圧着することができる。
打ち抜かれた上記セラミックシートが上記複数の積層体の上記第2側面に更に熱圧着されてもよい。
この構成では、積層体の第2側面に対するサイドマージン部の高い接着性をより確実に得ることができる。
以上述べたように、本発明によれば、積層体の側面に対するサイドマージン部の高い接着性が得られる積層セラミック電子部品の製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記製造方法のセラミックシート準備工程で準備されるセラミックシートの平面図である。 上記製造方法の積層工程を示す斜視図である。 上記製造方法の切断工程を示す平面図である。 上記切断工程を示す部分断面図である。 上記製造方法のサイドマージン部形成工程で得られる未焼成のセラミック素体の斜視図である。 上記製造方法におけるサイドマージン部の形成方法を示すフローチャートである。 上記形成方法のセラミックシート配置工程を示す部分断面図である。 上記形成方法の熱圧着工程を示す部分断面図である。 上記熱圧着工程の過程を例示する部分断面図である。 上記熱圧着工程の比較例を示す部分断面図である。 上記熱圧着工程の他の実施形態を示す部分断面図である。 上記形成方法の打ち抜き工程を示す部分断面図である。 上記形成方法の再熱圧着工程を示す部分断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。Z軸は、鉛直方向を向いた軸である。X軸及びY軸は、Z軸と直交する水平方向を向いた軸である。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を共通の姿勢で示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、X軸と直交する第1及び第2端面と、Y軸と直交する第1及び第2側面と、Z軸と直交する第1及び第2主面と、を有する6面体として構成される。
各外部電極14,15は、セラミック素体11の両端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の各端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の両端面から一方の主面のみに延び、X−Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Y軸と直交し、Y軸方向に対向する一対の側面Sを有する。また、積層体16は、X軸と直交し、X軸方向に対向する一対の端面と、Z軸と直交し、Z軸方向に対向する一対の主面と、を有する。
積層体16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の一対の主面を構成している。
容量形成部18は、複数のセラミック層の間に配置され、X−Y平面に沿って延びるシート状の複数の第1及び第2内部電極12,13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
第1内部電極12は、第1外部電極14に覆われた端面に引き出されている。一方、第2内部電極13は第2外部電極15に覆われた端面に引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の一対の側面Sにそれぞれ露出している。サイドマージン部17は、積層体16の一対の側面Sをそれぞれ覆っている。これにより、積層体16の両側面Sにおける内部電極12,13間の絶縁性を確保することができる。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)、チタン酸カルシウム(CaTiO)、チタン酸マグネシウム(MgTiO)、ジルコン酸カルシウム(CaZrO)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)、ジルコン酸バリウム(BaZrO)、酸化チタン(TiO)などの組成系で構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
[積層セラミックコンデンサ10の製造方法]
図4は、本実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜9は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜9を適宜参照しながら説明する。
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102の厚さは、焼成後の容量形成部18におけるセラミック層の厚さに応じて調整される。第3セラミックシート103の厚さは適宜調整可能である。
図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図6に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、押し切り刃や回転刃などを用いることができる。
図7,8は、ステップS03の一例を説明するための模式図である。図7は、積層シート104の平面図である。図8は、積層シート104のY−Z平面に沿った断面図である。積層シート104は、例えば発泡剥離シートなどの粘着シートF1によって保持された状態で、切断線Lx,Lyに沿って押し切り刃BLで切断される。
まず、図8(A)に示すように、押し切り刃BLを積層シート104のZ軸方向上方に、先端をZ軸方向下方の積層シート104に向けて配置する。次に、図8(B)に示すように、押し切り刃BLをZ軸方向下方に、粘着シートF1に到達するまで移動させ、積層シート104を貫通させる。
そして、図8(C)に示すように、押し切り刃BLをZ軸方向上方に向けて移動させることにより、積層シート104から引き抜く。これにより、積層シート104がX軸及びY軸方向に切り分けられ、Y軸方向に内部電極112,113が露出する側面Sを有する積層体116が形成される。
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層体116の両側面Sに未焼成のサイドマージン部117を設ける。これにより、図9に示すように、内部電極112,113が露出した側面Sがサイドマージン部117によって覆われた未焼成のセラミック素体111が得られる。
本実施形態に係るサイドマージン部117の形成方法では、積層体116の側面Sに対するサイドマージン部117の高い接着性が得られる。これにより、積層セラミックコンデンサ10の高い信頼性及び歩留まりを実現可能である。ステップS04におけるサイドマージン部117の形成方法の詳細については後述する。
(ステップS05:焼成)
ステップS05では、ステップS04で得られた図9に示すセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS05によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。ステップS06における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極112,113が露出した積層体116の側面Sにサイドマージン部117が形成されるため、セラミック素体11における複数の内部電極12,13のY軸方向の端部の位置が、0.5μm以内の範囲で揃う。
[サイドマージン部117の形成方法]
図10は、上記のステップS04で実施される本実施形態に係るサイドマージン部117の形成方法を示すフローチャートである。図11〜17はサイドマージン部117の形成方法を説明するための図である。以下、サイドマージン部117の形成方法について、図10に沿って、図11〜17を適宜参照しながら説明する。
(ステップS41:積層体向き変更)
ステップS41では、積層体116の側面Sの向きをY軸方向からZ軸方向に変更する。これは、図8(C)に示すステップS03の直後の状態では、複数の積層体116の側面Sの向きが揃っておらず、複数の積層体116の側面Sに一括してサイドマージン部117を形成することが困難なためである。
積層体116の側面Sの向きをY軸方向からZ軸方向に変更する方法は、特定の構成に限定されないが、例えば、複数の積層体116を一括してY軸方向に転動させることができる。これにより、積層体116が90°回転し、積層体116の一対の側面SがそれぞれZ軸方向上方及び下方を向く。
この場合、積層体116を転動させる前に、例えば、積層体116を粘着シートF1から伸張性を有する粘着シートF2に貼り変え、粘着シートF2を伸長させることにより、積層体116のY軸方向の間隔を広げておくことが好ましい。これにより、粘着シートF2上において積層体116を転動させやすくなる。
(ステップS42:セラミックシート配置)
ステップS42では、積層体116の側面S上にセラミックシート117sを配置する。セラミックシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートである。セラミックシート117sは、セラミックシート101,102,103と同様に形成可能である。
図11は、ステップS42の過程を示す図である。図11(A)に示すステップS41の直後の状態では、積層体116が粘着シートF2のZ軸方向上面に配列され、粘着シートF2のZ軸方向下面が保持板Hに保持されている。積層体116は、Z軸方向下方を向いた第1側面Sが粘着シートF2に保持されている。
ステップS42では、図11(B)に示すように、複数の積層体116を一括して被覆可能な一連のセラミックシート117sが、複数の積層体116のZ軸方向上方を向いた第2側面S上に配置される。つまり、セラミックシート117sは、複数の積層体116を挟んで粘着シートF2と対向するように配置される。
(ステップS43:熱圧着)
ステップS43では、ステップS42で配置したセラミックシート117sを積層体116の側面Sに熱圧着する。図12は、ステップS43の過程を示す図である。ステップS43では、加熱加圧部材Eが用いられる。加熱加圧部材Eは、X軸方向に沿って延びる板状の弾性部材E1及び加熱プレートE2を有する。
弾性部材E1は、弾性体で形成されている。弾性部材E1のZ軸方向下面は、離型処理された押圧面pとして構成される。押圧面pに施される離型処理としては、例えば、フッ素系離型剤やシリコン系離型剤の塗布処理などが挙げられる。加熱プレートE2は、弾性部材E1のZ軸方向上面に設けられ、弾性部材E1を加熱可能な発熱部品として構成される。
ステップS43ではまず、図12(A)に示すように、加熱加圧部材Eをセラミックシート117sのZ軸方向上方に配置し、押圧面pをセラミックシート117sに対向させる。次に、図12(B)に示すように、加熱加圧部材EをZ軸方向下方に移動させ、押圧面pをセラミックシート117sに接触させる。
そして、加熱プレートE2によって弾性部材E1を加熱しながら、弾性部材E1の押圧面pによってセラミックシート117sをZ軸方向下方に押圧する。これにより、弾性部材E1の押圧面pからセラミックシート117sに熱を加えながら、セラミックシート117sを積層体116の側面Sに押し付けることができる。
このため、押圧面pから加わる熱によって柔軟になっているセラミックシート117sが積層体116の側面Sに沿って隙間なく密着する。例えば、図13(A)に示すように、積層体116の側面SがX−Y平面に対して傾きを持つ平面や凹凸形状の曲面などの場合にも、セラミックシート117sを確実に密着させることができる。
押圧面pによる押圧の際のセラミックシート117sの温度は、例えば加熱プレートE2の出力によって制御可能であり、50℃以上150℃以下とすることが好ましい。また、押圧面pによるセラミックシート117sの押圧時間は、例えば、1秒以上10秒以下の範囲内で設定することができる。
また、押圧面pは弾性変形可能であるため、より確実にセラミックシート117sをすべての積層体116の側面Sに押し付けることができる。例えば、図13(B)に示すように、複数の積層体116の側面SのZ軸方向の高さにばらつきがある場合にも、セラミックシート117sを複数の積層体116の側面Sに密着させることができる。
押圧面pを構成する弾性部材E1は、適度な硬度及び弾性率を有することが好ましい。具体的に、弾性部材E1のJIS K 6253に準拠したゴム硬さはA60〜A80であることが好ましい。このような弾性部材E1は、例えば、フッ素系ゴムやシリコン系ゴムによって形成可能である。
熱圧着が完了した後に、図12(C)に示すように、加熱加圧部材EをZ軸方向上方に移動させることにより、押圧面pをセラミックシート117sから離間させる。このとき、押圧面pが離型処理されているため、セラミックシート117sが押圧面p側に貼り付くことを防止することができる。
図14は、弾性部材E1を有する加熱加圧部材Eに代えて、弾性部材E1aを有する加熱加圧部材Eaを用いて積層体116の側面Sにセラミックシート117sを熱圧着する例を示している。加熱加圧部材Eaの弾性部材E1aには、Z軸方向下面qが離型処理されておらず、つまり離型処理された押圧面pが設けられていない。
弾性部材E1aの下面qをセラミックシート117sに接触させて熱圧着を行うと、セラミックシート117sが弾性部材E1aに貼り付きやすい。このため、加熱加圧部材EaをZ軸方向上方に移動させると、図14に示すように、セラミックシート117sが弾性部材E1aの下面qに貼り付いて積層体116の側面Sから剥離することがある。
このため、セラミックシート117sの熱圧着には、離型処理された押圧面pが設けられた弾性部材E1を有する加熱加圧部材Eを用いることが好ましい。なお、離型処理された離型フィルムPを用いることにより、押圧面pが設けられていない弾性部材E1aを有する加熱加圧部材Eでセラミックシート117sの熱圧着を行うこともできる。
つまり、図15に示すように、弾性部材E1aの下面qとセラミックシート117sとの間に離型フィルムPを配置し、弾性部材E1aの下面qとセラミックシート117sとが直接接触しないようにする。この場合、離型処理された離型フィルムPのZ軸方向下面が押圧面pとなる。
これにより、図15に示す構成でも、図12に示す構成と同様に、熱圧着後にセラミックシート117sが積層体116の側面Sから剥離することを防止することができる。離型フィルムPは、例えば、弾性部材E1aの下面qとともに柔軟に変形可能に構成されたPETフィルムで形成することができる。
(ステップS44:打ち抜き)
ステップS44では、ステップS43で熱圧着されたセラミックシート117sを積層体116の側面Sで打ち抜く。図16は、ステップS44の過程を示す図である。ステップS44では、X−Y平面に沿って延びる板状の弾性部材Dを用いる。弾性部材Dは、低弾性であることが好ましく、例えば、低弾性ゴムで形成することができる。
ステップS44ではまず、図16(A)に示すように、弾性部材Dをセラミックシート117sのZ軸方向上方に対向させる。次に、図16(B)に示すように、弾性部材DをZ軸方向下方にセラミックシート117sに接触するまで移動させ、更に弾性部材Dでセラミックシート117sをZ軸方向下方に押し込む。
このとき、弾性部材Dは、複数の積層体116の間の空間に食い込むことにより、セラミックシート117sにおける積層体116の側面Sに保持されていない領域をZ軸方向下方に押し下げる。これにより、セラミックシート117sは、Z軸方向に加わるせん断力によって、各積層体116の側面Sの輪郭に沿って切断される。
そして、図16(C)に示すように、弾性部材DをZ軸方向上方に移動させることにより、弾性部材Dをセラミックシート117sから離間させる。このとき、各積層体116の側面S上に残ったセラミックシート117sがサイドマージン部117となる。複数の積層体116の間の空間に残ったセラミックシート117sは除去する。
(ステップS45:再熱圧着)
ステップS45では、ステップS44で積層体116の側面Sに形成されたサイドマージン部117を更に熱圧着する。図17は、ステップS45の過程を示す図である。ステップS45では、ステップS43と同様の加熱加圧部材Eを用いるが、ステップS43とは異なる構成の加熱加圧部材を用いてもよい。
ステップS45ではまず、図17(A)に示すように、加熱加圧部材Eをサイドマージン部117のZ軸方向上方に配置し、押圧面pをサイドマージン部117に対向させる。次に、図17(B)に示すように、加熱加圧部材EをZ軸方向下方に移動させ、押圧面pをサイドマージン部117に接触させる。
そして、加熱プレートE2によって弾性部材E1を加熱しながら、弾性部材E1の押圧面pによってサイドマージン部117をZ軸方向下方に押圧する。これにより、弾性部材E1の押圧面pからサイドマージン部117に熱を加えながら、サイドマージン部117を積層体116の側面Sに押し付けることができる。
押圧面pによる押圧の際のサイドマージン部117の温度は、例えば加熱プレートE2の出力によって制御可能であり、50℃以上150℃以下とすることが好ましい。また、押圧面pによるサイドマージン部117の押圧時間は、例えば、1秒以上10秒以下の範囲内で設定することができる。
最後に、図17(C)に示すように、加熱加圧部材EをZ軸方向上方に移動させることにより、弾性部材E1の押圧面pをサイドマージン部117から離間させる。このように、切断後のサイドマージン部117を積層体116の側面Sに再び熱圧着することにより、サイドマージン部117の高い接着性をより確実に確保することができる。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10の製造方法について説明したが、本発明の製造方法は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
18…容量形成部
19…カバー部
101,102,103…セラミックシート
104…積層シート
111…セラミック素体
112,113…内部電極
116…積層体
117…サイドマージン部
117s…セラミックシート
S…側面
F1,F2…粘着シート
E,Ea…加熱加圧部材
E1,E1a…弾性部材
E2…加熱プレート
p…押圧面
P…離型フィルム
D…弾性部材

Claims (7)

  1. 第1軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に位置する複数の内部電極と、前記第1軸と直交する第2軸方向に対向し、前記複数の内部電極が露出する第1及び第2側面と、を有し、前記第1側面を保持する粘着シート上に配列された複数の積層体を用意し、
    前記複数の積層体の前記第2側面上に一連のセラミックシートを配置し、
    弾性変形可能で、かつ離型処理された押圧面を前記セラミックシートに接触させて、前記セラミックシートを前記複数の積層体の前記第2側面に熱圧着し、
    熱圧着された前記セラミックシートを前記複数の積層体の前記第2側面で打ち抜く
    積層セラミック電子部品の製造方法。
  2. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記押圧面を有する弾性部材で前記セラミックシートを押圧することにより、前記セラミックシートを前記複数の積層体の前記第2側面に熱圧着する
    積層セラミック電子部品の製造方法。
  3. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    弾性部材で前記押圧面を有する離型フィルムを介して前記セラミックシートを押圧することにより、前記セラミックシートを前記複数の積層体の前記第2側面に熱圧着する
    積層セラミック電子部品の製造方法。
  4. 請求項3に記載の積層セラミック電子部品の製造方法であって、
    前記離型フィルムは、PETフィルムである
    積層セラミック電子部品の製造方法。
  5. 請求項2から4のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
    前記弾性部材のJIS K 6253に準拠したゴム硬さはA60〜A80である
    積層セラミック電子部品の製造方法。
  6. 請求項2から5のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
    前記弾性部材は、フッ素系ゴム又はシリコン系ゴムで形成されている
    積層セラミック電子部品の製造方法。
  7. 請求項1から6のいずれか1項に記載の積層セラミック電子部品であって、
    打ち抜かれた前記セラミックシートを前記複数の積層体の前記第2側面に更に熱圧着する
    積層セラミック電子部品の製造方法。
JP2018170308A 2018-09-12 2018-09-12 積層セラミック電子部品の製造方法 Active JP7213644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018170308A JP7213644B2 (ja) 2018-09-12 2018-09-12 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018170308A JP7213644B2 (ja) 2018-09-12 2018-09-12 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2020043250A true JP2020043250A (ja) 2020-03-19
JP7213644B2 JP7213644B2 (ja) 2023-01-27

Family

ID=69798781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018170308A Active JP7213644B2 (ja) 2018-09-12 2018-09-12 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7213644B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003205510A (ja) * 2002-01-11 2003-07-22 Murata Mfg Co Ltd グリーンシートの積層方法および積層装置
JP2005324990A (ja) * 2004-05-14 2005-11-24 Teijin Solfill Kk 自立性多孔質セラミックシートおよびそれからなる電子部品
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2014093514A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2017135202A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2017168746A (ja) * 2016-03-17 2017-09-21 株式会社村田製作所 電子部品及び電子部品の製造方法
JP2017195359A (ja) * 2016-04-19 2017-10-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003205510A (ja) * 2002-01-11 2003-07-22 Murata Mfg Co Ltd グリーンシートの積層方法および積層装置
JP2005324990A (ja) * 2004-05-14 2005-11-24 Teijin Solfill Kk 自立性多孔質セラミックシートおよびそれからなる電子部品
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2014093514A (ja) * 2012-11-06 2014-05-19 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2017135202A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2017168746A (ja) * 2016-03-17 2017-09-21 株式会社村田製作所 電子部品及び電子部品の製造方法
JP2017195359A (ja) * 2016-04-19 2017-10-26 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Also Published As

Publication number Publication date
JP7213644B2 (ja) 2023-01-27

Similar Documents

Publication Publication Date Title
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
KR20140097062A (ko) 적층 세라믹 전자부품의 제조방법
JP7304686B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
JP2019117817A (ja) 積層セラミック電子部品の製造方法
JP2017157695A (ja) 積層セラミック電子部品の製造方法
JP2021158132A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7213644B2 (ja) 積層セラミック電子部品の製造方法
JP7122129B2 (ja) 積層セラミック電子部品の製造方法
JP7122121B2 (ja) 積層セラミック電子部品の製造方法
JP7432335B2 (ja) 積層セラミック電子部品の製造方法
JP7385374B2 (ja) 積層セラミック電子部品
JP7484049B2 (ja) 積層セラミック電子部品の製造方法
JP7484047B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7328749B2 (ja) 積層セラミック電子部品及びその製造方法
JP7312809B2 (ja) 積層セラミック電子部品の製造方法
JP7446896B2 (ja) 積層セラミック電子部品の製造方法
JP2022115410A (ja) 積層セラミック電子部品の製造方法
US11694845B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP7261557B2 (ja) 積層セラミック電子部品の製造方法
US20220359122A1 (en) Method for multilayer ceramic electronic device with punched out side margin parts
JP2023000001A (ja) 積層セラミック電子部品の製造方法
JP2020136589A (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び積層セラミック電子部品製造用のセラミック積層チップ
JP2021111754A (ja) 積層セラミック電子部品の製造方法
CN112309719A (zh) 层叠陶瓷电子部件和部件安装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221005

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7213644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150