JP2017135202A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2017135202A JP2017135202A JP2016012551A JP2016012551A JP2017135202A JP 2017135202 A JP2017135202 A JP 2017135202A JP 2016012551 A JP2016012551 A JP 2016012551A JP 2016012551 A JP2016012551 A JP 2016012551A JP 2017135202 A JP2017135202 A JP 2017135202A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- multilayer ceramic
- side margin
- pressing
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】積層セラミック電子部品の製造方法では、積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出した側面と、をそれぞれ有し、上記側面をサイドマージンシートに対向させて配列された複数の積層チップが準備される。上記複数の積層チップについて、上記側面と上記サイドマージンシートとの間に押圧力を加えることにより、上記側面で上記サイドマージンシートを打ち抜く動作が複数回に分けて実行される。
【選択図】図13
Description
上記複数の積層チップについて、上記側面と上記サイドマージンシートとの間に押圧力を加えることにより、上記側面で上記サイドマージンシートを打ち抜く動作が複数回に分けて実行される。
この点、上記の構成では、複数の積層チップの側面でサイドマージンシートを打ち抜く動作を複数回に分けて実行するため、各打ち抜き動作における押圧力が小さくて済む。このため、大型の装置や複雑な設備の導入を伴わずに効率的にサイドマージン部を後付け可能である。
上記複数の押圧領域ごとに上記動作を実行してもよい。
この構成では、各押圧領域ごとに打ち抜き動作を実行するため、各打ち抜き動作における押圧力が小さくて済む。
上記複数の列をそれぞれ上記複数の押圧領域に区画してもよい。
この構成では、積層チップの各列ごとに打ち抜き動作を実行するため、各打ち抜き動作における押圧力が小さくて済む。
上記共通形状に対応する押圧部を用いて上記動作を実行してもよい。
この構成では、複数の押圧領域について共通の押圧部を用いて打ち抜き動作を行うことができる。これにより、打ち抜き動作を行うための装置や設備をシンプルにすることができる。
また、上記動作では、上記複数の積層チップに押圧力を加えてもよい。
これらの構成では、より良好に打ち抜き動作を実行することができる。
この場合、上記押圧部は上記配列方向に平行な中心軸を有するローラであってもよい。
これらの構成では、ローラなどの押圧部を相対移動させるによって複数の積層チップについて打ち抜き動作を連続的に実行可能である。これらの構成では、各打ち抜き動作ごとに押圧部による押圧力を解除する必要がないため、より効率的に打ち抜き動作を実行可能である。
上記複数の積層チップについて、上記第1及び第2サイドマージンシートに押圧力を加えることにより、上記第1及び第2側面でそれぞれ上記第1及び第2サイドマージンシートを同時に打ち抜く動作が複数回に分けて実行される。
この場合、上記複数の積層チップの配列方向に平行な中心軸を有する一対のローラによって上記第1及び第2サイドマージン部に押圧力を加えながら、上記一対のローラを上記配列方向に相対移動させることにより、上記動作を連続的に実行してもよい。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の第1の実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10のB−B'線に沿った断面図である。
なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、単層構造であっても複層構造であってもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
サイドマージン部17は、X−Z平面に沿って延びる平板状であり、積層チップ16のY軸方向両側面P,Qをそれぞれ覆っている。
積層チップ16は、容量形成部18と、カバー部19と、を有する。カバー部19は、X−Y平面に沿って延びる平板状であり、容量形成部18のZ軸方向両主面をそれぞれ覆っている。
サイドマージン部17及びカバー部19は、主に、容量形成部18を保護するとともに、容量形成部18の周囲の絶縁性を確保する機能を有する。
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜15は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜15を適宜参照しながら説明する。
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向最上面及び最下面にそれぞれカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
ステップS03では、ステップS02で得られた積層シート104を切断することにより未焼成の積層チップ116を作製する。
これにより、積層シート104が個片化され、図8に示す積層チップ116が得られる。積層チップ116には、内部電極112,113が露出した切断面である側面P,Qが形成されている。
ステップS04では、ステップS03で得られた積層チップ116の側面P,Qに、未焼成のサイドマージン部117を形成する。
以下の説明では、積層チップ116の側面Pにサイドマージン部117を形成した後に、積層チップ116の側面Qにサイドマージン部117を形成する。しかし、積層チップ116の側面P,Qにおけるサイドマージン部117を形成する順序は反対であってもよい。
なお、積層チップ116の向きを変更する方法は、特定の方法に限定されない。また、積層チップ116は、テープT2以外であっても、テープT2と同様の機能を有する保持部材で保持することが可能である。
押圧部200は、支持盤300に対してY軸方向上方に対向する押圧面を有する弾性部201と、弾性部201をY軸方向上側から保持する保持部202と、から構成される。弾性部201を形成する材料は、各種ゴムなどの弾性体から適宜選択可能である。押圧部200は、テープT2における積層チップ116の配列領域のZ軸方向全幅にわたって延びる棒状である。
本実施形態では、積層チップ116が、Z軸及びX軸方向に12行9列に等間隔に配列されている。しかし、テープT2上における積層チップ116の数や間隔などの配列態様は適宜変更可能である。
また、打ち抜き装置E1の押圧部200は、Y軸方向に上下動可能である。これにより、打ち抜き装置E1は、押圧部200によってサイドマージンシート117sをY軸方向下方に押圧することが可能である。
なお、打ち抜き装置E1では、押圧部200と支持盤300とが相対移動可能であればよく、例えば、支持盤300がX軸及びY軸方向に移動可能に構成されていてもよい。
まず、図11(A)に示すように、押圧部200を積層チップ116の列に対向させた状態でY軸方向下方に移動させる。これにより、押圧部200の弾性部201がサイドマージンシート117sを押圧する。
以上により、打ち抜き装置E1による打ち抜き動作が完了する。
打ち抜き装置E1では、支持盤300上に、Z軸方向に並ぶ積層チップ116の列をそれぞれ1列含むn個の押圧領域Anが設定されている。つまり、X軸方向n列目の積層チップ116が押圧領域Anに配置されている。
押圧領域Anの数は、積層チップ116の列数に応じて適宜決定可能である。本実施形態では、押圧領域A1〜A9が設定されている。
また、押圧領域Anは、上記のようにZ軸方向に並ぶ積層チップ116の列ごとに設定されるほか、X軸方向に並ぶ積層チップ116の行ごとに設定されてもよい。この場合、押圧部200は、積層チップ116の各行を押圧可能で、かつZ軸方向に移動可能に構成することができる。
具体的には、積層チップ116をテープT2からテープT3に移し替えることにより、テープT3によって積層チップ116の側面Pに設けられたサイドマージン部117を保持する。これにより、各積層チップ116の側面P,Qの向きが図9に示す向きとは反対になり、側面QがY軸方向上方を向く。
したがって、積層チップ116の側面Qについても側面Pと同様の要領でサイドマージン部117を形成することができる。
素体111の形状は、焼成後の素体11の形状に応じて決定可能である。例えば、1.0mm×0.5mm×0.5mmの素体11を得るために、1.2mm×0.6mm×0.6mmの素体111を作製することができる。
ステップS05では、ステップS04で得られた未焼成の素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10の素体11を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップS06では、ステップS05で得られた素体11に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。
本発明の第2の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第2の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
押圧領域Bnの数は、積層チップ116の配列態様に応じて適宜決定可能である。本実施形態では、押圧領域B1〜B9が設定されている。押圧領域B1〜B9は、逆S字状に並んでいる。
また、打ち抜き装置E2は、複数の押圧領域Bnについて同時に打ち抜き動作を実行してもよい。この場合、打ち抜き装置E2は、複数の押圧部210を有していてもよい。
本発明の第3の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第3の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
一例として、サイドマージンシート117sが柔らかい場合には、打ち抜き動作においてサイドマージンシート117sに対してより急峻にせん断力が加わることが好ましい。つまり、積層チップ116が配置されていない空き領域Vにおいてローラ220がサイドマージンシート117sを押し下げる速度が速いことが好ましい。
このためには、例えば、図19(A)に示すローラ220の半径Rを小さくすることが有効である。また、ローラ220のX軸方向の移動速度を大きくすることも有効である。
本発明の第4の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第1の実施形態と共通する。第4の実施形態について、第1の実施形態と同様の構成の説明を適宜省略する。
図20(A)に示すように、第1の実施形態とは反対に、積層チップ116の側面PがY軸方向下側に向けられて支持盤300に対向させられる。サイドマージンシート117sは、平板状の弾性板400を介して支持盤300上に配置される。弾性板400を形成する材料は、各種ゴムなどの弾性体から適宜選択可能である。
そして、図20(B)に示すように、積層チップ116は、側面Pがサイドマージンシート117sに接触するように、サイドマージンシート117s上にセットされる。
まず、図21(A)に示すように、押圧部200を、押圧領域A1に配置された積層チップ116の列に対向させた状態でY軸方向下方に移動させる。これにより、押圧部200がテープT2を押圧し、積層チップ116をサイドマージンシート117sに押し付ける。
本発明の第5の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第4の実施形態と共通する。第5の実施形態について、第4の実施形態と同様の構成の説明を適宜省略する。
本発明の第6の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04の以下に説明する構成以外について第3の実施形態と共通する。第6の実施形態について、第3の実施形態と同様の構成の説明を適宜省略する。
本発明の第7の実施形態に係る積層セラミックコンデンサ10の製造方法は、図4のステップS04以外が第6の実施形態と共通する。第7の実施形態について、第6の実施形態と同様の構成については適宜その説明を省略する。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
一例として、ステップS03で個片化した未焼成の積層チップ116を焼成して積層チップ16とした後に、積層チップ16にサイドマージン部117を設けてもよい。この場合、焼成後の積層チップ16に対してステップS04〜S06を行うことができる。
11…素体
12,13…内部電極
14,15…外部電極
16…積層チップ
17…サイドマージン部
18…容量形成部
19…カバー部
104…積層シート
111…未焼成の素体
112,113…未焼成の内部電極
116…未焼成の積層チップ
117…未焼成のサイドマージン部
117s…サイドマージンシート
200…押圧部
201…弾性部
300…支持盤
P,Q…側面
T1,T2…テープ
A1〜A9…押圧領域
V…空き領域
Claims (10)
- 積層されたセラミック層と、前記セラミック層の間に配置された内部電極と、前記内部電極が露出した側面と、をそれぞれ有し、前記側面をサイドマージンシートに対向させて配列された複数の積層チップを準備し、
前記複数の積層チップについて、前記側面と前記サイドマージンシートとの間に押圧力を加えることにより、前記側面で前記サイドマージンシートを打ち抜く動作を複数回に分けて実行する
積層セラミック電子部品の製造方法。 - 請求項1に記載の積層セラミック電子部品の製造方法であって、
前記複数の積層チップを複数の押圧領域に区画し、
前記複数の押圧領域ごとに前記動作を実行する
積層セラミック電子部品の製造方法。 - 請求項2に記載の積層セラミック電子部品の製造方法であって、
前記複数の積層チップが複数の列を成し、
前記複数の列をそれぞれ前記複数の押圧領域に区画する
積層セラミック電子部品の製造方法。 - 請求項2又は3に記載の積層セラミック電子部品の製造方法であって、
前記複数の押圧領域がそれぞれ共通形状を有し、
前記共通形状に対応する押圧部を用いて前記動作を実行する
積層セラミック電子部品の製造方法。 - 請求項2から4のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
前記動作では、弾性体によって前記サイドマージンシートに押圧力を加える
積層セラミック電子部品の製造方法。 - 請求項2から4のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
前記セラミックシートを弾性体上に配置し、
前記動作では、前記複数の積層チップに押圧力を加える
積層セラミック電子部品の製造方法。 - 請求項1に記載の積層セラミック電子部品の製造方法であって、
押圧部によって前記側面と前記サイドマージンシートとの間に押圧力を加えながら、前記押圧部を前記複数の積層チップの配列方向に相対移動させることにより、前記動作を連続的に実行する
積層セラミック電子部品の製造方法。 - 請求項7に記載の積層セラミック電子部品の製造方法であって、
前記押圧部は前記配列方向に平行な中心軸を有するローラである
積層セラミック電子部品の製造方法。 - 積層されたセラミック層と、前記セラミック層の間に配置された内部電極と、前記内部電極が露出した第1及び第2側面と、をそれぞれ有し、前記第1側面を第1サイドマージンシートに対向させ、前記第2側面を第2サイドマージンシートに対向させて配列された複数の積層チップを準備し、
前記複数の積層チップについて、前記第1及び第2サイドマージンシートに押圧力を加えることにより、前記第1及び第2側面でそれぞれ前記第1及び第2サイドマージンシートを同時に打ち抜く動作を複数回に分けて実行する
積層セラミック電子部品の製造方法。 - 請求項9に記載の積層セラミック電子部品の製造方法であって、
前記複数の積層チップの配列方向に平行な中心軸を有する一対のローラによって前記第1及び第2サイドマージン部に押圧力を加えながら、前記一対のローラを前記配列方向に相対移動させることにより、前記動作を連続的に実行する
積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012551A JP6426112B2 (ja) | 2016-01-26 | 2016-01-26 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012551A JP6426112B2 (ja) | 2016-01-26 | 2016-01-26 | 積層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017135202A true JP2017135202A (ja) | 2017-08-03 |
JP6426112B2 JP6426112B2 (ja) | 2018-11-21 |
Family
ID=59505035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016012551A Active JP6426112B2 (ja) | 2016-01-26 | 2016-01-26 | 積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6426112B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190069305A (ko) * | 2017-12-11 | 2019-06-19 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 전자 부품 및 그 제조 방법 |
JP2019160834A (ja) * | 2018-03-07 | 2019-09-19 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
CN110875139A (zh) * | 2018-09-03 | 2020-03-10 | 三星电机株式会社 | 电容器组件 |
JP2020043250A (ja) * | 2018-09-12 | 2020-03-19 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP2020188192A (ja) * | 2019-05-16 | 2020-11-19 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2021007123A (ja) * | 2019-06-27 | 2021-01-21 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法およびプレス装置 |
JP7292101B2 (ja) | 2019-05-20 | 2023-06-16 | 太陽誘電株式会社 | 積層セラミック電子部品及び積層セラミック電子部品の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349669A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
JPH09234696A (ja) * | 1995-12-25 | 1997-09-09 | Ngk Insulators Ltd | シート材の順送り加工装置 |
JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
JP2001167989A (ja) * | 1999-12-08 | 2001-06-22 | Tokyo Ueruzu:Kk | 電子部品の電極形成装置 |
JP2008021959A (ja) * | 2006-04-13 | 2008-01-31 | Alps Electric Co Ltd | グリーンシートのスルーホール加工装置およびスルーホール加工方法 |
JP2012209539A (ja) * | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
-
2016
- 2016-01-26 JP JP2016012551A patent/JP6426112B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06349669A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
JPH09234696A (ja) * | 1995-12-25 | 1997-09-09 | Ngk Insulators Ltd | シート材の順送り加工装置 |
JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
JP2001167989A (ja) * | 1999-12-08 | 2001-06-22 | Tokyo Ueruzu:Kk | 電子部品の電極形成装置 |
JP2008021959A (ja) * | 2006-04-13 | 2008-01-31 | Alps Electric Co Ltd | グリーンシートのスルーホール加工装置およびスルーホール加工方法 |
JP2012209539A (ja) * | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7044534B2 (ja) | 2017-12-11 | 2022-03-30 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
JP2019106427A (ja) * | 2017-12-11 | 2019-06-27 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
CN110010346A (zh) * | 2017-12-11 | 2019-07-12 | 太阳诱电株式会社 | 层叠陶瓷电子部件及其制造方法 |
KR102582237B1 (ko) * | 2017-12-11 | 2023-09-26 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 전자 부품 및 그 제조 방법 |
KR20190069305A (ko) * | 2017-12-11 | 2019-06-19 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 전자 부품 및 그 제조 방법 |
JP2019160834A (ja) * | 2018-03-07 | 2019-09-19 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP7122129B2 (ja) | 2018-03-07 | 2022-08-19 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
CN110875139A (zh) * | 2018-09-03 | 2020-03-10 | 三星电机株式会社 | 电容器组件 |
CN110875139B (zh) * | 2018-09-03 | 2022-09-23 | 三星电机株式会社 | 电容器组件 |
JP7213644B2 (ja) | 2018-09-12 | 2023-01-27 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP2020043250A (ja) * | 2018-09-12 | 2020-03-19 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
JP2020188192A (ja) * | 2019-05-16 | 2020-11-19 | 株式会社村田製作所 | 電子部品の製造方法 |
JP7306051B2 (ja) | 2019-05-16 | 2023-07-11 | 株式会社村田製作所 | 電子部品の製造方法 |
US11875949B2 (en) | 2019-05-16 | 2024-01-16 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component |
JP7292101B2 (ja) | 2019-05-20 | 2023-06-16 | 太陽誘電株式会社 | 積層セラミック電子部品及び積層セラミック電子部品の製造方法 |
JP7041401B2 (ja) | 2019-06-27 | 2022-03-24 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法およびプレス装置 |
JP2021007123A (ja) * | 2019-06-27 | 2021-01-21 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法およびプレス装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6426112B2 (ja) | 2018-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6426112B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
US10622148B2 (en) | Multi-layer ceramic capacitor | |
KR101378816B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US9039859B2 (en) | Method for manufacturing monolithic ceramic electronic components | |
JP6490024B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP6131756B2 (ja) | コンデンサ素子の製造方法 | |
KR20120104949A (ko) | 적층 세라믹 전자부품의 제조방법 | |
JP7196946B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
JP6329978B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2019117817A (ja) | 積層セラミック電子部品の製造方法 | |
JP2000340448A (ja) | 積層セラミックコンデンサ | |
JP7127720B2 (ja) | 積層セラミック電子部品の製造方法 | |
US20220359122A1 (en) | Method for multilayer ceramic electronic device with punched out side margin parts | |
JP7328749B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP7312809B2 (ja) | 積層セラミック電子部品の製造方法 | |
US11694845B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
JP7261557B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP7432335B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP7213644B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2022115410A (ja) | 積層セラミック電子部品の製造方法 | |
JP2021158235A (ja) | 積層セラミック電子部品の製造方法 | |
JP2021118302A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6426112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |