JP2006216877A

JP2006216877A - 高周波用半導体装置

Info

Publication number: JP2006216877A
Application number: JP2005030051A
Authority: JP
Inventors: Takao Ishida; 多華生石田; Hiroshi Sasaki; 浩佐々木; Naoto Ando; 直人安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-02-07
Filing date: 2005-02-07
Publication date: 2006-08-17

Abstract

【課題】ＭＩＭキャパシタを有するＭＭＩＣにおいて、表面開口バイアホールおよび裏面開口バイアホールを利用しながら回路規模の増大を抑制した高周波用半導体装置を提供する。
【解決手段】２種類の表面開口バイアホール１００および１１０を利用して、基板１０の深さ方向に電極を有するＭＩＭキャパシタ２００を形成する。一方の電極１３Ａは配線電極の一部を構成し、他方の電極１３Ｂは表面開口バイアホール１１０から裏面開口バイアホール１０１に形成された裏面電極１４に接続されて接地される。また、半絶縁性物質ＧａＡｓから成る基板１０の一部を電極１３Ａおよび１３Ｂ間の誘電体に利用する。これらにより、ＭＩＭキャパシタ２００の基板１０上での占有面積を抑制することができる。
【選択図】図１

Description

この発明は、バイアホールおよびＭＩＭ（Metal-Insulator-Metal）キャパシタを有する高周波用半導体装置に関する。

携帯電話等の移動端末を利用した無線通信等の分野においては、取り扱う情報量の増加に伴い、通信速度および容量の増大が要求されている。これを実現するには通信周波数の高周波化が必要であり、そのために高周波数で安定した動作をすることが可能な半導体装置の実現が望まれている。このような半導体装置として、例えばＭＭＩＣ（Monolithic Microwave Integrated Circuits：モノリシックマイクロ波集積回路）が挙げられる。

半導体装置において回路が高周波で動作するときには、回路を構成する各素子等を結合する配線の長さに起因するインダクタンス成分の影響が無視できなくなる。

ＭＭＩＣでは、ＤＣ成分のカットを目的として、接地されたキャパシタが設けられるが、キャパシタとしては一般にＭＩＭ（Metal-Insulator-Metal：金属−絶縁物−金属）構造のものが利用される。また、ＭＭＩＣではマイクロストリップ線路を利用するため、接地に際しては、裏面の電極面を接地しておき、キャパシタを構成する電極の一方をバイアホールを介して裏面電極に接続するのが一般的である。

このとき、上述したように配線長さに起因する影響が無視できなくなると、キャパシタからバイアホールに至る接続配線のインダクタンス成分とバイアホールのインダクタンス成分とを吸収できる容量のＭＩＭキャパシタが必要となる。また、キャパシタからバイアホールに至る配線が長くなるほど、その配線長さに起因するインダクタンス成分が増大し、キャパシタ容量の増大を招く。

しかし、ＭＭＩＣ等の半導体装置では、これらが利用される携帯電話等の機器に対する要求と同様に小型化、高性能化が望まれている。そのため、回路規模の増大につながるＭＩＭキャパシタの大容量化を回避する必要がある。

このような問題を回避するための技術として、例えば、特許文献１がある。特許文献１では、基板表面側に構成したＭＩＭキャパシタに対して、その直下に基板裏面側から開口する裏面開口バイアホールを設けることでＭＩＭキャパシタからバイアホールに至る配線長さの影響を回避している。

しかし、裏面開口バイアホールを利用して基板表面側に設けたＭＩＭキャパシタを接地する場合、例えば、裏面開口バイアホールを形成するためのエッチング工程でオーバーエッチングが発生し、接地のために裏面開口バイアホール内にスパッタまたはメッキされた金属層が基板表面にはみ出してしまうことがある。その他、裏面開口バイアホールに関する問題点については特許文献２に詳しい。

そのため、特許文献２では、基板表面側から開口した表面開口バイアホールと、その直下に基板裏面側から開口する裏面開口バイアホールとを形成することで、これらの問題を解決している。

特開平３−１０２８６５号公報特許第２７４６４８３号公報

しかし、基板表側に設けたＭＩＭキャパシタを、表面開口バイアホールおよび裏面開口バイアホールを介して接地する場合、ＭＩＭキャパシタから表面開口バイアホールに至る配線が必要となるため、上述したように、配線長さに起因するインダクタンス成分が無視できないという問題があった。

また、上述したように、配線長さに起因するインダクタンス成分の影響を吸収するため大容量のＭＩＭキャパシタが必要になると、これに伴って回路規模が増大してしまうという問題もあった。

そこで、この発明の課題は、ＭＩＭキャパシタを有するＭＭＩＣにおいて、表面開口バイアホールおよび裏面開口バイアホールを利用しながら回路規模の増大を抑制する技術を提供することにある。

上記課題を解決すべく、請求項１の発明は、半絶縁性の基板と、前記基板表面から開口した第１の表面開口バイアホールと、前記第１の表面開口バイアホールの内壁上に形成された第１の電極と、前記基板表面から開口した前記第１の表面開口バイアホールより浅い第２の表面開口バイアホールと、前記第２の表面開口バイアホールの内壁上に形成され、前記第１の電極とは絶縁された第２の電極と、前記第１の表面開口バイアホールの直下に前記基板の裏面から開口した裏面開口バイアホールと、前記裏面開口バイアホールの内壁上に前記第１の電極と電気的に接続して形成された裏面電極とを備え、前記第１の電極と前記第２の電極とが前記基板を誘電体とするＭＩＭキャパシタを構成することを特徴とする。

また、請求項２の発明は、請求項１の発明に係る高周波用半導体装置であって、前記第１の表面開口バイアホールの開口部は、前記第２の表面開口バイアホールの開口部よりも開口面積が大きいことを特徴とする。

また、請求項３の発明は、基板上に形成されたＭＩＭキャパシタと、前記ＭＩＭキャパシタの表面側電極を前記基板の裏面電極に接続するために前記基板に形成されたバイアホールとを備え、前記ＭＩＭキャパシタは、前記バイアホールの周囲に延在して形成されることを特徴とする。

また、請求項４の発明は、基板上に形成されたＭＩＭキャパシタと、前記ＭＩＭキャパシタの表面側電極を前記基板の裏面電極に接続するために前記基板に形成されたバイアホールとを備え、前記バイアホールは、前記ＭＩＭキャパシタの周囲に延在して形成されることを特徴とする。

半絶縁性物質から成る基板の一部を誘電体に利用すると共に、基板に設けた２種類の表面開口バイアホールの内壁面に基板の深さ方向に形成した電極面を利用してＭＩＭキャパシタを形成することで、ＭＩＭキャパシタの基板に対する占有面積が小さくなるため、高周波用半導体装置の回路規模の増大を抑制することができる。また、ＭＩＭキャパシタを構成する電極面から表面開口バイアホールに至る配線が不要で、配線長さに起因するインダクタンス成分がない分だけＭＩＭキャパシタの静電容量が小さくなるため、ＭＩＭキャパシタの基板に対する占有面積を小さくできるという効果もある。

｛実施の形態１｝
図１は、この発明の実施の形態１に係る高周波用半導体装置ＭＭＩＣの構造を示す断面図である。ＭＭＩＣは、図１の如く、半絶縁性ＧａＡｓ基板１０と、下層配線電極１５と、上層配線電極１３Ａおよび１３Ｂと、裏面電極１４と、下層絶縁膜２１と、上層絶縁膜２２と、第１の表面開口バイアホール１１０と、２つの第２の表面開口バイアホール１００と、裏面開口バイアホール１０１とから構成される。

ここで、第１の表面開口バイアホール１１０は、第２の表面開口バイアホール１００に比べ、基板表面における開口面積が大きく、バイアホールの深さも深い。開口面積は、バイアホールの深さに応じて決定するが、その方法については後述する。

また、裏面電極１４を介して接地される上層配線電極１３Ａ（第１の電極）と、上層配線電極（第２の電極）１３Ｂとは電気的に絶縁され、各々を電極としその間に基板１０の一部である半絶縁性物質ＧａＡｓを誘電体として有するＭＩＭキャパシタ２００を構成する。

また、本実施の形態では、基板１０上、矩形の開口部を有する第１の表面開口バイアホール１１０の両側に、同じく矩形の開口部を有する第２の表面開口バイアホール１００が２つ存在して、図１のような断面構造を成すものとして説明するが、本発明はこれに限るものではない。例えば、円形の開口部を有する第１の表面開口バイアホールの周囲を囲うように第２の表面開口バイアホール１００が形成されて図１のような断面構造を成す態様であっても構わない。

このように、基板１０を構成する半絶縁性物質であるＧａＡｓを誘電体として利用することで、従来のＭＭＩＣ上でＭＩＭキャパシタを得るために行っていた、誘電体として利用するＳｉＮ等の絶縁膜を成膜する工程が必要ない。そのため、製造に係る時間やコストを削減することが可能である。

図１に示すＭＭＩＣの製造方法は以下の通りである。

まず、半絶縁性ＧａＡｓ基板１０上に、プラズマＣＶＤによって下層絶縁膜２１となる厚さ５０ｎｍのＳｉＯＮ膜を形成する。次に、写真製版技術を応用したエッチングによって先に成膜した下層絶縁膜２１上にパターン形成を行う。次に、同様に写真製版技術を応用した蒸着によって下層配線電極１５となる厚さ約２μｍのＴｉとＡｕの２層から成るＴｉ／Ａｕ膜を形成する．次に、プラズマＣＶＤによって上層絶縁膜２２となる厚さ約５０ｎｍのＳｉＯＮ膜を形成し、写真製版技術を応用したエッチングによって上層絶縁膜２２上にパターン形成を行う。次に、同様に写真製版技術を応用したエッチングによって、深さ約４０ｎｍの第１の表面開口バイアホール１１０と、深さ約３０ｎｍの第２の表面開口バイアホール１００とを形成する。

ここで、深さの異なる２種類のバイアホール１００および１１０は、開口面積によりエッチレートが異なるエッチング特性を利用することで同時に形成することができる。図３は、所定のエッチング時間におけるバイアホールの深さと開口寸法の関係を示している。縦軸がバイアホールの深さ、横軸がバイアホールの開口部の長さを示している。例えば、第１の表面開口バイアホール１１０の開口部を幅１４μｍ×長さ８０μｍ、第２の表面開口バイアホール１００の開口部を幅１０μｍ×長さ２０μｍとし、所定時間のエッチングを行えば、図３に示したように、第１の表面開口バイアホール１１０の深さは約４１μｍとなり、第２の表面開口バイアホール１００の深さは約３１μｍとなる。

このように、バイアホールの開口部の幅および長さをエッチング特性に基づく適当な大きさにすることで、所望の深さを有する複数種類のバイアホールを同時に形成することができる。そのため、製造に係る時間やコストを削減することが可能である。

次に、写真製版技術を応用したメッキ加工によって厚さ約４μｍの上層配線電極１３Ａおよび１３Ｂを形成する。このとき、第１の表面開口バイアホール１１０の内壁上に形成された上層配線電極１３Ａと、第２の表面開口バイアホール１００の内壁上に形成された上層配線電極１３Ｂとは、電気的に絶縁された状態で形成される。

次に、研削加工によって半絶縁性ＧａＡｓ基板１０を裏面から研削して厚さ約１００μｍまで薄板化する。

次に、写真製版技術を応用したエッチングによって、第１の表面開口バイアホール１１０の底部に形成された部分でのみ基板１０を貫通して上層配線電極１３Ａの一部が露出し、第２の表面開口バイアホール１００底部に形成された上層配線１３Ｂは露出しない深さまで、裏面開口バイアホール１０１を形成する。

このとき、基板１０面内における表面開口バイアホール１１０および１００の深さのバラツキ、裏面開口バイアホール１０１形成時のエッチング深さのバラツキ、加工の制御性等を考慮すると、第１の表面開口バイアホール１１０の深さと、第２の表面開口バイアホール１００の深さとの差は５〜１０μｍ必要である。

最後に、メッキ加工によって厚さ約３μｍの裏面電極１４を形成し、裏面開口バイアホール１０１底部に露出した上層配線電極１３Ａの一部と裏面電極１４とを電気的に接続する。これにより、上層配線電極１３Ｂと、使用時に接地される裏面電極１４に接続された上層配線電極１３Ａとが、電極として機能し、その間にある半絶縁性物質ＧａＡｓが誘電体として機能することで、ＭＩＭキャパシタ２００を構成することができる。

ここで、比較のために、表面開口バイアホール１００および裏面開口バイアホール１０１と、ＭＩＭキャパシタ２００とを有する比較対照としてのＭＭＩＣの一例を図６に示す。図６は、図１と同様、ＭＭＩＣの断面を示しており、図１と対応する構成要素には図１と同じ符号を付している。本発明に係る図１とは、表面開口バイアホール１００が一種類のみである点、ＭＩＭキャパシタ２００が下層絶縁膜２１上に面方向に形成された下地電極１１および上地電極１２の間に誘電体としての絶縁膜２０を有する構造である点が異なる。

図６に示すＭＭＩＣの製造方法は以下の通りである。

まず、半絶縁性ＧａＡｓ基板１０上にプラズマＣＶＤによって下層絶縁膜２１となる厚さ５０ｎｍのＳｉＯＮ膜を形成し、写真製版技術を応用したエッチングによってパターン形成を行う。次に、写真製版技術を応用した蒸着によってＭＩＭキャパシタ下地電極１１となる厚さ約５００ｎｍのＴｉ／Ａｕ膜を形成する。次に、プラズマＣＶＤによってＭＩＭキャパシタ絶縁膜２０となる厚さ約２００ｎｍのＳｉＮ膜を形成し、写真製版技術を応用したエッチングによってパターン形成を行う。次に、写真製版技術を応用した蒸着によってＭＩＭキャパシタ上地電極１２となる厚さ約２μｍのＴｉ／Ａｕ膜を形成する。次に、プラズマＣＶＤによって上層絶縁膜２２となる厚さ約５０ｎｍのＳｉＯＮ膜を形成し、写真製版技術を応用したエッチングによってパターン形成を行う。次に、写真製版技術を応用したエッチングによって深さ約３０μｍの表面開口バイアホール１００を形成する。次に、写真製版技術を応用したメッキによって厚さ約４μｍの配線電極１３を形成する。

次に、研削加工により半絶縁性ＧａＡｓ基板１０を裏面から研削して厚さ約１００μｍまで薄板化する。ここで、写真製版技術を応用したエッチングによって、表面開口バイアホール１００の底部に形成された配線電極１３の一部が露出する深さまで裏面開口バイアホール１０１を形成する。

最後に、メッキ加工によって厚さ約３μｍの裏面電極１４を形成し、裏面開口バイアホール１０１底部に露出した配線電極１３の一部と、裏面電極１４とを電気的に接続する。

即ち、ＭＩＭキャパシタ２００の上地電極１２を、配線電極１３を介して、基板１０裏面に形成された裏面電極１４に接続するために、表面開口バイアホール１００および裏面開口バイアホール１０１が形成される。

そして、使用時には裏面電極１４が接地されることにより配線電極１３も接地される。これにより、配線電極１３を介して接地された上地電極１２と下地電極１１が電極として機能し、その間にある絶縁膜ＳｉＮが誘電体として機能することで、ＭＩＭキャパシタ２００を形成する。

以上のＭＭＩＣの構成および製造工程を、図１を用いて上述した本発明に係るＭＭＩＣと比較すると、本発明に係るＭＭＩＣでは、上層配線電極１３Ａおよび１３Ｂと基板を構成するＧａＡｓを利用してＭＩＭキャパシタ２００を構成するため、同様の機能を実現しながらも全体の構成が簡単なものとなっている。また、本発明に係るＭＭＩＣでは、図１に示したように表面開口バイアホールが２種類となるが、上述したようにこれら２種類のバイアホールが１回の加工で同時に形成されるため、製造工程が増すことはない。本発明に係るＭＭＩＣでは、従来のＭＭＩＣのようにＭＩＭキャパシタ２００を構成する上地電極１２、下地電極１１および絶縁膜２０が不要となるため、製造工程を簡略化することが可能である。

また、図６のＭＭＩＣでは、ＭＩＭキャパシタ２００が、図６に示すように基板１０の表面上に面方向に形成した電極１１，１２によって構成される。これに対して、本発明に係るＭＭＩＣでは、図１に示すように２種類の表面開口バイアホール１１０および１００を利用して基板１０の深さ方向に形成した電極１３Ａ，１３ＢがＭＩＭキャパシタ２００を構成する。これにより、図１に示す本発明に係るＭＭＩＣでは、図６に示すＭＭＩＣに比べ、同じ静電容量を実現する場合に、ＭＩＭキャパシタ２００の占有する基板１０上の面積を縮小することができる。

図１や図６に示すような２枚の平板状の電極によって構成されるキャパシタにおいて、電極の面積Ｓ，電極間の距離をｄ，電極間の誘電体の誘電率をεとすると、その静電容量Ｃは一般的にＣ＝ε×（Ｓ／ｄ）で表すことができる。

ここで、図６に示すＭＭＩＣにおけるＭＩＭキャパシタ２００のように誘電体にＳｉＮ等の絶縁膜を利用する場合に比べ、図１のように誘電体にＧａＡｓ等の半絶縁性物質を利用すれば誘電率εの値は大きくなる。例えばＧａＡｓの誘電率はＳｉＮの誘電率の約２倍となることが知られている。その結果、同じ静電容量Ｃであれば図６に比べて図１に示すＭＩＭキャパシタ２００の方が電極面積Ｓを小さくすることができる。

また、図６に示すＭＭＩＣでは、基板１０面上に電極面積Ｓに応じた大きさの上地電極１２および下地電極１１が必要となる。これに対し図１に示すＭＭＩＣでは、電極面の一辺が基板１０の深さ方向にあるため、同じ電極面積Ｓを実現する場合でも、基板１０に対するＭＩＭキャパシタ２００の占有面積を図６に比べて小さくすることができる。具体的には、図１に示すＭＭＩＣでは、上述したように第２の表面開口バイアホール１００の開口部の大きさが幅１０μｍ×長さ２０μｍの場合でも、深さが３０μｍであれば電極面積Ｓは長さ２０μｍ×深さ３０μｍ＝６００μｍ²となる。これと同じ電極面積を図６に示すＭＭＩＣで実現するには、例えば幅３０μｍ×長さ２０μｍが必要となり、図１の場合に比べ基板１０に対するＭＩＭキャパシタ２００の占有面積が大きくなる。

尚、図１の場合には、ＭＩＭキャパシタ２００を実現するために第１の表面開口バイアホール１１０が必要となる。第１の表面開口バイアホール１１０を含めると、ＭＩＭキャパシタ２００の基板１０に対する占有面積は拡大する。例えば、図１では、上述したように、幅１４μｍ×長さ８０μｍ，深さ４０μｍの開口部を有する第１の表面開口バイアホール１１０と、幅１０μｍ×長さ２０μｍ，深さ３０μｍの開口部を有する２つの第２の表面開口バイアホール１００により２つのＭＩＭキャパシタ２００が構成される。このとき電極面積Ｓは長さ２０μｍ×深さ３０μｍ×２個＝１２００μｍ²となる。そして、基板上の全ての表面開口バイアホールの占有面積は、第１の表面開口バイアホール１１０の開口部の面積である幅１４μｍ×長さ８０μｍ＝１１２０μｍ²と、２つの第２の表面開口バイアホール１００の開口部の面積である幅１０μｍ×長さ２０μｍ×２個＝４００μｍ²を合わせた１５２０μｍ²となる。これに対し、上述したように図１の場合は図６の場合に比べ誘電率εが約２倍であることを考慮すると、図１における電極面積Ｓ＝１２００μｍ²のＭＩＭキャパシタ２００の静電容量を図６で実現するには電極面積Ｓ＝２４００μｍ²が必要となる。そして、図６の場合には、この電極面積を基板１０上に基板面に平行に形成する必要があるため、２種類の表面開口バイアホール１１０および１００が必要であることを考慮しても、図１の場合の方が、図６の場合に比べ、基板１０に対するＭＩＭキャパシタ２００の占有面積を小さくできる。

また、図６に示すＭＭＩＣでは、誘電体として利用する絶縁膜２０を形成するための材料を別途用意する必要がある。これに対し、図１に示すＭＭＩＣでは、基板１０の一部を誘電体に利用するため、別途誘電体に利用する材料を用意する必要がない。

このように、従来のＭＭＩＣにおいて、基板１０上に基板面に平行に絶縁層を積層してＭＩＭキャパシタ２００を構成する場合に比べ、本発明におけるＭＩＭキャパシタ２００では、誘電体に利用する材料が不要である上に、基板に対する占有面積を小さくすることができる。

図１に示す本発明に係るＭＭＩＣの等価回路を図２に示す。図中、Ｃ１およびＣ１’はＭＩＭキャパシタ２００を、Ｌ１は第１の表面開口バイアホール１１０および裏面開口バイアホール１０１のインダクタンス成分を、Ｌ３およびＬ３’はＭＭＩＣを構成する他の構成要素から第２の表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分を示している。

図６に示すＭＭＩＣの等価回路を図７に示す。図中、Ｃ１はＭＩＭキャパシタ２００を、Ｌ１は表面開口バイアホール１００および裏面開口バイアホール１０１のインダクタンス成分を、Ｌ２はＭＩＭキャパシタ２００の上地電極１２から表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分を、Ｌ３はＭＭＩＣを構成する他の構成要素からＭＩＭキャパシタ２００の下地電極１１に至る配線長さに起因するインダクタンス成分を示している。

図６に示すＭＭＩＣの場合は、ＭＩＭキャパシタ２００が基板面上に積層されるためＭＩＭキャパシタ２００を構成する電極１１および１２から表面開口バイアホール１００やＭＭＩＣの他の構成要素に至る配線長さが長くなる傾向がある。そのため、Ｌ２のインダクタンス成分の値は大きくなる。

これに対し図１に示すＭＭＩＣでは、ＭＩＭキャパシタ２００を構成する一方の電極１３Ｂが第１の表面開口バイアホール１１０の被覆電極と同一である。そのため、図２の等価回路に示すように、図７の等価回路のＬ２に相当するインダクタンス成分が存在しない。

また、図１の場合は上述したようにＭＩＭキャパシタ２００の電極面１３Ａが第２の表面開口バイアホール１００により基板１０の深さ方向に形成され、ＭＭＩＣを構成する他の構成要素から第２の表面開口バイアホール１００に至る配線長さを短くすることができるため、Ｌ３およびＬ３’のインダクタンス成分の値も小さくなる。

これにより、図１に示したＭＭＩＣでは、図６に示すＭＭＩＣに比べて、全体のインダクタンス成分が小さく、よってＭＩＭキャパシタ２００の静電容量も小さくて構わない。そのため、基板１０におけるＭＩＭキャパシタ２００の占有面積を抑えることが可能である。

このように、図６に示すＭＭＩＣを、図１に示す構成とすることで、ＭＩＭキャパシタ２００を容易に製造することが可能である。また、電極面を基板１０の深さ方向に形成するため基板１０に対するＭＩＭキャパシタ２００の基板上の占有面積を抑制することができる。さらに、構造上ＭＩＭキャパシタの電極面に至る配線長さに起因するインダクタンス成分も小さくなるため、ＭＩＭキャパシタ２００に必要な静電容量も小さくなる。これらの効果により、表面開口バイアホールおよび裏面開口バイアホールを利用したＭＩＭキャパシタを有しながら、ＭＭＩＣの回路規模を抑制することができる。

｛実施の形態２｝
実施の形態１では、図１に示すように２種類の表面開口バイアホール１１０および１００と基板１０を構成する半絶縁性物質ＧａＡｓを利用したＭＩＭキャパシタ２００を形成することで、図６に示す場合に比べて、ＭＩＭキャパシタ２００の基板１０に対する占有面積を抑え、その結果ＭＭＩＣの回路規模を抑制した。

これに対し、本実施の形態では、図６に示すＭＩＭキャパシタ２００と同様に、基板１０上に基板面に平行に積層した電極１１，１２および誘電膜２０を有するＭＩＭキャパシタ２００を利用しながら、ＭＩＭキャパシタ２００の形成方法を変更することで、ＭＭＩＣの回路規模を抑制する点が、実施の形態１と異なる。

実施の形態１で図６に示したＭＭＩＣの上面図を図８に示す。図８は、図６で断面図で示したＭＭＩＣを基板１０の上面から見た図であって、対応する符号は同じ構成要素を示している。このように、図６のＭＭＩＣでは、ＭＩＭキャパシタ２００と、表面開口バイアホール１００とは基板上の離れた位置に別個に形成され、ＭＩＭキャパシタ２００の上地電極１２と表面開口バイアホール１００とは、その両方の上に形成される配線電極１３によって電気的に接続されている。

これに対し、この発明の実施の形態２に係る高周波用半導体装置ＭＭＩＣの構造を示す上面図を図４に示す。図中、図８と対応する構成要素には同じ符号を付している。

図４に示す本実施の形態におけるＭＭＩＣは、上面から見たＭＩＭキャパシタ２００等の形状は異なるものの、その基本断面構造は図６のＭＭＩＣと同様であるため、その製造方法も実施の形態１で図６を用いて上述したのと同様である。

図４と図８を比較すれば分かるように、本実施の形態では、ＭＩＭキャパシタ２００が表面開口バイアホール１００の周囲に延在するように、即ちＭＩＭキャパシタ２００が表面開口バイアホール１００の開口部の一部を囲うように形成されている点が、図６のＭＭＩＣとは異なっている。

ＭＩＭキャパシタ２００をこのような構造とすることで、ＭＩＭキャパシタ２００と表面開口バイアホール１００の間の電気的な接続領域を増やすことができる。その結果、ＭＩＭキャパシタ２００を構成する上地電極１２から表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分を抑制することができる。

即ち、図４に示すＭＭＩＣの等価回路は、図６に示すＭＭＩＣの等価回路を示す図７と同様であるものの、図中Ｌ２で示されるインダクタンス成分が小さくなる。その結果、ＭＩＭキャパシタ２００に必要な静電容量Ｃ１が小さくなり、ＭＩＭキャパシタ２００の基板１００に対する占有面積を小さくすることができる。

このように、図６に示すＭＭＩＣを図４に示す平面レイアウトとすることで、ＭＩＭキャパシタ２００から表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分Ｌ２が小さくなるため、必要とされるＭＩＭキャパシタ２００の静電容量Ｃ１が小さくなり、ＭＩＭキャパシタ２００の基板上の占有面積を抑制することができる。その結果、表面開口バイアホールおよび裏面開口バイアホールを利用するＭＩＭキャパシタを有しながらＭＭＩＣの回路規模を抑制することができる。

｛実施の形態３｝
本実施の形態でも、実施の形態２と同様に、図６に示すＭＩＭキャパシタ２００と同様に基板１０上に基板面に平行に積層した電極を有するＭＩＭキャパシタ２００を利用しながら、ＭＭＩＣの回路規模を抑制する。

ただし、実施の形態２ではＭＩＭキャパシタ２００の形成方法を変更したのに対し、本実施の形態では表面開口バイアホール１００の形成方法を変更する点が実施の形態２と異なる。

この発明の実施の形態３に係る高周波用半導体装置ＭＭＩＣの構造を示す上面図を図５に示す。図中、図６のＭＭＩＣの上面図を示す図８と対応する構成要素には同じ符号を付している。

図５に示す本実施の形態におけるＭＭＩＣは、上面から見た表面開口バイアホール１００等の形状は異なるものの、その基本断面構造は図６のＭＭＩＣと同様であるため、その製造方法も、実施の形態１で図６を用いて上述したのと同様である。

図５と図８を比較すれば分かるように、本実施の形態では、表面開口バイアホール１００がＭＩＭキャパシタ２００の周囲に延在するように、即ち表面開口バイアホール１００がＭＩＭキャパシタ２００の一部を囲うように形成されている点が、図６のＭＭＩＣとは異なっている。

表面開口バイアホール１００をこのような構造とすることで、ＭＩＭキャパシタ２００と表面開口バイアホール１００の間の電気的な接続領域を増やすことができる。その結果、ＭＩＭキャパシタ２００を構成する上地電極１２から表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分を抑制することができる。

即ち、図５に示すＭＭＩＣの等価回路は、図６に示すＭＭＩＣの等価回路を示す図７と同様であるものの、図中Ｌ２で示されるインダクタンス成分が小さくなる。その結果、ＭＩＭキャパシタ２００に必要な静電容量Ｃ１が小さくなり、ＭＩＭキャパシタ２００の基板１００に対する占有面積を小さくすることができる。

このように、図６に示すＭＭＩＣを図５に示す平面レイアウトとすることで、ＭＩＭキャパシタ２００から表面開口バイアホール１００に至る配線長さに起因するインダクタンス成分Ｌ２が小さくなるため、必要とされるＭＩＭキャパシタ２００の静電容量Ｃ１が小さくなり、ＭＩＭキャパシタ２００の基板上の占有面積を抑制することができる。その結果、表面開口バイアホールおよび裏面開口バイアホールを利用するＭＩＭキャパシタを有しながらＭＭＩＣの回路規模を抑制することができる。

この発明の実施の形態１に係る高周波用半導体装置ＭＭＩＣの構成を示す断面図である。この発明の実施の形態１に係るＭＭＩＣの等価回路を示す図である。この発明の実施の形態１に係るバイアホールのエッチング深さと開口寸法との関係を示す図である。この発明の実施の形態２に係る高周波用半導体装置ＭＭＩＣの構成を示す上面図である。この発明の実施の形態３に係る高周波用半導体装置ＭＭＩＣの構成を示す上面図である。比較例としての高周波用半導体装置ＭＭＩＣの構成を示す断面図である。図６のＭＭＩＣの等価回路を示す図である。図６の高周波用半導体装置ＭＭＩＣの構成を示す上面図である。

符号の説明

１０基板、１１ＭＩＭキャパシタ下地電極、１２ＭＩＭキャパシタ上地電極、１３配線電極、１４裏面電極、２０ＭＩＭキャパシタ絶縁層、２２上層絶縁膜、１００第２の表面開口バイアホール、１０１裏面開口バイアホール、１１０第１の表面開口バイアホール、２００ＭＩＭキャパシタ。

Claims

半絶縁性の基板と、
前記基板表面から開口した第１の表面開口バイアホールと、
前記第１の表面開口バイアホールの内壁上に形成された第１の電極と、
前記基板表面から開口した前記第１の表面開口バイアホールより浅い第２の表面開口バイアホールと、
前記第２の表面開口バイアホールの内壁上に形成され、前記第１の電極とは絶縁された第２の電極と、
前記第１の表面開口バイアホールの直下に前記基板の裏面から開口した裏面開口バイアホールと、
前記裏面開口バイアホールの内壁上に前記第１の電極と電気的に接続して形成された裏面電極と、
を備え、
前記第１の電極と前記第２の電極とが前記基板を誘電体とするＭＩＭキャパシタを構成することを特徴とする高周波用半導体装置。
請求項１に記載の高周波用半導体装置であって、
前記第１の表面開口バイアホールの開口部は、前記第２の表面開口バイアホールの開口部よりも開口面積が大きいことを特徴とする高周波用半導体装置。
基板上に形成されたＭＩＭキャパシタと、
前記ＭＩＭキャパシタの表面側電極を前記基板の裏面電極に接続するために前記基板に形成されたバイアホールと、
を備え、
前記ＭＩＭキャパシタは、前記バイアホールの周囲に延在して形成されることを特徴とする高周波用半導体装置。
基板上に形成されたＭＩＭキャパシタと、
前記ＭＩＭキャパシタの表面側電極を前記基板の裏面電極に接続するために前記基板に形成されたバイアホールと、
を備え、
前記バイアホールは、前記ＭＩＭキャパシタの周囲に延在して形成されることを特徴とする高周波用半導体装置。