WO2013187186A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2013187186A1
WO2013187186A1 PCT/JP2013/063979 JP2013063979W WO2013187186A1 WO 2013187186 A1 WO2013187186 A1 WO 2013187186A1 JP 2013063979 W JP2013063979 W JP 2013063979W WO 2013187186 A1 WO2013187186 A1 WO 2013187186A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
component
region
electronic component
individual
Prior art date
Application number
PCT/JP2013/063979
Other languages
English (en)
French (fr)
Inventor
和渡 小川
加藤　功
Original Assignee
株式会社 村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 村田製作所 filed Critical 株式会社 村田製作所
Priority to JP2014521223A priority Critical patent/JP5664827B2/ja
Publication of WO2013187186A1 publication Critical patent/WO2013187186A1/ja
Priority to US14/568,446 priority patent/US9978515B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to an electronic component and a manufacturing method thereof, and more particularly, to an electronic component in which a component is mounted on a substrate and a manufacturing method thereof.
  • the multilayer capacitor 102 is mounted on the interposer substrate 120.
  • the interposer substrate 120 has a function of absorbing vibration generated in the multilayer capacitor 102 due to application of an alternating voltage and reducing vibration transmitted to the circuit board on which the capacitor 101 with the interposer is mounted.
  • an electronic component having components mounted on the substrate can be efficiently manufactured.
  • the collective board is cut along the individual board area, and an individual board on which the parts are mounted, that is, an electronic component is taken out.
  • a multilayer capacitor is mounted on an individual substrate region of an aggregate substrate for an interposer substrate, then the aggregate substrate is cut by dicing, and an individual substrate on which the multilayer capacitor is mounted, that is, a capacitor with an interposer is taken out.
  • the cut surface of the mounted multilayer capacitor and the collective substrate that is, the side surface of the individual substrate is taken into consideration when dicing positional accuracy (variation in cutting position) It is necessary to provide an interval with a certain margin between them.
  • the mounting area of the capacitor 101 with the interposer is minimized. Can do.
  • the interval provided between the side surface of the substrate and the component is determined by the positional accuracy of dicing, and is therefore constant regardless of the size of the component to be mounted.
  • An object of the present invention is to provide an electronic component that can be further reduced in size and a manufacturing method thereof.
  • the present invention provides an electronic component configured as follows.
  • the electronic component includes (a) a substrate having a pair of main surfaces facing each other and a side surface connecting the main surfaces, and (b) a component mounted on the main surface of the substrate.
  • the side surface of the substrate includes (i) a first side surface formed before mounting the component and (ii) a second side surface formed after mounting the component. When viewed from the normal direction of the main surface of the substrate, the distance between the first side surface and the component is different from the distance between the second side surface and the component.
  • the second side surface and the component are considered in consideration of the positional accuracy of the second side surface, that is, the variation in the position at which the second side surface is formed. It is necessary to provide an interval with a certain margin between them.
  • the interval between the first side surface and the component does not need to be the same as the interval between the second side surface and the component, it can be appropriately selected so that the electronic component can be reduced in size.
  • the electronic component on which the component is mounted on the substrate can be miniaturized.
  • the component when viewed from the normal direction of the main surface of the substrate, the component is disposed inside the substrate, and a distance between the first side surface and the component is the second It is smaller than the distance between the side surface and the part.
  • the electronic parts can be miniaturized.
  • the component when viewed from the normal direction of the main surface of the substrate, the component protrudes beyond the first side surface beyond the first side surface.
  • the electronic component can be reduced in size by reducing the size of the substrate in the direction in which the component protrudes outside the substrate beyond the first side surface.
  • the main surface of the substrate has a rectangular shape.
  • the side surfaces of the substrate include (i) a pair of first side surfaces facing each other and (ii) a pair of second side surfaces facing each other. When viewed from the normal direction of the main surface of the substrate, the component protrudes beyond the pair of first side surfaces on both sides of the substrate.
  • the size of the electronic component in the direction in which the pair of first side surfaces oppose each other can be made extremely small by making the substrate smaller than the component.
  • the substrate when viewed from the normal direction of the main surface of the substrate, the substrate is formed with a recess recessed from the pair of the second side surfaces, and overlaps a space formed by the recess.
  • the parts are arranged.
  • the electronic component can be reduced in size by reducing the pair of second side surfaces as much as possible in a direction in which the pair of second side surfaces face each other with respect to the substrate having the recesses formed on the pair of second side surfaces.
  • the present invention provides an electronic component manufacturing method configured as follows in order to solve the above-described problems.
  • a method for manufacturing an electronic component includes: (a) a substrate preparation step of preparing an aggregate substrate having a pair of main surfaces facing each other and including individual substrate regions that are divided into individual substrates; and (b) the assembly A component mounting step of mounting a component on the individual substrate region of the substrate; and (c) forming the dividing substrate along a boundary line of the individual substrate region on the collective substrate, thereby separating the individual substrate from the aggregate substrate.
  • the electronic component manufacturing method is a method of manufacturing an electronic component in which the component is mounted on the divided individual substrate. Prior to the component mounting step, the substrate dividing step is started before the component mounting step by forming the dividing groove on the collective substrate along at least one side of the individual substrate region.
  • the interval between the already formed dividing groove and the component can be narrowed, so that the electronic component can be miniaturized.
  • the dividing groove may or may not penetrate between the main surfaces of the collective substrate.
  • the individual substrates can be divided by applying a force along the dividing grooves, for example.
  • the collective substrate includes (a) a first region including the individual substrate region, (b) a second region including another individual substrate region, and (c) the first region and the second region. And a third region disposed between the two.
  • the dividing groove formed along the boundary line of the individual substrate region in the first region and the dividing groove formed along the boundary line of the individual substrate region in the second region are the third groove. It is discontinuous in the area.
  • the dividing grooves penetrating between the main surfaces of the collective substrate are arranged along all the boundary lines of the individual substrate regions.
  • the board dividing step is completed before the component mounting step by dividing the individual substrate in a temporarily fixed state from the collective substrate.
  • the component mounting step the component is mounted on the individual substrate in a temporarily fixed state.
  • the substrate dividing process is completed before the component mounting process, the number of processes is the same as that of a general manufacturing method in which components are mounted on an aggregate board and then individual boards are divided from the aggregate board.
  • the electronic component having the component mounted on the substrate can be further downsized.
  • Example 2 It is a top view of an electronic component.
  • Example 1 It is a top view which shows the manufacturing process of an electronic component.
  • Example 1 It is a top view which shows the manufacturing process of an electronic component.
  • Example 1 It is a top view which shows the manufacturing process of an electronic component.
  • Example 2 It is a top view which shows the manufacturing process of an electronic component.
  • Example 2 It is a top view which shows the manufacturing process of an electronic component.
  • Example 2 It is a top view which shows the manufacturing process of an electronic component.
  • Example 2 It is a principal part top view which shows the manufacturing process of an electronic component.
  • Example 3 It is (a) top view of an electronic component, (b) sectional drawing. (Example 3) It is a top view of an electronic component.
  • Example 4 It is a top view of an electronic component. (Conventional example)
  • Example 1 An electronic component 20 of Example 1 will be described with reference to FIGS.
  • FIG. 1 is a plan view of the electronic component 20. As shown in FIG. 1, the electronic component 20 has components 16 a, 16 b, and 17 mounted on a substrate 12.
  • the substrate 12 has a pair of rectangular main surfaces 12a and 12b facing each other and side surfaces 12p to 12s connecting the main surfaces 12a and 12b.
  • a printed substrate using paper phenol or glass epoxy resin, a flexible substrate using polyimide, liquid crystal polymer, polyester, or the like, or a ceramic substrate can be used.
  • the components 16a, 16b, and 17 to be mounted are chip capacitors such as multilayer ceramic capacitors, chip resistors, chip coils, chip vibrators, chip protection elements, and filter chip components 16a and 16b, and ICs for wireless LAN modules. Chip 17.
  • the chip components 16a and 16b are soldered to terminal electrodes (not shown) formed on one main surface 12a of the substrate 12, and the IC chip 17 is flip-chip mounted. In FIG. 1, illustration of solder is omitted.
  • a connection electrode (not shown) for mounting the electronic component 20 is formed on the other main surface 12 b of the substrate 12.
  • the components 16a, 16b, and 17 are arranged at intervals D1 to D4.
  • FIGS. 2 to 4 are plan views schematically showing the manufacturing process of the electronic component 20.
  • the collective substrate 10 is prepared and temporarily fixed.
  • the collective substrate 10 has a pair of main surfaces 10a and 10b facing each other.
  • One main surface 10 b of the collective substrate 10 is temporarily fixed to the flat surface 32 a of the jig 32 using the adhesive tape 30.
  • the collective substrate 10 may be temporarily fixed by an appropriate method.
  • the collective substrate 10 may be temporarily fixed using an adhesive, or may be temporarily fixed by vacuum suction by providing an opening in the flat surface 32a of the jig 32.
  • 11y are formed in a lattice shape, and the collective substrate 10 is divided into individual substrates 12. That is, the collective substrate 10 includes an individual substrate region which is a portion to be the individual substrate 12, and a cutting margin left for forming the dividing grooves 11x and 11y along the boundary line of the individual substrate region. .
  • the divided individual substrates 12 are temporarily fixed to the base 32.
  • components 16 a, 16 b and 17 are mounted on the main surface 12 a of the temporarily fixed individual substrate 12. Specifically, the chip components 16a and 16b are reflow soldered, and the bumped IC chip 17 is flip-chip mounted. In FIG. 4, illustration of solder is omitted.
  • the components 16a, 16b, and 17 are mounted on the individual substrate 12, since the dividing grooves 11x and 11y are already formed, the components are mounted on the collective substrate and then separated from the collective substrate.
  • a substrate is divided, as shown in FIG. 1, between the parts 16a, 16b, and 17 and the side surfaces 12p to 12s of the individual substrate 12 formed by the dividing grooves 11x and 11y.
  • the intervals D1 to D4 can be reduced. That is, the substrate 12 can be made smaller than in the case of a general manufacturing method, and the electronic component 20 can be downsized.
  • the substrate dividing process is completed, so that the misaligned components 16a, 16b, and 17, particularly an expensive IC chip. 17 is not cut.
  • the substrate dividing step of forming the dividing grooves 11x and 11y on the collective substrate 10 and dividing the individual substrate 12 from the collective substrate 10 ends before the component mounting step of mounting the components 16a, 16b, and 17, the collective substrate
  • the number of steps is the same as that of a general manufacturing method in which components are mounted on the substrate and then the individual substrates are divided from the collective substrate, and the time and labor of the general manufacturing method are the same.
  • Example 2 A method for manufacturing the electronic component 20 of Example 2 will be described with reference to FIGS. 1 and 5 to 8.
  • Example 2 the electronic component 20 having the same configuration as that of Example 1 shown in FIG. 1 is manufactured by a manufacturing method different from that of Example 1 as shown in FIGS. 5 to 8 are plan views schematically showing the manufacturing process of the electronic component 20.
  • a collective substrate 10s is prepared and temporarily fixed.
  • the collective substrate 10s has a pair of main surfaces 10a and 10b facing each other.
  • One main surface 10 b of the collective substrate 10 s is temporarily fixed to the flat surface 32 a of the jig 32 using the adhesive tape 30.
  • the collective substrate 10s may be temporarily fixed by an appropriate method.
  • the collective substrate 10s may be temporarily fixed using an adhesive, or may be temporarily fixed by vacuum suction by providing an opening in the flat surface 32a of the jig 32.
  • the components 16a, 16b, and 17 are mounted in the individual substrate region (portion to be the individual substrate 12) of the collective substrate 10s. Specifically, the chip components 16a and 16b are reflow soldered, and the bumped IC chip 17 is flip-chip mounted. In FIG. 7, illustration of solder is omitted.
  • the components 16a, 16b, and 17 can be mounted on the basis of the division grooves 11p, that is, portions corresponding to the first side surfaces 12q and 12s of the substrate 12.
  • Substrate dividing step (part 2) Next, as shown in FIG. 8, the other one of the two-way divided grooves 11p and 11q for dividing the individual substrate 12 into a lattice shape by dicing or laser processing on the temporarily fixed collective substrate 10s.
  • a dividing groove 11q (vertical direction in the figure) is formed.
  • the dividing groove 11q is formed so as to penetrate between the main surfaces 10a and 10b of the collective substrate 10s. Thereby, the individual substrate 12 can be divided from the collective substrate 10s.
  • illustration of solder is omitted.
  • Temporary fixed release If necessary, a resin mold is formed or a case is attached while temporarily fixed. When the temporary fixing of the individual substrates 12 is released, the electronic component 20 can be taken out.
  • the dividing grooves 11p and 11q can be formed so as not to penetrate between the main surfaces 10a and 10b of the collective substrate 10s. In this case, for example, by applying a force along the dividing grooves 11p and 11q, the individual substrate 12 can be divided and the electronic component 20 can be taken out.
  • the electronic component 20 shown in FIG. 1 can be manufactured by the above manufacturing method.
  • the pair of side surfaces 12q and 12s facing each other are the first side surfaces formed before the component mounting step
  • the other pair of opposing side surfaces 12p and 12r are second side surfaces formed after the component mounting process.
  • the positional accuracy of the second side surfaces 12p and 12r that is, the variation in the positions at which the second side surfaces 12p and 12r are formed.
  • the distances D2 and D4 between the first side faces 12q and 12s and the parts 16a and 17 need to be the same as the distances D1 and D3 between the second side faces 12p and 12r and the parts 16, 17, and 18. Therefore, the electronic component 20 can be appropriately selected so that the size can be reduced. That is, the distances D2 and D4 between the first side faces 12q and 12s and the parts 16a and 17 are different from the distances D1 and D3 between the second side faces 12p and 12r and the parts 16a, 16b, and 17, respectively.
  • the electronic component 20 in which the components 16a, 16b, and 17 are mounted on the substrate 12 can be reduced in size.
  • the distances D2 and D4 between the first side surfaces 12q and 12s and the parts 16a and 17 are determined from the distances D1 and D4 between the second side surfaces 12p and 12r and the parts 16a, 16b, and 17, respectively.
  • the side surfaces 12q and 12s along the long side of the rectangular main surface 12a are the first side surfaces formed before component mounting, and the side surfaces 12p and 12r along the short side of the rectangular main surface 12a are the components.
  • the side surfaces 12q and 12s along the long side are the second side surfaces formed after component mounting, and the side surfaces 12p and 12r along the short side are before the component mounting.
  • the individual substrate 12 can be made smaller than the case where the first side surface is formed, and the electronic component 20 can be made smaller.
  • Example 3 The electronic component 21 of Example 3 will be described with reference to FIGS.
  • FIG. 10A is a plan view of the electronic component 21.
  • FIG. 10B is a cross-sectional view taken along line XX in FIG.
  • the electronic component 21 is a capacitor with an interposer in which the multilayer capacitor 18 is mounted on the interposer substrate 13.
  • the multilayer capacitor 18 has electrodes 18p and 18q formed on both ends of a rectangular main body 18s, and is mounted using a bonding material 19 such as solder or conductive paste.
  • the interposer substrate 13 has a pair of main surfaces 13m and 13n facing each other in a substantially rectangular shape, and side surfaces 13p to 13s connecting the main surfaces 13m and 13n. Side surfaces 13q and 13s along the long sides of the main surfaces 13m and 13n are first side surfaces formed before the multilayer capacitor 18 is mounted.
  • the side surfaces 13p and 13r along the short sides of the main surfaces 13m and 13n are second side surfaces formed after the multilayer capacitor 18 is mounted.
  • terminal electrodes 14 are formed which are recessed from the pair of second side surfaces 13 p and 13 r and continue from one main surface 13 m to the other main surface 13 n.
  • a half crack cylindrical through-hole space 15 is formed along the peripheral surface 14s. That is, the interposer substrate 13 is formed with a recess that is recessed from the pair of second side surfaces 13p and 13r when viewed from the normal direction of the main surfaces 13m and 13n by the inner peripheral surface 14s of the terminal electrode 14. That is, the through hole space 15 is formed by the inner peripheral surface of the terminal electrode 14.
  • the electronic component 21 is manufactured by the same manufacturing method as in Example 2 as follows.
  • Substrate preparation step First, a collective substrate is prepared and temporarily fixed.
  • one-way divided grooves 10u and 10v are formed in the aggregate substrate 10t.
  • portions 14x and 15x that become the terminal electrode 14 and the through-hole space 15 are formed in advance on the collective substrate 10t.
  • a through hole is formed in the collective substrate 10t, and a conductive paste is applied to the inner peripheral surface of the through hole and in the vicinity thereof by a method such as screen printing, whereby the terminal electrode 14 and the portion 14x that becomes the through hole space 15 are formed.
  • 15x are formed in advance.
  • the dividing grooves 11u and 11v are formed intermittently.
  • the third region 10k is disposed between the first region 10i including the individual substrate region and the second region 10j including the other individual substrate regions.
  • the first dividing groove 11u is formed in one direction along the boundary line of the individual substrate area of the first area 10i
  • the second dividing groove 11v is formed along the boundary line of the individual substrate area of the second area 10j. Form in the direction.
  • No division groove is formed in the third region 10k disposed between the first region 10i and the second region 10j. As a result, the first dividing groove 11u and the second dividing groove 11v are discontinuous in the third region 10k.
  • the direction of the first dividing groove 11u formed along the individual substrate region of the first region 10i and the direction of the second dividing groove 11v formed along the individual substrate region of the second region 10j may be the same direction. If this is the case, the operation of forming the dividing groove is simplified, which is preferable. However, the dividing grooves formed in the first region 10i and the second region 10j before mounting the multilayer capacitor 18 may be formed so that the directions are different from each other. Moreover, the 1st area
  • the multilayer capacitor 18 is mounted on the collective substrate 10t. At this time, if the multilayer capacitor 18 is mounted on the basis of the division grooves 11u and 11v, the shift of the center of gravity of the electronic component 21 can be suppressed.
  • Substrate dividing step (part 2) Next, another unidirectional dividing groove different from the dividing grooves 11u and 11v is formed on the collective substrate 10t, and the individual substrates are divided from the collective substrate 10t. At this time, the division grooves are formed so as to pass through the centers of the portions 14x and 15x that become the terminal electrode 14 and the through-hole space 15.
  • the distance A between the first side surfaces 13q and 13s of the interposer substrate 13 and the multilayer capacitor 18 is set to the second side surfaces 13p and 13r of the interposer substrate 13.
  • the distance B between the multilayer capacitor 18 and the electronic component 21 can be reduced.
  • Example 4 The electronic component 21a of Example 4 will be described with reference to FIG.
  • the electronic component 21a has substantially the same configuration as the electronic component 21 of the third embodiment, and is manufactured in the same process sequence as the electronic component 21 of the third embodiment. Below, it demonstrates centering around difference with Example 3, and the same code
  • FIG. 1 is a diagrammatic representation of Example 1 of Example 2.
  • FIG. 11 is a plan view of the electronic component 21a. As shown in FIG. 11, the multilayer capacitor 18 protrudes on both sides of the interposer substrate 13a beyond the pair of first side surfaces 13q and 13s of the interposer substrate 13a.
  • the dimension of the interposer substrate 13a can be made smaller than that of the multilayer capacitor 18 in the direction in which the pair of first side surfaces 13q and 13s oppose each other (vertical direction in the figure).
  • the dimension of the electronic component 21a in the direction in which 13q and 13s face each other can be made as small as possible.
  • the electrodes 18p and 18q at both ends of the multilayer capacitor 18 are the inner peripheral surfaces of the terminal electrodes 14 of the interposer substrate 13a. It is arranged so as to overlap the through-hole space 15 formed by 14s.
  • the multilayer capacitor 18 protrudes on both sides of the interposer substrate 13a.
  • the multilayer capacitor 18 may protrude only on one side. Even in that case, the dimension of the interposer substrate 13a can be reduced on the side where the multilayer capacitor 18 protrudes, and the electronic component 21a can be downsized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　より小型化できる電子部品及びその製造方法を提供する。　電子部品２０は、（ａ）互いに対向する一対の主面１２ａ，１２ｂと、主面１２ａ，１２ｂ間を接続する側面１２ｐ～１２ｓとを有する基板１２と、（ｂ）基板１２の主面１２ａに実装された部品１６ａ，１６ｂ，１７とを備える。基板の側面１２ｐ～１２ｓは、（ｉ）部品１６ａ，１６ｂ，１７の実装前に形成された第１の側面１２ｑ，１２ｓと、（ii）部品１６ａ，１６ｂ，１７の実装後に形成された第２の側面１２ｐ，１２ｒとを含む。基板１２の主面１２ａの法線方向から見たとき、第１の側面１２ｑ，１２ｓと部品１６ａ，１７との間隔Ｄ２，Ｄ４と、第２の側面１２ｐ，１２ｒと部品１６ａ，１６ｂ，１７との間隔Ｄ１，Ｄ３とが異なる。

Description

電子部品及びその製造方法
　本発明は、電子部品及びその製造方法に関し、詳しくは、基板に部品が実装された電子部品及びその製造方法に関する。
　従来、基板に部品が実装された電子部品について、種々提案されている。
　例えば図１２の平面図に示すインターポーザ付きコンデンサ１０１は、インターポーザ基板１２０に、積層コンデンサ１０２が実装されている。インターポーザ基板１２０は、交流電圧の印加により積層コンデンサ１０２に生じた振動を吸収し、インターポーザ付きコンデンサ１０１が実装された回路基板等に伝わる振動を減らす機能を有している。
特開２００４－１３４４３０号公報
　複数の個基板に分割される部分である個基板領域を含む集合基板を用いると、基板に部品が実装された電子部品を効率よく製造することができる。一般的には、集合基板の各個基板領域に部品を実装した後、集合基板を個基板領域に沿って切断して、部品が実装された個基板、すなわち電子部品を取り出す。
　例えば、インターポーザ基板用の集合基板の個基板領域に積層コンデンサを実装し、次いで、ダイシングにより集合基板を切断して、積層コンデンサが実装された個基板、すなわちインターポーザ付きコンデンサを取り出す。積層コンデンサを集合基板に半田等により実装した後、ダイシングで分割する場合、ダイシングの位置精度（切断位置のばらつき）を考慮すると、実装された積層コンデンサと集合基板の切断面、すなわち個基板の側面との間には、ある程度の余裕を見込んだ間隔を設けておく必要がある。
　図１２に示されているように、積層コンデンサ１０２とインターポーザ基板の側面との間の間隔が、積層コンデンサ１０２の全周において略同じであるとき、インターポーザ付きコンデンサ１０１の実装面積を最小にすることができる。
　しかしながら、基板の側面と部品との間に設ける間隔は、ダイシングの位置精度によって決まるため、実装する部品の大きさにかかわらず一定である。実装する部品を小型化するだけでは、基板に部品が実装された電子部品の小型化に限界がある。
　本発明は、より小型化できる電子部品及びその製造方法を提供することを目的としている。
　本発明は、上記課題を解決するために、以下のように構成した電子部品を提供する。
　電子部品は、（ａ）互いに対向する一対の主面と、前記主面間を接続する側面とを有する基板と、（ｂ）前記基板の前記主面に実装された部品とを備える。前記基板の前記側面は、（ｉ）前記部品の実装前に形成された第１の側面と、（ii）前記部品の実装後に形成された第２の側面とを含む。前記基板の前記主面の法線方向から見たとき、前記第１の側面と前記部品との間隔と、前記第２の側面と前記部品との間隔とが異なる。
　上記構成によれば、部品実装後に第２の側面を形成するとき、第２の側面の位置精度、すなわち第２の側面が形成される位置のばらつきを考慮して、第２の側面と部品との間には、ある程度の余裕を見込んだ間隔を設けておく必要がある。
　一方、部品実装前に形成された第１の側面と部品との間には、そのような余裕を見込んだ間隔を設ける必要はない。第１の側面と部品との間隔は、第２の側面と部品との間隔と同じにする必要はないので、電子部品を小型化できるように適宜に選択できる。
　つまり、第１の側面と部品との間の間隔を、第２の側面と部品との間隔と異ならせることによって、基板に部品が実装されている電子部品を小型化できる。
　好ましい一態様において、前記基板の前記主面の法線方向から見たとき、前記基板の内側に前記部品が配置され、かつ、前記第１の側面と前記部品との間隔が、前記第２の側面と前記部品との間隔より小さい。
　このように部品を第１の側面にできるだけ近づけて配置することにより、電子部品を小型化できる。
　好ましい他の態様において、前記基板の前記主面の法線方向から見たとき、前記部品が、前記第１の側面を越えて前記基板の外側にはみ出ている。
　部品が第１の側面を越えて基板の外側にはみ出ている方向について、基板の寸法を小さくして、電子部品を小型化できる。
　好ましくは、前記基板の前記主面は、矩形形状を有する。前記基板の前記側面は、（ｉ）互いに対向する一対の前記第１の側面と、（ii）互いに対向する一対の前記第２の側面とを含む。前記基板の前記主面の法線方向から見たとき、前記部品が、一対の前記第１の側面を越えて前記基板の両側にはみ出ている。
　一対の第１の側面が互いに対向する方向について、部品よりも基板を小さくすることによって、一対の第１の側面が互いに対向する方向の電子部品の寸法を極限まで小さくすることができる。
　好ましくは、前記基板の前記主面の法線方向から見たとき、前記基板には一対の前記第２の側面から後退した凹部が形成され、かつ、前記凹部により形成される空間に重なるように前記部品が配置されている。
　一対の第２の側面に凹部が形成された基板について、一対の第２の側面が互いに対向する方向にできるだけ小さくして、電子部品を小型化できる。
　また、本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。
　電子部品の製造方法は、（ａ）互いに対向する一対の主面を有し、個基板に分割される部分である個基板領域を含む集合基板を準備する基板準備工程と、（ｂ）前記集合基板の前記個基板領域に部品を実装する部品実装工程と、（ｃ）前記集合基板に、前記個基板領域の境界線に沿って分割溝を形成することにより、前記集合基板から前記個基板を分割する基板分割工程とを備える。電子部品の製造方法は、分割された前記個基板に前記部品が実装されている電子部品を製造する方法である。前記部品実装工程の前に、前記集合基板に、前記個基板領域の少なくとも１辺に沿って前記分割溝を形成することにより、前記基板分割工程を、前記部品実装工程の前に開始する。
　上記方法によれば、部品実装工程おいて部品を実装するとき、すでに形成されている分割溝と部品との間隔は狭くすることができるため、電子部品を小型化することができる。
　すなわち、部品実装後に側面を形成するとき、側面と部品との間には、ある程度の余裕を見込んだ間隔を設けておく必要がある。例えば側面を形成するときにダイシングブレードが部品に干渉するなどの悪影響が及ばないようにしたり、側面が形成される位置の精度（ばらつき）を考慮したりする必要があるからである。一方、部品実装前に形成された側面と部品との間の間隔については、そのような余裕を見込む必要はないからである。
　なお、分割溝は、集合基板の主面間を貫通しても、貫通しなくてもよい。分割溝が集合基板の主面間を貫通しない場合は、例えば分割溝に沿って力を加えることによって、個基板を分割することができる。
　好ましくは、前記集合基板は、（ａ）前記個基板領域を含む第１領域と、（ｂ）他の前記個基板領域を含む第２領域と、（ｃ）前記第１領域と前記第２領域の間に配置された第３領域とを含む。前記第１領域の前記個基板領域の境界線に沿って形成された前記分割溝と、前記第２領域の前記個基板領域の境界線に沿って形成された前記分割溝とが、前記第３領域において不連続である。
　分割溝を断続的に形成することによって、分割溝を連続的に形成する場合よりも、集合基板の強度の低下を抑制できる。すなわち、第１領域と第２領域とに別々の分割溝を形成することによって、第３領域にも分割溝を形成して第１領域から第３領域を経て第２領域まで連続する共通の分割溝を形成する場合よりも、集合基板の強度の低下を抑制することができる。
　好ましくは、前記部品実装工程の前に、前記集合基板が仮固定された状態で、前記集合基板の前記主面間を貫通する前記分割溝を、前記個基板領域のすべての前記境界線に沿って形成して、前記集合基板から、仮固定された状態の前記個基板を分割することにより、前記基板分割工程を前記部品実装工程の前に終了する。前記部品実装工程において、仮固定された状態の前記個基板に前記部品を実装する。
　基板分割工程は、部品実装工程の前に終了するため、集合基板に部品を実装し、次いで集合基板から個基板を分割する一般的な製造方法と、工程数は同じである。
　本発明によれば、基板の側面と部品との間隔をより小さくすることができるので、基板に部品が実装された電子部品をより小型化できる。
電子部品の平面図である。（実施例１、２） 電子部品の製造工程を示す平面図である。（実施例１） 電子部品の製造工程を示す平面図である。（実施例１） 電子部品の製造工程を示す平面図である。（実施例１） 電子部品の製造工程を示す平面図である。（実施例２） 電子部品の製造工程を示す平面図である。（実施例２） 電子部品の製造工程を示す平面図である。（実施例２） 電子部品の製造工程を示す平面図である。（実施例２） 電子部品の製造工程を示す要部平面図である。（実施例３、４） 電子部品の（ａ）平面図、（ｂ）断面図である。（実施例３） 電子部品の平面図である。（実施例４） 電子部品の平面図である。（従来例）
　以下、本発明の実施の形態について、図１～図１１を参照しながら説明する。
　＜実施例１＞　実施例１の電子部品２０について、図１～図４を参照しながら説明する。
　図１は、電子部品２０の平面図である。図１に示すように、電子部品２０は、基板１２に部品１６ａ，１６ｂ，１７が実装されている。
　基板１２は、矩形形状の互いに対向する一対の主面１２ａ，１２ｂと、主面１２ａ，１２ｂ間を接続する側面１２ｐ～１２ｓとを有している。基板１２には、紙フェノールやガラスエポキシ樹脂などを用いたプリント基板や、ポリイミドや液晶ポリマーやポリエステルなどを用いたフレキシブル基板や、セラミック基板を使用することができる。
　実装される部品１６ａ，１６ｂ，１７は、積層セラミックコンデンサ等のチップコンデンサ、チップ抵抗、チップコイル、チップ振動子、チップ保護素子、フィルタなどのチップ部品１６ａ，１６ｂや、無線ＬＡＮモジュール用などのＩＣチップ１７である。
　チップ部品１６ａ，１６ｂは、基板１２の一方の主面１２ａに形成された端子電極（図示せず）にはんだ付けされ、ＩＣチップ１７はフリップチップ実装されている。なお、図１では、はんだの図示を省略している。基板１２の他方の主面１２ｂには、電子部品２０を実装するための接続電極（図示せず）が形成されている。
　図１に示すように、基板１２の主面１２ａの法線方向（図において紙面垂直方向）から見たとき、部品１６ａ，１６ｂ，１７は、基板１２の内側に、基板１２の側面１２ｐ～１２ｓとの間に間隔Ｄ１～Ｄ４を設けて配置されている。
　次に、電子部品２０の製造方法について、図２～図４を参照しながら説明する。図２～図４は、電子部品２０の製造工程を模式的に示す平面図である。
　（１）基板準備工程
　まず、図２に示すように、集合基板１０を準備して仮固定する。集合基板１０は、互いに対向する一対の主面１０ａ，１０ｂを有する。集合基板１０の一方の主面１０ｂを、粘着テープ３０を用いて冶具３２の平面３２ａに仮固定する。集合基板１０の仮固定は適宜な方法で行えばよく、例えば、接着剤を用いて仮固定したり、冶具３２の平面３２ａに開口を設けて真空吸引により仮固定したりしても構わない。
　（２）基板分割工程
　次いで、図３に示すように、仮固定した集合基板１０に、ダイシング加工やレーザー加工など適宜な工法で、集合基板１０の主面１０ａ，１０ｂ間を貫通する分割溝１１ｘ，１１ｙを格子状に形成して、集合基板１０を個基板１２に分割する。すなわち、集合基板１０は、個基板１２になるべき部分である個基板領域と、個基板領域の境界線に沿って分割溝１１ｘ，１１ｙを形成するために残された切り代とを含んでいる。分割された個基板１２は、基台３２に仮固定されたままである。
　（３）部品実装工程
　次いで、図４に示すように、仮固定された個基板１２の主面１２ａに、部品１６ａ，１６ｂ，１７を実装する。具体的には、チップ部品１６ａ，１６ｂをリフローはんだ付けし、バンプ処理されたＩＣチップ１７をフリップチップ実装する。なお、図４では、はんだの図示を省略している。
　（４）仮固定解除
　必要に応じて、仮固定した状態のまま、樹脂モールドを形成したり、ケースを取り付けたりする。個基板１２の仮固定を解除すると、電子部品２０を取り出すことができる。
　以上に説明した製造方法では、個基板１２に部品１６ａ，１６ｂ，１７を実装するときに、すでに分割溝１１ｘ，１１ｙが形成されているため、集合基板に部品を実装し、次いで集合基板から個基板を分割する一般的な製造方法の場合よりも、図１に示すように、部品１６ａ，１６ｂ，１７と、分割溝１１ｘ，１１ｙによって形成される個基板１２の側面１２ｐ～１２ｓとの間の間隔Ｄ１～Ｄ４を小さくすることができる。すなわち、一般的な製造方法の場合よりも基板１２を小さくし、ひいては電子部品２０を小型化することができる。
　また、部品実装工程において突発的に部品１６ａ，１６ｂ，１７の実装位置ずれが発生しても、基板分割工程は終了しているので、位置ずれした部品１６ａ，１６ｂ，１７、特に高価なＩＣチップ１７を切断することがない。
　集合基板１０に分割溝１１ｘ，１１ｙを形成して、集合基板１０から個基板１２を分割する基板分割工程は、部品１６ａ，１６ｂ，１７を実装する部品実装工程の前に終了するため、集合基板に部品を実装し、次いで集合基板から個基板を分割する一般的な製造方法と、工程数は同じであり、一般的な製造方法と手間は変わらない。
　＜実施例２＞　実施例２の電子部品２０の製造方法について、図１、図５～図８を参照しながら説明する。
　実施例２では、図１に示した実施例１と同じ構成の電子部品２０を、図５～図８に示すように、実施例１とは異なる製造方法で作製する。図５～図８は、電子部品２０の製造工程を模式的に示す平面図である。
　（１）基板準備工程
　まず、図５に示すように、集合基板１０ｓを準備して仮固定する。集合基板１０ｓは、互いに対向する一対の主面１０ａ，１０ｂを有する。集合基板１０ｓの一方の主面１０ｂを、粘着テープ３０を用いて冶具３２の平面３２ａに仮固定する。集合基板１０ｓの仮固定は適宜な方法で行えばよく、例えば、接着剤を用いて仮固定したり、冶具３２の平面３２ａに開口を設けて真空吸引により仮固定したりしても構わない。
　（２）基板分割工程（その１）
　次いで、図６に示すように、仮固定した集合基板１０ｓに、ダイシング加工やレーザー加工などにより、格子状に個基板１２を分割するための二方向の分割溝１１ｐ，１１ｑ（１１ｑは、図８参照）のうち、一方向（図において左右方向）の分割溝１１ｐだけを形成する。分割溝１１ｐは、集合基板１０ｓの主面１０ａ，１０ｂ間を貫通するように形成する。
　（３）部品実装工程
　次いで、図７に示すように、集合基板１０ｓの個基板領域（個基板１２になるべき部分）に、部品１６ａ，１６ｂ，１７を実装する。具板的には、チップ部品１６ａ，１６ｂをリフローはんだ付けし、バンプ処理されたＩＣチップ１７をフリップチップ実装する。なお、図７では、はんだの図示を省略している。部品１６ａ，１６ｂ，１７は、分割溝１１ｐ、すなわち基板１２の第１の側面１２ｑ，１２ｓに相当する部分を基準に実装することができる。
　（４）基板分割工程（その２）
　次いで、図８に示すように、仮固定した集合基板１０ｓに、ダイシング加工やレーザー加工などにより、格子状に個基板１２を分割するための二方向の分割溝１１ｐ，１１ｑのうち他の一方向（図において上下方向）の分割溝１１ｑを形成する。分割溝１１ｑは、集合基板１０ｓの主面１０ａ，１０ｂ間を貫通するように形成する。これにより、集合基板１０ｓから個基板１２を分割することができる。なお、図８では、はんだの図示を省略している。
　（５）仮固定解除
　必要に応じて、仮固定した状態のまま、樹脂モールドを形成したり、ケースを取り付けたりする。個基板１２の仮固定を解除すると、電子部品２０を取り出すことができる。
　なお、分割溝１１ｐ，１１ｑは、集合基板１０ｓの主面１０ａ，１０ｂ間を貫通していないように形成することも可能である。この場合には、例えば、分割溝１１ｐ，１１ｑに沿って力を加えることにより個基板１２を分割し、電子部品２０を取り出すことができる。
　以上の製造方法によって、図１に示された電子部品２０を製造することができる。この場合、電子部品２０の矩形形状の基板１２の４つの側面１２ｐ～１２ｓのうち、互いに対向する一対の側面１２ｑ，１２ｓは、部品実装工程の前に形成された第１の側面であり、互いに対向する他の一対の側面１２ｐ，１２ｒは、部品実装工程の後に形成された第２の側面である。
　部品実装後に分割溝１１ｑを形成するとき、すなわち第２の側面１２ｐ，１２ｒを形成するとき、第２の側面１２ｐ，１２ｒの位置精度、すなわち第２の側面１２ｐ，１２ｒが形成される位置のばらつきを考慮して、第２の側面１２ｐ，１２ｒと部品１６ａ，１６ｂ，１７との間には、ある程度の余裕を見込んだ間隔Ｄ１，Ｄ３を設けておく必要がある。例えば、分割溝を形成するダイシングブレードが部品と干渉しないようにするなどの必要があるからである。
　一方、部品実装時にすでに形成されている分割溝１１ｐ、すなわち第１の側面１２ｑ、１２ｓと部品１６ａ，１７との間の間隔Ｄ２，Ｄ４については、そのような余裕を見込む必要はない。
　第１の側面１２ｑ，１２ｓと部品１６ａ，１７との間の間隔Ｄ２，Ｄ４は、第２の側面１２ｐ，１２ｒと部品１６，１７，１８との間の間隔Ｄ１，Ｄ３と同じにする必要はないため、電子部品２０を小型化できるように、適宜に選択できる。つまり、第１の側面１２ｑ，１２ｓと部品１６ａ，１７との間の間隔Ｄ２，Ｄ４を、第２の側面１２ｐ，１２ｒと部品１６ａ，１６ｂ，１７との間の間隔Ｄ１，Ｄ３と異ならせることによって、基板１２に部品１６ａ，１６ｂ，１７が実装されている電子部品２０を小型化できる。
　具体的には、第１の側面１２ｑ，１２ｓと部品１６ａ，１７との間の間隔Ｄ２，Ｄ４を、第２の側面１２ｐ，１２ｒと部品１６ａ，１６ｂ，１７との間の間隔Ｄ１，Ｄ４よりも小さくすることによって、電子部品２０を小型化できる。例えば、Ｄ２＜Ｄ１、かつＤ４＜Ｄ３、かつＤ１＝Ｄ３、かつＤ２＝Ｄ４とする。
　実施例２のように、矩形の主面１２ａの長辺に沿う側面１２ｑ，１２ｓを部品実装前に形成する第１の側面とし、矩形の主面１２ａの短辺に沿う側面１２ｐ，１２ｒを部品実装後に形成する第２の側面とすると、これとは逆に、長辺に沿う側面１２ｑ，１２ｓを部品実装後に形成する第２の側面とし、短辺に沿う側面１２ｐ，１２ｒを部品実装前に形成する第１の側面とする場合よりも、個基板１２を小さくすることができ、ひいては電子部品２０を小さくすることができる。
　＜実施例３＞　実施例３の電子部品２１について、図９及び図１０を参照しながら説明する。
　図１０（ａ）は、電子部品２１の平面図である。図１０（ｂ）は、図１０（ａ）の線Ｘ－Ｘに沿って切断した断面図である。
　図１０に示すように、電子部品２１は、積層コンデンサ１８がインターポーザ基板１３に実装されたインターポーザ付きコンデンサである。積層コンデンサ１８は、矩形形状の本体１８ｓの両端に、電極１８ｐ，１８ｑが形成され、はんだや導電性ペーストなどの接合材１９を用いて実装されている。インターポーザ基板１３は、略矩形形状の互いに対向する一対の主面１３ｍ，１３ｎと、主面１３ｍ，１３ｎ間を接続する側面１３ｐ～１３ｓとを有する。主面１３ｍ，１３ｎの長辺に沿う側面１３ｑ，１３ｓは、積層コンデンサ１８の実装前に形成された第１の側面である。主面１３ｍ，１３ｎの短辺に沿う側面１３ｐ，１３ｒは、積層コンデンサ１８の実装後に形成された第２の側面である。
　インターポーザ基板１３の長手方向の両端には、一対の第２の側面１３ｐ，１３ｒから後退し、一方の主面１３ｍから他方の主面１３ｎまで連続する端子電極１４が形成され、端子電極１４の内周面１４ｓに沿って、半割れ筒状のスルーホール空間１５が形成されている。すなわち、インターポーザ基板１３は、端子電極１４の内周面１４ｓによって、主面１３ｍ，１３ｎの法線方向から見たとき一対の第２の側面１３ｐ，１３ｒから後退している凹部が形成され、凹部、すなわち端子電極１４の内周面によって、スルーホール空間１５が形成されている。
　電子部品２１は、以下のように、実施例２と同じ製造方法で作製する。
　（１）基板準備工程
　まず、集合基板を準備し、仮固定する。
　（２）基板準備工程（その１）
　次いで、図９の要部平面図に示すように、集合基板１０ｔに一方向の分割溝１０ｕ，１０ｖを形成する。なお、集合基板１０ｔには、切断されると端子電極１４及びスルーホール空間１５になる部分１４ｘ，１５ｘを、予め形成しておく。例えば、集合基板１０ｔに貫通孔を形成し、貫通孔の内周面及びその近傍に、スクリーン印刷などの手法で導電性ペーストを塗布することにより、端子電極１４及びスルーホール空間１５になる部分１４ｘ，１５ｘを予め形成しておく。
　分割溝１１ｕ，１１ｖは、断続的に形成する。すなわち、集合基板１０ｔは、個基板領域を含む第１領域１０ｉと、他の個基板領域を含む第２領域１０ｊとの間に、第３領域１０ｋが配置されている。第１の分割溝１１ｕは、第１領域１０ｉの個基板領域の境界線に沿って一方向に形成し、第２の分割溝１１ｖは第２領域１０ｊの個基板領域の境界線に沿って一方向に形成する。第１領域１０ｉと第２領域１０ｊの間に配置された第３領域１０ｋには、分割溝を形成しない。これによって、第１の分割溝１１ｕと第２の分割溝１１ｖとは、第３領域１０ｋにおいて不連続となる。
　第１領域１０ｉの個基板領域に沿って形成する第１の分割溝１１ｕの方向と、第２領域１０ｊの個基板領域に沿って形成する第２の分割溝１１ｖの方向とが同じ方向であれば、分割溝を形成する作業が簡単になり、好ましい。もっとも、積層コンデンサ１８を実装する前に第１領域１０ｉと第２領域１０ｊとに形成する分割溝は、それぞれ方向が互いに異なるように形成しても構わない。また、第１領域と第２領域は、少なくとも１つの個基板領域を含んでいればよい。
　集合基板に分割溝を断続的に形成することによって、分割溝を連続的に形成する場合よりも、集合基板の強度の低下を抑制できる。すなわち、第１領域１０ｉと第２領域１０ｊとに別々の分割溝１１ｕ，１１ｖを形成することによって、第３領域１０ｋにも分割溝を形成して第１領域１０ｉから第３領域１０ｋを経て第２領域１０ｊまで連続する共通の分割溝を形成する場合よりも、集合基板１０ｔの強度の低下を抑制できる。これにより、例えば、次の部品実装工程の直前や直後に集合基板１０ｔの仮固定をやり直す場合に、集合基板１０ｔの破損を抑制できる。
　（３）部品実装工程
　次いで、集合基板１０ｔに積層コンデンサ１８を実装する。このとき、分割溝１１ｕ，１１ｖを基準に積層コンデンサ１８を実装すると、電子部品２１の重心位置のずれを抑制することできる。
　（４）基板分割工程（その２）
　次いで、集合基板１０ｔに、分割溝１１ｕ，１１ｖとは異なる他の一方向の分割溝を形成し、集合基板１０ｔから個基板を分割する。このとき、端子電極１４及びスルーホール空間１５になる部分１４ｘ，１５ｘの中心を通るように、分割溝を形成する。
　（５）仮固定解除
　個基板の仮固定を解除すると、電子部品２１を取り出すことができる。
　以上の製造方法により、図１０（ａ）に示すように、インターポーザ基板１３の第１の側面１３ｑ，１３ｓと積層コンデンサ１８との間の間隔Ａを、インターポーザ基板１３の第２の側面１３ｐ，１３ｒと積層コンデンサ１８との間の間隔Ｂよりも小さくすることができ、電子部品２１を小型化できる。
　＜実施例４＞　実施例４の電子部品２１ａについて、図１１を参照しながら説明する。
　電子部品２１ａは、実施例３の電子部品２１と略同様の構成であり、実施例３の電子部品２１と同じ工程順序で作製される。以下では、実施例３との相違点を中心に説明し、実施例３と同じ構成部分には同じ符号を用いる。
　図１１は、電子部品２１ａの平面図である。図１１に示すように、積層コンデンサ１８は、インターポーザ基板１３ａの一対の第１の側面１３ｑ，１３ｓを越えてインターポーザ基板１３ａの両側に、はみ出ている。
　これによって、一対の第１の側面１３ｑ，１３ｓが互いに対向する方向（図において上下方向）については、インターポーザ基板１３ａの寸法を積層コンデンサ１８よりも小さくすることができるので、一対の第１の側面１３ｑ，１３ｓが互いに対向する方向の電子部品２１ａの寸法を極限まで小さくすることができる。
　また、図１１に示すように、インターポーザ基板１３ａの主面１３ｍ，１３ｎの法線方向から見たとき、積層コンデンサ１８の両端の電極１８ｐ，１８ｑが、インターポーザ基板１３ａの端子電極１４の内周面１４ｓによって形成されるスルーホール空間１５に重なるように配置されている。
　これによって、一対の第２の側面１３ｐ，１３ｒが互いに対向する方向に、インターポーザ基板１３ａを小さくして、一対の第２の側面１３ｐ，１３ｒが互いに対向する長手方向の電子部品２１ａの寸法を、実施例３よりも小さくすることができる。
　なお、図１１では、積層コンデンサ１８がインターポーザ基板１３ａの両側に、はみ出ているが、片側だけに、はみ出るようにしても構わない。その場合でも、積層コンデンサ１８がはみ出ている側について、インターポーザ基板１３ａの寸法を小さくでき、ひいては電子部品２１ａを小型化できる。
　＜まとめ＞　以上の実施例１～４に示したように、集合基板に少なくとも一部の分割溝を形成した後、集合基板に部品を実装することによって、基板に部品が実装された電子部品をより小型化することができる。
　なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
　１０，１０ｓ，１０ｔ集合基板
　１０ａ，１０ｂ　主面
　１０ｉ　第１領域
　１０ｊ　第２領域
　１０ｋ　第３領域
　１１ｐ，１１ｑ　分割溝
　１１ｕ，１１ｖ　分割溝
　１１ｘ，１１ｙ　分割溝
　１２　個基板（基板）
　１２ａ，１２ｂ　主面
　１２ｐ～１２ｓ　側面
　１３　インターポーザ基板
　１３ｍ，１３ｎ　主面
　１３ｐ～１３ｒ　側面
　１４　端子電極
　１４ｓ　内周面
　１５　スルーホール空間
　１６ａ，１６ｂ　チップ部品（部品）
　１７　ＩＣチップ（部品）
　１８　積層コンデンサ（部品）
　１９　接合材
　２０，２１，２１ａ　電子部品
　３０　粘着テープ
　３２　冶具
　３２ａ　平面

Claims (8)

  1. 　互いに対向する一対の主面と、前記主面間を接続する側面とを有する基板と、
    　前記基板の前記主面に実装された部品と、
    を備え、
    　前記基板の前記側面は、
    　前記部品の実装前に形成された第１の側面と、
    　前記部品の実装後に形成された第２の側面と、
    を含み、
    　前記基板の前記主面の法線方向から見たとき、前記第１の側面と前記部品との間の間隔と、前記第２の側面と前記部品との間隔とが異なることを特徴とする、電子部品。
  2. 　前記基板の前記主面の法線方向から見たとき、前記基板の内側に前記部品が配置され、かつ、前記第１の側面と前記部品との間隔が、前記第２の側面と前記部品との間隔より小さいことを特徴とする、請求項１に記載の電子部品。
  3. 　前記基板の前記主面の法線方向から見たとき、前記部品が、前記第１の側面を越えて前記基板の外側にはみ出ていることを特徴とする、請求項１に記載の電子部品。
  4. 　前記基板の前記主面は、矩形形状を有し、
    　前記基板の前記側面は、
    　互いに対向する一対の前記第１の側面と、
    　互いに対向する一対の前記第２の側面と、
    を含み、
    　前記基板の前記主面の法線方向から見たとき、前記部品が、一対の前記第１の側面を越えて前記基板の両側にはみ出ていることを特徴とする、請求項３に記載の電子部品。
  5. 　前記基板の前記主面の法線方向から見たとき、前記基板には一対の前記第２の側面から後退した凹部が形成され、かつ、前記凹部により形成される空間に重なるように前記部品が配置されていることを特徴とする、請求項４に記載の電子部品。
  6. 　互いに対向する一対の主面を有し、個基板に分割される部分である個基板領域を含む集合基板を準備する基板準備工程と、
    　前記集合基板の前記個基板領域に部品を実装する部品実装工程と、
    　前記集合基板に、前記個基板領域の境界線に沿って分割溝を形成することにより、前記集合基板から前記個基板を分割する基板分割工程と、
    を備え、
    　分割された前記個基板に前記部品が実装されている電子部品を製造する方法において、
    　前記部品実装工程の前に、前記集合基板に、前記個基板領域の少なくとも１辺に沿って前記分割溝を形成することにより、前記基板分割工程を、前記部品実装工程の前に開始することを特徴とする電子部品の製造方法。
  7. 　前記集合基板は、
    　前記個基板領域を含む第１領域と、
    　他の前記個基板領域を含む第２領域と、
    　前記第１領域と前記第２領域の間に配置された第３領域とを含み、
    　前記第１領域の前記個基板領域の境界線に沿って形成された前記分割溝と、前記第２領域の前記個基板領域の境界線に沿って形成された前記分割溝とが、前記第３領域において不連続であることを特徴とする、請求項６に記載の電子部品の製造方法。
  8. 　前記部品実装工程の前に、前記集合基板が仮固定された状態で、前記集合基板の前記主面間を貫通する前記分割溝を、前記個基板領域のすべての前記境界線に沿って形成して、前記集合基板から、仮固定された状態の前記個基板を分割することにより、前記基板分割工程を前記部品実装工程の前に終了し、
    　前記部品実装工程において、仮固定された状態の前記個基板に前記部品を実装することを特徴とする、請求項６に記載の電子部品の製造方法。
PCT/JP2013/063979 2012-06-14 2013-05-20 電子部品及びその製造方法 WO2013187186A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014521223A JP5664827B2 (ja) 2012-06-14 2013-05-20 電子部品及びその製造方法
US14/568,446 US9978515B2 (en) 2012-06-14 2014-12-12 Electronic component unit and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-134718 2012-06-14
JP2012134718 2012-06-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/568,446 Continuation US9978515B2 (en) 2012-06-14 2014-12-12 Electronic component unit and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2013187186A1 true WO2013187186A1 (ja) 2013-12-19

Family

ID=49758018

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/063979 WO2013187186A1 (ja) 2012-06-14 2013-05-20 電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US9978515B2 (ja)
JP (1) JP5664827B2 (ja)
WO (1) WO2013187186A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159386A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 実装構造体、及び、積層コンデンサ内蔵基板
KR20180016263A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20180016269A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20180016261A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 실장 기판

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10334725B1 (en) * 2014-04-10 2019-06-25 Richard A. Marasas, Jr. Adhesive based reconfigurable electronic circuit building system
KR102516765B1 (ko) 2017-09-27 2023-03-31 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102129920B1 (ko) * 2018-10-12 2020-07-03 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR20230103297A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168149A (ja) * 1997-12-03 1999-06-22 Tdk Corp 面実装部品及びその製造方法
JP2005051167A (ja) * 2003-07-31 2005-02-24 Sony Corp 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
WO2012090986A1 (ja) * 2010-12-28 2012-07-05 株式会社村田製作所 電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151231A (ja) * 1992-10-29 1994-05-31 Toshiba Lighting & Technol Corp 電気部品
JPH07111380A (ja) * 1993-10-14 1995-04-25 Murata Mfg Co Ltd 表面実装用電子部品
US5573172A (en) * 1993-11-08 1996-11-12 Sawtek, Inc. Surface mount stress relief hidden lead package device and method
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
US6903464B2 (en) * 2003-01-30 2005-06-07 Micron Technology, Inc. Semiconductor die package
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR101202452B1 (ko) * 2011-07-13 2012-11-16 에스티에스반도체통신 주식회사 반도체 패키지 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168149A (ja) * 1997-12-03 1999-06-22 Tdk Corp 面実装部品及びその製造方法
JP2005051167A (ja) * 2003-07-31 2005-02-24 Sony Corp 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
WO2012090986A1 (ja) * 2010-12-28 2012-07-05 株式会社村田製作所 電子部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159386A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 実装構造体、及び、積層コンデンサ内蔵基板
US10510489B2 (en) 2016-03-18 2019-12-17 Murata Manufacturing Co., Ltd. Mounting structure and multilayer capacitor built-in substrate
KR20180016263A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20180016269A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20180016261A (ko) * 2016-08-05 2018-02-14 가부시키가이샤 무라타 세이사쿠쇼 실장 기판
KR101932421B1 (ko) 2016-08-05 2018-12-26 가부시키가이샤 무라타 세이사쿠쇼 실장 기판
KR101932423B1 (ko) 2016-08-05 2018-12-26 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR102002388B1 (ko) 2016-08-05 2019-07-22 가부시키가이샤 무라타 세이사쿠쇼 전자부품

Also Published As

Publication number Publication date
JPWO2013187186A1 (ja) 2016-02-04
US9978515B2 (en) 2018-05-22
US20150096792A1 (en) 2015-04-09
JP5664827B2 (ja) 2015-02-04

Similar Documents

Publication Publication Date Title
JP5664827B2 (ja) 電子部品及びその製造方法
US9947466B2 (en) Electronic component
US9751109B2 (en) Acoustic wave device and method of fabricating the same
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP2018107411A (ja) 積層型電子部品の製造方法および積層型電子部品
JP4957163B2 (ja) 複合部品
KR102172630B1 (ko) 반도체 소자 패키지 및 그 제조방법
JP6648690B2 (ja) 積層型電子部品の製造方法および積層型電子部品
JP2018073905A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2020123906A (ja) 圧電振動デバイス
JP5070973B2 (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
WO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
TW201543811A (zh) 水晶震盪裝置及其製造方法
KR102403971B1 (ko) 모듈 및 그 제조 방법
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
US9660610B2 (en) Crystal device and mounting arrangement
JP7391494B2 (ja) 電子素子実装用母基板、電子素子実装用基板、および電子装置
JP2009088699A (ja) 圧電デバイスの製造方法、及び圧電デバイス
JP2007048867A (ja) 電子部品用セラミックパッケージおよび電子部品用セラミックパッケージの製造方法、電子部品の製造方法
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP2020053566A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2013110299A (ja) 複合モジュール
JP7438656B2 (ja) 集合基板
JP2006020243A (ja) 表面実装用電子部品及びメイン基板ユニット

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13803998

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014521223

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13803998

Country of ref document: EP

Kind code of ref document: A1