JP3070364B2 - セラミック電子部品の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主にハイブリッドＩＣ
やセラミック多層基板を含む各種回路基板、各種高周波
フィルター類を含む複合厚膜電子部品等の単品またはア
レイ状態のセラミック電子部品の製造方法に関するもの
である。

【０００２】

【従来の技術】近年、ハイブリッドＩＣやセラミック多
層基板を含む各種回路基板、各種フィルター関係を含む
複合厚膜電子部品の単体あるいはアレイ状態のセラミッ
ク電子部品においては、小型化高性能化のために、スル
ーホール、ビアホール等を用いた内部導体の多層化及び
各種外部電極の形成が行われている。

【０００３】以下、セラミック基板に形成された孔にス
ルーホール印刷することで、外部電極へ応用した例につ
いて、アレイ型チップ抵抗の製造方法を例にとり図５３
〜図５５を用いて説明する。図５３は外観を示す図であ
り、図５３において、１ａはセラミック基板、２は抵抗
体、３は電極配線、４は外部電極である。図５３におい
て、電極配線３は抵抗体２上に印刷され、スルーホール
印刷されて外部電極４も形成している。

【０００４】図５４は、セラミック基板上に、抵抗体を
形成した後の状態を説明するためのものであり、図５４
において、セラミック基板１ｂは、ブレークライン５の
入った孔あきセラミック基板であり、ブレークライン５
及び、孔６が予め形成されている。

【０００５】図５５は、抵抗体２に接続される外部電極
を形成した状態を示す図であり、図５５の抵抗体２の上
に電極配線３を印刷した後、セラミック基板１ｂの裏側
より吸引することで、孔６内部にも電極配線３の電極イ
ンキが吸引される。こうして、孔６の内壁に電極配線３
を形成する電極材料を、均一な膜厚で付着（スルーホー
ル印刷）させることができる。

【０００６】このように抵抗体２、電極配線３を形成し
たセラミック基板１ｂを、所定の温度で焼成した後、ブ
レークライン６ｂに沿って、セラミック基板を個片に分
割する。孔６は２分割され、図５３における外部電極４
となり、図５３に示したアレイ型チップ抵抗が完成す
る。

【０００７】このようなスルーホール印刷技術は、広く
回路基板やハイブリッド回路基板において用いられてい
る。そして、スルーホール、特に孔内壁へのインキ膜厚
の均一な付着方法については、色々な手法が検討されて
いる。

【０００８】

【発明が解決しようとする課題】しかしながら上記の従
来のように、セラミック基板に形成された孔を基板裏面
の接続用のスルーホールや、あるいは外部電極として用
いる場合は、前記セラミック基板の孔周辺をむき出しに
する必要があり、前記孔の周辺に各種回路を形成するこ
とには限度があった。このため特にセラミック基板上に
セラミック多層回路を形成した場合は、スルーホール孔
を用いた外部電極の形成を行うことができなかった。

【０００９】具体的に説明すると、従来の場合、セラミ
ック基板に予め形成された孔の周辺にまで誘電体材料や
磁性体材料を形成しようとすると、前記材料が前記孔の
内部に流れ込みやすくなり、前記孔を塞いでしまう。そ
して孔が塞がると、スルーホール吸引の際、孔の断面積
の違いによって空気の流れがばらつき、この不均一な空
気の流れのために、孔内部へのインキの吸引度合いがば
らつき、この結果前記孔の内壁のインキ量が不規則にな
る。

【００１０】このため従来は、セラミック基板に予め形
成された孔をスルーホールや外部電極等として用いる場
合、前記孔付近には外部電極以外の材料を塗布（または
形成）させることができなかった。この結果セラミック
基板の上にセラミック生積層体を形成し焼成する時、小
型化に限度があった。

【００１１】本発明は上記従来の問題点を解決するもの
であり、小型化が可能なセラミック電子部品及びその製
造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に本発明のセラミック電子部品の製造方法は、複数個の
孔を有するベース基板表面に前記孔を塞ぐように内部電
極を有する未焼成のセラミック積層体を形成し、その後
前記ベース基板をマスクとして前記セラミック積層体の
前記孔と対応する位置に複数個の貫通孔を形成し、その
後前記ベース基板の孔及びセラミック積層体の貫通孔に
前記内部電極に接続される外部電極を形成するととも
に、セラミック積層体を焼成した後、前記セラミック基
板及びセラミック積層体を前記外部電極が端部に形成さ
れるように個片に分割するものである。

【００１３】

【作用】この構成により、外部電極間際まで電子部品を
構成する部材を形成することができ、セラミック電子部
品の小型化を実現できることとなる。

【００１４】

【実施例】

（実施例１）以下本発明の第１の実施例について図面を
参照しながら説明する。図１は本発明の第１の実施例に
おけるセラミック電子部品として、チップ型ノイズフィ
ルタを示す図であり、また図２は図１のノイズフィルタ
の断面を示すものである。図１及び図２において、７は
ベース基板としてのセラミック基板、８はこのセラミッ
ク基板７上に形成されたセラミック基板７と同一寸法の
セラミック積層体で、このセラミック積層体８はガラス
フェライト材料から構成され、内部には螺旋状のコイル
が形成されるように内部電極９が設けられている。１０
はこのセラミック積層体８の内部電極９の両端がそれぞ
れ接続される外部電極で、セラミック基板７とセラミッ
ク積層体８との積層物の両端部に形成されている。

【００１５】次に、本発明の製造方法について、図３〜
図１８を用いて説明する。まず、本実施例のチップ型ノ
イズフィルタのベースとして用いるベース基板としては
アルミナ製のセラミック基板を用いた。セラミック基板
については、図３（Ａ），（Ｂ）に示すような構造であ
り、図３において、１１は大きさ８０ｍｍ×６０ｍｍの
セラミック基板、１２は１．２７ｍｍピッチで設けられ
た孔直径０．３ｍｍの孔である。また図３（Ｂ）は、図
３（Ａ）のＸ−Ｙ線で切断した断面図である。

【００１６】ここで、孔１２はセラミック基板１１の作
成時に金型を用いて形成している。また、ブレークライ
ン１３は、セラミック基板１１表面に予め金型あるいは
レーザー加工により形成されている。ブレークライン１
３は、セラミック基板１１の厚みの２０〜５０％程度の
深さまで形成され、セラミック基板１１は、分割機また
は手動で簡単に所定形状に分割できる。

【００１７】次に図４（Ａ），（Ｂ）に示すように、孔
のあいたセラミック基板１１の上に、孔１２を塞ぐよう
に厚み０．４ｍｍのセラミック生積層体１４ａが形成す
る。孔のあいたセラミック基板１１の上に、セラミック
生積層体１４ａを形成するには、所定枚数のセラミック
生シートを所定厚みになるまで熱圧着または熱転写させ
ることで、図４の状態で形成できる。本実施例で説明す
るチップ型ノイズフィルタの場合、セラミック生シート
は、フェライトを主成分とし、この中に焼結助材として
ガラス材料を加えて仮焼、粉砕することによりガラスフ
ェライト材料を得、このガラスフェライト材料を樹脂溶
液中に分散させることによりセラミックスラリー（セラ
ミックインキ）を作成した。そしてこのセラミックスラ
リーをコーターにより塗布、乾燥させることにより得た
セラミック生シートを用いた。

【００１８】次に図５（Ａ），（Ｂ）に示すように、セ
ラミック基板１１の上に形成されたセラミック生積層体
１４ａの表面に、銀パラジウムインキによる内部電極１
５がコイルパターンの一部として印刷形成される。図５
において、内部電極１５のパターンの細い部分はコイル
パターンとして、太い部分は外部電極との接続部分とし
てそれぞれ機能する。

【００１９】次に図６（Ａ），（Ｂ）に示すように、セ
ラミック生積層体１４ａ上に、内部電極１５を埋め込む
ように形成される。この際、内部電極１５の一部（接続
部分に相当する部分）が、セラミック生積層体１４ｂの
ビア孔１６より露出する。さらにセラミック生積層体１
４ａとセラミック生積層体１４ｂとが一体化されること
によって、図７に示すように内部電極１５を内部に埋め
込んだセラミック生積層体１４を形成することになる。

【００２０】次に図８（Ａ），（Ｂ）に示すようにセラ
ミック生積層体１４上に２層目の内部電極１７を形成す
る。この内部電極１７の印刷形成には、スクリーン印刷
等を用いることができる。また２層目の内部電極１７の
印刷の際、ビア孔１６内部に露出した１層目の内部電極
１５部分にも、電極インキが流れ込むことにより、１層
目の内部電極１５と２層目の内部電極１７が電気的に接
続され、コイル状（あるいは螺旋状の）内部電極９を形
成することになる。

【００２１】このように図５〜図８で説明した印刷プロ
セスを、複数回繰り返すことで、必要なだけの所定ター
ン数で、内部電極をコイル状に印刷形成することができ
る。

【００２２】図９（Ａ），（Ｂ）に所定枚数のセラミッ
ク生シートを所定厚みになるまで熱圧着または熱転写さ
せ、厚み０．４ｍｍのセラミック生積層体１８を形成し
た状態を示している。本実施例で説明するチップ型ノイ
ズフィルタの場合、コイル状の内部電極を挟むセラミッ
ク生積層体の厚みを変化させたところ、内部電極になる
コイルの直径に対して一定以上の厚みがないと、この部
分が磁気抵抗になり、コイルの回りに充分な磁束が回ら
ないことが分かった。またこの部分をどんどん厚くした
場合は、逆にコイルの直径が磁気抵抗になり磁束を強く
することができなくなった。そこで実験したところ、コ
イル上下のセラミック積層体の厚みは、コイル直径の
０．３倍以上５倍以下の範囲が実用的であることがわか
った。

【００２３】図９に示すように、セラミック生積層体１
８を形成した後、内部電極１７上に形成されたセラミッ
ク生積層体１８と、内部電極１５を埋め込んだセラミッ
ク生積層体１４を一体化することで、厚み１．３ｍｍの
セラミック生積層体１９を形成した。これにより、図１
０（Ａ），（Ｂ）に示すように、セラミック生積層体１
９内部に内部電極１５，１７を埋め込むことができる。

【００２４】次に図１１〜図１４に示すように、内部電
極を完全に埋め込んだセラミック生積層体に対して、サ
ンドブラスト方法を用いて貫通孔を形成するのである
が、まず図１１に示すように、図１０に示すサンプルを
裏返してセラミック基板１１に形成された孔１２をサン
ドブラスト装置のノズルの方向に向ける。図１１におい
て、セラミック基板１１の孔１２の内部には、内部電極
１５を埋め込んだセラミック生積層体１９の表面が露出
している。

【００２５】次に図１２，図１３に示すように、サンド
ブラスト方法により、セラミック生積層体を加工する。
図１２は、サンドブラストによるセラミック生積層体の
加工途中の様子を説明するもの、図１３はサンドブラス
トによるセラミック生積層体の加工が終了した様子を説
明するものである。まず図１２において、２０はセラミ
ック製のノズル、２１は圧力４Ｋｇ／ｃｍ²の圧縮空
気、２２はアルミナを主成分とする研磨粒子、２３は半
ばまで掘れた孔である。また図１３において、２４は貫
通孔である。

【００２６】まず図１２を用いて説明すると、図１２に
おいて、サンドブラスト装置（図示していない）に接続
されたノズル２０より、圧縮空気２１と共に研磨材とし
ての研磨粒子２２が吹き出される。このとき研磨粒子２
２（例えばアルミナ微粉末等）は、圧縮空気２１より運
動エネルギーを受け、被加工物表面に勢い良くぶつけら
れ、被加工物を研磨する。図１２においては、セラミッ
ク基板１１とセラミック生積層体１９が、前記被加工物
に相当する。セラミック基板１１とセラミック生積層体
１９のエッチング性を比較すると、セラミック生積層体
１９の方がセラミック基板１１に比べ、非常にエッチン
グ速度が高い。このためセラミック基板１１の孔１２内
部に、露出したセラミック生積層体１９が図１２（Ｂ）
に示すように、エッチングされ、半ばまで掘れた孔が形
成されることになる。また圧縮空気２１は、被加工物表
面に付着した研磨粒子（不要な研磨粒子）を、被加工物
表面から吹き飛ばす役割も持つ。このように被加工物表
面に常に新しい（運動エネルギーを有した）研磨粒子が
吹き付けられることになる。またノズル２０の数を増や
したり、ノズル２０または被加工物を回転させたりする
ことで、より均一な加工を行うことができる。

【００２７】ここで研磨粒子の大きさを変化させた場
合、研磨粒子が大きいほど加工速度が速くなったが、セ
ラミック基板１１の孔１２が０．４ｍｍの時は研磨粒子
の粒径が１００μｍ〜１５０μｍを越えると逆に加工速
度が低下したため、適切な粒径を設定することが必要で
ある。

【００２８】また、このようにサンドブラストする場
合、ノズルの本数を増やすことにより、貫通孔の形成に
要する時間を短縮することができる。

【００２９】このようにして、図１３，図１４に示すよ
うな貫通孔２４が、セラミック生積層体１９に形成され
ることになる。また、図１３，図１４より明らかなよう
に、貫通孔２４は、セラミック生積層体１９のみなら
ず、内部電極１５，１７に対しても形成されることにな
る。これは、セラミック生積層体１９も、内部電極１
５，１７も共に、樹脂中にセラミック微粉末あるいは、
金属微粉末が分散されたものより構成されているためで
ある。

【００３０】以上で説明したように、セラミック基板を
エッチング用マスクとしても流用することで、セラミッ
ク生積層体に自己整合的に、つまり新たな位置合わせ等
を行うことなく、安価でかつ高精度の貫通孔を多量に形
成できる。

【００３１】次に図１５，図１６に示すように、貫通孔
にスルーホール印刷を行うのであるが、図１５，図１６
において、２５ａ及び２５ｂはスルーホール印刷形成部
分である。

【００３２】まずサンプルを図１５に示すように貫通孔
２４が形成された側を上面にして、貫通孔２４に外部電
極インク材料をスルーホール印刷することにより、スル
ーホール印刷形成部分２５ａを形成し、セラミック生積
層体１９の内部で、内部電極１５，１７と接続する。ま
たスルーホール印刷形成部分２５ａは、セラミック生積
層体１９の外部では、半田付け性が安定するようなパタ
ーン形状に印刷する。また必要に応じて信頼性を向上さ
せるため、図１６に示したように、セラミック基板１１
側からもスルーホール印刷を行い、スルーホール印刷形
成部分２５ｂを形成することにより、より確実なスルー
ホール印刷形成部分が得られる。

【００３３】ここで、スルーホール印刷には、スルーホ
ール印刷用の吸引テーブルを有するスクリーン印刷機を
用いた。またスルーホール印刷用の電極インキは、貫通
孔内部に均一に付着しやすいように、粘度調節をしたも
のを用いた。

【００３４】次に図１７に示すように、セラミック生積
層体１９を、所定寸法でダイシングする。図１７におい
て、２６はダイシング溝である。このダイシングには、
シリコンウエハのダイシング用のダイシング装置等を用
いることができる。またダイシングの深さは、自由に設
定できるが、セラミック基板１１までダイシングしてし
まうと、ダイシングの速度を上げることができず、また
ダイシング装置の刃の寿命も短くなるため、ダイシング
の深さは図１７に示すように、セラミック生積層体１９
の途中までがよい。その後、このように加工の終わった
サンプルを９５０℃の温度で焼成することで、図１８に
示すような焼結体を形成することができる。図１８にお
いて、２７はセラミック焼結体であり、セラミック生積
層体１９が焼成されたものである。２８は焼成後のスル
ーホール印刷形成部分であり、図１７のスルーホール印
刷形成部分２５ａが焼成されたものである。最後に、セ
ラミック基板１１に予め形成されていたブレークライン
１３（図１３参照）に沿って、セラミック基板１１及び
セラミック焼結体２７をスルーホール印刷形成部分が端
部に形成されるようにブレークすることにより、図１，
図２に示すようなチップ型ノイズフィルタを複数個得る
ことができる。

【００３５】以上説明したように本発明においては、セ
ラミック基板１１の孔１２は、セラミック生積層体によ
って完全に塞がれ、かつ孔１２に起因する窪みも無く、
完全にフラットにできるため、内部電極を線幅３０〜４
０μｍでファインパターンに容易に印刷することができ
る。

【００３６】なお、本発明において孔のあいたセラミッ
ク基板の上へのセラミック生積層体の形成は、セラミッ
クインキを直接セラミック基板の上に印刷することによ
っても可能である。図１９はこれを説明するためのもの
である。図１９（Ａ）は、セラミック基板１１の孔１２
の半ばまでセラミック生積層体２９が入り込んだ状態を
示し、図１９（Ｂ）は、セラミック基板１１の孔１２に
はセラミック生積層体２９が入り込んでいない状態を示
し、そして図１９（Ｃ）は、セラミック基板１１の孔１
２にセラミック生積層体２９が入り、さらに裏面まで回
り込んだ状態を示している。図１９（Ａ）〜（Ｃ）の何
れの状態であっても、サンドブラストをセラミック基板
側より行うことにより、正確な貫通孔をセラミック生積
層体に形成できる。

【００３７】また本発明においては、図２０に示すよう
にセラミック生積層体１９が、セラミック基板１１より
小さい場合であっても、セラミック生積層体１９の大き
さに関係なく、サンドブラストをセラミック基板１１側
より行うことにより、セラミック生積層体１９に貫通孔
を形成することができる。

【００３８】さらに本発明においては、図２１に示すよ
うに、内部電極９の一部がセラミック基板１１に接した
構成としてもよい。

【００３９】また、本実施例では外部電極を、スルーホ
ール印刷により形成したが、外部電極の形成方法は、ス
ルーホール印刷に限定する必要はない。さらに、スルー
ホール印刷は、セラミック生積層体に対してのみなら
ず、焼成後のセラミック積層体に対しても可能である。
例えば実施例１において、図１４の工程を行った後、図
１５及び図１６で説明したスルーホール印刷を省き（必
要なら図１７の工程も省いて）、図１８で説明したよう
に焼成し、最後にスルーホール印刷を行うことも可能で
ある。またこうすることで、スルーホール印刷に用いる
電極材料の焼成温度を８００℃程度に下げることがで
き、より安価な、例えば銀１００％の電極材料を用いる
ことができる。

【００４０】またセラミック生シートの積層は、ベース
基板表面で行う必要はない。予め積層されたセラミック
積層体を、ベース基板に固定しても同じ効果が得られ
る。

【００４１】（実施例２）以下本発明の第２の実施例と
して、アレイ型のセラミック電子部品について図面を参
照しながら説明する。

【００４２】図２２は上記第１の実施例における外部電
極をアレイ型のセラミック電子部品の外部電極へ応用し
た例を示す図である。図２２において、３０はセラミッ
ク基板、３１はセラミック積層体であり、セラミック生
積層体を焼成することにより構成されている。３２はセ
ラミック積層体３１内に形成した内部電極、３３は内部
電極３２と接続された外部電極である。

【００４３】本実施例においては、外部電極３３がセラ
ミック積層体３１の内部に複数層にわたって形成された
内部電極３２と複数位置で接続することができる。

【００４４】また図２３には、この図２２に示すものの
他の例を示しており、図２３において、３４は外部電極
である。この図２３に示すように、貫通孔を利用して外
部電極を形成する際、セラミック積層体あるいはセラミ
ック基板の上では、外部電極のパターンを広めに形成し
たり、外部電極部分のスルーホールの充填度合いを調節
することで、表面をフラットにすることもできる。具体
的にはスルーホールを完全に埋めてしまった後、セラミ
ック基板を分割することによって、外部電極の表面をフ
ラットにすることができる。

【００４５】ところで従来の場合、セラミック基板上に
印刷等でセラミック生積層体を形成した後、焼成する手
法で作成したセラミック電子部品の場合は、孔の周辺ま
で各種回路を形成することは難しかった。一方、本実施
例によれば、前記貫通孔付近までセラミック積層体の形
成が可能になることにより、各種セラミック電子部品の
設計及び製造において、機能部分の面積拡大を行うこと
ができ、しかも外部電極の個数の増加に対応できる小型
化高性能化が可能になる。

【００４６】図２４に本実施例のアレイ用のセラミック
基板を示しており、図２４において、ブレークライン１
３に沿って、セラミック基板１１を個片に分割すること
で、最終的に１つの個片に複数個の外部電極を形成でき
ることになる。図２４のような、孔のあいたセラミック
基板１１を用い、この上に内部電極を内蔵したセラミッ
ク生積層体を形成し、セラミック基板１１の孔１２を用
いて貫通孔を形成し、スルーホール印刷することで、図
２２に示したようなアレイ型セラミック電子部品を作成
することができる。

【００４７】次に具体的に説明する。まず、セラミック
基板としては３．２ｍｍ×６．４ｍｍサイズのセラミッ
クアレイ部品が取れるようにブレークラインを入れた９
６％セラミック基板（８０ｍｍ×５５ｍｍ、厚み０．６
３５ｍｍ）を用いた。孔直径は０．３ｍｍとし、孔はピ
ッチ１．２７ｍｍでブレークライン上に形成すること
で、外部電極として利用できるようにした（以下単に外
部電極形成用孔と呼ぶ）。前記セラミック基板をブレー
クすることで、前記サイズのアレイ部品の周囲に、４つ
の外部電極が形成された２つの辺と、２つの外部電極が
形成された２つの辺よりなる合計１２個の外部電極が形
成されたアレイ部品を作成した。

【００４８】次にこの孔あきセラミック基板の上にフェ
ライトインキをスクリーン印刷技術を用いて、前記基板
全面に、７ｃｍ×５ｃｍ角のベタパターンを印刷した。
また孔あき基板の孔にインキ材料が流れ込むことで、前
記ベタパターンに細かい窪みが生じたが、印刷／乾燥／
印刷と、印刷工程を繰り返す間に、前記孔は完全に塞が
り、前記細かい窪みも無くなった。こうして１００μｍ
相当の膜厚を得た後は、前記孔あきセラミック基板表面
の微細孔は、前記フェライト材料によって完全に覆われ
た（以下単にベタ基板と呼ぶ）。このベタ基板はあたか
も、セラミック基板上にセラミックグリーンシートを形
成したようなものであった。特にこのベタ基板の特徴
は、ベースがセラミック基板であることで、作業性や寸
法精度を高精度に保持することができることと、印刷表
面が平坦なグリーンシート状態であることで印刷性に優
れた点であった。次に前記ベタ基板の表面に、内部電極
（銀パラジウム使用）が８層になる多層セラミック基板
パターン（絶縁体層も入れると２０層以上になる）を印
刷形成し、これをセラミック生積層体とした。

【００４９】次に前記ベタ基板のセラミック基板側（つ
まり、セラミック生積層体の形成されていない側）か
ら、実施例１同様にサンドブラスト装置を用いて前記セ
ラミック生積層体に貫通孔を形成した。次にこの貫通孔
のあいたセラミック生積層体に、図１５，図１６で説明
したように、外部電極材料をスルーホール印刷した。最
後に図１７で示したように、セラミック生積層体を所定
形状に、分断し、最後に焼成し、セラミック基板のブレ
ークラインに沿って分割することで、図２２に相当する
積層セラミック電子部品が得られた。

【００５０】また焼成時のセラミック生積層体の収縮に
伴う外部電極の断線発生の可能性が考えられるが、実際
には貫通孔の断面積を一定にしスルーホール印刷を均一
化したり、セラミック積層体とアルミナ基板と密着性や
熱膨張係数のマッチングを高めることで解決できる。さ
らにスルーホール印刷を１０μｍ以上と厚くしたり、セ
ラミック基板表面に予めセラミック生積層体の焼結時の
寸法変化に対応した電極パターンを形成してもよい。セ
ラミック基板の孔よりも、セラミック生積層体に形成す
る孔を小さくするといった、収縮分を見込んだ設計もで
きる。

【００５１】（実施例３）図２５は本発明の第３の実施
例におけるアレイ型のセラミック電子部品を示す図であ
る。実施例２と実施例３の違いは、アレイ型セラミック
電子部品にセラミック基板が含まれているか、どうかの
違いである。セラミック電子部品の厚みが問題となる場
合、例えば、限られた厚みの中で、内部電極の積層数や
ターン数を増加させる必要が有る場合、図２５に示した
ように、ベースとなるセラミック基板を除去することが
できる。

【００５２】さらに詳しく説明する。まず実施例１で説
明したプロセスを用いて、図１６のようなセラミック生
積層体を形成した。次に前記セラミック生積層体をセラ
ミック基板より剥離する。セラミック基板より、セラミ
ック生積層体を剥離するには、セラミック基板の上に水
溶性樹脂を薄く塗布しておいたり、セラミック基板の表
面粗さを小さくしアンカー効果による付着力を弱めた
り、セラミック基板の代わりに表面処理した金属板等を
用いることができる。次に剥離されたセラミック生積層
体をダイシング装置により、所定形状に切断する。

【００５３】このようにして、個片に分割されたセラミ
ック生積層体を焼成することで、図２５に示すようなセ
ラミック基板のない状態のセラミック電子部品を作成す
ることができ、例えばセラミック積層コンデンサのよう
なものであっても、容易にアレイ化することができる。

【００５４】また実施例３で説明したセラミック基板の
除去は、アレイ型セラミック部品のみならず、実施例１
で説明したチップ型セラミック部品へも応用可能であ
る。特にチップ型セラミック部品は、より小型化（さら
に軽量化も）を要求されており、セラミック基板の除去
は効果的である。さらにチップサイズが小さくなるほ
ど、抗折強度の面で有利であるため、セラミック基板が
無くとも機械的強度面で問題となることが少なくなる。

【００５５】（実施例４）図２６は本発明の第４の実施
例におけるアレイ型のセラミック電子部品を示す図であ
る。実施例２と実施例４の違いは、アレイ型セラミック
電子部品の外部電極が、前記セラミック電子部品のエッ
ジのみならず、前記セラミック電子部品の内部にも貫通
電極として形成されている点である。図２６において、
３５ａは外部電極、３５ｂは貫通電極であり、前記セラ
ミック電子部品の内部において、セラミック基板３０及
びセラミック積層体３１を貫通した状態で電極が形成さ
れたものである。ここで貫通電極３５ｂは、セラミック
積層体３１に埋め込まれた内部電極３２と、必要に応じ
て電気的に接続させることができる。このように貫通電
極３５ｂと外部電極３５ａの違いは、セラミック電子部
品のエッジ部分にあるか、内部にあるかの違いである。
こうしてセラミック電子部品の側面以外にも電極を形成
することができる。

【００５６】次に、図２７〜図３０を用いて貫通電極の
形成方法について説明する。まず図２７に示すように、
エッジ部分及び内部に孔１２ａ及び１２ｂを設けたセラ
ミック基板１１上に、内部電極３２を内蔵したセラミッ
ク生積層体３６を形成する。次に図２９に示すように、
貫通孔３７を形成する。ここで内部電極３２が露出する
ことになる。次に貫通孔に電極材料を充填、焼成するこ
とで、図３０に示すような貫通電極３５ｂを形成でき
る。

【００５７】また図３１に示したように、ベースとなる
セラミック基板３０を除去してもよい。すなわち、図３
１に示すように、セラミック基板３０を除去し、さらに
外部電極３５ａを製品のエッジ部分のみならず、貫通電
極３５ｂにも設けることにより、各種複合電子部品の小
型化、高性能化が容易になる。具体的には、予めセラミ
ック基板の上に分解温度や溶解性の異なる樹脂層や、焼
結温度の異なるセラミック層等を形成しておくことで、
セラミック生積層体を焼成しセラミック積層体とした後
であってもセラミック基板を除去することができる。

【００５８】（実施例５）図３２は本発明の第５の実施
例におけるセラミック電子部品の一例を示す図である。
実施例４と実施例５の違いは、アレイ型セラミック電子
部品の貫通電極が、完全に貫通しているか、途中で止ま
っているかの違いである。図３２において、貫通電極３
５ｃは、セラミック基板１１側では完全に貫通している
が、セラミック積層体３１側では表面には露出していな
い。このように、貫通電極３５ｃを任意の面だけに露出
させることにより、より回路設計の容易なセラミック電
子部品を製造することができる。図３３は部分貫通電極
の構造を説明するための断面図である。図３３におい
て、貫通電極３５ｃは部分貫通しており、貫通電極３５
ｂは完全に貫通している。

【００５９】次に部分貫通電極の作成方法の一例につい
て、図３４〜図３７を用いて説明する。図３４〜図３７
において、３８は封止材、３９はマスク、４０は貫通電
極材料である。まず図３４に示すように、内部電極３２
を内蔵したセラミック生積層体３６の形成されたセラミ
ック基板３０のセラミック生積層体３６の形成されてい
ない側にマスク３９をセットする。ここで、マスク３９
には感光性ドライフィルム等の通常マスク材料を用いて
もよいが、ここでは、孔あきセラミック基板をマスクと
して用いる手法について説明する。まずマスク３９とし
て用いる孔あきセラミック基板は、セラミック生積層体
３６を形成しているセラミック基板３０と、同一ロット
のもの（焼成による寸法ばらつきを分類したもの）を用
いる。次にマスク３９の孔をあけたくない部分を、ゴム
系の樹脂材料等を封止材３８を用いて封止する。そし
て、矢印の方向から、サンドブラスト等の手法を用い
て、図３５に示すようにセラミック生積層体３６に貫通
孔を形成する。このとき封止材３８で塞がれた位置に相
当する部分には、貫通孔は形成されない。その後、図３
６に示すように、貫通孔に貫通電極材料４０を充填する
とともに、表面に内部電極３２やセラミック積層体３１
をさらに形成する。次に図３６に示すように、貫通孔を
形成したくない部分を封止材３８を用いて封止したマス
ク３９をセットし、矢印の方向からサンドブラスト等の
手法を用いて、図３７に示すようにセラミック積層体３
１に再度貫通孔を形成する。このとき図３４の場合と同
様に、封止材３８で塞がれた位置に相当する部分のセラ
ミック積層体３１には、貫通孔は形成されない。また、
その後は貫通孔に再度所定の貫通電極材料を充填、焼成
することで、図３３に示すような積層セラミック電子部
品を製造することができる。

【００６０】（実施例６）図３８は本発明の第６の実施
例を示す図であり、セラミック生積層体への貫通孔の形
成を両面から行うものである。図３８において、半ばま
で掘れた孔２３を有するセラミック生積層体１９は、図
１２に示したものと同様のものである。図３８において
は、セラミック生積層体１９のセラミック基板１１がな
い方向からも、マスク４１を用いて孔をあけようとする
ものである。このように両側より孔あけすることで、貫
通孔の形成時間を１／２以下にすることができ、生産性
を向上できる。

【００６１】次にさらに詳しく説明する。まずセラミッ
ク基板としては、２．５ｍｍピッチで７ｃｍ角の基板内
の全面に０．５ｍｍ直径の孔をあけたセラミック基板
（以下、単に孔あきセラミック基板と呼ぶ）を用いた。
なお孔あきセラミック基板は、アルミナグリーンシート
の段階で金型を用いて一括孔あけしたもので、セラミッ
ク基板と焼成寸法のほぼ等しいものを用いた。

【００６２】次に孔あきセラミック基板の上に誘電体ガ
ラス材料をスクリーン印刷技術を用いて、前記基板全面
に６ｃｍ角のベタパターンで印刷した。また孔あき基板
の孔にインキ材料が流れ込むことで、前記ベタパターン
に細かい窪みが生じたが、印刷／乾燥／印刷と、印刷工
程を繰り返す間に、前記孔は完全に塞がり、前記細かい
窪みも無くなった。こうして１００μｍ相当の膜厚を得
た後は、前記孔あきセラミック基板表面の微細孔は、前
記誘電体ガラス材料によって完全に覆われた（以下、単
にベタ基板と呼ぶ）。このベタ基板はあたかも、セラミ
ック基板上にセラミックグリーンシート（正確にはガラ
スフェライト製のグリーンシート）を形成したようなも
のであった。特にこのベタ基板の特徴は、ベースがセラ
ミック基板であることで、作業性や寸法精度を高精度に
保持することができることと、印刷表面が平坦なグリー
ンシート状態であることで印刷性に優れた点であった。

【００６３】次に、前記ベタ基板の表面に、内部電極
（銀パラジウム使用）及びガラスフェライトインキを交
互に印刷積層して５ターン相当のコイルパターンを形成
し、最後にガラスフェライトの厚塗り層を形成し、これ
をセラミック生積層体とした。

【００６４】次に前記ベタ基板のセラミック基板側、つ
まりセラミック生積層体の形成されていない側からサン
ドブラスト装置を用いて前記セラミック生積層体に研磨
粒子を照射した。このとき、前記セラミック基板がサン
ドブラスト用マスクとなり、セラミック基板上のセラミ
ック生積層体は研磨されない。しかし前記セラミック基
板に予め形成されていた孔の内部の場合、セラミック生
積層体がむき出しになるため、この部分のセラミック生
積層体が研磨させることになる。本実施例においては、
より加工時間を短くすることが目的になる。そのため、
サンドブラスト条件についても、再度検討を行った。

【００６５】ブラスト材料としては、アルミナ微粒子を
選び、５０メッシュ〜３０００メッシュまで粒径を変化
させて実験した。この結果、研磨粒子の粒径が１５００
メッシュ程度と、極めて小さいときは、研磨粒子の運動
エネルギーも小さく、エッチング速度が遅くなると同時
に、セラミック基板の孔の内部に前記研磨粒子が詰まり
やすかった。一方、研磨粒子を大きくした場合は、前記
研磨粒子の運動エネルギーが大きく、エッチング速度が
大きくなったが、前記研磨粒子が大きくなりすぎた場合
（例えば５０メッシュ）、前記セラミック基板の孔の内
部に入りにくくなり、孔内部でのエッチング速度は激減
した。

【００６６】このように、研磨粒子の大きさと、エッチ
ング速度は、セラミック基板の孔の大きさによって、そ
の最適値が変化してしまう。この最適値は実験した結
果、研磨粒子の直径がアルミナ孔の直径の１／３〜１／
５程度の場合が、大きなエッチング速度が得られた。

【００６７】具体的には３２０メッシュで、セラミック
生積層体の厚みが１ｍｍの時、片面より１本のサンドブ
ラストノズルを用いて研磨材を照射した場合、１００秒
以内で前記セラミック基板全面において、総計２０００
個の貫通孔（直径０．５ｍｍ）を形成させることができ
る。一方、両面よりサンドブラストを照射した場合は、
同様のサンプルで３０秒以内で前記セラミック基板全面
において、総計２０００個の貫通孔（直径０．５ｍｍ）
を形成できる。ここで、研磨粒子を吹き付けるエアー圧
力は、大きい程効果的であったが、サンドブラストの装
置面を考慮すると、５×１０⁵Ｐａ（５ｋｇ毎平方ｃ
ｍ）〜１０×１０⁵Ｐａ（１０ｋｇ毎平方ｃｍ）程度が
実用的であった。またサンドブラストのノズル数をふや
すほど、加工時間を短くできた。

【００６８】また、サンドブラストの照射は、サンプル
の裏表より同時に行うよりも、まずセラミック基板側
（図３８におけるセラミック基板１１側）より行い、そ
の後、図３８に示すようにマスクを介してセラミック生
積層体側より行う方が、より精度良い貫通孔が形成でき
る。

【００６９】次に、この孔のあいたセラミック生積層体
を、セラミック基板ごと焼成することで、セラミック基
板上に自己整合的に貫通孔のあるセラミック焼結体を得
ることができ、さらに貫通孔を外部電極として用いるこ
とで、ガラスフェライト製のノイズ対策部品を作成する
ことができた。また、貫通孔は外部電極形成以外に、コ
イル等の印刷形成に用いるビアホール等へ利用すること
もできる。なお、本実施例において、セラミック基板の
孔とマスクの孔の個数とを変えたり、孔の径を変えても
よい。

【００７０】（実施例７）図１２，図３４，図３６，図
３８等で貫通孔の形成に用いたサンドブラスト装置をウ
ォータージェット方法に置き換えることができ、このウ
ォータージェット方法を用いることで、貫通孔加工時の
微粉末の舞上がりを防ぐことができる。

【００７１】以下、具体的に説明する。まずセラミック
基板としては３．２ｍｍ×６．４ｍｍサイズのセラミッ
クアレイ部品が取れるようにブレークラインを入れた９
６％セラミック基板（８０ｍｍ×５５ｍｍ、厚み０．６
３５ｍｍ）を用いた。孔直径は０．４ｍｍとし、孔はピ
ッチ１．２７ｍｍでブレークライン上に形成すること
で、外部電極として利用できるようにした（以下、外部
電極形成用孔と呼ぶ）。前記セラミック基板をブレーク
することで、前記サイズのアレイ部品の周囲に、４つの
外部電極が形成された２つの辺と、２つの外部電極が形
成された２つの辺よりなる合計１２個の外部電極が形成
されたアレイ部品を作成できるようにした。

【００７２】次に前記セラミック基板上に、ガラスを主
体とした市販の絶縁体インキ及び銀パラジウム粉末を主
体とした市販の導体インキを印刷積層し、セラミック生
積層体を作成した。まず印刷にはスクリーン印刷方法を
用いることとし、所定のパターンを設計した。パターン
設計においては、前記セラミック基板に形成された外部
電極形成用孔を、絶縁体インキあるいは導体インキを用
いて埋められるように設計した。また、内部電極の幅は
１００μｍ、絶縁体層に形成するビアの孔径は２００μ
ｍとした。

【００７３】次にこのパターンを元にして、スクリーン
版を十数版用意した。このスクリーン版と前記絶縁体イ
ンキ及び導体インキを内部電極の層数が６層になるよう
に、前記セラミック基板上に印刷積層した。

【００７４】乾燥は１層を印刷する度に、１００℃で１
０分行った。また、絶縁層はピンホールによる層間ショ
ートを防止する目的で、印刷／乾燥／印刷／乾燥と、層
数を増やした。こうして前記外部電極形成用孔は、初期
の印刷積層過程において、各種インキを用いて完全に埋
めたため、その後の印刷作業は、あたかも孔無しセラミ
ック基板の上に印刷積層する場合のように行えた。以上
のようにすることで、前記外部電極形成用孔による悪影
響（例えば印刷作業性の悪さ、インキのニジミ、孔周辺
の印刷盛り上がり等）の発生も防止できた。

【００７５】次に、前記セラミック基板の側より市販の
ウォータージェット加工装置を用いて加工した。このと
き前記セラミック基板を、あたかも加圧ウォーターに対
するエッチングマスクとして機能させることで、前記電
極成形用孔に露出したセラミック生積層体を自己整合的
に除去できた。これは絶縁体インキ部分（及び埋め込ま
れた導体インキ）と、セラミック基板部分の強度差を利
用することで可能となったものである。以上のようにし
て図１３に示したような、孔を有するセラミック基板上
に形成したセラミック生積層体に、自己整合的に貫通孔
を形成できた。

【００７６】次に図１５〜図１６に示したようにして、
外部電極のスルーホール印刷は通常のスクリーン印刷機
にスルーホール形成用のバキューム機構を追加したもの
を用い、貫通孔に外部電極インキをスルーホール印刷し
た。本実施例では、外部電極はスルーホール印刷で行っ
たが、必要に応じて図２３のような形状の外部電極を形
成することができる。

【００７７】以上のようにして貫通孔の内壁部分のみに
電極材料を付着させて形成した基板を所定形状にブレー
クし、８５０℃で焼成することによって、図２２に示し
たような形状で小型の多層基板を得ることができた。

【００７８】次に本実施例の多層基板を従来の印刷方
法、つまり外部電極形成用孔を塞ぐこと無く、孔あき状
態のまま、印刷積層を行う方法で作成した。印刷用材料
やセラミック基板は、発明例に用いたものと同じものを
用いた。このときセラミック基板に予め形成されている
孔を絶縁体インキもしくは電極インキが塞いだり、ある
いは前記孔内部に流れ込んだりすると、外部電極のスル
ーホール印刷ができなくなる可能性がある。このため、
前記孔周辺には絶縁体や電極パターンが形成されないよ
うなパターン設計を行った。しかし前記外部電極形成用
孔を塞いだりしないためには、最低でも前記孔の周囲２
００μｍ以上は、パターンが来ないようにしなければな
らなかった。この結果１つのアレイに対して、外電用貫
通孔（直径０．４ｍｍ）とその周辺マージン（０．２ｍ
ｍ幅）を合計して、直径０．８ｍｍの面積が外部電極形
成用に必要となり、基板面積に対する外部電極として必
要な面積の比率は１２．７％で、言い換えると、残り８
７．３％の面積部分に各種デバイスとしての機能を組み
込むしかできない。

【００７９】一方、本発明の実施例の場合、外部電極と
して必要な面積比率が３．２％で、言い換えると、残り
の９６．８％の面積部分に各種デバイスとしての機能を
組み込むことができ、チップアレイの面積が小さくなる
ほど、また外部電極の個数が増加するほど、本発明の実
施例の方が従来例に比べより広い部品としての有効面積
が得られる。

【００８０】このように本発明の実施例で得られたセラ
ミック電子部品は、従来のグリーンシート積層方法で形
成されたものと比べても、同程度の高密度化が可能であ
り、ベースにセラミック基板を用いることができるた
め、焼成時の収縮が無く、製品としては高い歩留まりを
得ることができる。

【００８１】（実施例８）図３９はセラミック基板を真
ん中として、両側に異種材料のセラミック積層体を形成
した様子を説明するための図である。図３９において、
４２はフェライト積層体、４３は誘電体層であり、鉛を
含む誘電体材料を主成分としている。また４４はコンデ
ンサ用電極であり、誘電体層４３を介して対向させるこ
とによりコンデンサが形成されている。また内部電極４
５は、フェライト積層体４２の内部でコイル状に形成さ
れ、貫通電極４６に接続されている。また貫通電極４６
は、内部電極４５と、セラミック基板１１の反対側に形
成されたコンデンサ用電極４４とを接続している。以上
のように、セラミック基板３０を、一種の拡散防止層と
して用いることで、フェライト材料と、誘電体材料の拡
散による特性の劣化を防止することができる。

【００８２】さらに詳しく説明する。まずセラミック基
板の上に、ガラスフェライトを主成分としたセラミック
生シートを０．４ｍｍ厚に形成した。この上に銀パラジ
ウム製の電極インキを図５〜図８の行程を繰り返すこと
で、コイル状に印刷した。最後にガラスフェライトを主
成分とするセラミック生シートを０．４ｍｍ厚に形成し
た。以上のようにして、ガラスフェライト製のセラミッ
ク生積層体内部に、２０ターンのコイルパターンを埋め
込んだ。

【００８３】次に前記コイルパターンの取り出し部分に
図２８〜図３０で説明したように、貫通孔の形成、電極
インキの充填、９５０℃での焼成を行うことで、図２６
に示したようなアレイ型のセラミック電子部品を形成し
た。次に、前記セラミック電子部品の裏側（セラミック
基板がむき出しになった側）に、厚膜コンデンサを形成
し、７００℃で焼成することによって、図３９に示すよ
うな部品を作成する。一般的に誘電体の焼成温度を下げ
たり、誘電率を上げるためには誘電体材料に鉛成分（正
確にはＰｂＯ）を含有させる必要がある。しかしこの鉛
成分は焼成時に拡散しやすく、フェライト等材料の特性
を劣化させやすいが、本実施例においてはセラミック基
板が、拡散防止層として機能し、完成した複合部品の電
気的特性を測定した結果、フェライトによるコイル部分
の特性及び、誘電体材料によるコンデンサ部分の特性
は、単品で焼成したものと同様の特性が得られる。

【００８４】参考までに図３９の構成において、セラミ
ック基板のみを除いて試作したところ、所定の特性を得
ることができなかった。このことよりも、セラミック基
板が、拡散防止層として機能していることが確かめられ
た。またセラミック基板のみを除いて試作したサンプル
の機械的強度をＥＩＡＪ方法（ＲＣＸ−０１０４／１０
４）に準拠して測定したところ、セラミック基板を含む
サンプルに比べ半分以下の抗折強度であった。このこと
から、セラミック基板が製品の機械的強度を保持する効
果もあることが確かめられた。このように機械的強度を
セラミック基板に持たせられることは、今後セラミック
電子部品において実装コストを下げるために、アレイ化
や複合化を進める場合やコスト面からセラミック積層体
部分を薄くする場合でも、極めて有利なものとなる。

【００８５】（実施例９）図４０は、外部電極を製品の
側面、あるいは側面及び下面に形成し、製品の上面には
形成しない例を説明するためのものである。実施例１〜
８と、本実施例９の違いは、外部電極を必要面のみに構
成することである。具体的には図４０において、外部電
極３３は、図４０においてセラミック積層体３１内部に
埋め込まれ、製品の上面までは露出していない。

【００８６】ところで、実装速度や、実装精度を向上さ
せるためには、製品部品厚みのばらつきや、部品上面の
平坦性（実装機の真空ノズルでサンプルを吸着するた
め）において精度を向上させる必要があるが、実施例９
のように、外部電極を基板の上面に露出しないことで、
実装性や小型化に効果がある。また、実装状態を自動検
査する際の認識率を上げることができる。

【００８７】なお、実施例９で説明する外部電極は、図
３２における貫通電極の形成方法を用いることで容易に
作成することができる。

【００８８】（実施例１０）次に、本発明の第１０の実
施例について説明する。実施例１〜９において、外部電
極は貫通孔内部に形成したが、実施例１０においては外
部電極を貫通孔と貫通孔の間の凸部分に形成したもので
ある。図４１，図４２は貫通孔と貫通孔の間の凸部に外
部電極を形成した様子を説明するための図である。図４
１はセラミック基板を有する場合、図４２はセラミック
基板を除去した場合を説明するものである。本実施例の
場合、外部電極を形成しようとする部分が凸であるた
め、スルーホール印刷を行わなくとも容易に外部電極材
料を塗布できる。塗布方法としては、ゴム状弾性体上に
外部電極材料をバーコータやアプリケータ等を用いて５
〜３０μｍ程度の膜厚に均一に塗布し、ここに塗布しよ
うとするセラミック積層体を押し付けることにより、前
記凸部のみに電極材料を付着することができる。このと
きゴム状弾性体上に外部電極材料を塗布しておくことに
より、セラミック積層体の製造時（例えば、ブレークラ
インとダイシングの位置ズレ）の誤差、例えばセラミッ
ク積層体よりセラミック基板部分が若干飛び出したりす
るのを吸収することができる。

【００８９】あるいは、セラミック生積層体をダイシン
グした後で、ベース基板をマスクとして前記セラミック
生積層体に貫通孔を形成してもよい。例えば、セラミッ
ク生積層体にダイシングされてできた溝に、外部電極材
料を流し込んだ後、前記セラミック生積層体に貫通孔を
形成する。こうすると貫通孔の形成によって、前記流れ
込んだ外部電極材料を分断できる。最後にベース基板を
除去することで、図４２に示すような形状に形成でき
る。

【００９０】特に本実施例においては、貫通孔の位置で
サンプルを分割した際に、２つの貫通孔に挟まれた凸部
にのみ内部電極が露出することになる。こうして外部電
極形成直前まで、内部電極を露出させることなくセラミ
ック電子部品の製造を進めることができ、このため製造
途中での電極の酸化やデラミネーション（層間剥離）等
も発生しにくくなる。

【００９１】（実施例１１）次に、以下本発明の第１１
の実施例について説明する。実施例１１は、孔無しのベ
ース基板上に未焼成のセラミック積層体を形成した後
で、ベース基板のみに孔を形成し、この孔を用いてセラ
ミック積層体に貫通孔を形成させるものである。ここで
はセラミック積層体には、グリーンシートを用いること
になる。こうしてセラミック生シートに対しても、複数
個の孔を容易に形成することができる。

【００９２】まず７５μｍ厚の孔無しの樹脂フィルムと
してのポリエステルフィルム上に、リバースコーターを
用いて３０μｍ厚のセラミック生シートを作成した。次
にポリエステルフィルムにエキシマレーザーをマスクを
介して照射し、ポリエステルフィルムに直径５０μｍ〜
２００μｍの孔を４００個／平方センチメートルの密度
で形成した。なおここで用いたエキシマレーザーの照射
パワーは、ポリエステルフィルムに孔が形成される程度
とし、セラミック生シートまでは孔が形成されなかっ
た。次にこの孔あきポリエステルフィルムをマスクとし
て、孔あきポリエステルフィルム側より、サンドブラス
ト装置を用いて、セラミック生シートに吹き付ける。こ
うしてセラミック生シートに貫通孔を形成することがで
きた。こうしてビア孔の形成されたセラミック生シート
にビア印刷及び内部電極印刷を行いながら、所定枚数積
層し、焼成することでセラミック多層回路基板を作成し
た。

【００９３】特に本実施例の場合は、金型を用いなくと
も、孔径や孔密度に関係なく一括で孔あけを行うことが
できる。このように本実施例では、孔の５０孔／平方セ
ンチメートル以上の高密度化や、孔径を１００μｍ以下
とするといった微細化にも対応できる。またポリエステ
ルフィルムに形成された孔は、フリーンシートの孔あけ
に用いた後で、ビア埋め印刷用のマスクにも利用でき
る。

【００９４】またポリエステルフィルムの孔あけには、
エキシマレーザー以外に、ＹＡＧレーザーや炭酸ガスレ
ーザーを用いることができる。

【００９５】またポリエステルフィルム上に形成された
グリーンシートに、孔あきマスクを介して直接サンドブ
ラスト装置より研磨剤を吹き付けてもよい。この場合、
グリーンシートのみに孔をあけることも可能であるが、
後行程でビア埋め印刷にポリエステルフィルムを用いる
ことを考えると、グリーンシートと同時にポリエステル
フィルムにも孔をあけることが望ましい。グリーンシー
トと同時にベースフィルムにも孔をあける場合、ポリエ
ステルフィルムの厚みは、１００μｍ以下であることが
望ましい。特に孔の大きさが小さい場合や、加工の精度
が必要な場合はグリーンシートの厚みは５０μｍ以下が
望ましい。

【００９６】また研磨剤としては、グリーンシートに含
まれているセラミック材料をそのまま用いることによっ
て、異種材料の混入を防止することができる。

【００９７】（実施例１２）次に、以下本発明の第１２
の実施例について図４２〜図４８を用いて説明する。実
施例１２は、ベース基板上にセラミック積層体を形成し
た状態で、凸部に外部電極を形成する方法の一例につい
て説明するものである。図４３において、セラミック生
積層体１９は、接着層４７を介して、セラミック基板１
１に接着されている。次に図４４に示すように、セラミ
ック生積層体１９に、ダイシング溝２６を形成する。こ
の時、ダイシング溝２６の深さはセラミック基板１１の
手前までとすることで、セラミック基板１１を傷つける
ことはない。次に図４５に示すように、ダイシング溝２
６に、インク状の外部電極１００を流し込む。次に図４
６に示すように、セラミック基板１１側より、ノズル２
０より、研磨粒子２２を吹き付ける。こうして図４７に
示すように、孔１２に対応した位置の、接着層４７及び
セラミック生積層体１９に貫通孔を形成する。こうして
外部電極１００は分断される。次に接着層４７を除去、
焼成することで、図４８に示すようなセラミック電子部
品を製造することができる。

【００９８】ここで接着層４７としては、加熱により発
泡する樹脂層を用いることもできる。このような発泡性
の樹脂層は加熱により、体積が２〜１０倍程度に発泡す
る性質を有する樹脂材料からなり、１０〜５００μｍの
厚みで形成することができる。この上にセラミック生積
層体を形成する。こうしてセラミック基板とセラミック
生積層体の間に、発泡性の樹脂層を挟んだ状態に形成す
る。次にこれを、セラミック基板を傷つけることなく、
セラミック生積層体のみを所定形状にダイシングする。
この後、１２０℃程度に加熱し、発泡性の樹脂層を発泡
させることで、セラミック基板からダイシングされたセ
ラミック生積層体を剥離できる。この場合、ベースとな
るセラミック基板は傷つかないため、何度でも繰り返し
用いることができ、コストを下げられる。またセラミッ
ク基板の代わりに、超硬金属板等を用いることで、ベー
スとなる基板の精度を向上でき、さらに基板の固定や移
動の際に用いるピン孔等の加工も行える。こうして各工
程での自動化を図ることができる。

【００９９】また孔１２に形状を、角孔にすることで、
図４９に示すような外観を有するセラミック電子部品を
形成することもできる。

【０１００】本発明のセラミック電子部品は、外部電極
に凹凸を形成でき、半田実装性が優れている。

【０１０１】（実施例１３）次に、貫通孔にメッキ方法
を用いて外部電極を形成する方法の一例について、図５
０〜図５２を用いて説明する。図５０は、貫通孔１２を
残して、セラミック基板１１及びセラミック生積層体１
９表面を、レジスト４８で覆う。次に図５１に示すよう
に、レジスト４８で覆われていない部分に、メッキ４９
を行う。こうして貫通孔内部に、印刷等の方法を用いな
くとも外部電極材料を充填できる。

【０１０２】なおメッキ４９の代わりに、メッキ核とな
るものを形成できる。この場合は、後でメッキすること
になる。またレジスト４８としては、樹脂以外にガラス
化材料を用いることもできる。

【０１０３】また図５２の（Ａ）に示すように、セラミ
ック基板１１とセラミック生積層体１９を固定する接着
層４７に、予め埋め込まれた電極材料５０を形成でき
る。こうすると図５２（Ｂ）に示すように、接着層４７
を除去した場合、埋め込まれた電極材料５０を外部電極
４９として利用できる。

【０１０４】このような貫通孔を用いた外部電極の形成
において、メッキはセラミック生積層体１９が、焼成さ
れた後でもよい。また図５０〜図５２で説明したメッキ
方法に、無電解メッキを用いることができる。無電解メ
ッキの場合、電気メッキに比較し、メッキ部分が窪んで
いても問題はない。この無電解メッキの場合、貫通孔内
部に、銀または銀パラジウムの電極材料を形成しておく
ことで、外部電極部分に所定形状でニッケル、金の順で
半田付け性の優れたメッキを行うことができる。

【０１０５】また図４８等で示したような外部電気が凸
になる場合、バレルによる電気メッキが容易である。電
気メッキの場合、外部電極部分に所定形状でニッケル、
半田等を安価に作業性良く形成することができる。特に
本実施例の場合、２つの外部電極間は窪みになるため、
メッキのショート発生確率も少ない。

【０１０６】なお、例えば、図５０〜図５２の工程にお
いて、メッキ方法の代わりに外部電極部材をスプレーや
電着、あるいはディップ方法を用いて付着させることも
できる。

【０１０７】（実施例１４）次に、以下本発明の第１４
の実施例について説明する。上記実施例１〜実施例１３
においては、貫通孔の形成はセラミック生積層体に対し
て行ったが、本実施例１４ではセラミック生積層体を仮
焼（以下第１の焼成とする）した後に貫通孔を形成し、
前記貫通孔に電極材料等を充填した後、所定の温度で本
焼成（以下第２の焼成とする、なお第１の焼成温度は第
２の焼成温度より低いものとする）するものである。な
お加工手段は、サンドブラスト方法、ウォータージェッ
ト方法、レーザー加工方法、ドリルによる加工方法等を
選択することができるが、実施例１４ではサンドブラス
ト方法を例に取り説明する。

【０１０８】まず本実施例の貫通孔の加工は、第１の焼
成状態で行う。これは被加工物（具体的には内部電極等
の内蔵されたセラミック生積層体）に第１の焼成温度で
仮焼したもの、具体的には、セラミック基板上に形成さ
れたセラミック生積層体を７００〜８００℃で焼成し
た、製品としては充分な機械強度が得られていない状態
のサンプルに対して、孔加工を行うものである。つまり
前記サンプルについて、７５０℃１時間の第１の焼成を
行い、これをサンドブラスト加工した。サンドブラスト
加工は、セラミック基板側より自己整合的に行い、その
後に第２の焼成（焼結させるための焼成であり、本実施
例の場合は９５０℃で１時間）を行った。

【０１０９】こうして作成したセラミック積層体のノイ
ズ除去性を周波数とインピーダンス等の面より評価した
ところ、第１の焼成の前（セラミック生積層体状態で）
加工したものと同様の結果が得られた。比較のために、
セラミック生積層体に貫通孔を形成させないまま、第２
の焼成を行い充分焼結（製品として充分な機械強度及び
特性が得られるまで）させた後、セラミック基板側より
サンドブラスト加工したが、当然のように貫通孔の加工
性は非常に劣るものであった。第２の焼成後のサンドブ
ラスト加工性の劣る原因は、セラミック積層体の焼結が
進むことで、セラミック粒子間が強固に付着し合ったた
めである。一方、セラミック生積層体状態ではセラミッ
ク粒子同士は樹脂の力で、また第１の焼結状態ではセラ
ミック粒子同士は軽く焼結した状態でその構造を維持し
ているだけなので、サンドブラストの加工性が優れてい
たと考えられる。

【０１１０】またサンドブラストの研磨粒子が、第２の
焼成温度において不純物として問題にならないものを選
べる。あるいは、貫通孔の加工後で、各種材料を混入さ
せ（シリコンウエハに各種イオンを打ち込むように）、
各種特性を向上させることも可能である。

【０１１１】また、焼成はいくつかの温度に分けて行う
ことができる。具体的には、第１の焼成温度（例えば６
００℃）で焼結し、セラミック積層体に加工を行い、電
極材料を充填し、第２の焼成温度（例えば８００℃）で
電極材料を焼成できる。このとき第１の焼成温度を第２
の焼成温度より低くすることで、第２の焼成が本焼成と
なる。ここで第１の焼成温度と第２の焼成温度をマッチ
ングをとることで、各材料の焼成時の収縮差を緩和（デ
ラミネーションの防止）させやすい。

【０１１２】また、第１の焼成温度で（例えば７００
℃）焼結した後、セラミック積層体に加工を行い、第２
の焼成温度（例えば９００℃）で焼結を進める。そして
最後に電極材料を貫通孔に充填し、所定温度（例えば、
６００〜８００℃）で電極材料を焼き付けることもでき
る。

【０１１３】また本実施例においてはレーザーを用いて
加工してみた。レーザー加工にはＹＡＧレーザーを用い
たが、ＹＡＧレーザー以外に、炭酸ガスレーザーやエキ
シマレーザーを用いることができる。このようにレーザ
ーを用いた場合は、非接触状態のままで焼成途中の状態
で貫通孔加工を行うことができる。

【０１１４】なお、ここで本発明においては、貫通孔に
充填する電極材料とセラミック生積層体内部に内蔵され
る電極材料成分を別のものにすることができる。具体的
には、電極材料として必要に応じて内部電極に、配線抵
抗は低いがマイグレーションの発生しやすいパラジウム
の含有量の少ない（銀の含有率の高い）銀パラジウム電
極材料を用いることができる。この場合、外部に面する
部分には、配線抵抗は高いが、耐マイグレーション性の
優れたパラジウムの含有量の高い（銀の含有率の低い）
銀パラジウム電極材料を用いることができる。

【０１１５】このように本発明の場合、電極材料とし
て、内部電極用には、ガラス成分が少なく（金属成分の
含有率の高い）焼成後の体積抵抗の低くなる電極材料を
用い、貫通孔に充填される電極材料には、ガラス成分の
多い、あるいは半田食われの少ない、剥離強度等が高く
なるような第２の電極材料を選ぶことができる。このよ
うに内部電極と外部電極の材質を容易に変更できる。

【０１１６】また、本発明において、第１の焼成（及び
孔加工）や第２の焼成は酸化雰囲気中で行い、最後に還
元雰囲気中で焼成することで酸化した電極材料等を還元
することもできる。こうして貫通孔を形成し、貫通孔に
電極材料を露出させられることにより、電極材料の還元
も容易に行うことができる。

【０１１７】さらに、本発明においては貫通孔内部で内
部電極を露出させた後、前記貫通孔内部に内部電極を露
出させた後、電極材料等を充填することで、内部電極間
の接続や外部電極との接続、あるいは外部電極の形成を
行うことになる。このため酸化されやすい内部電極材料
であっても容易に電気的接続を行うことができる。な
お、本発明の場合はセラミック生積層体の加工をセラミ
ック基板の上で行うため、加工時の取扱い性が優れてい
る。

【０１１８】また本発明では、貫通孔内部に電極材料の
充填することを中心として説明してきたが、充填材料は
電極材料に限定する必要はなく、セラミック基板、セラ
ミック積層体とは異なる誘電体材料や磁性体材料を充填
してもよい。例えば、コイルの周波数特性を調節するた
めの磁性材料を充填したり、あるいはコイル部分を空心
化する等の手法にも用いることができる。あるいは、貫
通孔のままで残しても、サンプルのブレーク性やセラミ
ック生焼結体の焼成をより均一に進める等の効果があ
る。さらに貫通孔内部に内部電極を露出させたままで残
しておくこと、サンプルの特性調整や検査に用いること
ができる。

【０１１９】また孔あけ方法は、以上で説明したものは
量産性に富むものであるが、これら以外にもドリル等を
用いる一般的な加工手段がある。このように本発明は、
電子部品を主としたセラミック生積層体（あるいは軽く
焼結した段階でのセラミック積層体）の加工を可能にす
るものである。

【０１２０】また、実施例１において、外部電極の形成
はスルーホール印刷によって行ったが、スルーホール印
刷を行わなくとも貫通孔内壁に外部電極用の電極材料を
塗布することはできる。

【０１２１】また貫通孔内壁に外部電極形成用の電極材
料を塗布することは、セラミック生積層体が焼結されて
セラミック積層体となった後でも、あるいはセラミック
積層体（さらにはセラミック生積層体）が分割された後
でも、可能である。

【０１２２】また、外部電極は全ての貫通孔に対して形
成する必要はなく、必要な場所の貫通孔に対してのみス
ルーホール印刷を行うことができる。このように外部電
極としては不要な位置の貫通孔に対して、内部電極を露
出させないことによって、たとえスルーホール印刷した
場合でも外部電極としての機能を除去できる。この場合
は、スルーホール印刷によって形成された外部電極は、
半田付け後の回路基板に対する付着性（剥離強度）強度
を高めるダミー電極として機能させることができる。

【０１２３】また、ベース基板にセラミック基板の代わ
りに樹脂フィルムや金属板を用いることで、印刷または
積層時の精度を上げたり治具を用いた自動化が容易とな
る。さらに金属板の表面に樹脂等を複合化させると、サ
ンドブラストやウォータージェットによる破損を防げ
る。またベース基板には、帯状の連続体を用いることで
連続作業性を向上させることができる。

【０１２４】

【発明の効果】以上のように本発明は、複数個の孔を有
するベース基板表面に前記孔を塞ぐようにして形成した
セラミック積層体に対して、前記孔の位置に、ベース基
板をマスクとして前記セラミック積層体に自己整合的に
複数個の孔を形成し、外部電極を形成することによっ
て、前記孔まで外部電極材料以外の誘電体等の材料を形
成することができ、各種電子部品をより高密度化させる
ことができ、これによりセラミック電子部品をより一層
小型化することができる。

【０１２５】さらに本発明においては、貫通孔等の加工
はセラミック積層体が未焼成の状態あるいは第１の温度
で焼成されただけの焼結の完了していない状態でも加工
を行うものであり、未焼成のセラミック積層体の場合、
セラミック粉末が樹脂を主としたバインダー内部にマト
リックス的に分散されている構造をしており、また第１
の温度で焼成されただけの状態は、セラミック粒子も焼
結密度が低いため被加工物の加工性は優れ、加工速度
（エッチング速度）や、加工歪み（マイクロクラックや
バリ等の発生）も発生しにくい。

【図面の簡単な説明】

【図１】本発明の一実施例におけるセラミック電子部品
の外観を示す斜視図

【図２】同セラミック電子部品の断面構造を示す斜視図

【図３】（Ａ）本発明の一実施例におけるチップ型ノイ
ズフィルタの製造方法を説明するための斜視図 （Ｂ）本発明の一実施例におけるチップ型ノイズフィル
タの製造方法を説明するためのＸ−Ｙ線断面図

【図４】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図５】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図６】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図７】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図８】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図９】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１０】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１１】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１２】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１３】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１４】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１５】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１６】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図１７】同じく斜視図

【図１８】同じく斜視図

【図１９】（Ａ）孔のあいたセラミック基板の上にセラ
ミックインキを直接印刷することによってセラミック生
積層体の形成を行う様子を説明するための断面図 （Ｂ）孔のあいたセラミック基板の上にセラミックイン
キを直接印刷することによってセラミック生積層体の形
成を行う様子を説明するための断面図 （Ｃ）孔のあいたセラミック基板の上にセラミックイン
キを直接印刷することによってセラミック生積層体の形
成を行う様子を説明するための断面図

【図２０】セラミック生積層体がセラミック基板より小
さい場合を説明するための斜視図

【図２１】本発明の他の実施例によるチップ部品の断面
構造を示す斜視図

【図２２】本発明の他の実施例におけるアレイ型のセラ
ミック電子部品を部分断面で示す斜視図

【図２３】本発明の他の実施例によるセラミック電子部
品の全体を示す斜視図

【図２４】アレイ用のセラミック基板を説明するための
斜視図

【図２５】本発明の他の実施例におけるアレイ型のセラ
ミック電子部品を部分断面で示す斜視図

【図２６】本発明の他の実施例におけるアレイ型のセラ
ミック電子部品を部分断面で示す斜視図

【図２７】貫通電極を有するアレイ用のセラミック基板
を説明するための斜視図

【図２８】本発明の他の実施例による製造方法におい
て、貫通電極の形成工程を示す断面図

【図２９】同じく断面図

【図３０】同じく断面図

【図３１】貫通電極を有する本発明の他の実施例による
セラミック電子部品を部分断面で示す斜視図

【図３２】本発明の他の実施例における部分貫通電極を
有するセラミック電子部品を部分断面で示す斜視図

【図３３】部分貫通電極の構造を説明するための断面図

【図３４】部分貫通電極の作成工程の一例を示す断面図

【図３５】同じく断面図

【図３６】同じく断面図

【図３７】同じく断面図

【図３８】本発明の他の実施例において、セラミック生
積層体への貫通孔の形成を両面から行う様子を説明する
断面図

【図３９】同じくセラミック基板を真ん中として、両側
に異種材料のセラミック積層体を形成した様子を説明す
るための断面図

【図４０】同じく外部電極を製品の側面のみに形成し、
製品の上面には形成しない例を説明するために部分断面
で示す斜視図

【図４１】同じく貫通孔と貫通孔の間の凸部に外部電極
を形成した様子を説明するために部分断面で示す斜視図

【図４２】同じく斜視図

【図４３】本発明の他の実施例におけるアレイ型のセラ
ミック電子部品の製造方法を説明するための斜視図

【図４４】同じく斜視図

【図４５】同じく斜視図

【図４６】同じく斜視図

【図４７】同じく斜視図

【図４８】同じく斜視図

【図４９】同じく斜視図

【図５０】（Ａ）本発明の他の実施例による外部電極の
形成を説明するための斜視図 （Ｂ）本発明の他の実施例による外部電極の形成を説明
するためのＸ−Ｙ線断面図

【図５１】（Ａ）同じく斜視図 （Ｂ）同じくＸ−Ｙ線断面図

【図５２】（Ａ）同じくＸ−Ｙ線断面図 （Ｂ）同じくＸ−Ｙ線断面図

【図５３】従来のセラミック電子部品を示す斜視図

【図５４】同セラミック電子部品の製造方法を説明する
ための斜視図

【図５５】同じく斜視図

【符号の説明】

７，１１，３０ セラミック基板 ８，３１ セラミック積層体 ９，３２ 内部電極 １０，３３，３４，３５ａ，１００ 外部電極 １２ 孔 １３ ブレークライン １４，１４ａ，１４ｂ，１８，１９，２９，３６ セラ
ミック生積層体 １５，１７，４５ 内部電極 １６ ビア孔 ２２ 研磨粒子 ２４，３７ 貫通孔 ２５ａ，２５ｂ，２８ スルーホール印刷形成部分 ３５ｂ，３５ｃ，４６ 貫通電極 ３９，４１ マスク ４０ 貫通電極材料 ４２ フェライト積層体 ４３ 誘電体層 ４４ コンデンサ用電極 ４７ 接着層 ４８ レジスト

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｎ Ｑ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/40 H01G 13/00 - 13/06

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】 複数個の孔を有するベース基板表面に前
   記孔を覆うように内部電極を有する未焼成のセラミック
   積層体を形成し、その後前記ベース基板をマスクとして
   前記セラミック積層体の前記孔と対応する位置に複数個
   の貫通孔を形成し、その後前記セラミック積層体の貫通
   孔に前記内部電極に接続される外部電極を形成するセラ
   ミック電子部品の製造方法。
2. 【請求項２】 複数個の孔を有するベース基板表面に前
   記孔を覆うように内部電極を有する未焼成のセラミック
   積層体を形成し、その後前記ベース基板をマスクとして
   前記セラミック積層体の前記孔と対応する位置に複数個
   の貫通孔を形成した後、前記貫通孔位置でセラミック積
   層体を分割し、分割後の貫通孔部分に挟まれた凸部分に
   内部電極に接続される外部電極を形成するセラミック電
   子部品の製造方法。
3. 【請求項３】 ベース基板を切断することなく、未焼成
   のセラミック積層体を所定形状に切断し、前記切断した
   部分に連続した外部電極を形成した後、前記外部電極を
   分断するように前記セラミック積層体に複数個の貫通孔
   を形成する請求項２記載のセラミック電子部品の製造方
   法。
4. 【請求項４】 複数個の孔を有するベース基板表面に前
   記孔を覆うように内部電極を有する未焼成のセラミック
   積層体を形成し、その後前記ベース基板をマスクとして
   前記セラミック積層体の前記孔と対応する位置に複数個
   の貫通孔を形成し、その後前記セラミック積層体の貫通
   孔に前記内部電極に接続される外部電極を形成するとと
   もに、前記ベース基板を剥離し前記セラミック積層体を
   焼成した後、前記セラミック積層体を前記外部電極が端
   部に形成されるように個片に分割する請求項１，２、ま
   たは３記載のセラミック電子部品の製造方法。
5. 【請求項５】 複数個の孔を有するベース基板表面に前
   記孔を覆うように内部電極を有する未焼成のセラミック
   積層体を形成し、その後前記ベース基板をマスクとして
   前記セラミック積層体の前記孔と対応する位置に複数個
   の貫通孔を形成し、その後前記セラミック積層体の貫通
   孔に前記内部電極に接続される外部電極を形成するとと
   もに焼成した後、前記ベース基板を除去し、前記セラミ
   ック積層体を前記外部電極が端部に形成されるように個
   片に分割する請求項１，２、または３記載のセラミック
   電子部品の製造方法。
6. 【請求項６】 貫通孔を形成した後、ベース基板を切断
   することなく未焼成のセラミック積層体のみを所定形状
   に切断し、セラミック積層体を焼成する請求項１，２，
   ４または５記載のセラミック電子部品の製造方法。
7. 【請求項７】 未焼成のセラミック積層体を第１の温度
   で焼成した後、セラミック積層体に複数個の貫通孔を形
   成し、その後第１の温度より高い第２の温度で焼成する
   請求項１，２，３，４または５記載のセラミック電子部
   品の製造方法。
8. 【請求項８】 セラミック積層体にベース基板をマスク
   として貫通孔を形成する際に、セラミック積層体側から
   も孔あきマスクを用いて複数個の貫通孔を形成する請求
   項１，２，３，４または５記載のセラミック電子部品の
   製造方法。
9. 【請求項９】 セラミック積層体はフェライト材料を主
   成分とし、内部にはコイル状の内部電極を有し、かつ上
   層の電極を含まない部分と下層の電極を含まない部分と
   のそれぞれのセラミック積層体の厚みを前記内部電極コ
   イルパターンの直径の０．１倍以上１０倍以下とした請
   求項１，２，３，４または５記載のセラミック電子部品
   の製造方法。
10. 【請求項１０】 孔あけを、サンドブラスト装置より研
    磨材を吹き付けて行う請求項１，２，３，４または５記
    載のセラミック電子部品の製造方法。
11. 【請求項１１】 孔あけを、レーザー光を照射して行う
    請求項１，２，３，４または５記載のセラミック電子部
    品の製造方法。
12. 【請求項１２】 孔あけを、ウォータージェット装置よ
    り研磨材を吹き付けて行う請求項１，２，３，４または
    ５記載のセラミック電子部品の製造方法。
13. 【請求項１３】 ベース基板には孔の無いものを用い、
    セラミック積層体を表面に形成した後で前記ベース基板
    に孔を形成し、前記孔を用いて前記セラミック積層体に
    貫通孔を形成する請求項１，２，３，４または５記載の
    セラミック電子部品の製造方法。
14. 【請求項１４】 貫通孔をビア孔または外部電極とする
    請求項１，２，３，４または５記載のセラミック電子部
    品の製造方法。
15. 【請求項１５】 セラミック積層体は、厚み１００μｍ
    以下の樹脂フィルム上に形成したグリーンシートである
    請求項１，２，３，４または５記載のセラミック電子部
    品の製造方法。
16. 【請求項１６】 セラミック基板の第１の面にフェライ
    トを主成分とする第１のセラミック積層体と、第２の面
    に鉛を含む誘電体材料を主成分とする第２のセラミック
    積層体とを形成し、前記第１のセラミック積層体と前記
    第２のセラミック積層体は、貫通孔に充填された電極材
    料あるいは貫通孔が分割されてできた外部電極を介し
    て、電気的に接続される請求項１，２または３記載のセ
    ラミック電子部品の製造方法。
17. 【請求項１７】 セラミック積層体の貫通孔に電極材料
    を充填することにより外部電極を形成した請求項１，４
    または５記載のセラミック電子部品の製造方法。
18. 【請求項１８】 セラミック積層体に外部電極を形成す
    る貫通孔とは異なる貫通孔を儲け、その貫通孔に誘電体
    材料もしくは磁性材料を充填した請求項１，４または５
    記載のセラミック電子部品の製造方法。
19. 【請求項１９】 ベース基板は、樹脂フィルムもしくは
    金属板もしくはセラミック板またはその複合体である請
    求項４または５記載のセラミック電子部品の製造方法。
20. 【請求項２０】 ベース基板と未焼成のセラミック積層
    体は、厚み０．１μｍ以上５００μｍ以下の除去可能な
    接着層を介して固定されている請求項４または５記載の
    セラミック電子部品の製造方法。