CN108257878A - 一种增强qfn封装焊接效果的方法及qfn封装 - Google Patents
一种增强qfn封装焊接效果的方法及qfn封装 Download PDFInfo
- Publication number
- CN108257878A CN108257878A CN201810026643.1A CN201810026643A CN108257878A CN 108257878 A CN108257878 A CN 108257878A CN 201810026643 A CN201810026643 A CN 201810026643A CN 108257878 A CN108257878 A CN 108257878A
- Authority
- CN
- China
- Prior art keywords
- qfn
- bottommost
- encapsulation
- tin
- welding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供了一种增强QFN封装焊接效果的方法及QFN封装,在QFN封装底部形成一个內缩式的结构层,最底部比正常封装尺寸稍小,然后在最底部结构层和次底层形成一个高度差,形成爬锡的通道,焊接时,除了最底部结构层有锡焊接住之外,锡还可以爬升到次底层和次底层的侧面,额外增加焊接面积和锡的含量,增强QFN封装的零件焊接的质量。本发明解决了因QFN封装类的零件由于引脚全部在底部引起的焊接不良的问题,保证了QFN封装零件的焊接的质量和可靠性,从而保证了产品的稳定性和安全性。
Description
技术领域
本发明涉及服务器主板的技术领域,具体涉及一种增强QFN封装焊接效果的方法及QFN封装。
背景技术
随着个人电脑的普及、各种数据云的发展,服务器和个人电脑的应用范围越来越多广。这样服务器与个人电脑的主板越来越多,使用的IC类零件越来越多,由于主板空间有限,常规带引脚封装的IC越来越少,现在基本主流IC类零件都是使用QFN(Quad Flat No-lead Package,方形扁平无引脚封装)的无引脚的封装。但在实际应用时,QFN封装的IC类零件由于引脚在背面,焊接的时候由于只有平面的空间,且被IC类零件本体压缩,焊接的效果很差,现有技术中,制程技术一般只能保证QFN封装的IC类零件背面的焊接面积覆盖率达到50%左右,故焊接质量很一般,会导致IC类芯片工作时不够稳定。
发明内容
基于上述问题,本发明提出了一种增强QFN封装焊接效果的方法及QFN封装,通过底部內缩式结构增强QFN封装焊接效果。
本发明提供如下技术方案:
一方面,本发明提供了一种增强QFN封装焊接效果的方法,包括:
步骤1,在QFN封装底部增加內缩结构层,最底部內缩结构层比正常封装尺寸小;步骤2,在最底部內缩结构层与次底层形成一个高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;步骤3,进行焊接,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
其中,引脚从所述最底部內缩结构层延续至次底层及次底层侧面具体为引脚从所述最底部內缩结构层延续至次底层及次底层侧面,形成爬锡通道。
其中,所述引脚数量大于或等于1。
另外,本发明还提供了一种增强QFN焊接效果的封装;
所述增强QFN焊接效果的封装底部有內缩结构层,最底部內缩结构层比正常封装尺寸小;所述最底部內缩结构层与次底层形成有高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;焊接时,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
其中,引脚从所述最底部內缩结构层延续至次底层及次底层侧面具体为引脚从所述最底部內缩结构层延续至次底层及次底层侧面,形成爬锡通道。
其中,所述引脚数量大于或等于1。
本发明提供了一种增强QFN封装焊接效果的方法及QFN封装,在QFN封装底部形成一个內缩式的结构层,最底部比正常封装尺寸稍小,然后在最底部结构层和次底层形成一个高度差,形成爬锡的通道,焊接时,除了最底部结构层有锡焊接住之外,锡还可以爬升到次底层和次底层的侧面,额外增加焊接面积和锡的含量,增强QFN封装的零件焊接的质量。本发明解决了因QFN封装类的零件由于引脚全部在底部引起的焊接不良的问题,保证了QFN封装零件的焊接的质量和可靠性,从而保证了产品的稳定性和安全性。
附图说明
图1是现有技术的QFN正背面的立体图;
图2是本发明的QFN正背面的立体图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
基于上述,一方面,本发明的实施方式提供了一种增强QFN封装焊接效果的方法,附图1是现有技术的QFN正背面的立体图,附图2是本发明的QFN正背面的立体图,所述方法包括:
步骤1,在QFN封装底部增加內缩结构层,最底部內缩结构层比正常封装尺寸小;
在QFN封装底部新增一个內缩式的结构层,最底部的內缩结构比正常封装稍微小一圈;
步骤2,在最底部內缩结构层与次底层形成一个高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;
然后在最底部內缩层和次底层形成一个高度差,引脚从最底部內缩层一直延续到次底层及侧面。
步骤3,进行焊接,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
改进后的引脚从最底层一直到次底层和次底层的侧面,相当于新加了一个爬锡的通道。焊接的时候,除了最底部內缩层有锡焊接之外,锡还可以爬升到次底层以及次底层的侧面,额外增加焊接的面积,增强QFN封装的零件焊接的质量。
其中,所述引脚数量大于或等于1。
本发明提供了一种增强QFN封装焊接效果的方法,在QFN封装底部形成一个內缩式的结构层,最底部比正常封装尺寸稍小,然后在最底部结构层和次底层形成一个高度差,形成爬锡的通道,焊接时,除了最底部结构层有锡焊接住之外,锡还可以爬升到次底层和次底层的侧面,额外增加焊接面积和锡的含量,增强QFN封装的零件焊接的质量。本发明解决了因QFN封装类的零件由于引脚全部在底部引起的焊接不良的问题,保证了QFN封装零件的焊接的质量和可靠性,从而保证了产品的稳定性和安全性。
另一方面,本发明的实施方式提供了一种增强QFN焊接效果的封装,附图1是现有技术的QFN正背面的立体图,附图2是本发明的QFN正背面的立体图;
所述增强QFN焊接效果的封装底部有內缩结构层,最底部內缩结构层比正常封装尺寸小;
在QFN封装底部新增一个內缩式的结构层,最底部的內缩结构比正常封装稍微小一圈;
所述最底部內缩结构层与次底层形成有高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;
然后在最底部內缩层和次底层形成一个高度差,引脚从最底部內缩层一直延续到次底层及侧面。
焊接时,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
改进后的引脚从最底层一直到次底层和次底层的侧面,相当于新加了一个爬锡的通道。焊接的时候,除了最底部內缩层有锡焊接之外,锡还可以爬升到次底层以及次底层的侧面,额外增加焊接的面积,增强QFN封装的零件焊接的质量。
其中,所述引脚数量大于或等于1。
本发明提供了一种增强QFN焊接效果的封装,在QFN封装底部形成一个內缩式的结构层,最底部比正常封装尺寸稍小,然后在最底部结构层和次底层形成一个高度差,形成爬锡的通道,焊接时,除了最底部结构层有锡焊接住之外,锡还可以爬升到次底层和次底层的侧面,额外增加焊接面积和锡的含量,增强QFN封装的零件焊接的质量。本发明解决了因QFN封装类的零件由于引脚全部在底部引起的焊接不良的问题,保证了QFN封装零件的焊接的质量和可靠性,从而保证了产品的稳定性和安全性。
对所公开的实施例的上述说明,使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其他实施例中实现。
因此,本发明将不会被限制于本文所示的这些实施例,而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种增强QFN封装焊接效果的方法,其特征在于:
步骤1,在QFN封装底部增加內缩结构层,最底部內缩结构层比正常封装尺寸小;
步骤2,在最底部內缩结构层与次底层形成一个高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;
步骤3,进行焊接,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
2.根据权利要求1所述的方法,其特征在于:引脚从所述最底部內缩结构层延续至次底层及次底层侧面具体为引脚从所述最底部內缩结构层延续至次底层及次底层侧面,形成爬锡通道。
3.根据权利要求1所述的方法,其特征在于:所述引脚数量大于或等于1。
4.一种增强QFN焊接效果的封装,其特征在于:
所述增强QFN焊接效果的封装底部有內缩结构层,最底部內缩结构层比正常封装尺寸小;所述最底部內缩结构层与次底层形成有高度差,引脚从所述最底部內缩结构层延续至次底层及次底层侧面;焊接时,在最底部內缩结构层锡焊接,锡爬升至次底层以及次底层的侧面,额外增加焊接的面积。
5.根据权利要求4所述的封装,其特征在于:引脚从所述最底部內缩结构层延续至次底层及次底层侧面具体为引脚从所述最底部內缩结构层延续至次底层及次底层侧面,形成爬锡通道。
6.根据权利要求4所述的封装,其特征在于:所述引脚数量大于或等于1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810026643.1A CN108257878A (zh) | 2018-01-11 | 2018-01-11 | 一种增强qfn封装焊接效果的方法及qfn封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810026643.1A CN108257878A (zh) | 2018-01-11 | 2018-01-11 | 一种增强qfn封装焊接效果的方法及qfn封装 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108257878A true CN108257878A (zh) | 2018-07-06 |
Family
ID=62726305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810026643.1A Pending CN108257878A (zh) | 2018-01-11 | 2018-01-11 | 一种增强qfn封装焊接效果的方法及qfn封装 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108257878A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160320A (ja) * | 1986-12-24 | 1988-07-04 | 日本電気株式会社 | 薄形電気部品 |
JPH0496357A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置およびその実装方法 |
JPH07111380A (ja) * | 1993-10-14 | 1995-04-25 | Murata Mfg Co Ltd | 表面実装用電子部品 |
JPH11307303A (ja) * | 1998-04-17 | 1999-11-05 | Hitachi Aic Inc | チップ部品 |
CN1418374A (zh) * | 2000-03-15 | 2003-05-14 | 薄膜电子有限公司 | 叠层中的垂直电互连 |
CN1747165A (zh) * | 2004-09-09 | 2006-03-15 | 精工爱普生株式会社 | 电子装置及其制造方法 |
JP2006185958A (ja) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
US20110176285A1 (en) * | 2010-01-19 | 2011-07-21 | Samsung Electro-Mechanics Co., Ltd. | Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure |
CN103299382A (zh) * | 2010-12-28 | 2013-09-11 | 株式会社村田制作所 | 电子部件 |
CN106783792A (zh) * | 2017-03-22 | 2017-05-31 | 江苏长电科技股份有限公司 | 一种塑封体侧面引脚具有侧边爬锡性能的封装结构 |
-
2018
- 2018-01-11 CN CN201810026643.1A patent/CN108257878A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160320A (ja) * | 1986-12-24 | 1988-07-04 | 日本電気株式会社 | 薄形電気部品 |
JPH0496357A (ja) * | 1990-08-13 | 1992-03-27 | Matsushita Electron Corp | 半導体装置およびその実装方法 |
JPH07111380A (ja) * | 1993-10-14 | 1995-04-25 | Murata Mfg Co Ltd | 表面実装用電子部品 |
JPH11307303A (ja) * | 1998-04-17 | 1999-11-05 | Hitachi Aic Inc | チップ部品 |
CN1418374A (zh) * | 2000-03-15 | 2003-05-14 | 薄膜电子有限公司 | 叠层中的垂直电互连 |
CN1747165A (zh) * | 2004-09-09 | 2006-03-15 | 精工爱普生株式会社 | 电子装置及其制造方法 |
JP2006185958A (ja) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
US20110176285A1 (en) * | 2010-01-19 | 2011-07-21 | Samsung Electro-Mechanics Co., Ltd. | Interconnection structure, interposer, semiconductor package, and method of manufacturing interconnection structure |
CN103299382A (zh) * | 2010-12-28 | 2013-09-11 | 株式会社村田制作所 | 电子部件 |
CN106783792A (zh) * | 2017-03-22 | 2017-05-31 | 江苏长电科技股份有限公司 | 一种塑封体侧面引脚具有侧边爬锡性能的封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7094632B2 (en) | Low profile chip scale stacking system and method | |
CN103915355B (zh) | 封装结构的形成方法 | |
CN103730429B (zh) | 封装结构 | |
TWI575673B (zh) | 雙面覆晶薄膜封裝結構及其製造方法 | |
CN106783792A (zh) | 一种塑封体侧面引脚具有侧边爬锡性能的封装结构 | |
JPH11274352A (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
US10672692B2 (en) | Leadframe having organic, polymerizable photo-imageable adhesion layer | |
JP2017103365A (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
US20150171043A1 (en) | Die-die stacking structure and method for making the same | |
CN108257878A (zh) | 一种增强qfn封装焊接效果的方法及qfn封装 | |
KR102235489B1 (ko) | 인쇄 회로 기판 및 이를 이용한 반도체 패키지 | |
TWI528469B (zh) | 半導體封裝件及其製法 | |
CN108281397A (zh) | 芯片封装结构及封装方法 | |
CN206595254U (zh) | 一种塑封体侧面引脚具有侧边爬锡性能的封装结构 | |
CN108831871A (zh) | 一种提升qfn封装零件焊接质量的设计方法 | |
CN207800586U (zh) | 芯片封装结构 | |
TWI273681B (en) | Semiconductor package with flip chip on leadless leadframe | |
US20140099755A1 (en) | Fabrication method of stacked package structure | |
CN205092235U (zh) | 集成电路ic器件 | |
CN107275308A (zh) | 半导体封装装置、半导体引线框架及其切筋方法 | |
CN105205301B (zh) | Qfn封装焊点形态的预测方法和装置 | |
TWI667945B (zh) | 包覆成型封裝結構及方法 | |
CN103379736B (zh) | 印刷电路板组件及其制作方法 | |
CN108493118A (zh) | 一种具有侧面爬锡引脚的引线框工艺方法 | |
TW200840002A (en) | Leadframe and flip-chip semiconductor package having leadframe-based chip carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180706 |