CN103379736B - 印刷电路板组件及其制作方法 - Google Patents

印刷电路板组件及其制作方法 Download PDF

Info

Publication number
CN103379736B
CN103379736B CN201210128806.XA CN201210128806A CN103379736B CN 103379736 B CN103379736 B CN 103379736B CN 201210128806 A CN201210128806 A CN 201210128806A CN 103379736 B CN103379736 B CN 103379736B
Authority
CN
China
Prior art keywords
printed circuit
package
lead frame
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210128806.XA
Other languages
English (en)
Other versions
CN103379736A (zh
Inventor
沈里正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN103379736A publication Critical patent/CN103379736A/zh
Application granted granted Critical
Publication of CN103379736B publication Critical patent/CN103379736B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种系统级封装组件、印刷电路板组件及其制作方法。该系统级封装组件包括：一系统级封装模块，该系统级封装模块包括多个接合垫；及一导线架，接合至系统级封装模块的接合垫，其中导线架包括多个引脚。

Description

印刷电路板组件及其制作方法
技术领域
本发明涉及一种电子组件，特别是涉及一种系统级封装组件。
背景技术
传统的技术是使用全卡模块(full-minicard)或半卡模块(half-minicard)提供移动电脑的连接器，然而，随着移动电脑尺寸的小型化，全卡模块或半卡模块因为尺寸太大，且例如螺栓等机械构件占用到较大的面积，已不符合现行移动电脑的需求。现已开发出尺寸相对较小的板对板连线(boardtoboardconnection)技术，然而，此技术仍不能满足持续缩小的移动电脑的需求。
根据上述，业界已开发出系统级封装(SystemInPackage，SIP)超高密度的封装结构，其是将多个构成集成电路芯片安装在一个封装模块。系统级封装(SIP)由于具备异质整合特性，被广泛应用在各种微小化需求上，加上高密度与高传输的高阶封装制作工艺，让集成电路在轻薄短小之余，仍可拥有更强大效能，同时系统级封装(SIP)提供了不同半导体制作工艺技术以及不同功能芯片的整合封装方式，更拓展系统级封装(SiP)应用层面，因此常用于开发需要整合大量存储器，时间短，量小但多样化的产品，如数字相机、MP3播放器等，甚至连手机等通讯产品也可运用系统级封装(SIP)抢占市场。
如图1所示，现行的技术是将系统级封装模块通过焊锡106接合，连接至印刷电路板102，然而，此技术当组件发生问题时，不容易进行修订(rework)或更换组件。另外，此技术系统级封装模块104所产生的热量仅能通过焊锡接合106散热，随热元件密度的增高，其散热能力已不符高密度和极小模块的需求。
根据上述，业界需要一封装组件，其尺寸够小，且不需使用到机械组件，可符合高密度的需求。
发明内容
为解决上述问题，本发明提供一种系统级封装组件，其包括：一系统级封装模块，包括多个接合垫；一导线架，接合至系统级封装模块的接合垫，其中导线架包括多个引脚。
本发明还提供一种印刷电路板组件，包括：一印刷电路板，至少包括一开口；及一系统级封装组件，包括：一系统级封装模块；及一导线架，接合至系统级封装模块，其中导线架包括多个引脚；其中系统级封装组件是镶嵌于印刷电路板的开口中。
本发明还提供一种系统级封装组件的制作方法，包括：提供一系统级封装模块，包括多个接合垫；将一导线架，接合至系统级封装模块的接合垫，其中导线架包括多个引脚；及对导线架的引脚进行一成形步骤，使上述引脚形成特定的形状。
为让本发明的特征能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下：
附图说明
图1为传统系统级封装组件的剖视图；
图2A为本发明一实施例系统级封装组件制造方法中间步骤的剖视图；
图2B为本发明一实施例系统级封装组件制造方法中间步骤的平面图；
图3A为本发明一实施例系统级封装组件的剖视图；
图3B为本发明一实施例系统级封装组件的平面图；
图4A为本发明另一实施例系统级封装组件的剖视图；
图4B为本发明另一实施例系统级封装组件的剖视图；
图4C为本发明另一实施例系统级封装组件的剖视图；
图5为本发明一实施例系统级封装组与印刷电路板组装后的剖视图；
图6为本发明另一实施例系统级封装组与印刷电路板组装后的剖视图；
图7为本发明另一实施例系统级封装组与印刷电路板组装后的剖视图；
图8为本发明一实施包括导电侧壁的印刷电路板的立体图。
主要元件符号说明
102～印刷电路板；104～系统级封装模块；
106～焊锡接合；202～系统级封装模块；
203～接合垫；204～导线架；
206～引脚；208～焊锡；
210～底胶；402～引脚；
404～引脚；406～第一部分；
408～第二部分；410～第三部分；
500～系统级封装组件；502～印刷电路板；
504～系统封装模块；506～开口；
508～导线架；510～引脚；
512～焊锡；600～系统级封装组件；
602～印刷电路板；604～系统封装模块；
606～导线架；608～引脚；
610～第一部分；612～第二部分；
614～第三部分；616～焊锡；
700～系统级封装组件；704～印刷电路板；
706～开口；708～导电侧壁；
710～引脚；711～线路。
具体实施方式
以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来发明使用实施例的特定方法，而不用来限定发明的范畴。
以下内文中的「一实施例」是指与本发明至少一实施例相关的特定图样、结构或特征。因此，以下「在一实施例中」的叙述并不是指同一实施例。另外，在一或多个实施例中的特定图样、结构或特征可以适当的方式结合。值得注意的是，本说明书的附图并未按照比例绘示，其仅用来发明本发明。
本发明提供一封装组件，其尺寸够小，且不需使用到机械组件，可符合高密度的需求，可改善高密度模块的散热，很容易修订或更换组件，且与系统组装后具有相对较小的厚度。
以下配合图2A、图2B、图3A和图3B描述发明本发明一实施例系统级封装组件(systeminpackageassembly)的制造方法，图2A和图3A显示系统级封装组件200的剖视图，图2B和图3B显示系统级封装组件200的下视图。请参照图2A和图2B，本实施例提供一系统级封装(systeminpackage，简称SIP)模块202，其中系统级封装模块202是在一集成电路(IC)包装体中，包含一个或多个芯片，加上被动元件，如滤波器、电容、电阻、天线等任一元件以上的封装，也就是说系统级封装在一个封装内将包含上述不同类型的器件和电路芯片组装在一起，构建成更为复杂的、完整的系统。系统级封装(SIP)可包括多芯片模块(multi-chipmodule；MCM)技术、多芯片封装(multi-chippackage；MCP)技术、芯片堆叠(stackdie)，或将主/被动元件内埋于基板(embeddedsubstrate)等技术。系统级封装中互连技术(interconnection)可以为打线接合(wirebonding)、倒装技术(flipchip)、各向异性导电胶(AnisotropicConductiveAdhesiveorAnisotropicConductiveFilm)等，作为与IC基板间的互连。系统级封装是将多个构成集成电路芯片、有源元件或无源元件组装在一个封装模块，芯片可以为逻辑元件、存储器、处理器、基频、及/或无线射频等。如图2A和图2B所示，本实施例系统级封装模块202于下侧包括多个接合垫203。
接着，请参照图3A和图3B，系统级封装模块的接合垫203电性接合一包括引脚206的导线架204(leadframe)。在本发明一实施例中，系统级封装模块202可通过各向异性导电胶(anisotropicconductivefilm，ACF)电性接合导线架204。另外，系统级封装模块202的接合垫203可结由焊锡208接合导线架204，且焊锡208与焊锡208间的间隙可填入底胶(underfill)210。在本发明一实施例中，底胶210可以为一环氧树脂。此外，在本发明另一实施例中，可使用金属键合薄膜(metallicbondingfilm)，通过热压合(thermallamination)的制作工艺，将系统级封装模块202与导线架204接合。
后续，进行一成形步骤，将引脚形成一特定的形状。如图4A所示，在本发明一实施例中，引脚402在侧视图中可以为一线形。如图4B所示，在本发明一实施例中，引脚404在侧视图中可以大体上为Z字形，其中引脚404包括第一部分406、第二部分408和第三部分410，第二部分408大体上与第一部分406和第三部分410垂直。图4C所示，在本发明一实施例中，引脚412在侧视图中可以大体上为弧形。
以下配合图5描述本发明一实施例系统级封装组件500形成于印刷电路板组件的使用方式。请参照图5，在印刷电路板502的厚度大于系统封装模块504的厚度的实施例中，可将系统级封装组件500的导线架508的引脚510制作成在侧视图中为一线形，因此，如图5所示，可将系统封装模块504倒置，镶嵌入印刷电路板502的开口506中，且引脚510经由焊锡512接合印刷电路板502。请参照图1和图5，现有技术包括印刷电路板和系统级封装模块的堆叠的印刷电路板组件的总厚度为Z1，本实施例包括印刷电路板502和系统级封装模块504的印刷电路板组件的总厚度为Z2，Z2显然小于Z1。
以下配合图6描述本发明另一实施例系统级封装组件600形成于印刷电路板组件的使用方式。请参照图6，在印刷电路板602的厚度小于系统封装模块604的厚度的实施例中，可将系统级封装组件600的导线架606的引脚608制作成在侧视图中大体上为Z字形，其中Z字形引脚608包括第一部分610、第二部分612和第三部分614，第二部分612大体上与第一部分610和第三部分614垂直。如图6所示，可将系统级封装模块604镶嵌入印刷电路板602的开口605中，且引脚608的第三部分614经由焊锡616接合印刷电路板602。
以下配合图7描述本发明另一实施例系统级封装组件700形成于印刷电路板组件的使用方式。请参照图7，本实施例可将印刷电路板704制作成开口706两侧包括导电侧壁708的结构，且如图8所示，导电侧壁708可以为半圆形的电镀穿孔，其中半圆形的电镀穿孔包括一弧形侧和一平面侧，平面侧暴露于印刷电路板704的开口706中，且该半圆形的电镀穿孔电连接印刷电路板704的线路711。请再参照图7，本实施例可将系统级封装组件700的导线架712的引脚710制作成在侧视图中为弧形，如此本实施例的系统级封装组件700可插入印刷电路板704的开口706中，使导线架712的引脚710通过导电侧壁708电连接印刷电路板704的线路711。值得注意的是，本实施例的系统级封装组件700若发现问题，或系统结构改变时，可很容易的进行修整或置换。另外，本实施例可使用制动装置或粘合装置(未绘示)，使系统级封装组件的引脚与导电侧壁可对位准确及/或提供更好的接触。
根据上述，本发明系统级封装组件具有以下优点：第一，本发明系统级封装组件仅微幅增加引脚尺寸，兼顾系统封装微型化的优势与易重工替换的优点，且不需使用到机械构件；第二，由于金属构成的导线架本身即具备良好的散热能力，本发明可通过导线架提供散热，改善于于系统级封装模块的散热；第三，本发明的系统级封装组件若发现问题，或系统结构改变时，可很容易的进行修整或置换；第四，本发明的系统级封装组件在与印刷电路板接合后，相较于现有技术，具有较小的厚度。
虽然结合以上较佳实施例说明了本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。

Claims (6)

1.一种印刷电路板组件，包括：
印刷电路板，至少包括一开口，该开口中包括导电侧壁，该导电侧壁为半圆形的电镀穿孔，其中该半圆形的电镀穿孔包括弧形侧和平面侧，该平面侧暴露于印刷电路板的开口中；及
系统级封装组件，包括：
系统级封装模块；及
导线架，接合至该系统级封装模块，其中该导线架包括多个引脚，该些引脚在侧视图中为弧形；
其中该系统级封装组件镶嵌于该印刷电路板的开口中，且该些引脚电连接该导电侧壁。
2.一种印刷电路板组件的制作方法，包括：
提供一印刷电路板，其至少包括一开口；
在该开口的两端设置导电侧壁，其中该导电侧壁设置为半圆形的电镀穿孔，其中该半圆形的电镀穿孔包括弧形侧和平面侧，该平面侧暴露于印刷电路板的开口中；
提供一系统级封装模块，包括多个接合垫；
将一导线架，接合至该系统级封装模块的接合垫，其中该导线架包括多个引脚；
对该导线架的引脚进行一成形步骤，使该些引脚的形状在侧视图中为弧形；及
将该系统级封装组件镶嵌于该印刷电路板的开口中，使该些引脚电连接该导电侧壁。
3.如权利要求2所述的印刷电路板组件的制作方法，其中该导线架是通过各向异性导电胶(anisotropicconductivefilm，ACF)接合至该系统级封装模块。
4.如权利要求2所述的印刷电路板组件的制作方法，其中该导线架是通过焊锡接合至该系统级封装模块的接合垫。
5.如权利要求4所述的印刷电路板组件的制作方法，该焊锡与焊锡间的间隙可填入底胶(underfill)，加强焊点保护。
6.如权利要求2所述的印刷电路板组件的制作方法，其中该导线架是经由金属键合薄膜(metallicbondingfilm)，通过热压合(thermallamination)制作工艺，接合至该系统级封装模块。
CN201210128806.XA 2012-04-13 2012-04-27 印刷电路板组件及其制作方法 Expired - Fee Related CN103379736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101113121A TWI435667B (zh) 2012-04-13 2012-04-13 印刷電路板組件
TW101113121 2012-04-13

Publications (2)

Publication Number Publication Date
CN103379736A CN103379736A (zh) 2013-10-30
CN103379736B true CN103379736B (zh) 2016-04-20

Family

ID=49464136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210128806.XA Expired - Fee Related CN103379736B (zh) 2012-04-13 2012-04-27 印刷电路板组件及其制作方法

Country Status (2)

Country Link
CN (1) CN103379736B (zh)
TW (1) TWI435667B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658923A (zh) * 2020-05-12 2021-11-16 宇瞻科技股份有限公司 封装结构
CN113688595B (zh) * 2020-05-19 2023-08-18 上海复旦微电子集团股份有限公司 系统级封装电路原理图设计方法及装置、可读存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513647A (ja) * 1991-07-05 1993-01-22 Fujitsu Ltd 半導体装置
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
KR100237051B1 (ko) * 1996-12-28 2000-01-15 김영환 버텀리드 반도체 패키지 및 그 제조 방법
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
KR100604848B1 (ko) * 2004-04-30 2006-07-31 삼성전자주식회사 솔더 범프와 골드 범프의 접합을 갖는 시스템 인 패키지및 그 제조방법
US7660128B2 (en) * 2004-09-30 2010-02-09 Emcore Corporation Apparatus for electrical and optical interconnection
TWI269361B (en) * 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
TWI325617B (en) * 2006-12-18 2010-06-01 Chipmos Technologies Inc Chip package and method of manufacturing the same
TWI326909B (en) * 2007-01-03 2010-07-01 Advanced Semiconductor Eng Chip package structure
KR20090059391A (ko) * 2007-12-06 2009-06-11 삼성전자주식회사 패키지 구조 및 그의 제조 방법
TWI394252B (zh) * 2008-08-05 2013-04-21 Unimicron Technology Corp 封裝基板結構

Also Published As

Publication number Publication date
TWI435667B (zh) 2014-04-21
TW201343019A (zh) 2013-10-16
CN103379736A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
US9349713B2 (en) Semiconductor package stack structure having interposer substrate
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US8829686B2 (en) Package-on-package assembly including adhesive containment element
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US20060170090A1 (en) Stacked type semiconductor device and method of fabricating stacked type semiconductor device
US9119320B2 (en) System in package assembly
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
CN211150513U (zh) 封装体
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
KR102452242B1 (ko) 보호 기구를 갖는 반도체 디바이스, 관련 시스템, 디바이스 및 방법
KR102108087B1 (ko) 반도체 패키지
KR20130016754A (ko) 반도체 칩 및 이를 갖는 반도체 패키지
US11600607B2 (en) Semiconductor module including multiple power management semiconductor packages
KR20130084866A (ko) 양면이 몰딩된 반도체 패키지
US9373574B2 (en) Semiconductor packages and methods of forming the same
US11139277B2 (en) Semiconductor device including contact fingers on opposed surfaces
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US20090115045A1 (en) Stacked package module and method for fabricating the same
US20160190056A1 (en) Integrated circuit packaging system with package-on-package mechanism and method of manufacture thereof
CN103379736B (zh) 印刷电路板组件及其制作方法
US20130037952A1 (en) Semiconductor package and method for manufacturing the same
CN118737973A (zh) 电子器件封装
TWI453873B (zh) 堆疊式半導體封裝結構
US20050196907A1 (en) Underfill system for die-over-die arrangements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420