TW567561B - Wiring board and its manufacturing method, electronic device and its manufacturing method, circuit board and electronic machine - Google Patents

Wiring board and its manufacturing method, electronic device and its manufacturing method, circuit board and electronic machine Download PDF

Info

Publication number
TW567561B
TW567561B TW089116795A TW89116795A TW567561B TW 567561 B TW567561 B TW 567561B TW 089116795 A TW089116795 A TW 089116795A TW 89116795 A TW89116795 A TW 89116795A TW 567561 B TW567561 B TW 567561B
Authority
TW
Taiwan
Prior art keywords
substrate
wiring pattern
wiring
patent application
scope
Prior art date
Application number
TW089116795A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW567561B publication Critical patent/TW567561B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

567561 A7 B7 五、發明說明（1 ) (發明所屬技術領域） 本發明關於範線塞板及其製造方法，電子元件及其製 造方法，電路基板及電子機器 (背景技術） 近年來，電子元件之安裝高密度化之進行，微細配線 基板成必要。僅在基板單面形成有配線圖型之配線基板， 其細微化有限制，因此多層配線板被使用。 但是，多層配線板，需要將配線與絕緣層重複積層之 工程，及感光性樹脂等高價材料，無法如一般印刷配線板 降低其成本。 (發明之揭示） 本發明係爲解決上述問題，目的在於提供便宜之配線 基板及其製造方法，電子元件及其製造方法，電路基板及 電子機器。 (1 )本發明之配線基板，係形成有第1配線圖型之 第1基板，及形成有第2配線圖型的第2基板被積層配置 上述第1配線圖型及上述箄2配線圖型,之至少一方， 具有電子零件之搭載區域， 上述第1配線圖型與上述第2配線圖型被電連接。 依本發明，使用單面基板之上述第1及第2基板，可 達成兩面基板之功能。又，本發明之配線基板，和習知多 i — ll· — — ! · I I (請先閲讀背面之注意事項再mb本頁) 訂· ;線· 經濟部智慧財產局貝工消t合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _彳_ 567561 Α7 Β7 五、發明說明（2 ) 層基板不同點爲，上述第1及第2基板之兩方具備電子零 件之搭載區域。 (2 )於該配線基板中 上述第2基板之尺寸大於上述第1基板之尺寸，上述 第1基板之全體貼付於上述第2基板。 依此，第2基板之外形爲配線基板之平面形狀，第1 及第2基板之部分重疊之構造。 (3)於該配線基板中 上述第1配線圖型，係形成於上述第1基板之一方之 面， 上述第2配線圖型，係形成於上述第2基板之一方之 面， 上述第1基板中之形成有上述第1配線圖型的面之相 反側之面，和上述第2基板中之形成有上述第2配線圖型 之面，係呈對向配置。 依此，第1及第2基板上形成之第1及第2配線圖型 向同一方向配置。 (4 )於該配線基板中 於上述第1基板形成有多數貫通孔，上述第1配線圖 型與上述第2配線圖型係介由上述貫通孔做電連接。 (5 )於該配線基板中 上述第1配線圖型，係通過上述貫通孔， 上述貫通孔，係位於上述第2配線圖型上，β上述貫 通孔內，設有與上述第1配線圖型及上述第2配線圖型接 I ·1 1 mmmmm n f ϋ LW ϋ 1 ·1 I · 1 ϋ 請先閲讀背面之注意事項再本頁) 訂· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - 567561 A7 __ B7 五、發明說明（3 ) 觸之導電材料。 (6 )於該配線基板中 上述貫通孔，係位於上述第2配線圖型上， 上述第1配線圖型之一部分，係進入上述貫通孔內， 連接於上述第2配線圖型。 (7)於該配線基板中 於上述第2基板形成有多數貫通孔，俾電連接上述第 2配線圖型，並形成向與上述第2配線圖型之形成面相反 側之面突出之多數外部端子亦可。 (8 )於該配線基板中 上述第1基板上形成之上述貫通孔，與上述第2基板 上形成之上述貫通孔，係形成於連通之位置。 (9 )於該配線基板中 上述第2配線圖型之一部分，係進入上述第1基板上 形成之上述貫通孔內，連接上述第1配線圖型。 (1 0 )於該配線基板中 上述第1及第2配線圖型之一部分，係介由上述第2 基板上形成之上述貫通孔，由上述第2基板之面突出並構 成外部端子。 (1 1 )於該配線基板中 上述第2配線圖型之一部分，係避開與上述第1配線 圖型之接觸，突出於上述第2基板上形成之上述貫通孔內 側。 * (1 2 )於該配線基板中 ϋ ϋ ·1 ·ϋ ϋ f— ϋ ϋ L" ϋ a— emmm I · ϋ ϋ <請先閱讀背面之注意事項再β本頁) 訂· 線· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 567561 A7 經濟部智慧財產局員工消t合作社印製 ___B7 _五、發明說明（4 ) 上述第1及第2基板，可介由含導電粒子之異方性導 電膜貼付。 (1 3 )於該配線基板中 上述第1及第2配線圖型，係藉由上述導電粒子做電 連接。 (1 4)本發明之電子元件，係包含： 形成有第1配線圖型的第1基板， 具與上述第1基板之至少一部分呈對向配置之區域， 形成有與上述第1配線圖型電連接之第2配線圖型的第2 基板’ 與上述第1配線圖型及上述第2配線圖型之至少一方 電連接的電子零件。 依本發明，藉單面基板之第1及第2基板，使用可達 成兩面基板功能之配線基板。又，和使用習知多層基板之 電子元件不同點爲，本發明之電子元件，於第1及第2基 板兩方搭載有電子零件。 (1 5 )於該電子元件中 上述第1基板中形成有上述第1配線圖型之面之相反 側之面，與上述第2基板中形成有上述第2配線圖型之面 被貼付亦可。 依此，第1及第2基板上形成之第1及第2配線圖型 朝同一方向配置。 (16)於該電子元件中 於上述第1基板形成有多數貫通孔，上述第1配線圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ " (請先閱讀背面之注意事項 裝 本頁) 訂· --線· 567561 A7 B7 五、發明說明（5 ) 型與上述第2配線圖型係介由上述貫通孔做電連接亦可。 (17) 於該電子元件中 (請先閲讀背面之注意事項再本頁) 於上述第2基板上形成有多數貫通孔， 設置介由上述第2基板上形成之上述貫通孔電連接上 述第2配線圖型的外部端子。 (18) 於該電子元件中 上述第1基板上形成之上述貫通孔，及上述第2基板 上形成之上述貫通孔，係形成於連通之位置， 上述外部端子，係介由上述第2基板上形成之上述貫 通孔接觸上述第2配線圖型，且介由上述第1基板上形成 之上述貫通孔設置於上述第1配線圖型上亦可。 (19) 於該電子元件中 在上述第2基板之形成有上述第2配線圖型之面，設 置含有導電粒子之異方性導電膜， 上述異方性導電膜，係接著於上述第1及第2基板之 同時，電連接上述第2配線圖型及上述電子元件亦可。 (20) 於該電子元件中 經濟部智慧財產局員工消费合作社印製 上述第2基板被彎曲，上述第1基板上搭載之上述第 1電子元件，與上述第2基板上搭載之上述第2電子元件 被接著。 (2 1 )本發明之電路基板，係搭載有上述電子元件 者。 (2 2 )本發明之電子機器，係具備上述電子元件者 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 _ 567561 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（6 ) (23)本發明之配線基 令形成有第1配線圖型之 對形成有第2配線圖型之第2 域以外之區域而配置的配置工 使上述第1及第2配線圖 依本發明，使用單面基板 具兩面基板功能之配線基板。 點爲，本發明製造之配線基板 有電子零件之搭載區域。 (2 4 )於該配線基板之 上述配置工程，係使上述 配線圖型之面之相反側之面， 述第2配線圖型之面貼付， 於上述第1基板形成有多 型係通過上述貫通孔而形成。 (25)於該配線基板之 在上述配置工程之前，介 述貫通孔在上述第1配線圖型 於上述配置工程貼付上述 導電材料接觸上述第2配線圖 程 板之製造方法，係包含有： 第1基板之至少一部分，面 基板中除電子元件之搭載區 程，及 型電連接的連接工程。 之第1及第2基板，可製造 又，和習知多層基板之不同 ，於第1及第2基板兩方具 製造方法中 第1基板中形成有上述第1 和上述第2基板中形成有上 數貫通孔，上述第1配線圖 製造方法中 由上述第1基板上形成之上 設置導電材料， 第1及第2基板時，使上述 型以進行上述連接工程亦可 (2 6 )於該配線基板之製造方法中 依此，於配置工程進行連接工程之一部分’可簡化工 請 先 闓 讀 背 面 之 注 項 再 本 頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9 - 567561 A7 B7 五、發明說明（7 ) 上述連接工程，係使上述第1配線圖型之一部分，於 上述第1基板上形成之貫通孔內彎曲，連接於上述第2配 線圖型。 (2 7 )於該配線基板之製造方法中 於上述第2基板形成有多數貫通孔，上述第1及第2 基板上形成之貫通孔，係形成於連通之位置。 (2 8 )於該配線基板之製造方法中 於上述連接工程，令上述第2配線圖型之一部分，於 上述第1基板上形成之貫通孔內彎曲連接於上述第1配線 圖型亦可。 (2 9 )於該配線基板之製造方法中 於上述連接工程，令上述第2配線圖型之一部分，一 體介由上述第2基板上形成之貫通孔由上述第2基板之面 突出而形成外部端子亦可。 (3 0 )於該配線基板之製造方法中 於上述連接工程，令外部端子之形成材料，接觸上述 第2配線圖型介由上述第1及第2基板上形成之上述貫通 孔，設於上述第1配線圖犁上。 依此，形成外部端子時，亦可進行第1及第2配線圖 型之電連接。 (3 1 )於該配線基板之製造方法中 於上述第1及第2基板形成有定位用之孔， 於上述配置工程前，包含將治具差通於上述定’位用之 孔，俾進行上述第1及第2基板定位之工程亦可。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) - 1 〇 - ---- ------ - - - - ^ i — (請先閱讀背面之注意事項再mb本頁) 訂· 線· 經濟部智慧財產局員工消费合作社印製 567561 A7 B7 五、發明說明（8 ) (3 2 )本發明之電子元件之製造方法，係包含有·· 令具備電子零件之搭載區域，且形成有第1配線圖型 之第1基板之至少一部分，貼付於形成有第2配線圖型之 第2基板中除電子零件之搭載區域以外之區域的配置工程 電連接上述第1及第2配線圖型的連接工程， 於上述第1基板，搭載與上述第1配線圖型電連接之 第1電子零件的第1搭載工程，及 於上述第2基板之上述電子零件之搭載區域，搭載與 上述第2配線圖型電連接之第2電子零件的第2搭載工程 0 依本發明，藉單面基板之第1及第2基板，可達成具 兩面基板功能之配線基板，使用該配線基板可製造電子元 件。又，和使用習知多層基板之電子元件之不同點爲，本 發明製造之電子元件，於第1及第2基板兩方搭載有電子 零件。 (3 3 )於該電子元件之製造方法中 於上述配置工程，係令上述第1基板中形成有上述第 1配線圖型之面之相反側之面，與上述第2基板中形成有 上述第2配線圖型之面貼付， 於上述第1基板形成有多數貫通孔，上述第1配線圖 型係通過上述貫通孔形成亦可。 (34)於該電子元件之製造方法中 於上述第2基板形成有多數貫通孔， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11- - — — — — ΙΓΙΙΙΤΙ ----& 參I I (請先閲讀背面之注意事項再mlb本頁) T-丨訂！ 經濟部智慧財產局員工消费合作社印製 567561 A7
五 '發明說明（9 ) 上述第1及第2基板上形成之上述貫通孔，可形成於 連通之位置。 (3 5 )於該電子元件之製造方法中 於上述連接工程，令外部端子之形成材料，接觸上述 第2配線圖型介由上述第1及第2基板上形成之上述貫通 孔，設於上述第1配線圖型上亦可。 依此，形成外部端子時，亦可進行第1及第2配線圖 型之電連接。 (3 6 )於該電子元件之製造方法中 於上述配置工程及上述第2搭載工程，在上述第2基 板中形成有上述第2配線圖型之面設置含有導電粒子之異 方性導電膜，藉上述異方性導電膜使上述第1及第2基板 接著之同時，電連接上述第2配線圖型與上述第2電子零 件。 依此，可以一個材料，接著第1及第2基板，進行第 2配線圖型與第2電子零件之電連接。 (37)於該電子元件中 包含有：令上述第2基板彎曲，使搭載於上述第1基 板之上述第1電子零件，接著於上述第2基板上搭載之上 述第2電子零件亦可。 (3 8 )於該電子元件之製造方法中 於上述第1搭載工程之後，進行上述配置工程亦可。 (39)於該電子元件之製造方法中 ’ 上述第2基板，係可撓性基板之一部分’ I- ϋ ^ ^ ϋ 1 ϋ 1· »f §§ ί ^ I · I I (請先閱讀背面之注意事項再®^本頁) 訂· •線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 567561 A7 五、發明說明（1〇 ) 於上述配置工程後，對上述可撓性基板沖孔形成上述 弟2基板亦可。 (發明之實施形態） 以下，依圖面說明本發明之實施形態 (第1實施形態） 圖1係本發明適用之第1實施形態之配線基板之製造 方法之圖。圖2係本發明適用之第1實施形態之配線基板 之圖。 圖1之配線基板，包含第1基板1 0及第2基板2 0 ’可作爲例如半導體裝置之積層基板使用。 第1及第2基板1 0、2 0可由不同材料形成，或由 同一材料形成。材料可用有機系材料或無機系材料，或其 複合構造亦可。有機系材料形成之第1及第2基板1 〇、 2 0，有例如聚醯亞胺樹脂構成之可撓性基板。可撓性基 板，可用 F P C ( Flexible Printed Circuit )或 T A B ( Tape Automated Bonding )技術所使用之捲帶。又，無機系 材料形成之第1及第2基板1 0、2 0，有例如陶瓷或玻 璃基板。有機系和無機系材料之複合構造，有例如玻璃環 氧基板。又，第1及第2基板10、20可爲不同厚度， 或同一厚度。 第1及第2基板1 0、2 0之平面尺寸及形狀‘，並未 特別限制。圖1及圖2之例，第2基板2 0較第1基板 --------------裝--- (請先閲讀背面之注意事項本頁) Ί丨訂· ί 線 II· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 567561 A7 B7 五、發明說明（11 ) 1 0之尺寸大。 — — — — — — — — — — — · I I (請先閲讀背面之注意事項本頁) 於第1基板1 0之一方之面，形成有配線圖型1 2。 配線圖型1 2可由銅等導電材料構成。第1基板1 0，具 備半導體晶片4 0 (參照圖3 )等電子零件之搭載區域 1 4。配線圖型1 2，於搭載區域1 4中，具備與電子零 件之電極對應之圖型，形成有與電極連接之島部亦可。配 線圖型1 2，介由接著劑（未圖示）貼付於第1基板1 0 ，構成3層基板亦可。或者，令配線圖型12，不使用接 著劑而形成於第1基板10，構成2層基板亦可。 於第2基板2 0之之一方之面，形成配線圖型2 2。 配線圖型2 2可由銅等導電材料構成。第2基板2 0，具 備半導體晶片4 0 (參照圖3 )等電子零件之搭載區域 -·線· 2 4，及貼付第1基板1 0之至少一部分的區域2 6。配 線圖型2 2，係形成於搭載區域2 4及區域2 6之雙方。 第2配線圖型2 2，係電連接第1配線圖型1 2。 經濟部智慧財產局員工消费合作社印製 配線圖型2 2，於搭載區域2 4中，具備與電子零件 之電極對應之圖型，形成有與電極連接之島部亦可。配線 圖型2 2，介由接著劑（未圖示）貼付於第2基板2 0， 構成3層基板亦可。或者，令配線圖型2 2，不使用接著 劑而形成於第2基板2 0，構成2層基板亦可。 於第2基板2 0之區域2 6，貼付第1基板1 0之至 少一部分。該貼付可使用例如接著劑1 6。第1基板1 ◦ 之平面尺寸小於第2基板2 0時，第1基板1 〇全_體貼付 於第2基板2 0之區域2 6亦可。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公« ) - 14 - 567561 A7 --- B7 五、發明說明（12 ) 第1基板10中形成有第1配線圖型12之面之相反 側之面’被貼付於第2基板2 0中第2配線圖型2 2形成 之面亦可。此情況下，第1及第2配線圖型1 2、2 2間 ’介在有第1基板1 〇，因此爲兩者間之電連接於第1基 板1 0形成多數貫通孔1 8。於貫通孔1 8設焊錫等導電 材料1 9 ’藉導電材料1 9達成第1及第2配線圖型1 2 、2 2之電導通亦可。具體言之爲，第1配線圖型1 2通 過貫通孔1 8上，若貫通孔1 8位於第2配線圖型2 2上 ’則可藉貫通孔1 8內設置之導電材料1 9達成第1及第 2配線圖型12、22之電連接。第1及第2配線圖型 12、22，較好電鍍焊錫、鋅、金、鎳等。 於第2基板20形成貫通孔28。貫通孔28，係爲 使配線圖型2 2電連接多數外部端子4 4 (參照圖3 )者 。亦即，可令由第2基板2 0中第2配線圖型2 2形成之 面之相反側之面突出之外部端子4 4，介由貫通孔2 8電 連接第2配線圖型2 2。例如若第2配線圖型2 2通過貫 通孔2 8上，可介由貫通孔2 8，於第2配線圖型2 2設 置外部端子4 4。 第1基板1 0上形成之貫通孔1 8，及第2基板2 0 上形成之貫通孔2 8，可形成於連通之位置。但是貫通孔 1 8、2 8實際上不必連通，而以第2配線圖型2 2塞住 亦可。 本實施形態之配線基板，使用便宜之單面積板*，具積 層基板或多層基板之功能。亦即，第1基板1 0之第1配 ϋ ·ϋ «ϋ I «Μι 1 a— ·»1 ϋ ·1 ϋ I · I I (請先閲讀背面之注意事項本頁) 訂· ;線· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) -15- 567561 A7 一 B7 五、發明說明（13 ) 線圖型1 2，和第2基板2 0之第2配線圖型2 2被積層 ’故微細配線可能。又，第1及第2基板10、20之兩 方具備搭載區域1 4、24，可搭載多數半導體晶片40 '42(參照圖3)等電子零件。 本實施形態之配線基板構成如上，以下說明其製造方 法。 首先，準備第1及第2基板10、20。第1及第2 基板1 0、2 0，可對可撓性基板施以沖孔形成。可撓性 基板，可構成捲帶狀。預先於可撓性基板形成第1及第2 配線圖型1 2、2 2或貫通孔1 8、2 8，再施以沖孔亦 可0 對可撓性基板沖孔形成第2基板2 0時，於可撓性基 板貼付第1基板1 0後，施以沖孔亦可。又，令形成有多 數第1基板1 0之第1可撓性基板，貼付於形成有多數第 2基板2 0之第2可撓性基板，以各第2基板2 0之外形 沖孔第2可撓性基板亦可。如此則各第1基板1 0亦被切 之後，進行將第1基板1 0之至少一部分貼付於第2 基板2 0中除電子元件之搭載區域2 4以外之區域的配置 工程，及電連接第1及第2配線圖型1 2、2 2之連接工 配置工程之前，或者作爲配置工程之一部分，較好進 行第1及第2基板1 0、2 0之定位。例如圖1系示般， 於第1及第2基板1 0、2 0，形成定位時連通之定位用 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） -16- 0 a— -1 1 ϋ ϋ Ίβ ϋ ϋ XI «I 1 ϋ I ϋ ϋ (請先《讀背面之注意事項本頁) 訂· ·_線· 經濟部智慧財產局員工消费合作社印製 567561 A7
五、發明說明（14 ) 孔3 0、32，插通銷等治具3 4進行定位亦可。 配置工程中，令第1基板1 〇中形成有配線圖型1 2 之面之相反側之面，與第2基板2 0中形成有第2配線圖 型2 2之面貼付亦可。使用接著劑1 6接著即可。 接著劑16，可準備片狀、或液狀或膠狀者。使用片 狀時，接加壓或加熱接著劑1 6產生接著力。接著劑1 6 之特性，可爲熱硬化性或熱可塑性。接著劑1 6亦可用片 狀環氧樹脂，或熱可塑性聚醯亞胺樹脂。 接著劑1 6可設於第1基板1 〇或第2基板2 0之至 少一方。使用絕緣性接著劑1 6時，接著劑1 6較好避開 第1及第2配線圖型1 2、2 2之電連接部分形成。詳言 之爲，避開導電材料1 9或第2配線圖型2 2中與導電材 料1 9接合之部位設置接著劑1 6。例如接著劑1 6以片 狀貼付於第1基板1 0時，在接著劑1 6中與導電材料 1 9之形成位置重疊部分，預先形成孔後，將接著劑1 6 貼付於第1基板1 0亦可。該孔可藉治具（未圖示）沖孔 形成。 或者，於第1基板1 0貼付接著劑1 6後，和第1基 板1 0中貫通孔1 8之形成同時，於接著劑1 6形成與貫 通孔1 8連通之孔亦可。依此，可省略於接著劑1 6預先 形成孔之工程。此情況下，第1基板1 0形成時已經貼付 接著劑1 6，因此選擇材料俾使第1及第2基板1 0、 2 0接著之工程中施加之熱，不致使接著劑1 6之接著力 喪失。例如接著劑1 6可使用熱可塑性（例如熱可塑性聚 --------------裝---” 請先閲讀背面之注意事項wiJIk本頁) 訂· 線丨F· 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ 17 - 567561 A7
五、發明說明（15 ) 醯亞胺樹脂）。 藉配置工^進行連接工程之一部分亦可。例如於配置 工程之前’在第1基板1 〇上形成之貫通孔1 8內設導電 材料1 9。導電材料1 9可用焊錫、高溫焊錫、焊錫膏等 。於配置工程貼付第1及第2基板1〇、20時，使導電 材料1 9接觸第2配線圖型2 2，進行連接工程之至少一 部分亦可。 若導電材料1 9爲軟性，則將導電材料1 9設於貫通 孔1 8內，使由第1基板1 〇之表面或設有接著劑1 6時 由其表面呈溢出狀。如此則藉配置工程可電連接第1及第 2配線圖型12、22。 若導電材料1 9於常溫呈硬化者，則於配置工程後， 加熱導電材料1 9使熔融，電連接第1及第2配線圖型 12、22。加熱可於外部端子44形成時，或半導體裝 置安裝於電路基板時進行之回流工程進行之。 上述實施形態係針對將基板單面形成有配線圖型之基 板重疊之例。但在2片基板重疊之成本較便宜範圍內，將 包含積層基板的多層基板，或將多層基板與單面基板重疊 之構造亦可。 又，上述實施形態係針對通過上策基板間使上下基板 之配線圖型導通的構造，但使上側基板之配線圖型與下側 基板之配線圖型面對重疊使之導通亦可。 又，上述實施形態係圖示第1基板1 〇僅由第^基板 2 0之一方向延伸之例，但亦可延伸於多數方向（2方向 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- ·1111!111(1111 ^ - I J (請先閱讀背面之注意事項Himk本頁) 訂： ，線. 經 濟 部 智 慧 財 產 局 貝 工 消 费 合 作 社 印 製 567561 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（16 ) 、3方向、4方向）。 又，第1或第2基板1〇、20之第1及第2配線圖 型1 2、2 2之至少一部分，跨越另一方基板之配線圖型 間，形成跳接引線亦可。如此則即使基板須多層配線圖型 ，但因可以單面基板模擬構成便宜之多層構造。 使用上述製造之配線基板可製造半導體裝置。本實施 形態說明之內容，在可能範圍內亦可適用以下實施形態。 (第2實施形態） 圖3係本發明第2實施形態之半導體裝置，本實施形 態之半導體裝置，係包含第1實施形態說明之配線基板。 配線基板已於第1實施形態詳細說明過，故省略其說明。 又，第1基板1 0中形成有第1配線圖型1 2之之面之相 反側之面，被貼付於第2基板2 0中形成有第2配線圖型 2 2之面。 於第1基板1 0之搭載區域1 4搭載有半導體晶片 40。半導體晶片40電連接第1配線圖型1 2。詳言之 爲，半導體晶片4 0之電極4 1電連接第1配線圖型1 2 。電極4 1，大多數情況接合於第1配線圖型1 2之島部 。配線圖型12中與電極41連接之部分及電極41之至 少一方成爲突塊亦可。配線圖型1 2與電極4 1之接合可 用異方性導電膜或焊錫或導電糊等，亦適用超音波之金屬 接合。於超音波施加熱或壓力亦可。如圖3所示，‘使電極 4 1位於貫通孔1 8上方般安裝半導體晶片4 0亦可，或 ------------裝---. (請先閱讀背面之注意事項本頁) 訂： --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 567561 A7 B7 五、發明說明（17 ) 避開貫通孔1 8安裝亦可。後者因與外部端子4 4之距離 變長，力之傳達減少，信賴性可提升。此對以下之實施形 態亦相同。 第2基板2 0之搭載區域2 4搭載有半導體晶片4 2 。半導體晶片4 2電連接第2配線圖型2 2。詳言之爲， 半導體晶片4 2之電極4 3電連接第2配線圖型2 2。關 於此點適用上述半導體晶片4 0與第1配線圖型1 2間之 連接亦可。各個半導體晶片40、42，與第1及第2基 板1 0、2 0間，就信賴性而言較好存在有塡充樹脂（未 圖示）。 於第2基板2 0設與第2配線圖型2 2電連接之多數 外部端子44。外部端子44，設於第2基板20中形成 有第2配線圖型2 2之面之相反側之面。例如介由第2基 板2 0上形成之貫通孔2 8，於第2配線圖型2 2上設外 部端子4 4亦可。外部端子4 4，可以焊錫等形成。例如 在貫通孔2 8內呈鼓起狀態設置焊錫膏，使熔融形成球狀 端子亦可。或者於貫通孔2 8內設焊錫，施以導電材料電 鍍，搭載焊錫球設置外部端子4 4亦可。 上述說明係以面朝下方式安裝半導體晶片與配線圖型 之例，但亦可適用導線接合法之；®朝上方式，或懸空引腳 之ΤΑ B方式。上述半導體晶片與配線圖型之安裝方式， 亦適用以下說明之實施形態。 依本實施形態之半導體裝置，係以第1實施形態之配 線基板爲積層基板使用，可降低成本。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20 - 1>| 1 ·1 ϋ i"^B— ·1 a— r— ti ϋ I · I mmm (請先閱讀背面之注意事項本頁) 訂-· 經濟部智慧財產局員工消费合作社印製 567561 A7 B7 五、發明說明（18 ) 本實施形態之構成，其製造方法如下。 (製造方法之第1例） 此例，係預先準備第1實施形態說明之配線基板，於 此搭載半導體晶片40、42，設置外部端子44之方法 。其詳細由上述內容可了解，故省略其說明。 (製造方法之第2例） 此例，係準備第1及第2基板1〇、20。將第1及 第2基板1 〇、2 0貼付構成配線基板之前，搭載半導體 晶片4 0、4 2之至少一方的方法。例如將半導體晶片 4 0搭載於第1基板1 〇之搭載區域1 4，半導體晶片 4 2搭載於第2基板2 0之搭載區域2 4之後，貼付第1 及第2基板10、20。 或者，將半導體晶片4 0、4 2之一方搭載於第1及 第2基板10、20之搭載區域14、24之一方，將第 1及第2基板1 0、2 0貼付後，將半導體晶片4 0、 4 2之另一方搭載於第1及第2基板1 0、2 0之搭載區 域14、24之另一方。 第1或第2基板1 0、2 0，以可撓性基板沖孔形成 時，於可撓性基板搭載半導體晶片4 0或半導體晶片4 2 之後，沖孔形成第1或第2基板1 0、2 0亦可。 第2基板2 0，以可撓性基板沖孔形成時，於可撓性 基板搭載第1基板1 0之後，對該可撓性基板沖孔_形成第 2基板2 0亦可。此情況下，於第1基板1 〇已經搭載有 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) · 21 - ~ I I I I ΙΊ — 111 — — — · I I (請先閱讀背面之注意事項本頁) 訂· 線· 經濟部智慧財產局員工消费合作社印製 567561 A7 B7 五、發明說明（19 ) 半導體晶片4 0亦可。 在形成多數第1基板1 0之第1可撓性基板，搭載多 數第1之半導體晶片4 0，將該第1可撓性基板貼付於形 成有多數第2基板2 0之第2可撓性基板亦可。或者，將 第2可撓性基板以各第2基板2 0之外形沖孔亦可。依此 則第1可撓性基板被以第1基板1 〇之外形切斷。 之後，於第2基板2 0設多數外部端子4 4。此工程 係形成第1及第2基板10、20，將兩者貼付，將半導 體晶片40、42搭載於第1及第2基板10、20後進 行亦可，但並不限於此。例如設置外部端子4 4之工程， 在形成第2基板2 0之前，預先設於形成有多數第2基板 2 0的第2可撓性基板亦可。又，設外部端子4 4之工程 ，可於第2基板2 0搭載半導體晶片4 2之前進行。 此例中，第1及第2基板10、20之相互關係、兩 者之貼付構造、電連接構造等，可適用第1實施形態說明 之內容，製造方法亦相同。 第1或第2基板1 〇、2 0之至少一方配線圖型之至 少一部分形成跳接引線時/在至少一方基板安裝半導體晶 片，達成虛擬多層構造亦可。此亦適用後述所有實施形態 (第3實施形態） 圖4係本發明適用之第3實施形態之半導體裝置。本 實施形態之半導體裝置，係包含第2實施形態說明之半導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -22 - t I am MM I I I 一··· I am · · ϋ §mt (請先閱讀背面之注意事項本頁) 訂-· -線 經濟部智慧財產局員工消费合作社印製 567561 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（20 ) 體裝置之構成構件。各構成構件已於第2實施形態詳細說 明過，故省略其說明。又，第1基板1 〇中形成有第1配 線圖型1 2之之面之相反側之面，被貼付於第2基板2 0 中形成有第2配線圖型2 2之面。 本實施形態，其第2基板2 0被彎曲。又，第1之半 導體晶片4 0，與第2之半導體晶片4 2被接著。詳言之 爲，第1之半導體晶片4 0中第1基板1 〇之搭載面之相 反側之面，與第2之半導體晶片4 2中第2基板2 0之搭 載面之相反側之面被接著。接著可用接著劑5 0，或者使 用黏著劑，使用鉚接、倒接等機械方法維持第2基板2 0 之彎曲亦可。 依本實施形態之半導體裝置，第1及第2半導體晶片 40、42被積層，達成小型化。第2基板20由第1基 板1 0向多數方向延伸時，由多數方向折疊第2基板2 0 亦可。又，多數半導體晶片搭載時，於各半導體晶片間折 疊第2基板20亦可。 本實施形態之半導體裝置之製造方法，除上述第2實 施形態說明之半導體裝置之製造方法以外，包含區第2基 板2 0，使第1基板1 0上搭載之第1之半導體晶片4 0 ，與第2基板2 0上搭載之第2之半導體晶片4 2接著之 工程。又，外部端子44，可於第2基板20彎曲之前設 置，或第2基板2 0彎曲之後設置亦可。 圖4係將上述製造之半導體裝置安裝於電路基板5 2 。電路基板5 2 —般使用例如玻璃環氧基板等有機系基板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23 - i ! !·! Ί I!-裝 i I (請先閱讀背面之注意事項本頁) 訂： -線. A7
567561 五、發明說明？1 ) 。於電路基板5 2以銅等形成配線基板5 4構成所要電路 ，電連接該配線基板5 4與半導體裝置之外部端子4 4來 實現其間之電導通。 (第4實施形態） 圖5係本發明適用之第4實施形態之配線基板之圖。 本實施形態中，第1配線圖型1 2之一部分，進入第1基 板1 0上形成之貫通孔1 8內連接第2配線圖型2 2。詳 言之爲，於貫通孔1 8內部，第1配線圖型1 2之一部分 構成之彎曲部6 0，係藉凸部6 2押壓形成。彎曲部6 〇 ，接觸於第2配線圖型2 2。由與貫通孔2 8內之第2配 線圖型2 2彎曲時加壓方向相反之方向保持時較溶液接觸 。凸部6 2之一點或多數點一齊進行加熱，以焊接或硬焊 連接彎曲部6 0與第2配線圖型2 2亦可，以導電性接著 劑接合亦可。又，凸部6 2亦適用施加超音波之超音波接 合。又，取代凸部6 2，改用單點接合器1點1點將彎曲 部6 0與第2配線圖型2 2接合亦可。此時，將貫通孔 2 8內肢第2配線圖型2 2，由與彎曲時加壓方向相反之 方向保持亦可。其前提爲，第1基板1 0上形成之貫通孔 18，位於第2配線圖型22上。又，彎曲部60，其一 部分破斷亦可。以外之構成均同第1實施形態說明之內容 。又，第1基板1 0中形成有第1配線圖型1 2之面之相 反側之面，被貼付於第2基板2 0中形成有第2配線圖型 2 2之面。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐)-24 - i!T"ll-T-----裝 i*l <請先閱讀背面之注意事項寫本頁) 訂i ί線· 經濟部智慧財產局員工消费合作社印製 567561 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（22 ) 依本實施形態，藉彎曲部6 0達成第1及第2配線圖 型1 2、2 2之電連接’如圖5所不，第1基板1 〇上形 成之貫通孔1 8，與第2基板2 0上形成之貫通孔2 8， 可形成於連通位置。此情況下，當第2配線圖型2 2形成 於貫通孔2 8上時，第2配線圖型2 2之一部分進入貫通 孔2 8內部亦可。 或者如圖6所示，第1基板1 0上形成之貫通孔1 8 ，與第2基板2 0上形成之貫通孔2 8，形成在偏移位置 亦可。此情況下，彎曲部6 4接觸或接合於第2配線圖型 2 2中與第2基板2 0密接之部分。其方法如上述。 本實施形態之配線基板之製造方法，使凸部6 2使第 1配線圖型1 2之一部分進入貫通孔1 8內。詳言之爲， 第1配線圖型12通過第1基板10之貫通孔18上，使 第1配線圖型1 2中貫通孔1 8上之部分，因凸部6 2而 進入貫通孔1 8內。如此則可形成彎曲部6 0。此情況下 ，第2基板2 0可以平面支持之治具保持。該工程，係電 連接第1及第2配線圖型12、22之連接工程。又，彎 曲部6 0，其一部分形成破斷形態亦可。彎曲部6 0之形 成工程，及連接工程，可令第1配線圖型1 2 —邊彎曲， 一邊接合於第2配線圖型2 2，以同一工程進行亦可。此 情況下，可減少工程數。 連接彎曲部6 0與第2配線圖型2 2時，令彎曲部 6 0，一邊押壓接著劑1 6之一部分，使連接於第2配線 圖型2 2較好。此情況下，接著劑1 6較好爲液狀或凝膠 ---------------裝---„ (請先閱讀背面之注意事項本頁) 訂： ;線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -25- 567561 A7 B7 五、發明說明（23 ) I I I I I，— I I 1 I I I - I I (請先閱讀背面之注意事項本頁) 狀。詳言之爲，首先，於第1或第2基板10、20之至 少一方，在包含兩者之電連接部分設接著劑1 6。之後， 在接著劑1 6硬化前，令彎曲部6 0朝第2配線圖型2 2 加壓，使接著劑1 6之一部分推向彎曲部6 0外側。此情 況下，若於彎曲部1 6施加超音波振動，可確實進行電連 接。依此，即使彎曲部6 0與第2配線圖型2 2間未存在 接著劑1 6亦可，因此兩者之電連接信賴性可提升。又， 此方法可適用全實施形態。 上述製造之配線基板作爲積層基板使用可製造半導體 裝置。 (第5實施形態） -.線· 經濟部智慧財產局員工消费合作社印製 圖7戲本發明適用之第5實施形態之配線基板。本實 施形態中，第2配線圖型2 2之一部分，進入第1基板 1 0上形成之貫通孔1 8內，連接於第1配線圖型1 2。 詳言之爲，貫通孔1 8內部，形成有由第2配線圖型2 2 之一部分構成之彎曲部6 6。彎曲部6 6接觸或接合於第 1配線圖型12。又，彎曲部66，如圖7所試形成一部 分破斷亦可，或如圖5之彎曲部6 0形成連續形狀亦可。 除此以外之構成、形成及接合方法均適用上述實施形態說 明之內容。又，第1基板1 0中形成有第1配線圖型1 2 之面之相反側之面，被貼付於第2基板2 0中形成有第2 配線圖型2 2之面。依本實施形態，藉彎曲部6 6達成第 1及第2配線圖型1 2、22之電連接。 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 567561 A7 B7 五、發明說明（24 本實 第2配線 程時，第 通孔1 8 詳言 2配線圖 ’藉凸部 接合於第 程，係第 又，以具 可。 以上 施形態之配線 圖型2 2之一 2基板2 0之 ，較好形成於 之爲，令凸部 型2 2之面之 6 8可使第2 1配線圖型1 1及第2配線 多數凸部之模 基板之製造方法，使用凸部6 8使 部分進入貫通孔1 8內。進行此工 貫通孔28，與第1基板1〇之貫 連通之位置。 6 8 ’由第2基板2 0中形成有第 相反側插入貫通孔2 8內，如此則 配線圖型2 2進入貫通孔1 8內， 2。依此可形成彎曲部66。此工 圖型12、22電連接之工程。。 具一次接合多數點（多數位置）亦 述製造之配線基板爲積層基板可製造半導體裝置 --------------裝--- (請先閱讀背面之注意事項wtmf本頁) ιδ· 經濟部智慧財產局員工消費合作社印製 (第6實施形態） 圖8戲本發明適用之第6實施形態之配線基板。本實 施形態中，第1基板1 0中形成有第1配線圖型1 2之面 之相反側之面，被貼付於第2基板2 0中形成有第2配線 圖型2 2之面。 又，第2配線圖型2 2之一部分，進入第2基板2 0 上形成之貫通孔2 8內，形成外部端子7 0。第2配線圖 型2 2，成爲外部端子7 0之至少外壁部，又，第1配線 圖型1 2之一部分，進入第1及第2基板1 0、20上形 成之貫通孔18、28內，連接、接合或接觸於第2配線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- 567561 A7 B7 五、發明說明（25 ) 圖型2 2。 第1基板1 0上形成之貫通孔1 8，與第2基板2 0 上形成之貫通孔2 8，係形成於連通之位置。第1配線圖 型1 2之一部分，進入第2基板2 0之貫通孔2 8內，成 爲外部端子7 0之內壁部。除此以外之構成及方法均適用 上述任一實施形態說明之內容。 依本實施形態，藉第2配線圖型2 2之一部分或第1 及第2配線圖型1 2、2 2之一部分形成外部端子7 0， 不須以其他構件另外形成外部端子，零件數可減少。 本實施形態支配線基板之製造方法，係使用圖5之凸 部6 2使第1配線圖型1 2之一部分進入貫通孔1 8，使 第2配線圖型2 2進入貫通孔2 8即可。欲使外部端子 7 0由第2基板2 0突出時，令第2配線圖型2 2之一部 分由第2基板2 0突出。外部端子7 0不必由第2基板 2 0突出時，使第2配線圖型2 2之一部分止於貫通孔 2 8內部即可。 本實施形態之製造方法，可適用上述任一實施形態說 明之製造方法之內容。以、上述製造之配線基板作爲積層基 板可製造半導體裝置。 又，第4 一第6實施形態中，於第1基板1 0與第2 基板2 0間進行接著，可增加基板間之接著強度，提升半 導體裝置之信賴性。 (第7實施形態） -I I I I —.1 I I Γ I I I I · I I (請先閱讀背面之注意事項本頁) il· 線. 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - 567561 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（26) 圖9係本發明適用之第7實施形態之配線基板之製造 方法。本實施形態，於第1及第2基板1〇、20之配置 工程使用異方性導電膜。亦即，於第1及第2基板1 〇、 2 0間存在異方性導電膜7 2使兩者接著。又，異方性導 電膜7 2 ’可爲預先形成捲帶狀或片狀之異方性導電材料 ，於第1及第2基板10、20之至少一方塗敷之液狀異 方性導電材料亦可。異方性導電材料，係於接著劑分散導 電粒子。又，第1基板1 〇中形成有第1配線圖型1 2之 面之相反側之面，被貼付於第2基板2 0中形成有第2配 線圖型2 2之面。 異方性導電膜7 2，設於第2基板2 0中形成有第2 配線圖型2 2之面上時，介由異方性導電膜7 2使第2之 半導體晶片4 2以面朝下接合於第2基板2 0亦可。此情 況下，在搭載第2之半導體晶片4 2之搭載區域2 4，與 第2基板2 0中貼付第1基板1 〇之區域2 6之雙方設異 方性導電膜7 2較好。如此則第1及第2基板1 0、2 0 之配置工程，及第2之半導體晶片4 0之第2搭載工程之 雙方可同時進行，或一方進行之後進行另一方。 依此則第1及第2基板1 0、2 0之接著材料，與第 2之半導體晶片4 2接著於第2基板2 0，進行電連接之 材料可爲1種材料。因此元件數可減少。 圖9之例中，在第1及第2基板1 0、2 0之配置工 程之後，進行第2半導體晶片4 2之第2搭載工桓，及第 1及第2配線圖型1 2、2 2之電連接工程。詳言之爲， 本^張尺度適用中國國家標準（CNS)A4規格（210 X 297公麓) -29 ' (請先閱讀背面之注意事項再 -裝i · 本頁： 訂： -·線· 567561 A7 B7 經濟部智慧財產局貝工消费合作社印製 五、發明說明（27 ) 於圖9，於第1及第2基板1 0、2 0間存在異方性導電 膜7 2，異方性導電膜7 2亦設於第2基板2 0中第2半 導體晶片4 2之搭載區域2 4上。 第2半導體晶片4 2與第2基板2 0，藉押壓治具 7 4加壓，第2半導體晶片4 2以面朝下接合於第2基板 2 0。亦即進行第2半導體晶片4 2之第2搭載工程。 又，使用凸部62，藉和圖5同樣之工程，電連接第 1及第2配線圖型12、22，亦即，進行連接工程。又 ，使用凸部6 2，藉和圖8同樣之工程形成外部端子7 0 亦可。本實施形態，於第1及第2配線圖型1 2、2 2間 存在異方性導電膜7 2，因此第1及第2配線圖型1 2、 2 2藉導電粒子電連接亦可。 又，本實施形態，若將半導體晶片4 2之搭載工程除 外，可製造半導體裝置。該配線基板之構成，係由上述內 容將半導體晶片4 2除外之內容。 (第8實施形態） 圖1 0係本發明適用之第8實施形態之配線基板。本 實施形態中，第1及第2基板10、20之貫通孔18、 2 8形成於連通之位置。第1配線圖型1 2通過貫通孔1 8上。第2配線圖型2 2之一部分，如圖1 〇之突片8 2 般，突出貫通孔2 8內側較好，但若第2配線圖型2 2與 貫通孔2 8連通之空間存在，則不突出亦可。又，‘第2配 線圖型2 2之一部分，不必接觸於第1配線圖型1 2，但 i — — — —i nil — — — I I (請先閱讀背面之注意事項本頁) 訂： --線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- 567561 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 藉電連接第1 一體形成外部 置電連接第1 外設置焊錫球 線基板之製造 線圖型1 2、 連通知貫通孔 材料加熱、熔 ，形成外部端 線基板製造半 亦適用本實施 施形態中採用 導體晶片露出 基板1 0中形成有第1配線圖型1 2 被貼付於第2基板2 0中形成有第2 18、28，設焊錫等導電材料形成 材料亦可設於第1配線圖型1 2。又 2配線圖型2 2中之貫通孔2 8內側 可。依此則導電材料設置工程僅1次 或者，導電材料至少與第2配線圖型 觸亦可。構成外部端子8 0之導電材 8、28電連接第1及第2配線圖型 五、發明說明（28 ) 亦可接觸。又，第1 之面之相反側之面， 配線圖型2 2之面。 於連通之貫通孔 外部端子8 0。導電 ，導電材料，設於第 ，接合於突片8 2亦 即可，工程可簡化。 2 2之一部分表面接 料，係介由貫通孔1 1 2、2 2 ° 依本實施形態， 22之導電材料，可 通孔1 8、2 8，設 22之導電材料，另 本實施形態之配 構成之第1及第2配 1 0、2 0貼付，於 料。之後，使該導電 設焊錫球等端子元件 使用上述所得配 裝置之製程之一部分 又，上述所有實 可。此情況下，使半 及第2配線圖型1 2、 端子80。或者，於貫 及第2配線圖型1 2、 等端子元件亦可。 方法，係將形成有上述 2 2的第1及第2基板 18、28內設導電材 融，或者於該導電材料 子8 0。 導體裝置亦可。半導體 形態。 多片基板疊層乏構造亦 疊層基板之延伸方向般 !!裝 i I (請先閲讀背面之注意事項再本頁) 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 567561 A7 B7 五、發明說明（29 ) 呈現偏移的話可提升其安裝性。又，於所有實施形態中於 所有1片基板上安裝多數半導體晶片亦可。 又，上述所有實施形態中，外部端子4 4不一定需要 。以基板之延伸部作爲連接器，或以安裝連接器等手段將 配線向外部擴張亦可，將其他主動元件安裝於基板上作成 半導體模組亦可。 具備本發明適用之半導體裝置的電子機器，有例如圖 1 1之筆記本型個人電腦1 0 0。 又，上述實施形態中，將「半導體晶片」替換爲「電 子零件」和半導體晶片同樣將電子零件（不論主動元件或 被動元件）安裝於基板亦可製造電子元件。或者，半導體 晶片與電子零件混合亦可。以該電子零件製成之電子元件 有例如光元件、電阻器、線圈、振盪器、濾波器、溫度感 知器、熱敏電阻、變阻器、音量調整器、或熔斷器等。 — — — — —.— — — — I— · 11 <請先閱讀背面之注意事項本頁) 線- 經濟部智慧財產局員工消费合作社印製 (圖面之簡單說明） 圖1 :本發明適用之第1實施形態之配線基板之製造 方法之圖。 圖2 :本發明適用之第1實施形態之配線基板之圖。 圖3:本發明適用之第2實施形態之半導體裝置之圖 〇 圖4 :本發明適用之第3實施形態之半導體裝置之圖 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- 567561 A7 B7 五、發明說明（30 ) 圖5 ··本發明適用之第4實施形態之配線基板之製造 方法之圖。 圖6:本發明適用之第4實施形態之配線基板之製造 方法之變形例之圖。 圖7:本發明適用之第5實施形態之配線基板之製造 方法之圖。 圖8 :本發明適用之第6實施形態之配線基板之圖。 圖9 :本發明適用之第7實施形態之配線基板之製造 方法之圖。 圖1 〇 :本發明適用之第8實施形態之配線基板之圖 〇 圖11:具備依本發明之方法製造之半導體裝置的電 子機器之圖。 ----------------裝--- (請先閱讀背面之注意事項再H本頁) _線· 經濟部智慧財產局員工消费合作社印製 (符號說明） 10:第1基板 1 2 :配線圖型 1 4 :搭載區域 18:貫通孔 1 9 :導電材料 2 0 :第2基板 2 2 :配線圖型 2 4 :搭載區域 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33- 567561 A7 _B7 五、發明說明（31 ) 2 6 :區域 3 0 :定位用孔 3 2 :定位用孔 3 4 :治具 4 〇 :半導體晶片 4 2 :半導體晶片 4 4 :外部端子 5 2 :電路基板 7 0 :外部端子 7 2 :異方性導電膜 8 0 :外部端子 ----------I----· I I (請先閱讀背面之注意事項本頁) 訂： •線- 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -34 -

Claims (1)

  1. 567561 A8 B8 C8 D8 夂、申請專利範圍 第891 16795號專利申請案 (請先閲讀背面之注意事項再填寫本頁) 中文申請專利範圍修正本 民國92年9月16日修正 1 · 一種配線基板，係包含：形成有第1配線圖型之 弟1基板，及 上述第1基板之至少一部分呈對向配置之同時較上述 第1基板形成爲較大尺寸，且形成有電連接上述第1配線 圖型之第2配線圖型的第2基板； 上述第1基板，及上述第2基板中除了與上述第1基 板呈對向配置之區域以外之區域，係分別具有電子零件之 搭載區域。 2 .如申請專利範圍第1項之配線基板，其中 上述第1基板之全體貼付於上述第2基板。 3 .如申請專利範圍第1項之配線基板，其中 上述第1配線圖型，係形成於上述第1基板之一方之 面， 經濟部智慧財產局員工消費合作社印製 上述第2配線圖型，係形成於上述第2基板之一方之 面， 上述第1基板中之形成有上述第1配線圖型的面之相 反側之面，和上述第2基板中之形成有上述第2配線圖型 之面，係呈對向配置。 4 .如申請專利範圍第3項之配線基板，其中 於上述第1基板形成有多數貫通孔，上述第1配線圖 本紙張尺度適用中國國家摞準（CNS ) A4規格（210X297公釐） 567561 A8 B8 C8 __ D8 々、申請專利範圍 型與上述第2配線圖型係介由上述貫通孔做電連接。 (請先閲背背面之注意事項再填寫本頁) 5 .如申請專利範圍第4項之配線基板，其中 上述第1配線圖型，係通過上述貫通孔， 上述貫通孔，係位於上述第2配線圖型上，於上述貫 通孔內，設有與上述第1配線圖型及上述第2配線圖型接 觸之導電材料。 6 ·如申請專利範圍第4項之配線基板，其中 上述貫通孔，係位於上述第2配線圖型上， 上述第1配線圖型之一部分，係進入上述貫通孔內， 連接於上述第2配線圖型。 7 .如申請專利範圍第4項之配線基板，其中 於上述第2基板形成有多數貫通孔，俾電連接上述第 2配線圖型，並形成向與上述第2配線圖型之形成面相反 側之面突出之多數外部端子。 8 .如申請專利範圍第7項之配線基板，其中 上述第1基板上形成之上述貫通孔，與上述第2基板 上形成之上述貫通孔，係形成於連通之位置。 經濟部智慧財產局員工消費合作社印製 9 ·如申請專利範圍第8項之配線基板，其中 上述第2配線圖型之一部分，係進入上述第1基板上 形成之上述貫通孔內，連接上述第1配線圖型。 1 〇 ·如申請專利範圍第8項之配線基板，其中 上述第1及第2配線圖型之一部分，係介由上述第2 基板上形成之上述貫通孔，由上述第2基板之面突出並構 成外部端子。 -2- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 567561 A8 B8 C8 D8 夂、申請專利範圍 1 1 ·如申請專利範圍第8項之配線基板，其中 上述第2配線圖型之一部分，係避開與上述第1配線 (請先閎讀背面之注意事項再填寫本頁) 圖型之接觸，突出於上述第2基板上形成之上述貫通孔內 側。 1 2 ·如申請專利範圍第1至1 1項中任一項之配線 基板，其中 上述第1及第2基板，係介由含導電粒子之異方性導 電膜貼付。 1 3 .如申請專利範圍第1 2項之配線基板，其中 上述第1及第2配線圖型，係藉由上述導電粒子做電 連接。 1 4 . 一種電子元件，係包含： 形成有第1配線圖型的第1基板， 與上述第1基板之至少一部分呈對向配置之同時較上 述第1基板形成爲較大尺寸，且，形成有與上述第1配線 圖型電連接之第2配線圖型的第2基板，及 經濟部智慧財產局員工消費合作社印製 在上述第1基板，及上述第2基板中除了與上述第1 基板呈對向配置之區域以外之區域分別搭載之電子零件。 1 5 .如申請專利範圍第1 4項之電子元件，其中 上述第1基板中形成有上述第1配線圖型之面之相反 側之面，與上述第2基板中形成有上述第2配線圖型之面 被貼付。 1 6 .如申請專利範圍第1 5項之電子元件，其中 於上述第1基板形成有多數貫通孔，上述第1配線圖 -3- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公嫠） 567561 A8 B8 C8 D8 々、申請專利範圍 型與上述第2配線圖型係介由上述貫通孔做電連接。 (請先閲讀背面之注意事項再填寫本頁) 1 7 .如申請專利範圍第1 6項之電子元件，其中 於上述第2基板上形成有多數貫通孔， 設置介由上述第2基板上形成之上述貫通孔電連接上 述第2配線圖型的外部端子。 8 .如申請專利範圍第1 7項之電子元件，其中 上述第1基板上形成之上述貫通孔，及上述第2基板 上形成之上述貫通孔，係形成於連通之位置， 上述外部端子，係介由上述第2基板上形成之上述貫 通孔接觸上述第2配線圖型，且介由上述第1基板上形成 之上述貫通孔設置於上述第1配線圖型上。 ；[9 •如申請專利範圍第1 5至1 8項中任一項之電 子元件，其中 在上述第2基板之形成有上述第2配線圖型之面，設 置含有導電粒子之異方性導電膜， 上述異方性導電膜，係接著於上述第1及第2基板之 同時，電連接上述第2配線圖型及上述電子元件。 經濟部智慧財產局員工消費合作社印製 2 〇 .如申請專利範圍第1 9項之電子元件，其中 上述第2基板被彎曲，上述第1基板上搭載之上述第 1電子元件，與上述第2基板上搭載之上述第2電子元件 被接著。 2 1 · —種電路基板，係搭載有申請專利範圍第1 4 至1 8項中任一項之電子元件者。 2 2· —種電子機器’係具備有申請專利範圍第1 4 -4 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 567561 經濟部智慧財產局員工消費合作社印製 A8 68 C8 D8 六、申請專利範圍 至1 8項中任一項之電子元件者。 2 3 . —種配線基板之製造方法，係包含有： 令具有電子元件之搭載區域且形成有第i配線圖型之 第1基板之至少一部分，面對形成有第2配線圖型之第2 基板中除電子零件之搭載區域以外之區域而配置的配置工 程，及 使上述第1及第2配線圖型電連接的連接工程。 2 4 .如申請專利範圍第2 3項之配線基板之製造方 法，其中 上述配置工程，係使上述第1基板中形成有上述第1 配線圖型之面之相反側之面，和上述第2基板中形成有上 述第2配線圖型之面貼付， 於上述第1基板形成有多數貫通孔，上述第1配線圖 型係通過上述貫通孔而形成。 2 5 .如申請專利範圍第2 4項之配線基板之製造方 法，其中 在上述配置工程之前，介由上述第1基板上形成之上 述貫通孔在上述第1配線圖型設置導電材料， 於上述配置工程貼付上述第1及第2基板時，使上述 導電材料接觸上述第2配線圖型以進行上述連接工程。 2 6 ·申請專利範圍第2 4項之配線基板之製造方法 ，其中 上述連接工程，係使上述第1配線圖型之一部分，於 上述第1基板上形成之貫通孔內彎曲’連接於上述第2配 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） -----------^——1Τ:---r---0 (請先閲讀背面之注意事項再填寫本頁) 567561 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 ____D8六、申請專利範圍 線圖型。 2 7 ·如申請專利範圍第2 4項之配線基板之製造方 法，其中 於上述第2基板形成有多數貫通孔，上述第1及第2 基板上形成之貫通孔，係形成於連通之位置。 2 8 ·如申請專利範圍第2 7項之配線基板之製造方 法，其中 於上述連接工程，令上述第2配線圖型之一部分，於 上述第1基板上形成之貫通孔內彎曲連接於上述第1配線 圖型。 2 9 ·如申請專利範圍第2 7項之配線基板之製造方 法，其中 於上述連接工程，令上述第2配線圖型之一部分，一 體介由上述第2基板上形成之貫通孔由上述第2基板之面 突出而形成外部端子。 3 〇 ·如申請專利範圍第2 7項之配線基板之製造方 法，其中 於上述連接工程，令外部端子之形成材料，接觸上述 第2配線圖型介由上述第1及第2基板上形成之上述貫通 孔，設於上述第1配線圖型上。 3 1 ·如申請專利範圍第2 3至3 0項中任一項之配 線基板之製造方法，其中 於上述第1及第2基板形成有定位用之孔， 於上述配置工程前，包含將治具差通於上述定位用之 本ϋ尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） ' - --------φ^!——^-I1Τ^-II----0 (請先聞令背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 567561 A8 B8 C8 D8 六、申請專利範圍 孔，俾進行上述第1及第2基板定位之工程。 32·—種電子元件之製造方法，係包含有： 令具備電子零件之搭載區域，且形成有第1配線圖型 之第1基板之至少一部分，貼付於形成有第2配線圖型之 第2基板中除電子零件之搭載區域以外之區域的配置工程 電連接上述第1及第2配線圖型的連接工程， 於上述第1基板，搭載與上述第1配線圖型電連接之 第1電子零件的第1搭載工程，及 於上述第2基板之上述電子零件之搭載區域，搭載與 上述第2配線圖型電連接之第2電子零件的第2搭載工程 〇 3 3 .如申請專利範圍第3 2項之電子元件之製造方 法，其中 於上述配置工程，係令上述第1基板中形成有上述第 1配線圖型之面之相反側之面，與上述第2基板中形成有 上述第2配線圖型之面貼付， 於上述第1基板形成有多數貫通孔，上述第1配線圖 型係通過上述貫通孔形成。 3 4 ·如申請專利範圍第3 3項之電子元件之製造方 法，其中 於上述第2基板形成有多數貫通孔’ 上述第1及第2基板上形成之上述貫通孔’係形成於 連通之位置。 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公嫠） _ 7 - --------0^!---^II、玎^--I----# (請先閲讀背面之注意事項再填寫本頁) 567561 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 3 5 ·如申請專利範圍第3 4項之電子元件之製造方 法，其中 於上述連接工程，令外部端子之形成材料，接觸上述 第2配線圖型介由上述第1及第2基板上形成之上述貫通 孔，設於上述第1配線圖型上。 3 6 ·如申請專利範圍第3 2項之電子元件之製造方 法，其中 於上述配置工程及上述第2搭載工程，在上述第2基 板中形成有上述第2配線圖型之面設置含有導電粒子之異 方性導電膜，藉上述異方性導電膜使上述第1及第2基板 接著之同時，電連接上述第2配線圖型與上述第2電子零 件。 3 7 .如申請專利範圍第3 2項之電子元件之製造方 法，其中 包含有：令上述第2基板彎曲，使搭載於上述第1基 板之上述第1電子零件，接著於上述第2基板上搭載之上 述第2電子零件。 3 8 ·如申請專利範圍第3 2至3 7項中任一項之電 子元件之製造方法，其中 於上述第1搭載工程之後，進行上述配置工程。 3 9 ·如申請專利範圍第3 8項之電子元件之製造方 法，其中 上述第2基板，係可撓性基板之一部分， 於上述配置工程後，對上述可撓性基板沖孔形成上述 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公嫠） -8- SW!——^ -I、玎^——^----0 (請先閲讀背面之注意事項再填寫本頁) 567561 A8 B8 C8 D8 申請專利範圍 第2基板。 --------------訂------ (請先閲令背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9-
TW089116795A 1999-08-19 2000-08-18 Wiring board and its manufacturing method, electronic device and its manufacturing method, circuit board and electronic machine TW567561B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23256599 1999-08-19

Publications (1)

Publication Number Publication Date
TW567561B true TW567561B (en) 2003-12-21

Family

ID=16941341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089116795A TW567561B (en) 1999-08-19 2000-08-18 Wiring board and its manufacturing method, electronic device and its manufacturing method, circuit board and electronic machine

Country Status (4)

Country Link
US (1) US6977441B2 (zh)
JP (3) JP4058607B2 (zh)
TW (1) TW567561B (zh)
WO (1) WO2001015228A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689232B (zh) * 2017-06-06 2020-03-21 日商川崎重工業股份有限公司 引線之插入方法及用於實施其之保持裝置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882034B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
WO2005067044A1 (en) * 2004-01-12 2005-07-21 Infineon Technologies Ag A method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US20060033217A1 (en) * 2004-08-10 2006-02-16 Brian Taggart Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US7413995B2 (en) * 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4666345B2 (ja) * 2004-11-05 2011-04-06 ローム株式会社 チャージポンプ回路
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
TWI307154B (en) * 2005-09-30 2009-03-01 Advanced Semiconductor Eng Package method and structure for preventing chips from being interfered
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
CN101395715B (zh) * 2006-03-07 2010-10-13 日本电气株式会社 电子器件封装、模块以及电子器件
KR100746361B1 (ko) * 2006-07-11 2007-08-06 삼성전기주식회사 인쇄회로기판 제조방법
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US7727887B2 (en) * 2007-10-30 2010-06-01 International Business Machines Corporation Method for improved power distribution in a three dimensional vertical integrated circuit
US7701064B2 (en) * 2007-10-31 2010-04-20 International Business Machines Corporation Apparatus for improved power distribution in a three dimensional vertical integrated circuit
US7955954B2 (en) * 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers
CN102067310B (zh) * 2008-06-16 2013-08-21 泰塞拉公司 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
WO2010024777A1 (en) * 2008-08-26 2010-03-04 Siemens Medical Instruments Pte Ltd Substrate arrangement
JP2010225943A (ja) * 2009-03-24 2010-10-07 Toshiba Corp 半導体装置
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
KR101768960B1 (ko) * 2011-07-04 2017-08-18 삼성전자 주식회사 칩 적층 반도체 패키지
EP2936945B1 (de) * 2012-12-19 2020-07-01 Forster Rohner Ag Bauelement, verfahren zur herstellung eines bauelements, bauelementanordnung, sowie verfahren zum applizieren eines bauelements
US8698288B1 (en) * 2013-05-23 2014-04-15 Freescale Semiconductor, Inc. Flexible substrate with crimping interconnection
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
US20160172562A1 (en) * 2014-01-31 2016-06-16 Sharp Laboratories Of America, Inc. Method for forming Circuit-on-Wire
TWI620296B (zh) * 2015-08-14 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2018011805A (ja) * 2016-07-21 2018-01-25 オリンパス株式会社 撮像ユニット、および内視鏡
JP7044007B2 (ja) * 2018-07-31 2022-03-30 株式会社オートネットワーク技術研究所 回路構成体
JP7397299B2 (ja) 2019-11-27 2023-12-13 日亜化学工業株式会社 貼り合わせ治具及び貼り合わせ方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780352A (en) 1968-06-25 1973-12-18 J Redwanz Semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
US3760090A (en) 1971-08-19 1973-09-18 Globe Union Inc Electronic circuit package and method for making same
US3888639A (en) 1974-01-02 1975-06-10 Teledyne Electro Mechanisms Method for connecting printed circuits
JPS55138291A (en) 1979-04-11 1980-10-28 Alps Electric Co Ltd Substrate for mounting electric parts
US4599636A (en) * 1984-03-08 1986-07-08 General Semiconductor Industries, Inc. Two terminal axial lead suppressor and diode bridge device
US4817280A (en) 1985-06-10 1989-04-04 O. Key Printed Wiring Co., Ltd. Method of manufacturing printed circuit boards
JPS62117391A (ja) * 1985-11-18 1987-05-28 ブラザー工業株式会社 回路基板の接続方法
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4935749A (en) * 1986-03-04 1990-06-19 Brother Kogyo Kabushiki Kaisha Image transfer system with preliminary-exposure device
US4914259A (en) 1987-09-08 1990-04-03 The Furukawa Electric Co., Ltd. Molded circuit board
US4935584A (en) 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
US5004639A (en) 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
DE4003345C1 (zh) 1990-02-05 1991-08-08 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH04196350A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd マルチチップ半導体装置
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
DE4309005A1 (de) * 1992-07-23 1994-01-27 Bosch Gmbh Robert Verfahren zur Herstellung von Mehrlagen-Hybriden
JP3469620B2 (ja) * 1992-11-06 2003-11-25 大日本印刷株式会社 多層プリント配線板およびその製造方法
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package
US5384691A (en) 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
JPH0794868A (ja) * 1993-09-24 1995-04-07 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US5483024A (en) * 1993-10-08 1996-01-09 Texas Instruments Incorporated High density semiconductor package
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP3942206B2 (ja) * 1995-12-25 2007-07-11 エルピーダメモリ株式会社 半導体装置の製造方法
JPH09232377A (ja) 1996-02-27 1997-09-05 Toshiba Corp 実装構造体およびその製造方法
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP3166611B2 (ja) 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US5789815A (en) * 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JP3611957B2 (ja) * 1997-10-29 2005-01-19 日東電工株式会社 積層型実装体
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts
JPH11112150A (ja) * 1997-09-30 1999-04-23 Hokuriku Electric Ind Co Ltd 多層基板とその製造方法
JPH11112144A (ja) 1997-10-07 1999-04-23 Hitachi Cable Ltd 積層型配線基板の製造方法
JPH11340631A (ja) * 1998-05-26 1999-12-10 Yamaichi Electronics Co Ltd Ｉｖｈ多層配線基板およびその製造方法
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689232B (zh) * 2017-06-06 2020-03-21 日商川崎重工業股份有限公司 引線之插入方法及用於實施其之保持裝置

Also Published As

Publication number Publication date
JP4058607B2 (ja) 2008-03-12
JP2007243207A (ja) 2007-09-20
JP2008060602A (ja) 2008-03-13
WO2001015228A1 (fr) 2001-03-01
JP4662079B2 (ja) 2011-03-30
US6977441B2 (en) 2005-12-20
US20040164396A1 (en) 2004-08-26
JP4716038B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
TW567561B (en) Wiring board and its manufacturing method, electronic device and its manufacturing method, circuit board and electronic machine
TW494503B (en) Wiring substrate, semiconductor device using the substrate, and the method for manufacturing, inspection and installation, the circuit substrate and electronic machine using the semiconductor device
TW563213B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
TW449843B (en) Semiconductor apparatus and its manufacturing method, electric circuit board and electronic machine
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW511264B (en) Semiconductor device, mounting substrate and its manufacturing method, circuit substrate and electronic machine
WO2007125948A1 (ja) アンテナ内蔵電子回路モジュールとその製造方法
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
TW548757B (en) Semiconductor device, its manufacturing method, circuit substrate and electronic machine
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
TW539904B (en) Tape carrier, manufacturing method for the tape carrier, and manufacturing method
TW447053B (en) Semiconductor apparatus and its manufacturing method, circuit board and electronic machine
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
JP4123321B2 (ja) 配線基板の接合方法
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5039908B2 (ja) 半導体装置の製造方法
JP4247623B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004335602A (ja) プリント配線基板
CN115696733A (zh) 电路板及其制造方法、电子装置
JP2002259923A (ja) 非接触ｉｃカードおよびその製造方法
JPH0755592B2 (ja) Ｉｃカード用プリント配線板
JP2004013855A (ja) デュアルインターフェースカードおよびその製造方法
JP2002304606A (ja) 非接触通信媒体及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees