CN102881682B - 半导体功率模块 - Google Patents

半导体功率模块 Download PDF

Info

Publication number
CN102881682B
CN102881682B CN201210240778.0A CN201210240778A CN102881682B CN 102881682 B CN102881682 B CN 102881682B CN 201210240778 A CN201210240778 A CN 201210240778A CN 102881682 B CN102881682 B CN 102881682B
Authority
CN
China
Prior art keywords
electrode
mounting substrate
semiconductor mounting
collector electrode
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210240778.0A
Other languages
English (en)
Other versions
CN102881682A (zh
Inventor
绀野哲丰
东克典
安藤拓司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN102881682A publication Critical patent/CN102881682A/zh
Application granted granted Critical
Publication of CN102881682B publication Critical patent/CN102881682B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种半导体功率模块。在以集电极电极端子面（111t）一侧为上侧、发射极电极端子面（112t）一侧为下侧的情况下，半导体安装基板（104）上的集电极配线（105）与集电极电极（111）的接合部即集电极电极接合部以及发射极配线与发射极电极的接合部即发射极电极接合部，在上下方向的位置相同，以2mm以上4mm以下的间隔左右邻接，并且上侧配置的第一半导体安装基板（104a）上的集电极电极接合部与下侧配置的第二半导体安装基板（104b）的集电极电极接合部、以及第一半导体安装基板（104a）上的发射极电极接合部与第二半导体安装基板（104b）的发射极电极接合部，分别配置为左右方向上的位置相同。

Description

半导体功率模块
技术领域
本发明涉及半导体元件的并联连接数量较多时能够提高可靠性的半导体功率模块。
背景技术
半导体功率模块具有将从直流电源供给的直流电力变换为用于对电机等电感性负载供给的交流电力的功能，或者将通过电机发电的交流电力变换为用于对直流电源供给的直流电力的功能。为了实现上述变换功能，半导体功率模块具有具备开关功能的功率半导体元件，通过反复导通动作和遮断动作，从直流电力变换为交流电力或者从交流电力变换为直流电力，控制电力。
作为现有技术的例子，专利文献1中公开有如下技术。主电极板以沿着树脂外壳的长边方向在大致同一条直线上并列的方式排列，主电极板各自的一方的主面（内侧主面）全部朝向外壳本体部的内侧、即设置有绝缘基板的一侧，另一方的主面（外侧主面）全部朝向外壳本体部的外侧、即与设置有绝缘基板的一侧相反的一侧。导体板以其主面与主电极板的外侧主面相对的方式配置。
先行技术文献
专利文献
专利文献1：日本特开平9-172139号公报
发明内容
发明要解决的课题
根据专利文献1，公开了在绝缘基板（电路基板）上作为半导体元件的开关元件、二极管分别每两个地并联连接的结构。因为半导体功率模块对大电流进行开关（通断），所以需要与该电流的大小对应地使多个半导体元件并联连接来构成电路。使多个半导体元件并联，并联数量越多，与作为与外部电极的接触面的电极端子的配线距离不同，所以会发生产生寄生电感的差异，引起半导体元件的可靠性不佳的问题。
本发明是为了解决上述课题的发明，其目的在于：提供在半导体元件的并联连接数量较多时能够提高可靠性的半导体功率模块。
用于解决课题的方法
为了达成上述目的，本发明的半导体功率模块，其特征在于：具有安装有开关元件和续流二极管的第一半导体安装基板；以及安装有开关元件和续流二极管的第二半导体安装基板，并且具有将所述2个半导体安装基板上的集电极配线和发射极配线并联地电连接的一组集电极电极和发射极电极，还填充有绝缘材料，所述集电极电极和所述发射极电极相对并在所述绝缘材料外部设置有第一间隔，在所述绝缘材料内部设置有比该第一间隔小的第二间隔，在俯视图中，以所述集电极电极端子为上侧、所述发射极电极端子为下侧的情况下，作为所述半导体安装基板上的所述集电极配线与所述集电极电极的接合部的集电极电极接合部和作为发射极配线与发射极电极的接合部的发射极电极接合部，上下方向上的位置相同，以2mm以上4mm以下的间隔左右相邻，并且配置于上侧的所述第一半导体安装基板上的所述集电极电极接合部和配置于下侧的所述第二半导体安装基板的所述集电极电极接合部、以及第一半导体安装基板上的发射极电极接合部和第二半导体安装基板的发射极电极接合部，分别配置为左右方向上的位置相同。
发明效果
根据本发明，能够在半导体元件的并联连接数量较多时提高可靠性。
附图说明
图1是实施方式1的半导体功率模块的立体图。
图2是实施方式1的半导体功率模块中使用的半导体安装基板的平面图。
图3是实施方式1的半导体功率模块中使用的半导体安装基板的放大部分侧面图。
图4是实施方式1的半导体功率模块的平面图。
图5是实施方式1的半导体功率模块中使用的集电极电极和发射极电极的立体图。
图6是实施方式1的半导体功率模块的正面图。
图7是实施方式1的半导体功率模块的侧面图。
图8是实施方式2的半导体功率模块的平面图。
图9是实施方式2的半导体功率模块的侧面图。
图10是实施方式2的半导体功率模块中使用的集电极电极和发射极电极的立体图。
图11是实施方式3的半导体功率模块的立体图。
图12是实施方式3的半导体功率模块的平面图。
图13是实施方式3的半导体功率模块中使用的半导体安装基板的平面图。
图14是实施方式3的半导体功率模块中使用的集电极电极和发射极电极的立体图。
图15是半导体功率模块的集电极电极和发射极电极形成的一组的示意性的电路图。
图16是图1的半导体功率模块的外观的立体图。
符号说明
101散热基底
102基板下侧焊锡
103基板背面侧金属膜
104半导体安装基板
104a第一半导体安装基板
104b第二半导体安装基板
105集电极配线
106发射极配线
107芯片下侧焊锡
108开关元件
109续流二极管
110发射极线
111集电极电极
111a、111b、112a、112b足部
111h、112h相对的边
111t集电极电极端子面
112发射极电极
112t发射极电极端子面
113绝缘材料
114绝缘层
115栅极电极
116发射极传感电极
117栅极配线
118发射极传感配线
119栅极线
120发射极传感线
121栅极电极连接线
122发射极传感电极连接线
201c集电极电极接合部
201e发射极电极接合部
202重叠部
202t突出部
t1第一间隔
t2第二间隔
具体实施方式
以下，基于附图详细说明本发明的实施方式。
在进行实施方式的说明的基础上，对于作为对象的半导体模块的课题进行详细说明。半导体功率模块，在散热基底上，用焊锡等接合形成有配线图案的半导体安装基板，在该半导体安装基板的配线图案上，用焊锡等接合多个半导体元件并使其并联连接。在用于铁路等用于大电力的功率模块中，通过装载多个该半导体安装基板，实现多个半导体元件的并联连接。此时，各半导体安装基板，与电极端子的配线距离不同，产生寄生电感的差异。
其中，用于铁路的半导体功率模块中，需要对例如1200A的电流进行开关（通断），一般将在2块半导体安装基板上形成的电路用一组集电极电极和发射极电极并联化，进而用多个电极进一步并联化。
图15中表示半导体功率模块的由集电极电极和发射极电极形成的一组的示意性的电路图。在半导体安装基板（第一绝缘基板和第二绝缘基板）上，分别装载有4个IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极晶体管）和2个续流二极管。由于各半导体安装基板上的电路通过集电极电极和发射极电极并联连接，所以在一组集电极电极、发射极电极上并联连接有8个IGBT和4个续流二极管。集电极电极、发射极电极分别具有Lc、Lc1、Lc2和Le、Le1、Le2这些寄生电感。存在因这些寄生电感而对半导体功率模块的可靠性造成不良影响的情况。寄生电感伴随电流的变化产生电动势，可能因该电动势而使半导体元件损坏。所以需要降低寄生电感。
此外，在各半导体安装基板上的电路与电极端子之间的寄生电感不同的情况下，流入到各半导体安装基板上的电路的电流不同，所以发热集中在装载于一方的半导体安装基板上的电路的半导体元件。其结果是，存在集中了发热的半导体元件的温度部分地上升，可靠性劣化的情况。
此外，装载于半导体安装基板上的电路的半导体元件彼此因互相的发热而相互加热，所以取决于半导体元件的配置存在部分地变为高温的部位。存在因此使可靠性劣化的情况。
为了抑制以上的可靠性劣化原因，需要实现电极结构的适当化、以及电极与电路上的配线接合的电极接合部与半导体元件在半导体安装基板上的配置适当化。
[实施方式1]
使用图1～图7和图16说明实施方式1所示的半导体功率模块。图1是实施方式1所示的半导体功率模块的立体图。图2是实施方式1所示的半导体功率模块中使用的半导体安装基板104的平面图。此外，图3是图1的A-A截面图。图4是实施方式1所示的半导体功率模块的平面图。图5是实施方式1所示的半导体功率模块中使用的集电极电极111、发射极电极112的立体图。图6是实施方式1所示的半导体功率模块的正面图。此外，图7是实施方式1所示的半导体功率模块的侧面图。进而，图16是图1的半导体功率模块的外观的立体图。其中，图1～图7中，除了半导体安装基板104的说明上有必要的情况，未图示连接导线。此外，图6和图7中，未图示栅极电极115和发射极传感电极116。
说明实施方式1中所示的半导体功率模块的概要结构。
半导体功率模块，如图1所示，具有散热基底101、半导体安装基板104（第一半导体安装基板104a、第二半导体安装基板104b）、集电极电极111、发射极电极112、绝缘材料113、栅极电极115、发射极传感电极116、栅极电极连接线121、发射极传感电极连接线122、以及未图示的覆盖绝缘材料113周围的外壳。其中，半导体安装基板104通过基板下侧焊锡102（参照图3）接合在散热基底101上。
半导体安装基板104，如图2所示，在绝缘层114上，包括：集电极配线105（较疏的网点部分）、发射极配线106（较密的网点部分）、开关元件108、续流二极管109、栅极配线117、发射极传感配线118、发射极线110、栅极线119、发射极传感线120。集电极配线105上有集电极电极接合部201c，发射极配线106上有发射极电极接合部201e。
其中，如图3（图1的A-A截面图）所示，半导体安装基板104从下到上依次配置有基板背面侧金属膜103、绝缘层114、集电极配线105、芯片下侧焊锡107、开关元件108（续流二极管109）。而且，半导体安装基板104通过基板下侧焊锡102装载在散热基底101上。
该示例中，半导体功率模块，如图4所示，散热基底101的尺寸是140mm（上下方向）×130mm（左右方向），此处装载了4块50mm（上下方向）×55mm（左右方向）的半导体安装基板104。集电极电极111和发射极电极112分别有2组，用1组集电极电极111、发射极电极112将2块半导体安装基板104（第一半导体安装基板104a、第二半导体安装基板104b）并联连接。
集电极电极111、发射极电极112分别具有图5所示的形状。本实施方式中，具有集电极电极端子面111t、发射极电极端子面112t，作为集电极电极111和发射极电极112各自与外部的电连接面。此外，将集电极配线105（参照图2）、发射极配线106（参照图2）与各集电极电极111、发射极电极112的接合部称为集电极电极接合部201c（参照图2）、发射极电极接合部201e（参照图2）。图5中，由于集电极电极111与多根集电极配线105并联连接，所以具有集电极电极接合部201c1、201c2，同样，发射极电极112具有发射极电极接合部201e1、201e2。其中，将从集电极电极接合部201c1、201c2向上延伸的部分称为足部111a、111b，将从发射极电极接合部201e1、201e2向上延伸的部分称为足部112a、112b。
在1块半导体安装基板104，如图2所示，装载有4个由IGBT构成的开关元件108，分别通过集电极配线105、发射极配线106并联连接。1个IGBT能够流过最大75A的电流，从而每1块基板能够流过300A的电流。即1组集电极电极111、发射极电极112中能够流过最大600A的电流，半导体功率模块整体能够流过最大1200A的电流。
此处，使用图1、图3和图5说明本实施方式的半导体功率模块的详细的电连接关系。如图1所示，集电极电极111与半导体安装基板104上的集电极配线105接合。此外，发射极电极112与半导体安装基板104上的发射极配线106接合。
开关元件108的背面为集电极电极垫，通过芯片下侧焊锡107（参照图3）与集电极配线105（参照图3）连接。开关元件108的表面为发射极电极垫，如图2所示，发射极电极垫通过发射极线110与发射极配线106连接，进而通过发射极传感线120与发射极传感配线118连接。此外，开关元件108的正面有栅极电极垫，通过栅极线119与栅极配线117连接。图2所示的续流二极管109的背面为阴电极垫，通过芯片下侧焊锡107与集电极配线105连接。此外，续流二极管109的正面为阳电极垫，如图2所示通过发射极线110与发射极配线106连接。
栅极配线117、发射极传感配线118，如图1所示，分别通过栅极电极连接线121、发射极传感电极连接线122，与栅极电极115、发射极传感电极116连接。
以下，参照图1、图3说明各结构元素的功能和材质。适当参照其他附图说明。
散热基底101，将开关元件108和续流二极管109产生的热传导至散热基底101背面所具有的冷却器，并且起到确保结构强度的作用。作为材质，使用铝、铜、铝与碳化硅的合金等。
基板下侧焊锡102是将散热基底101与半导体安装基板104的基板背面侧金属膜103接合的部件，使用共晶焊锡或无铅焊锡、银等作为材料。
基板背面侧金属膜103是在绝缘层114的背面一侧铜焊的厚度200微米程度的金属平整膜，通过基板下侧焊锡102与散热基底101接合。使用铜或铝作为材料。
绝缘层114起到使集电极配线105等电路配线图案与散热基底101电绝缘的作用、以及装载半导体芯片的作用。其为厚度500微米至800微米程度的陶瓷板，背面一侧具有基板背面侧金属膜103，正面一侧具有作为电路配线图案的集电极配线105、发射极配线106、栅极配线117等。绝缘层114的材料使用氮化铝（AlN）、氮化硅（Si3N4）、氧化铝（Al2O3）等。
集电极配线105和发射极配线106是厚度300微米程度的铜或铝的配线图案。
芯片下侧焊锡107是将集电极配线与开关元件108的集电极电极垫或续流二极管109的阴电极垫连接的接合材料。使用厚度为200微米程度的共晶焊锡或无铅焊锡、几～数十微米程度的银等。
开关元件108具有栅极电极垫、集电极电极垫、发射极电极垫，当栅极电极垫与发射极电极垫之间的电压超过阈值电压时，集电极电极垫与发射极电极垫之间的电阻变小，能够流过电流。相反，栅极电极垫与发射极电极垫之间的电压在阈值电压以下时，集电极电极垫与发射极电极垫之间的电阻变大，能够遮断电流。
本实施方式的开关元件108使用IGBT（Insulated Gate BipolarTransistor）。但是开关元件的种类不限于此，只要是能够切换电流的on/off的元件就能够使用。例如还能够使用功率MOSFET（Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管）。续流二极管109起到使电机等负载电感的电流回流的作用。
发射极线110（参照图2）等线，如上所述，起到电连接的作用，是通过导线连接工序，将配线与电极、或电极与电极、配线与配线之间电连接的金属材料，使用例如直径500微米程度的铝线或铜线等。
集电极电极111中，集电极电极端子面111t成为与外部电连接的面，起到将来自外部的电流导通到集电极配线105的作用。此外，集电极电极111将2个半导体安装基板104（第一半导体安装基板104a和第二半导体安装基板104b）的集电极配线105并联地电连接。
发射极电极112中，发射极电极端子面112t成为与外部电连接的面，起到将来自外部的电流导通到发射极配线106的作用。此外，发射极电极112将第一半导体安装基板104a和第二半导体安装基板104b的发射极配线106并联地电连接。集电极电极111和发射极电极112主要使用铝或铜这样的金属，厚度是1毫米～2毫米程度。
在集电极电极111和发射极电极112与集电极配线105、发射极配线106的接合，使用共晶焊锡和无铅焊锡等进行焊锡接合的情况下，对集电极电极111、发射极电极112进行镀镍处理。此外，还能够不使用焊锡等接合材料，使用超声波接合法直接接合。
超声波接合法指的是通过对连接部施加超声波和加压，除去集电极电极111、发射极电极112、以及作为连接对象的集电极配线105、发射极配线106的氧化膜，使金属接合的技术。本实施方式中，不使用接合材料，而使用超声波接合法将集电极电极111、发射极电极112分别与集电极配线105、发射极配线106接合。通过不使用接合材料而直接接合，能够降低成本，此外还能够改善连接部的热传导率，进一步提高可靠性。
绝缘材料113（图1中显示为两点划线）为了防止高电压导致的放电，填充在半导体功率模块内。使用聚硅氧烷等凝胶状的材料、或环氧树脂等作为材料。绝缘材料113从散热基底101表面填充至图6中所示的高度。由于集电极电极111与发射极电极112之间施加了数千伏特的电压，所以为了不放电，在绝缘材料113的外部使集电极电极111与发射极电极112之间的间隔（第一间隔t1）为20mm程度。在绝缘材料113的内部，使集电极电极111与发射极电极112的间隔（第二间隔t2）为1mm程度。
本实施方式的半导体功率模块，如图4所示，在以集电极电极端子面111t一侧为上侧，发射极电极端子面112t一侧为下侧的情况下，使半导体安装基板104上的集电极配线105与集电极电极111的接合部201c（参照图2）、以及发射极配线与发射极电极的接合部201e（参照图2）的上下方向的位置相等（相同），以4mm的间隔左右邻接，并且，使第一半导体安装基板104a上的集电极电极接合部201c1（参照图5）与第二半导体安装基板104b的集电极电极接合部201c2（参照图5），以及第一半导体安装基板104a上的发射极电极接合部201e1（参照图5）与第二半导体安装基板104b的发射极电极接合部201e2（参照图5）分别配置为左右方向的位置相等（相同）。
这样，通过配置电极接合部，能够减小通过第一半导体安装基板104a的电流在集电极电极111和发射极电极112上的电流分布、与通过第二半导体安装基板104b的电流在集电极电极111和发射极电极112上的电流分布之差，所以各通路的电感的差减小，能够减少流过半导体安装基板104a的电流与流过半导体安装基板104b的电流的失衡。
本实施方式中，如图2所示，使集电极电极接合部201c与发射极电极接合部201e之间的间隔为4mm，而在集电极电极111与发射极电极112之间不产生贯通放电的距离的范围内还能够进一步缩小间隔。
本实施方式中，因为集电极电极与发射极电极之间的电压最大为3.3kV，所以为了避免沿面放电，如图2所示使集电极配线105与发射极配线106的间隔为2mm。为了接合部的对齐裕度，集电极电极接合部201c和发射极电极接合部201e，分别配置在从集电极配线105和发射极配线106的端部向内侧1mm处，所以间隔成为4mm，但例如如果使接合部的对齐精度提高，对于集电极电极接合部201c和发射极电极接合部201e分别将集电极配线105、发射极配线106的相对一侧的边与配线的端部对齐接合，也能够为2mm的间隔。
进而，本实施方式中，如图6所示，集电极电极111和发射极电极112，在绝缘材料113内部，与半导体安装基板104（104a、104b）面平行地具有重叠部202。在重叠部202，集电极电极111与发射极电极112隔开1mm的间隔层叠。重叠部202中，集电极电极111的电流与发射极电极112的电流互为反向，所以因互感而能够实现低电感化。重叠部202中的集电极电极111与发射极电极112的距离越小，越能够实现电感的降低，优选为2mm以下。但是，为了防止集电极电极111与发射极电极112的贯通放电需要1mm以上的距离。其中，图7是半导体功率模块的侧面图，表示了重叠部202的位置。
此外，如图5所示，集电极电极111和发射极电极112中均为，从重叠部202（参照图6）延伸至电极接合部的足部（例如，足部111a、111b、112a、112b（参照图1、图5））在上侧基板配置在上侧，在下侧基板配置在下侧。即，在上下基板中，因为集电极电极111的足部与发射极电极112的足部（例如，足部111a、112a，或者足部111b、112b）邻接并且成相同形状和相同方向，所以能够因互感而降低足部的电感。
此外，本实施方式中，如图1所示，集电极电极111和发射极电极112，在集电极电极端子面111t与发射极电极端子面112t的相对的边111h、112h弯曲，与重叠部202（参照图6）连接。通过在集电极电极端子面111t与发射极电极端子面112t的彼此相对的边弯曲，从集电极电极端子面111t流向第一半导体安装基板104a上的集电极电极接合部201c1（参照图6）的电流通路、与从集电极电极端子面111t流向第二半导体安装基板104b上的集电极电极接合部201c2（参照图6）的电流通路的差与从其他边弯曲相比最小，其结果是，从集电极电极端子面111t分别朝向第一半导体安装基板104a的电流通路与朝向第二半导体安装基板104b的电流通路的电感差较小，改善了电流均衡。
此外，本实施方式的半导体功率模块，如图4和图5所示，将第一半导体安装基板104a上的集电极电极接合部201c1、第二半导体安装基板104b上的集电极电极接合部201c2的位置均设置在半导体安装基板104内的上下方向中央部。通过将第一半导体安装基板104a上的集电极电极接合部201c1、第二半导体安装基板104b上的集电极电极接合部201c2的位置均设置在半导体安装基板104内的上下方向中央部，能够减小从各电极接合部至各开关元件108、各续流二极管109的配线长度的差，所以能够改善电流均衡。
本实施方式中，如图4和图5所示，将第一半导体安装基板104a上的集电极电极接合部201c1、第二半导体安装基板104b上的集电极电极接合部201c2的位置均设置在半导体安装基板104内的上下方向中央部，并且将4个开关元件108对基板的上侧和下侧各分配2个，在上下方向中央部设置有电极接合部，所以从电极接合部至各开关元件108的配线距离对称，因此改善了电流均衡。
此外，上侧的开关元件108、下侧的开关元件108的各2个开关元件108分别配置在左端和右端，将续流二极管109配置在左右端开关元件108之间。通过这样地配置，能够空出4个开关元件108彼此的间隔、2个续流二极管109彼此的间隔。半导体功率模块中，开关元件108与续流二极管109在时间上交替地发热。从而通过使同种芯片彼此空出间隔，能够抑制相互的发热导致的热干涉引起温度上升，能够提高可靠性。
[实施方式2]
图8是实施方式2所示的半导体功率模块的平面图。此外，图9是实施方式2所示的半导体功率模块的侧面图。图10是实施方式2所示的半导体功率模块中使用的集电极电极111、发射极电极112的立体图。实施方式2的半导体功率模块的结构，除了集电极电极111和发射极电极112的形状以外，与实施方式1所示的半导体功率模块相同。因此省略栅极电极和发射极传感电极的图示。
使用图9说明实施方式2的特征。实施方式2的半导体功率模块中，在集电极电极接合部201c和发射极电极接合部201e，在离电极端子面较近的位置具有电极接合部的电极的重叠部202，延伸至在离电极端子面较远的位置具有电极接合部的电极的电极接合部的左右方向端部。参照图10所示的立体图时，可知重叠部202（参照图9）变为平行平板。
即，如图9的椭圆虚线框包围的部分所示，在离电极端子面较近的位置具有电极接合部的发射极电极112的重叠部202，具有延伸至在离电极端子面较远的位置具有电极接合部的集电极电极111的电极接合部的左端位置的突出部202t。这样，通过延长发射极电极112的重叠部202，在延长部分流过与延长部分的下部的集电极电极111中流过的电流反向的电流，具有降低电感的效果。其中，图10中，发射极电极接合部201e（201e1、201e2）设置多个，从而实现低电阻化。
[实施方式3]
图11是实施方式3所示的半导体功率模块的立体图。此外，图12是实施方式3所示的半导体功率模块的平面图。图13是实施方式3所示的半导体功率模块中使用的半导体安装基板104的平面图。图14是实施方式3所示的半导体功率模块中使用的集电极电极111、发射极电极112的立体图。其中，图11、图12中未图示半导体安装基板104上的连接导线。
实施方式3的半导体功率模块的基本的结构中，除了集电极电极111和发射极电极112的形状以及半导体安装基板104上的开关元件108和续流二极管109等的布局之外，与实施方式1所示的半导体功率模块相同。
实施方式3的半导体功率模块中，集电极电极接合部201c1（参照图14）在上侧配置的第一半导体安装基板104a（参照图11、图12）上，配置在左右方向左端部、上下方向下部，集电极电极接合部201c2（参照图14）在下侧配置的半导体安装基板104b（参照图11、图12）上，配置在左右方向左端部、上下方向上部。其结果是，上侧的半导体安装基板104a上的电极接合部与下侧的半导体安装基板104b上的电极接合部的距离接近，能够进一步降低电感。
此外，实施方式3中，如图13所示，在绝缘材料基板上装载有4个开关元件108和4个续流二极管109，开关元件108与续流二极管109以在上下方向和左右方向交替地排列的方式配置。其结果是，开关元件108彼此之间和续流二极管109彼此之间的邻接部减少，所以减少了开关元件108彼此的相互加热导致的温度上升和续流二极管109彼此的相互加热导致的温度上升，提高了可靠性。
本实施方式的半导体功率模块，具有安装有开关元件108和续流二极管109的第一半导体安装基板104a、以及安装有开关元件108和续流二极管109的第二半导体安装基板104b，并且具有将2块半导体安装基板上的集电极配线105和发射极配线106并联地电连接的一组集电极电极111和发射极电极112，进而填充有绝缘材料113（参照图1）。集电极电极111和发射极电极112相对并在绝缘材料113外部设置有第一间隔t1，在绝缘材料113内部，设置有比该第一间隔t1小的第二间隔t2（参照图6），俯视图中，在以集电极电极端子为上侧，发射极电极端子为下侧的情况下（例如在以集电极电极端子面111t为上侧，发射极电极端子面112t为下侧的情况下，参照图1、图4），半导体安装基板104上的集电极配线105与集电极电极111的接合部即集电极电极接合部201c以及发射极配线106与发射极电极112的接合部即发射极电极接合部201e在上下方向上的位置相等（相同），以2mm以上4mm以下的间隔左右邻接（参照图2），并且，上侧配置的第一半导体安装基板104a上的集电极电极接合部201c1与下侧配置的第二半导体安装基板104b上的集电极电极接合部201c2，以及第一半导体安装基板104a上的发射极电极接合部201e1与第二半导体安装基板104b的发射极电极接合部201e2，分别配置为左右方向上的位置相等（参照图4、图5）。
本实施方式的半导体功率模块，具有安装有开关元件108和续流二极管109的第一半导体基板104a、以及安装有开关元件108和续流二极管109的第二半导体基板104b，并且具有将2块半导体安装基板104上的集电极配线105和发射极配线106并联地电连接的一组集电极电极111和发射极电极112，进而填充有绝缘材料113。集电极电极111与发射极电极112相对并且在绝缘材料113外部设置有第一间隔t1，在绝缘材料113内部，设置有比该第一间隔t1小的第二间隔t2，集电极电极111和发射极电极112分别在绝缘材料113外部具有作为电连接面的电极端子面（例如，集电极电极端子面111t、发射极电极端子面112t），分别在绝缘材料113内部具有与半导体安装基板104面平行的面，集电极电极111和发射极电极112的与半导体安装基板104平行的面以1mm以上2mm以下的距离具有重叠部202，并且在集电极电极111与集电极配线105的接合部201c和发射极电极112与发射极配线106的接合部201e，在离电极端子面较近的位置具有电极接合部的电极的与半导体安装基板104平行的面，具有延伸至在离电极端子面较远的位置具有电极接合部的电极的电极接合部的端部位置的突出部202t（参照图9）。

Claims (13)

1.一种半导体功率模块，其特征在于：
具有安装有开关元件和续流二极管的第一半导体安装基板；以及安装有开关元件和续流二极管的第二半导体安装基板，并且具有将所述2个半导体安装基板上的集电极配线和发射极配线并联地电连接的一组集电极电极和发射极电极，还填充有绝缘材料，
所述集电极电极和所述发射极电极相对并在所述绝缘材料外部设置有第一间隔，在所述绝缘材料内部设置有比该第一间隔小的第二间隔，
在俯视图中，以所述集电极电极端子为上侧、所述发射极电极端子为下侧的情况下，作为所述半导体安装基板上的所述集电极配线与所述集电极电极的接合部的集电极电极接合部和作为发射极配线与发射极电极的接合部的发射极电极接合部，上下方向上的位置相同，以2mm以上4mm以下的间隔左右相邻，并且配置于上侧的所述第一半导体安装基板上的所述集电极电极接合部和配置于下侧的所述第二半导体安装基板的所述集电极电极接合部、以及第一半导体安装基板上的发射极电极接合部和第二半导体安装基板的发射极电极接合部，分别配置为左右方向上的位置相同。
2.如权利要求1所述的半导体功率模块，其特征在于：
所述集电极电极和所述发射极电极，分别在所述绝缘材料内部具有与所述半导体安装基板面平行的面，所述集电极电极和所述发射极电极的与半导体安装基板平行的面，作为所述第二间隔以1mm以上2mm以下的距离具有重叠部。
3.如权利要求2所述的半导体功率模块，其特征在于：
所述集电极电极和所述发射极电极具有足部，该足部将所述绝缘材料内的与所述半导体安装基板平行的面和与配线接合的接合部连接，与所述配置于上侧的第一半导体安装基板连接的足部向上方引出，与所述配置于下侧的第二半导体安装基板连接的足部向下方引出。
4.如权利要求3所述的半导体功率模块，其特征在于：
在所述集电极电极接合部和所述发射极电极接合部，在左右方向上离电极端子面较近的位置具有电极接合部的电极的与所述半导体安装基板平行的面，具有延伸至在离电极端子面较远的位置具有电极接合部的电极的电极接合部的左右方向端部位置的突出部。
5.如权利要求3所述的半导体功率模块，其特征在于：
所述集电极电极和所述发射极电极，在所述绝缘材料外部具有与所述半导体安装基板一侧平行的电极端子面，在该电极端子面的彼此相对的边向所述半导体安装基板一侧弯曲，插入到所述绝缘材料内部。
6.如权利要求1所述的半导体功率模块，其特征在于：
所述集电极电极接合部，在所述半导体安装基板上，配置在左右方向的左端部、上下方向的中央部。
7.如权利要求1所述的半导体功率模块，其特征在于：
所述集电极电极接合部，在配置于上侧的第一半导体安装基板上，设置在左右方向的左端部、上下方向的下部，在配置于下侧的第二半导体安装基板上，配置在左右方向的左端部、上下方向的上部。
8.如权利要求6所述的半导体功率模块，其特征在于：
所述半导体安装基板上装载有4个开关元件和2个续流二极管，所述开关元件分别装载于所述半导体安装基板的左上端部、左下端部、右上端部、右下端部，所述续流二极管装载于左右方向中央的上下方向上端部和上下方向下端部。
9.如权利要求7所述的半导体功率模块，其特征在于：
所述半导体安装基板上装载有4个开关元件和4个续流二极管，所述开关元件和所述续流二极管在上下方向和左右方向交替配置。
10.如权利要求2所述的半导体功率模块，其特征在于：
在所述重叠部的电极间插入有绝缘性树脂。
11.如权利要求1所述的半导体功率模块，其特征在于：
所述开关元件是IGBT(绝缘栅双极晶体管)。
12.如权利要求1所述的半导体功率模块，其特征在于：
所述开关元件是功率MOSFET(金属氧化物半导体场效应晶体管)。
13.一种半导体功率模块，其特征在于：
具有安装有开关元件和续流二极管的第一半导体安装基板；以及安装有开关元件和续流二极管的第二半导体安装基板，并且具有将所述2个半导体安装基板上的集电极配线和发射极配线并联地电连接的一组集电极电极和发射极电极，还填充有绝缘材料，
所述集电极电极和所述发射极电极相对并在所述绝缘材料外部设置有第一间隔，在所述绝缘材料内部设置有比该第一间隔小的第二间隔，
所述集电极电极和所述发射极电极，分别在所述绝缘材料外部具有作为电连接面的电极端子面，分别在所述绝缘材料内部具有与所述半导体安装基板面平行的面，所述集电极电极和所述发射极电极的与半导体安装基板平行的面，以1mm以上2mm以下的距离具有重叠部，并且
在所述集电极电极与所述集电极配线的接合部和所述发射极电极与所述发射极配线的接合部，在离所述电极端子面较近的位置具有电极接合部的电极的与所述半导体安装基板平行的面，具有延伸至在离电极端子面较远的位置具有电极接合部的电极的电极接合部的端部位置的突出部。
CN201210240778.0A 2011-07-11 2012-07-11 半导体功率模块 Expired - Fee Related CN102881682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011152779A JP5555206B2 (ja) 2011-07-11 2011-07-11 半導体パワーモジュール
JP2011-152779 2011-07-11

Publications (2)

Publication Number Publication Date
CN102881682A CN102881682A (zh) 2013-01-16
CN102881682B true CN102881682B (zh) 2015-03-25

Family

ID=47425822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210240778.0A Expired - Fee Related CN102881682B (zh) 2011-07-11 2012-07-11 半导体功率模块

Country Status (4)

Country Link
US (1) US8736043B2 (zh)
JP (1) JP5555206B2 (zh)
CN (1) CN102881682B (zh)
DE (1) DE102012212119A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890752B1 (ko) * 2012-11-01 2018-08-22 삼성전자 주식회사 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
JP5796599B2 (ja) 2013-05-23 2015-10-21 株式会社デンソー 半導体モジュールおよびスイッチング素子の駆動装置
CN104347554A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 电力半导体器件用电极
WO2015059882A1 (ja) * 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール
WO2015136603A1 (ja) * 2014-03-10 2015-09-17 株式会社日立製作所 パワー半導体モジュール及びその製造検査方法
JP2015173147A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
JP6245075B2 (ja) * 2014-05-28 2017-12-13 アイシン・エィ・ダブリュ株式会社 車両用駆動装置
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
DE102014115847B4 (de) 2014-10-30 2018-03-08 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP6382097B2 (ja) * 2014-12-24 2018-08-29 株式会社 日立パワーデバイス 半導体パワーモジュールおよびそれを用いた電力変換装置
CN104617413B (zh) * 2015-01-19 2017-04-12 株洲南车时代电气股份有限公司 水平型叠层功率端子
CN104617414B (zh) * 2015-01-19 2017-06-09 株洲南车时代电气股份有限公司 叠层功率端子
CN104617071B (zh) * 2015-01-19 2017-08-08 株洲南车时代电气股份有限公司 功率端子组及功率电子模块
CN104576588B (zh) * 2015-01-20 2017-07-28 深圳希格玛和芯微电子有限公司 电器设备及其集成电路回路以及电路连接方法
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置
JP6300751B2 (ja) 2015-03-25 2018-03-28 三菱電機株式会社 半導体装置
JP6399962B2 (ja) 2015-04-16 2018-10-03 三菱電機株式会社 半導体装置
KR20160128513A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP2017050488A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
JP6391845B2 (ja) * 2015-09-29 2018-09-19 三菱電機株式会社 半導体装置およびそれを備える半導体モジュール
CN105895609B (zh) * 2016-05-03 2019-06-04 扬州国扬电子有限公司 一种电极包绝缘层的功率模块
US10882053B2 (en) 2016-06-14 2021-01-05 Agentis Air Llc Electrostatic air filter
US20170354980A1 (en) 2016-06-14 2017-12-14 Pacific Air Filtration Holdings, LLC Collecting electrode
CN107546214B (zh) * 2016-06-23 2020-02-07 台达电子工业股份有限公司 功率模块封装结构
US10828646B2 (en) 2016-07-18 2020-11-10 Agentis Air Llc Electrostatic air filter
JP6642719B2 (ja) * 2016-08-10 2020-02-12 三菱電機株式会社 半導体装置
WO2018096147A1 (en) * 2016-11-25 2018-05-31 Abb Schweiz Ag Power semiconductor module
JP7153649B2 (ja) * 2016-12-16 2022-10-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト ゲートパスインダクタンスが低いパワー半導体モジュール
EP3577687B1 (en) * 2017-02-01 2020-10-07 ABB Power Grids Switzerland AG Power semiconductor device with active short circuit failure mode and method of controlling the same
JP6717270B2 (ja) * 2017-07-27 2020-07-01 株式会社デンソー 半導体モジュール
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
JP7050504B2 (ja) * 2018-01-30 2022-04-08 京セラ株式会社 パワー半導体モジュール
JP6999462B2 (ja) * 2018-03-26 2022-01-18 日立Astemo株式会社 パワー半導体装置
JP6921794B2 (ja) 2018-09-14 2021-08-18 株式会社東芝 半導体装置
US10875034B2 (en) 2018-12-13 2020-12-29 Agentis Air Llc Electrostatic precipitator
US10792673B2 (en) 2018-12-13 2020-10-06 Agentis Air Llc Electrostatic air cleaner
CN109860160B (zh) * 2018-12-25 2020-10-09 扬州国扬电子有限公司 一种结构紧凑且寄生电感低的功率模块
DE112019003336T5 (de) 2019-02-18 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7240541B2 (ja) * 2019-09-24 2023-03-15 ローム株式会社 半導体装置
JP7050732B2 (ja) * 2019-09-24 2022-04-08 ローム株式会社 半導体装置
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块
WO2021126723A1 (en) * 2019-12-20 2021-06-24 Molex, Llc Electronic component module and module substrate
DE102020124149A1 (de) * 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
US11574859B2 (en) * 2020-09-28 2023-02-07 Wolfspeed, Inc. Power module having an elevated power plane with an integrated signal board and process of implementing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761040A (en) * 1995-12-20 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
US6441317B1 (en) * 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228839B2 (ja) * 1994-09-07 2001-11-12 株式会社日立製作所 電力用半導体装置
JP4603956B2 (ja) 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP4859443B2 (ja) 2005-11-17 2012-01-25 日立オートモティブシステムズ株式会社 電力変換装置
JP4434181B2 (ja) 2006-07-21 2010-03-17 株式会社日立製作所 電力変換装置
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP4300434B2 (ja) * 2007-10-09 2009-07-22 タカラ産業株式会社 戸車
JP4988665B2 (ja) 2008-08-06 2012-08-01 日立オートモティブシステムズ株式会社 半導体装置および半導体装置を用いた電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
US5761040A (en) * 1995-12-20 1998-06-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6441317B1 (en) * 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device

Also Published As

Publication number Publication date
DE102012212119A1 (de) 2013-01-17
JP5555206B2 (ja) 2014-07-23
CN102881682A (zh) 2013-01-16
JP2013021107A (ja) 2013-01-31
US20130015496A1 (en) 2013-01-17
US8736043B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
CN102881682B (zh) 半导体功率模块
JP6763998B2 (ja) 半導体モジュール
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN104303297B (zh) 电力用半导体模块
JP6522402B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
US20090290398A1 (en) Power converter
CN104517939B (zh) 垂直分流电阻
US8040707B2 (en) Power converter
JP6084367B2 (ja) 半導体装置
US11798870B2 (en) Semiconductor device
CN115966542B (zh) 功率模块和具有其的电子设备
US20230343684A1 (en) Semiconductor device
CN113711351A (zh) 具有激光焊接的引线框的功率半导体模块
CN116783700A (zh) 半导体器件
US20230402354A1 (en) Semiconductor device
US20240112995A1 (en) Semiconductor equipment
CN114944379A (zh) 具有内插器的半导体封装和无源元件
US10872846B2 (en) Solid top terminal for discrete power devices
JP6718540B2 (ja) 半導体装置
US20240079297A1 (en) Semiconductor Package with Balanced Impedance
KR102434465B1 (ko) 플립-스택형 반도체 패키지 및 제조방법
US20240030212A1 (en) Semiconductor device
WO2022080134A1 (ja) 半導体装置
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150325

Termination date: 20160711

CF01 Termination of patent right due to non-payment of annual fee