CN114944379A - 具有内插器的半导体封装和无源元件 - Google Patents

具有内插器的半导体封装和无源元件 Download PDF

Info

Publication number
CN114944379A
CN114944379A CN202210140508.6A CN202210140508A CN114944379A CN 114944379 A CN114944379 A CN 114944379A CN 202210140508 A CN202210140508 A CN 202210140508A CN 114944379 A CN114944379 A CN 114944379A
Authority
CN
China
Prior art keywords
package
interposer
contact pads
semiconductor
passive electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210140508.6A
Other languages
English (en)
Inventor
A·凯斯勒
R·卡罗尔
R·费勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114944379A publication Critical patent/CN114944379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文公开了一种半导体组件，其包括：内插器，其包括电绝缘衬底、设置在衬底的上表面上的多个上接触焊盘、以及设置在衬底的下表面上的多个下接触焊盘；半导体封装，其包括嵌入在封装主体内的半导体管芯和从封装主体暴露的多个封装端子；包括第一端子和第二端子的第一无源电元件；在第一无源电元件的第一端子和下接触焊盘中的第一下接触焊盘之间的经由内插器的第一电连接部；在第一无源电元件的第二端子和封装端子中的第一封装端子之间的第二电连接部；以及在封装端子中的第二封装端子和下接触焊盘中的第二下接触焊盘之间的经由内插器的第三电连接部。

Description

具有内插器的半导体封装和无源元件
背景技术
功率模块用于许多应用，例如汽车和工业应用。功率模块可以包括额定控制大电压和/或电流的功率器件以及被配置为控制功率器件的驱动器器件，所述功率器件例如MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、二极管等。功率模块还可以包括无源电元件，例如电感器、电容器等，其提高了性能，例如功率效率、开关速度等。期望提供一种功率模块，其具有高性能，例如高峰值效率和高负载效率，同时维持较小的占用面积并具有鲁棒的电互连。
发明内容
公开了一种半导体组件。根据实施例，半导体组件包括：内插器，其包括电绝缘衬底、设置在衬底的上表面上的多个上接触焊盘、以及设置在衬底的与上表面相对的下表面上的多个下接触焊盘；半导体封装，其包括嵌入在封装主体内的半导体管芯和从封装主体暴露的多个封装端子；包括第一端子和第二端子的第一无源电元件；在第一无源电元件的第一端子和下接触焊盘中的第一下接触焊盘之间的经由内插器的第一电连接部；在第一无源电元件的第二端子和封装端子中的第一封装端子之间的第二电连接部；以及在封装端子中的第二封装端子和下接触焊盘中的第二下接触焊盘之间的经由内插器的第三电连接部。
单独地或组合地，半导体封装安装在内插器上，使得封装端子面对一组上接触焊盘并与其电连接。
单独地或组合地，第一无源电元件是设置在半导体封装之上并与半导体封装交叠的分立的无源电元件。
单独地或组合地，第一电连接部包括第一导电连接器，该第一导电连接器在上接触焊盘中的第一上接触焊盘和第一无源电元件的下表面之间垂直延伸，并且上接触焊盘中的第一上接触焊盘经由内插器电连接至下接触焊盘中的第一下接触焊盘。
单独地或组合地，第二电连接部包括第二导电连接器，该第二导电连接器在上接触焊盘中的第二上接触焊盘和第一无源电元件的下表面之间垂直延伸，并且其中上接触焊盘中的第二上接触焊盘经由内插器电连接至封装端子中的第一封装端子。
单独地或组合地，封装端子中的第一封装端子设置在半导体封装的背离内插器的上侧上。
单独地或组合地，半导体封装包括彼此相对的第一外边缘侧和第二外边缘侧，其中封装端子中的第一封装端子设置为更靠近第二外边缘侧，并且第一外边缘侧面对第一导电连接器。
单独地或组合地，半导体封装包括彼此相对的第一外边缘侧和第二外边缘侧，其中封装端子中的第一封装端子设置为更靠近第二外边缘侧，并且第二外边缘侧面对第一导电连接器。
单独地或组合地，第二电连接部包括第二导电连接器，该第二导电连接器在上接触焊盘中的第二上接触焊盘和第一无源电元件的下表面之间垂直延伸，并且上接触焊盘中的第二上接触焊盘通过设置在半导体封装外部的第一导电夹电连接到封装端子中的第一封装端子。
单独地或组合地，第二电连接部包括与封装端子中的第一封装端子直接接触的第二导电连接器，并且第二导电连接器包括延伸跨过半导体封装的第一外边缘侧的横向部分和从横向部分延伸到第一无源电元件的下表面的垂直部分。
单独地或组合地，半导体组件还包括安装在半导体封装的上表面上的第二无源电元件，并且第一无源电元件设置在第二无源电元件之上并与第二无源电元件间隔开。
单独或组合，第一无源电元件一体形成于内插器中。
单独地或组合地，半导体封装包括形成半桥电路的高侧开关和低侧开关的一对功率开关器件以及被配置为控制功率开关器件的驱动器芯片，并且第一无源电元件是串联连接在半桥电路的输出和电路载体之间的电感器。
单独地或组合地，半导体封装包括设置在半导体封装的与内插器相对的上表面上的导电金属夹，并且导电金属夹在半导体封装的两个端子之间形成电互连。
根据另一实施例，半导体组件包括：电路载体，其包括电绝缘衬底和设置在电路载体的主表面上的多个接合焊盘；内插器，其包括电绝缘衬底、设置在衬底的上表面上的多个上接触焊盘、以及设置在衬底的与上表面相对的下表面上的多个下接触焊盘；半导体封装，其包括嵌入在封装主体内的半导体管芯和从封装主体暴露的多个封装端子；以及第一无源电元件，其中内插器安装在电路载体上并且下接触焊盘面对接合焊盘并电连接到接合焊盘，其中半导体封装安装在内插器上并且封装端子面对上接触焊盘并电连接到上接触焊盘，并且其中，半导体封装件与第一无源电元件均经由内插器电连接至电路载体。
单独地或组合地，第一无源电元件是设置在半导体封装之上并与半导体封装交叠的分立的无源电元件。
单独地或组合地，第一无源电元件包括第一端子和第二端子，第一端子经由内插器电连接到电路载体，并且第二端子电连接到封装端子中的第一封装端子。
公开了一种生产半导体组件的方法。根据实施例，该方法包括：提供内插器，该内插器包括电绝缘衬底、设置在衬底的上表面上的多个上接触焊盘、以及设置在衬底的与上表面相对的下表面上的多个下接触焊盘；提供半导体封装，半导体封装包括嵌入在封装主体内的半导体管芯和从封装主体暴露的多个封装端子；提供包括第一端子和第二端子的第一无源电元件；在第一无源电元件的第一端子和下接触焊盘中的第一下接触焊盘之间经由内插器形成第一电连接部；在第一无源电元件的第二端子和封装端子中的第一封装端子之间形成第二电连接部；以及在封装端子中的第二封装端子和下接触焊盘中的第二下接触焊盘之间经由内插器形成第三电连接部。
单独地或组合地，该方法进一步包括将半导体封装安装在内插器上，使得封装端子面对一组上接触焊盘并与其电连接，并且其中来自该组的至少一些封装端子经由内插器电连接到下接触焊盘。
单独地或组合地，第一无源电元件是分立的无源电元件，并且其中该方法还包括将第一无源电元件安装在半导体封装之上，使得分立的无源电元件与半导体封装交叠。
单独地或组合地，形成第一电连接部包括提供第一导电连接器，该第一导电连接器在上接触焊盘中的第一上接触焊盘和第一无源电元件的下表面之间垂直延伸，第一导电连接器机械地支撑所述第一电连接部，并将第一导电连接器的第一端子电连接到上接触焊盘中的第一上接触焊盘，并且上接触焊盘中的第一上接触焊盘经由内插器电连接到下接触焊盘中的第一下接触焊盘。
附图说明
附图的元件不必相对于彼此成比例。类似的附图标记表示对应的相似部分。各种图示实施例的特征可以组合，除非它们相互排斥。实施例在附图中被描绘并且在下面的描述中被详细描述。
图1示出了根据实施例的内插器。
图2示出了根据实施例的半导体组件，其包括电路载体、安装在电路载体上的内插器、以及安装在内插器上的半导体封装和分立的无源电元件。
图3示出了根据实施例的半导体组件，其包括电路载体、安装在电路载体上的内插器、安装在内插器上的半导体封装、以及单片集成在内插器中的无源电元件。
图4-9各自示出了根据实施例的半导体组件，其包括电路载体、安装在电路载体上的内插器、以及安装在内插器上的半导体封装和分立的无源电元件。
图10包括图10A、图10B、图10C和图10D，示出了根据各种实施例的包括金属夹并且可以结合到半导体组件中的半导体封装的平面图。
具体实施方式
本文描述了包括内插器、半导体封装和无源电元件的半导体组件的实施例。内插器被配置作为半导体封装和电路载体(例如PCB(印刷电路板))之间的中间结构。该半导体组件可以形成具有优于现有设计的若干优点的功率模块。这些优点包括电路载体上的提高的空间效率，因为内插器能够在半导体封装和无源电元件之间实现垂直堆叠和/或交叠。这些优点另外包括减少的寄生影响，例如寄生电感，因为半导体封装和无源电元件之间的互连很短。与其他互连解决方案(例如接合线和金属夹)相比，这些优点另外包括电连接部的增加的可靠性。这些优点另外包括特定半导体封装的增加的兼容性，因为内插器可以被配置为调整许多不同电路载体上的半导体封装的I/O占用面积。
参考图1，描绘了根据实施例的内插器100。内插器100包括电绝缘衬底102、设置于衬底102的上表面上的多个上接触焊盘104、以及设置于衬底102的与上表面相对的下表面上的多个下接触焊盘106。内插器100被设计成安装在电路载体上，所述载体例如PCB(印刷电路板)、DBC(直接接合的铜)衬底、AMB(活性金属钎焊)衬底102等。在该安装位置，内插器100被设计成容纳安装在衬底102的上表面上的一个或多个电子部件(例如，无源部件、半导体管芯等)。内插器100被配置为提供安装在其上的电子部件和电路载体之间的所有必要的电连接部。为此，内插器100包括设置在衬底102的上表面和下表面之间的互连线108和过孔110的内部网络。这些互连线108和过孔110在上接触焊盘104和下接触焊盘106之间提供低电阻电连接部。该概念的简单示例如图1所示，其中上接触焊盘104之一电连接到下接触焊盘106中的两个，并且上接触焊盘104中的两个各自独立地电连接到下接触焊盘106之一。通常，任何数量的上接触焊盘104可以电连接到任何数量的下接触焊盘106，并且这些电连接部的位置和布线可以被适当地调整以满足特定应用的I/O和性能要求。
一般而言，内插器100的各种元件可以由适用于半导体应用的任何材料构造并且根据适用于半导体应用的任何技术而形成。例如，衬底102可以由诸如陶瓷、环氧树脂材料、塑料、玻璃材料、氧化物、氮化物、预浸渍材料等的电绝缘材料形成或包括所述电绝缘材料。衬底102还可以包括诸如硅、碳、锗等的半导体材料。内插器100的包括上接触焊盘104和下接触焊盘106、互连线108和过孔110的导电特征可以由多种导电金属中的任何导电金属形成或包括多种导电金属中的任何导电金属，所述导电金属例如铜、铝、锌、钨、镍等及其合金。根据实施例，互连线108和/或过孔110包括诸如铜的耐腐蚀金属的金属镀层。可以例如通过电镀或化学镀来提供该金属镀层。与由接合线提供的相应电连接部相比，这种金属镀层可以使电连接部更鲁棒地抵抗故障。
内插器100的特定材料和用于形成内插器100的处理技术可以取决于多种考虑因素，例如成本、性能、易于制造等。在一个示例中，内插器100可以由PCB技术构造，其中衬底102包括诸如FR-4的预浸渍材料，其具有提供接合焊盘和内部连接线的结构化的金属化层。在另一示例中，内插器100可以由诸如硅的体半导体构造，并且各种电结构是使用标准半导体处理技术形成的。
内插器100可以专门被配置作为在上接触焊盘104和下接触焊盘106之间提供低电阻电连接部的无源器件。也就是说，内插器100可以没有其他电元件。替代地，内插器100可以包括一个或多个单片集成在其中的有源或无源电元件。例如，可以通过互连线108和/过孔110的有意几何结构化在内插器100中形成无源电元件，例如电阻器、电容器、电感器等。另外或替代地，内插器100可以包括半导体器件，例如二极管、晶体管等。
参考图2，描绘了包括内插器100的半导体组件200。内插器100安装在电路载体300上。电路载体300包括电绝缘衬底302和设置在电路载体300的主表面上的多个接合焊盘304。内插器100安装在电路载体300上，并且内插器100的下接触焊盘106面对电路载体300的对应的接触焊盘304并电连接到该对应的接合焊盘304。诸如焊料、烧结物、胶等的导电中间材料可以设置在下接触焊盘106和接触焊盘304之间以实现这些电连接部。
一般而言，电路载体300可以是任何电子衬底102，其被配置为机械地支撑多个电子部件，例如半导体封装、无源器件、散热器等，并容纳这些电子部件之间的电连接部。在实施例中，电路载体300是印刷电路板(PCB)。在该情况下，电绝缘衬底302可以包括诸如FR-4、CEM-1、G-10等的预浸渍材料，并且接合焊盘304可以是结构化的金属化层(例如铜金属化层)的还包括信号迹线的部分。在另一实施例中，电路载体300可以是DBC(直接接合的铜)衬底。在该情况下，电绝缘衬底302可以包括陶瓷并且接合焊盘304可以是结构化的金属化层(例如铜金属化层)的通过氧化技术接合到陶瓷材料的部分。在其他实施例中，电路载体300是另一种类型的功率电子衬底，例如AMB(活性金属钎焊)衬底或IMS(绝缘金属衬底)衬底。
半导体组件200还包括安装在内插器100上的半导体封装400。半导体封装400包括嵌入在封装主体404内的一个或多个半导体管芯402和从封装主体404暴露的多个封装端子406。封装端子406设置在半导体封装400的主(下)表面上，并且半导体封装400安装在内插器100上，使得这些封装端子406面对内插器100的对应的上接触焊盘104并与之电连接。可以在下接触焊盘106和接合焊盘304之间提供诸如焊料、烧结物、胶等的导电中间材料以实现这些电连接部。
根据实施例，半导体封装400是层合的或所谓的“芯片嵌入式”封装。与包括包封半导体管芯的模制化合物的单片区域的模制封装类型相比，芯片嵌入式封装包括由电介质材料的多个构成层形成的包封体主体，这些构成层被层合(堆叠)在彼此顶上。每个构成的层合层通常可以包括适用于半导体器件包封的任何电介质材料。这些电介质材料的示例包括环氧树脂材料、混合环氧树脂和玻璃纤维材料(例如FR-4、FR-5、CEM-4等)、以及树脂材料(例如双马来酰亚胺三嗪(BT)树脂)。芯片嵌入式封装通常还包括形成在构成的层合层中的至少一些层的顶上的多个金属化层，例如铜、铝等及其合金。这些金属化层可以被构造成在封装主体404以及暴露在封装主体404的外表面处的封装端子406内形成内部互连线。可以在延伸穿过电介质材料的构成层的开口中提供导电过孔(例如包括钨、铜等的过孔)，以提供垂直电互连。由于内部结构化金属化所提供的电互连，芯片嵌入式封装不需要引线框架。因此，半导体封装400可以没有容纳半导体管芯402的管芯焊盘和/或没有由与管芯焊盘相同的引线框架结构形成的导电引线。
一般而言，嵌入在封装主体404内的半导体管芯404可以具有多种器件配置，例如诸如MOSFET、IGBT、二极管等的分立的器件配置、诸如控制器的集成电路配置。半导体管芯404可以包括IV型半导体材料(例如硅、硅锗、碳化硅等)和/或III-V型半导体材料(例如氮化镓、砷化镓等)。一个或多个半导体管芯404可以被配置作为被配置为控制在主表面和相对的背表面之间的电流流动的垂直器件，或者被配置为控制平行于主表面的电流流动的横向器件。半导体管芯404中的一个或多个可以是分立的功率器件。分立的功率器件是指额定容纳至少100V且更常见地为大约500V或更高的电压和/或至少1A且更常见地为大约10A或更高的电流的分立部件。例如，分立的功率器件包括MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)和HEMT(高电子迁移率晶体管)。
根据实施例，半导体封装400被配置作为功率模块。这种类型的器件包括功率开关器件(例如，MOSFET、IGBT、HEMT)和控制这些功率开关器件的开关操作的驱动器管芯。因此，半导体封装400可以包括半导体管芯404中的被配置作为功率开关器件并形成具有彼此串联连接的高侧开关和低侧开关的半桥电路的一个或两个半导体管芯、以及半导体管芯404中的被配置作为驱动器器件(例如，CMOS逻辑器件)的第三半导体管芯，所述驱动器器件被配置为控制高侧开关和低侧开关的开关操作。
半导体组件200还包括第一无源电元件500，该第一无源电元件500包括第一和第二端子502、504。第一无源电元件500可以是在第一和第二端子502、504之间提供定义的电阻抗(例如电阻、电容、电感)的任何器件。
在所描绘的实施例中，第一无源电元件500被配置作为分立部件，即，在第一和第二端子502、504之间提供定义的电阻抗的独立器件。第一无源电元件500安装在内插器100上，使得第一无源电元件500设置在半导体封装400之上并与半导体封装400交叠。也就是说，第一无源电元件500直接位于半导体封装400的背离内插器100的上表面上方。
内插器100包括多个内部传导路径112。这些传导路径在图2中由虚线示意性地表示。这些内部传导路径112可以通过构造互连线108和过孔110来形成，如参考图1所述。一般来说，这些内部传导路径112可以在上接触焊盘104、下接触焊盘106或这两者的任何组合之间。图1仅示出了可能的内部布线的一个具体示例，并且其细节将在后面进一步详细描述。
根据实施例，半导体组件200包括在第一无源电元件500的第一端子502和下接触焊盘106中的至少一个下接触焊盘之间的经由内插器100的第一电连接部202。如图所示，第一无源电元件500的第一端子502电连接到上接触焊盘104中的第一上接触焊盘114，该第一上接触焊盘114又通过内部传导路径112之一电连接到一组下接触焊盘106。进而，该组下接触焊盘106电连接至来自载体的对应一组接合焊盘304。
在所描绘的实施例中，第一电连接部202包括从第一无源电元件500的第一端子502延伸到上接触焊盘104中的第一上接触焊盘114的第一导电连接器204。第一导电连接器204可以是金属互连结构，例如铜柱或螺柱，其被设计为在第一无源电元件500和内插器100之间提供必要的垂直间隔和机械支撑。在另一实施例中，第一无源电元件500可以包括细长引线，其形成第一无源电元件500的第一端子502并直接接触上接触焊盘104中的第一上接触焊盘114。
根据实施例，半导体组件200包括在第一无源电元件500的第二端子504和封装端子406中的第一封装端子之间的第二电连接部206。在所描绘的实施例中，第二电连接部206是经由内插器100提供的。更具体地，第一无源电元件500的第二端子504电连接到上接触焊盘104中的第二上接触焊盘116，该第二上接触焊盘116又经由内插器100的内部传导路径112之一电连接到上接触焊盘104中的第三上接触焊盘118。半导体组件200还可以包括从第一无源电元件500的第二端子504延伸到上接触焊盘104中的第二上接触焊盘116的第二导电连接器208。第二导电连接器208可以是金属互连结构，例如铜柱或螺柱，其被设计为在第一无源电元件500和内插器100之间提供必要的垂直间隔和机械支撑。在另一实施例中，第一无源电元件500可以包括细长引线，其形成第一无源电元件502的第二端子504并且直接接触上接触焊盘104中的第二上接触焊盘116。
根据实施例，半导体组件200包括在封装端子406和下接触焊盘106之一之间的经由内插器100的至少一个第三电连接部210。如图所示，半导体组件200包括所述第三电连接部210中的多个第三电连接部210。一般而言，第三电连接部210可以对应于半导体封装400和电路载体300之间的一些或全部必要的电连接部。
在其中半导体封装400被配置作为功率模块的半导体组件200的实施例中，组件200的电连接可以如下。第一无源电元件500可以是串联连接在功率模块的输出和电路载体300之间的电感器。功率模块的输出被提供在封装端子406中的第一封装端子处，其经由第二电连接部206电连接到第一无源电元件500的第二端子504。第一无源电元件500的第一端子502经由第一电连接202电连接到电路载体300。半导体组件200包括提供半导体管芯402和电路板之间的所有其他必要连接的多个第三电连接部210。例如，封装端子406中的第二封装端子120可以电连接到通过内插器100的内部传导路径112之一向高侧开关提供输入电压(Vin)的一组接合焊盘304，封装端子406中的第三封装端子122可以电连接到通过内插器100的内部传导路径112之一向低侧开关提供参考电位(GND)或负电压的一组接合焊盘304，并且封装端子406中的第四封装端子124可以电连接到接合焊盘304中的通过内插器100的内部传导路径112之一向驱动器管芯提供开关信号的一个接合焊盘304。
可选地，半导体封装400可以另外包括一个或多个第二无源电元件408，该第二无源电元件408安装在半导体封装400的与内插器100相对的上表面上。第一无源电元件500设置在第二无源电元件408之上并且与第二无源电元件408间隔开。为此，可以选择第一和第二导电连接器204、208的垂直高度，使得在第一无源电元件500的底部和第二无源电元件408之间存在间隙。
第二无源电元件408可以是任何类型的无源器件，例如电阻器、电容器、电感器等。第二无源电元件408可以通过半导体封装400的内部连接而电连接到嵌入在封装主体404内的半导体管芯404。在芯片嵌入式封装的情况下，结构化的金属化层可以设置在半导体封装400的被配置为容纳这些第二无源电元件408的上表面上。一般来说，第二无源电元件408可以用于以多种不同方式调节半导体封装400的操作。例如，第二无源电元件408可以是电容器，其被配置为向功率晶体管或驱动器器件提供输入电流缓冲或供应电流缓冲。
参考图3，描绘了根据另一实施例的半导体组件200。在该实施例中，第一无源电元件500是内插器100的一体形成部件。第一无源电元件500的第一和第二端子502、504可以以与参考图2描述的相同的方式连接。该实施例代表使用内插器100将半导体封装400与无源电元件组合并以空间有效且低寄生影响的方式与电路板形成必要电连接部的另一种方式。
参考图4，描绘了根据另一实施例的半导体组件200。在该实施例中，封装端子406中的第一封装端子设置在半导体封装400的背离内插器100的上侧。这样做时，第二电连接部206可以包括直接与封装端子406中的第一封装端子连接的第二导电连接器208。第二导电连接器208可以是被配置为产生必要的垂直间隔的导电螺柱、凸块或焊球。图4的半导体组件200消除了在内插器100内进行布线以将第一无源电元件500连接到半导体封装400的需要。结果，内插器100的尺寸减小是可能的，这反过来能够使得电路载体300所需的面积减小。
参考图5，描绘了根据另一实施例的半导体组件200。在该实施例中，第一无源电元件500被重新布置，并且内插器100被重新配置。在图4的实施例中，封装主体404的第一外边缘侧410面对第一导电连接器204。封装主体404的第一外边缘侧410更远离封装端子406中的与第一无源电元件500的第一端子504连接的第一封装端子。相比之下，在图5的实施例中，封装主体404的与封装端子406中的与第一端子504连接的第一封装端子更接近的第二外边缘侧412面对第一导电连接器204。与先前的实施例相比，图5的半导体组件200在第一无源电元件500和半导体封装400之间具有更少的交叠，并且与先前的实施例相比，需要更大的横向占用面积来容纳内插器100。然而，在某些情况下，通过减少内插器100内的内部传导路径112的拥塞，该增加的面积可能是有益的。这可以降低生产成本和/或允许更大且因此更鲁棒的电连接部。
参考图6，描绘了根据另一实施例的半导体组件200。图6的该实施例与图5的实施例基本相同，除了封装端子406中的与第一端子504连接的第一封装端子被重新定向为更接近封装主体404的背离第一导电连接器204的第一外边缘侧410。在这种布置中，第一无源电元件500可以基本上延伸跨过半导体封装400的整个长度，因此具有更多的交叠。这可能为如参考图5的实施例所述的内部传导路径112的拥塞和/或布线复杂性提供一些改进，同时提高空间效率。
参考图7，描绘了根据另一实施例的半导体组件200。图7的实施例与图6的实施例基本相同，除了半导体封装400被移动得更接近第一导电连接器204。例如，半导体封装400可以被布置成使得上接触焊盘104中的与第一导电连接器204连接的第一上接触焊盘114和上接触焊盘104中的与封装端子406之一连接的最接近的上接触焊盘之间的距离对应于用于形成内插器100的工艺选定的最小分离距离。在这种布置中，第一无源电元件500可以横向伸出半导体封装400的第一外边缘侧410。
第二电连接部206由第二导电连接器208提供，第二导电连接器208电连接到第一无源电元件500的第二端子504并且电接触封装端子406中的第一封装端子。第二导电连接器208包括延伸跨过半导体封装400的第一外边缘侧410的横向部分214，以及从横向部分214延伸到第一无源电元件500的下表面的垂直部分216。第二导电连接器208可以是互连结构，例如金属夹，其通过诸如焊料的导电粘合剂连接到第一无源电元件500的第二端子504和封装端子406中的第一封装端子。替代地，第二导电连接器208可以是引线结构，其是第一无源电元件500本身的一部分并且通过诸如焊料的导电粘合剂直接连接到封装端子406中的第一封装端子。
参考图8，描绘了根据另一实施例的半导体组件200。图8的实施例与图7的实施例基本相同，除了第二电连接206包括第二导电连接器208，该第二导电连接器208电连接到上接触焊盘104中的第二上接触焊盘116，该第二上接触焊盘116又通过设置在半导体封装400外部的导电金属夹218电连接到封装端子406中的第一封装端子。因此，在不使用内插器100内的互连线108和/或过孔110的情况下实现第二电连接部206。第二导电连接器208和金属夹218可以通过诸如焊料的导电粘合剂形成必要的电连接部。这代表实现第二电连接部206同时避免增加内插器100内的内部传导路径112的拥塞的另一种方式。
参考图9，描绘了根据另一实施例的半导体组件200。图9的实施例与图6的实施例基本相同，除了在半导体封装400的顶部提供导电金属夹220。导电金属夹220可以包括诸如铜、铝等及其合金的导电金属或由所述导电金属形成。如图所示，导电金属夹220被布置成围绕第二无源电元件408之一。导电金属夹220可以电连接在两个接合焊盘之间，该两个接合焊盘设置在半导体封装400的与内插器100相对的上表面上。例如，如果半导体封装400被配置作为芯片嵌入式封装，则这些接合焊盘可以形成在结构化的金属化层中，该结构化的金属化层形成在层合层的顶上。金属夹220可在半导体封装400的两个内部端子之间形成电互连，以提供与其中由半导体封装400的内部互连提供该电连接部的布置相比增强的电和/或热性能。例如，在半导体封装400被配置作为功率模块的实施例中，金属夹220可以形成漏极-源极连接的部分，从而带来提高的RDSON(漏极-源极导通电阻)。
参考图10，从平面图角度示出了图9的半导体组件200中的导电金属夹220的各种配置。图10A和图10B描绘了两种可能的布置，其中半导体封装400包括安装在其上表面上的第二无源电元件408，并且导电金属夹220被布置为围绕第二无源电元件408。图10C和图10D描绘了两种可能的布置，其中半导体封装400的上表面仅包括导电金属夹220，该导电金属夹220覆盖半导体封装400的上表面的部分(在图10D的情况下)或基本上全部(在图10C的情况下)。这些实施例可以用于获得导电金属夹220的最大热和/或电性能。
如本文所用的术语“电连接部”描述了由一个或多个导电结构提供的低电阻导电路径。“电连接部”可以包括多个不同的导电结构，例如接合焊盘304、焊料结构和互连线108。
诸如“之下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语用于便于描述，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了与图中所描绘的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等，并且也不旨在进行限制。类似的术语在整个描述中指代类似的元件。
如本文所用，术语“具有”、“包含”、“包括”等是开放式术语，其指示存在所述元件或特征，但不排除附加的元件或特征。冠词“一”和“所述”旨在包括复数和单数，除非上下文另有明确说明。
考虑到上述范围的变化和应用，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅受所附权利要求及其合法等同物的限制。

Claims (21)

1.一种半导体组件，包括：
内插器，其包括电绝缘衬底、设置在所述衬底的上表面上的多个上接触焊盘、以及设置在所述衬底的与所述上表面相对的下表面上的多个下接触焊盘；
半导体封装，其包括嵌入在封装主体内的半导体管芯和从所述封装主体暴露的多个封装端子；
第一无源电元件，其包括第一端子和第二端子；
在所述第一无源电元件的所述第一端子与所述下接触焊盘中的第一下接触焊盘之间的经由所述内插器的第一电连接部；
在所述第一无源电元件的所述第二端子与所述封装端子中的第一封装端子之间的第二电连接部；以及
在所述封装端子中的第二封装端子与所述下接触焊盘中的第二下接触焊盘之间的经由所述内插器的第三电连接部。
2.根据权利要求1所述的半导体组件，其中，所述半导体封装安装在所述内插器上，使得所述封装端子面对一组所述上接触焊盘并与所述一组所述上接触焊盘电连接。
3.根据权利要求1所述的半导体组件，其中，所述第一无源电元件是设置在所述半导体封装之上并与所述半导体封装交叠的分立的无源电元件。
4.根据权利要求3所述的半导体组件，其中，所述第一电连接部包括第一导电连接器，所述第一导电连接器在所述上接触焊盘中的第一上接触焊盘和所述第一无源电元件的下表面之间垂直延伸，并且其中，所述上接触焊盘中的所述第一上接触焊盘经由所述内插器电连接到所述下接触焊盘中的所述第一下接触焊盘。
5.根据权利要求4所述的半导体组件，其中，所述第二电连接部包括第二导电连接器，所述第二导电连接器在所述上接触焊盘中的第二上接触焊盘和所述第一无源电元件的所述下表面之间垂直延伸，并且其中，所述上接触焊盘中的所述第二上接触焊盘经由所述内插器电连接到所述封装端子中的所述第一封装端子。
6.根据权利要求4所述的半导体组件，其中，所述封装端子中的所述第一封装端子设置在所述半导体封装的背离所述内插器的上侧上。
7.根据权利要求6所述的半导体组件，其中，所述半导体封装包括彼此相对的第一外边缘侧和第二外边缘侧，其中，所述封装端子中的所述第一封装端子设置得更接近所述第二外边缘侧，并且其中，所述第一外边缘侧面对所述第一导电连接器。
8.根据权利要求6所述的半导体组件，其中，所述半导体封装包括彼此相对的第一外边缘侧和第二外边缘侧，其中，所述封装端子中的所述第一封装端子设置得更接近所述第二外边缘侧，并且其中，所述第二外边缘侧面对所述第一导电连接器。
9.根据权利要求6所述的半导体组件，其中，所述第二电连接部包括第二导电连接器，所述第二导电连接器在所述上接触焊盘中的第二上接触焊盘和所述第一无源电元件的所述下表面之间垂直延伸，并且其中，所述上接触焊盘中的第二上接触焊盘通过设置在半导体封装外部的第一导电夹而电连接到所述封装端子中的所述第一封装端子。
10.根据权利要求6所述的半导体组件，其中，所述第二电连接部包括直接接触所述封装端子中的所述第一封装端子的第二导电连接器，并且其中，所述第二导电连接器包括延伸跨过所述半导体封装的第一外边缘侧的横向部分以及从所述横向部分延伸到所述第一无源电元件的所述下表面的垂直部分。
11.根据权利要求3所述的半导体组件，还包括安装在所述半导体封装的上表面上的第二无源电元件，并且其中，所述第一无源电元件设置在所述第二无源电元件之上并且与所述第二无源电元件间隔开。
12.根据权利要求1所述的半导体组件，其中，所述第一无源电元件一体地形成在所述内插器中。
13.根据权利要求1所述的半导体组件，其中，所述半导体封装包括形成半桥电路的高侧开关和低侧开关的一对功率开关器件和被配置为控制所述功率开关器件的驱动器管芯，并且其中，所述第一无源电元件是串联连接在所述半桥电路的输出和电路载体之间的电感器。
14.根据权利要求1所述的半导体组件，其中，所述半导体封装包括导电金属夹，所述导电金属夹设置在所述半导体封装的与所述内插器相对的上表面上，并且其中，所述导电金属夹在所述半导体封装的两个端子之间形成电互连。
15.一种半导体组件，包括：
电路载体，其包括电绝缘衬底和设置在所述电路载体的主表面上的多个接合焊盘；
内插器，其包括电绝缘衬底、设置在所述衬底的上表面的多个上接触焊盘、以及设置在所述衬底的与所述上表面相对的下表面上的多个下接触焊盘；
半导体封装，其包括嵌入在封装主体内的半导体管芯和从所述封装主体暴露的多个封装端子；以及
第一无源电元件；
其中，所述内插器安装在所述电路载体上，并且所述下接触焊盘面对所述接合焊盘并电连接到所述接合焊盘，
其中，所述半导体封装安装在所述内插器上，并且所述封装端子面对所述上接触焊盘并电连接到所述上接触焊盘，并且
其中，所述半导体封装和所述第一无源电元件均经由所述内插器电连接到所述电路载体。
16.根据权利要求15所述的半导体组件，其中，所述第一无源电元件是设置在所述半导体封装之上并与所述半导体封装交叠的分立的无源电元件。
17.根据权利要求15所述的半导体组件，其中，所述第一无源电元件包括第一端子和第二端子，其中，所述第一端子经由所述内插器电连接到所述电路载体，并且其中，所述第二端子电连接到所述封装端子中的第一封装端子。
18.一种生产半导体组件的方法，包括：
提供内插器，所述内插器包括电绝缘衬底、设置在所述衬底的上表面上的多个上接触焊盘、以及设置在所述衬底的与所述上表面相对的下表面上的多个下接触焊盘；
提供半导体封装，所述半导体封装包括嵌入在封装主体内的半导体管芯和从所述封装主体暴露的多个封装端子；
提供包括第一端子和第二端子的第一无源电元件；
在所述第一无源电元件的所述第一端子与所述下接触焊盘中的第一下接触焊盘之间经由所述内插器形成第一电连接部；
在所述第一无源电元件的所述第二端子与所述封装端子中的第一封装端子之间形成第二电连接部；以及
在所述封装端子中的第二封装端子与所述下接触焊盘中的第二下接触焊盘之间经由所述内插器形成第三电连接部。
19.根据权利要求18所述的方法，还包括将所述半导体封装安装在所述内插器上，使得所述封装端子面对一组所述上接触焊盘并与所述一组所述上接触焊盘电连接，并且其中，来自所述组的所述封装端子中的至少一些封装端子经由所述内插器而电连接到所述下接触焊盘。
20.根据权利要求18所述的方法，其中，所述第一无源电元件是分立的无源电元件，并且其中，所述方法还包括将所述第一无源电元件安装在所述半导体封装之上，使得所述分立的无源电元件与所述半导体封装交叠。
21.根据权利要求20所述的方法，其中，形成所述第一电连接部包括提供第一导电连接器，所述第一导电连接器在所述上接触焊盘中的第一上接触焊盘和所述第一无源电元件的下表面之间垂直延伸，其中，所述第一导电连接器机械地支撑所述第一电连接部，并且将所述第一导电连接器的所述第一端子电连接到所述上接触焊盘中的所述第一上接触焊盘，并且其中，所述上接触焊盘中的所述第一上接触焊盘经由所述内插器电连接到所述下接触焊盘中的所述第一下接触焊盘。
CN202210140508.6A 2021-02-16 2022-02-16 具有内插器的半导体封装和无源元件 Pending CN114944379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/176,678 US11848262B2 (en) 2021-02-16 2021-02-16 Semiconductor package and passive element with interposer
US17/176,678 2021-02-16

Publications (1)

Publication Number Publication Date
CN114944379A true CN114944379A (zh) 2022-08-26

Family

ID=82610917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210140508.6A Pending CN114944379A (zh) 2021-02-16 2022-02-16 具有内插器的半导体封装和无源元件

Country Status (3)

Country Link
US (2) US11848262B2 (zh)
CN (1) CN114944379A (zh)
DE (1) DE102022103579A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151367A (ja) * 2009-12-25 2011-08-04 Sony Corp 回路基板積層モジュール及び電子機器
US9576900B2 (en) 2015-02-11 2017-02-21 Endura Technologies LLC Switched power stage with integrated passive components
EP3376539A1 (en) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stackable power module
US10361631B2 (en) 2017-10-05 2019-07-23 Monolithic Power Systems, Inc. Symmetrical power stages for high power integrated circuits
US10818646B2 (en) 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
US10802518B1 (en) 2019-07-16 2020-10-13 Dell Products, L.P. Power stage with vertical integration for high-density, low-noise voltage regulators

Also Published As

Publication number Publication date
DE102022103579A1 (de) 2022-08-18
US20240079310A1 (en) 2024-03-07
US11848262B2 (en) 2023-12-19
US20220262716A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
US8508052B2 (en) Stacked power converter structure and method
US10636732B2 (en) Power module based on multi-layer circuit board
US10950516B2 (en) Resin encapsulated power semiconductor module with exposed terminal areas
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN114256222A (zh) 半导体模块
US11183489B2 (en) Power electronics module
US20240079310A1 (en) Semiconductor Package and Passive Element with Interposer
US20240258216A1 (en) Power Module with Semiconductor Packages Mounted on Metal Frame
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US11469164B2 (en) Space efficient and low parasitic half bridge
US11973063B2 (en) Semiconductor package with low parasitic connection to passive device
US9379050B2 (en) Electronic device
US20240030820A1 (en) Modular power device package embedded in circuit carrier
US20230369256A1 (en) Multi-Device Power Module Arrangement
US20240170377A1 (en) Semiconductor Package Providing an Even Current Distribution and Stray Inductance Reduction and a Semiconductor Device Module
EP4270477A2 (en) Power module and method for manufacturing a power module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination