KR20040080394A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040080394A
KR20040080394A KR1020040059215A KR20040059215A KR20040080394A KR 20040080394 A KR20040080394 A KR 20040080394A KR 1020040059215 A KR1020040059215 A KR 1020040059215A KR 20040059215 A KR20040059215 A KR 20040059215A KR 20040080394 A KR20040080394 A KR 20040080394A
Authority
KR
South Korea
Prior art keywords
power semiconductor
semiconductor device
metal block
main surface
lead frame
Prior art date
Application number
KR1020040059215A
Other languages
English (en)
Inventor
시노하라토시아키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040080394A publication Critical patent/KR20040080394A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은, 방열특성을 개선하면서, 절연 내압을 유지하는 반도체장치 및 그 제조방법을 제공한다. 여기서, 리드프레임(2a)은, 다이패드부(3)와 내부 리드부(4)를 갖고 있다. 파워소자(1)는, 리드프레임(2a)의 다이패드부(3)에 탑재되고, 땜납(9)으로 다이패드부(3)와 접합된다. 또한, 파워소자(1)의 전극(미도시됨)은, 리드프레임(2b)의 내부 리드부(4)와 알루미늄 와이어(8)에 의해서 접속된다. 금속블록(5)은 그 표면에 볼록부를 갖고 있고, 그 볼록부가 파워소자(1)와 대향하도록 리드프레임(2a)에 접합된다. 수지패키지(6)는, 리드프레임(2a)과 반대측의 면에서 금속블록(5)에 절연층(7)을 형성하면서, 파워소자(1), 리드프레임(2a, 2b) 및 금속블록(5)을 봉지하고 있다. 그리고, 외부 방열기(11)는, 금속블록(5)과 반대측의 면에서 절연층(7)에 부착된다.

Description

반도체장치 및 그 제조방법 { SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME}
본 발명은, 반도체장치의 구조, 특히 전력제어용에 사용되는 전력용 반도체장치의 구조와 그 제조방법에 관한 것이다.
도 8은, 제 1 종래기술에서의 전력용 반도체장치의 구조를 모식적으로 나타낸 단면도이다. 도 8과 같이, 제 1 종래기술에서의 전력용 반도체장치는, 파워소자(1), 금속 박판으로 성형되어 있는 리드프레임(2), 방열용 히트싱크로서의 기능을 하는 금속블록(5) 및 수지패키지(6)를 구비한다.
리드프레임(2)은, 다이패드부(3)와 내부 리드부(4)를 갖고, 파워소자(1)는 다이패드부(3)에 땜납(9)으로 접합되어 있다. 또한, 파워소자(1)에 형성되어 있는 전극(미도시됨)은, 리드프레임(2)의 내부 리드부(4)에 알루미늄 와이어(8)에 의해서 접속된다. 금속블록(5)은, 그 대략 중앙부에 볼록부를 갖고, 그 볼록부가 리드프레임(2)의 파워소자(1)와는 반대측의 면과 소정 거리를 이루어서, 파워소자(1)와대향하도록 배치되어 있다. 그리고, 수지패키지(6)는, 금속블록(5)의 리드프레임(2)과는 반대측의 면을 노출시키면서, 파워소자(1), 리드프레임(2) 및 금속블록(5)을 봉지(封止)하고 있다. 그리고, 금속블록(5)의 노출부분에 외부 방열기(11)가 부착된다. 여기서, 금속블록(5)의 볼록부와 리드프레임(2)의 사이에 형성된 수지패키지(6)를 수지절연층(27)이라고 부른다.
이 때, 다이패드부(3)상에는, 파워소자(1) 이외에도, 파워소자(1)의 제어회로를 형성하기 위한 소자가 형성되는 경우도 있다.
도 9는 제 2 종래기술에 있어서의 전력용 반도체장치의 구조를 모식적으로 나타낸 단면도이고, 도 10은 도 9에서의 부분 B를 확대하여 나타낸 단면도이다. 이러한 구조는, 예를 들면 일본국 특개평 10-93015호 공보에 개시되어 있다. 도 9, 도 10에 도시된 것처럼, 제 2 종래기술에 있어서의 전력용 반도체장치는, 파워소자(1), 다이오드(12), 열확산판(15), 리드프레임(2), 절연층(37), 히트싱크(25)및 수지패키지(6)를 구비하고 있다.
파워소자(1)는, 강철로 구성되어 있는 열확산판(15)에 땜납(9)으로 접합된다. 열확산판(15)의 파워소자(1)와 반대측의 면은, 구리로 만든 리드프레임(2)의 다이패드부(3)에 땜납(9)으로 접합된다. 그리고, 리드프레임(2)의 열확산판(15)과 반대측의 면은, 절연층(37)에 의해서 구리로 만든 히트싱크(25)에 고착된다. 제조공정에서는, 미리 리드프레임(2)을 히트싱크(25)에 고착하고, 파워소자(1)를 접합한 열확산판(15)을, 그 리드프레임(2)의 다이패드부(3)에 접합한다. 다이오드(12)는, 파워소자(1)만큼 발열하지 않으므로, 열확산판(15)을 통하지 않고서 직접 리드프레임(2)에 땜납(9)으로 접합된다. 또한, 파워소자(1)에 형성되어 있는 전극(미도시됨)은, 알루미늄 와이어(8)에 의해서 리드프레임(2)의 내부 리드부(4)에 접속된다. 그리고, 수지패키지(6)는, 히트싱크(25)의 리드프레임(2)과는 반대측의 면을 노출시키면서, 파워소자(1), 다이오드(12), 리드프레임(2) 및 열확산판(15)을 봉지하고 있다.
제 1 종래기술에 있어서의 전력 반도체장치에서는, 파워소자(1)에서 발생한 열은, 리드프레임(2), 수지절연층(27), 금속블록(5)을 통해서, 외부 방열기(11)로부터 외부로 방출된다. 금속블록(5) 및 외부 방열기(11)는, 알루미늄 또는 구리로 이루어지고, 그 열전도율은 각각 약 230W/mK, 약 390W/mK이다. 리드프레임(2)도 구리 등의 금속으로 형성되기 때문에, 금속블록(5) 및 외부 방열기(11)와 같은 열전도율을 갖는다. 그리고, 수지절연층(27)을 형성하는 수지의 열전도율은 1∼3W/mK이다. 이와 같이, 수지절연층(27)은, 그 열전도율이 그 밖의 재료의 약1/100에 있어서, 열전도의 주된 저해요인으로 되어 있다.
반도체장치의 방열특성은, 열이 통과하는 재료의 두께나 열전도성 및 열이 재료를 통과하는 면적 등으로 결정된다. 제 1 종래기술에 있어서의 전력 반도체장치에 있어서, 수지절연층(27)의 두께를 얇게 하여, 열이 통과하는 열전도가 나쁜 부분을 억제함으로써 방열특성을 개선할 수 있다. 그러나, 수지절연층(27)에는 수천 V의 절연 내압이 필요하므로, 그 두께는 0.5mm 전후가 한계이고, 방열특성을 개선하는데도 한계가 생긴다.
또한, 수지절연층(27)을 형성하는 수지의 충전(充塡)재로서 고 열전도율을 갖는 세라믹 분말, 예를 들면 질화알루미늄, 질화규소 등의 분말을 사용하여, 충전율을 높게 함으로써, 수지절연층(27)의 열전도율을 약 5W/mK까지 향상시킬 수 있다. 그러나, 수지절연층(27)은 수지패키지(6)의 일부이기 때문에, 수지절연층(27) 이외의 부분, 요컨대 고 열전도율을 필요로 하지 않은 부분까지, 세라믹 분말을 충전한 수지를 사용하게 되기 때문에, 가격이 비싼 수지를 쓸데없이 사용하게 된다. 그 결과, 반도체장치의 재료 비용이 증가한다.
파워소자(1)에서 발생한 열은, 우선 리드프레임(2)을 통과하여, 수지절연층(27)을 통과한다. 일반적으로, 리드프레임(2)은, 가공 문제 등으로, 금속블록(5) 등과 같이 그 두께를 두껍게 할 수 없기 때문에, 금속블록(5) 등과 비교하여 열 확산효과가 작다. 그 때문에, 수지절연층(27)을 열이 통과하는 면적을 충분히 확대하는 것이 곤란하고, 이것이 방열특성의 개선을 제한하는 원인의 하나로도 되었다.
제 2 종래기술에 있어서의 전력용 반도체장치는, 파워소자(1)와 절연층(37)의 사이에, 리드프레임(2)과 열확산판(15)이 사이에 삽입되기 때문에, 파워소자(1)에서 발생한 열을 열확산판(15)에서 그 두께 방향과 수직한 수평방향으로 확산하여, 절연층(37)을 열이 통과하는 면적으로 확대하고 있다. 그러나, 열확산판(15)은 파워소자(1)와 리드프레임(2)의 사이에 위치하고 있고, 방열특성의 개선을 위해 수평방향의 치수를 크게 하면, 파워소자(1)와 리드프레임(2)을 접속하는 알루미늄 와이어(8)의 배선이 곤란하게 된다고 하는 문제가 있었다. 또한, 열확산판(15)을 두껍게 하면, 알루미늄 와이어(8)의 배선 길이가 길어져 전력손실이 증가한다고 하는 문제도 있었다.
또한, 열전도율을 향상하기 위해서, 절연층(37)에만, 세라믹재를 충전한 수지를 사용하는 경우가 있다. 요컨대, 수지패키지(6)와 절연층(37)으로써 사용되는 수지가 다른 경우가 있다. 이때, 리드프레임(2)과 히트싱크(25)가 접합된 후, 요컨대 절연층(37)이 경화한 후에, 수지패키지(6)가 형성되면, 수지패키지(6)와 절연층(37)의 계면에서 박리가 발생하기 쉽고, 리드프레임(2)과 히트싱크(25) 사이의 절연 내압이 저하한다고 하는 문제가 있었다.
그래서, 본 발명은 상술한 것과 같은 문제를 해결하기 위해서 이루어진 것으로, 방열특성과 절연 내압이 모두 양호한 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 실시예 1에 따른 반도체장치의 구조를 모식적으로 나타낸 단면도,
도 2는 파워소자에서 발생한 열이 전도하는 모습을 나타낸 도면,
도 3은 본 실시예 2에 따른 반도체장치의 회로도,
도 4는 본 실시예 2에 따른 반도체장치의 구조를 모식적으로 나타낸 평면도,
도 5는 본 실시예 2에 따른 반도체장치의 구조를 모식적으로 나타낸 단면도,
도 6은 본 실시예 2에 있어서의 수지패키지의 형성방법을 도시한 도면,
도 7은 본 실시예 3에 따른 반도체장치의 구조를 모식적으로 나타낸 단면도,
도 8은 제 1 종래기술에 있어서의 전력용 반도체장치의 구조를 모식적으로 나타낸 단면도,
도 9는 제 2 종래기술에 있어서의 전력용 반도체장치의 구조를 모식적으로 나타낸 단면도,
도 10은 제 2 종래기술에 있어서의 전력용 반도체장치의 구조의 일부를 확대하여 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 파워소자 2, 2a, 2b : 리드프레임
5 : 금속블록 6 : 수지패키지
7, 17 : 절연층 10 : 접합재
50, 52 : 접합면 51, 53 : 비접합면
60, 61 : 절연공간
본 발명 중 제1국면에 따른 반도체장치는, 전력용 반도체소자, 상기 전력용 반도체소자와 도전성 접착제를 통해 접합하는 금속블록, 서로 대향하는 제1주면과 제2주면을 가지며, 상기 제1주면이 상기 금속블록 저면의 전역에 접합된 판형상 절연층, 및 상기 전력용 반도체소자와 상기 금속블록을 덮고, 상기 제2주면이 노출하도록 성형된 수지패키지를 구비한 것이다.
여기서, 금속블록에 의한 전력용 반도체소자의 지지는, 직접적 지지와 간접적 지지의 양쪽을 포함하는 것이다.
또한, 본 발명 중 제2국면에 따른 반도체장치는, 상기 전력용 반도체소자가 서로 직렬로 접속되는 제1전력용 반도체소자와 제2전력용 반도체소자로 구성하고, 상기 금속블록을 상기 제1전력용 반도체소자와 대응하는 제1금속블록과, 상기 제2전력용 반도체소자와 대응하는 제2금속블록으로 구성한 것이다.
또한, 본 발명 중 제3국면에 따른 반도체장치는, 전력용 반도체소자, 상기 전력용 반도체소자를 탑재하는 제1면과, 상기 제1면과 서로 대향하는 제2면을 가지는 리드프레임, 서로 대향하는 일단면과 타단면을 가지며, 상기 일단면이, 상기 리드프레임의 상기 제2면에 도전성 접착제를 통해 접착된 금속블록, 서로 대향하는 제1주면과 제2주면을 가지고, 상기 제1주면의 적어도 일부가 상기 금속블록의 상기 타단면에 접합된 판형상 절연층, 및 적어도 상기 전력용 반도체소자와, 상기 리드프레임의 상기 전력용 반도체소자 탑재부와, 상기 금속블록과, 상기 판형상 절연층의 상기 제1주면을 덮고, 상기 제2주면이 노출하도록 성형된 수지패키지를 구비한 것이다.
또한, 본 발명 중 제4국면에 따른 반도체장치는, 제3국면에 기재된 반도체장치에 있어서, 전력용 반도체소자가 서로 직렬로 접속되는 제1전력용 반도체소자와, 제2전력용 반도체소자로 구성하고, 상기 리드프레임을 상기 제1전력용 반도체소자와 대응하는 제1리드프레임과, 상기 제2전력용 반도체소자와 대응하는 제2리드프레임으로 구성하고, 상기 금속블록을 상기 제1전력용 반도체소자와 대응하는 제1금속블록과, 상기 제2전력용 반도체소자와 대응하는 제2금속블록으로 구성하며, 상기판형상 절연층은 단일체로 한 것이다.
또한, 본 발명 중 제5국면에 따른 반도체장치는, 제1국면 내지 제4국면 중 어느 하나에 기재된 반도체장치에 있어서, 상기 수지패키지에 비해 상기 판형상 절연층의 열도전율을 크게 한 것이다.
또한, 본 발명 중 제6국면에 따른 반도체장치는, 제1국면 내지 제5국면 중 어느 하나에 기재된 반도체장치에 있어서, 상기 제1주면과 대향하는 상기 금속블록의 대향면의 면적보다, 상기 제1주면의 면적을 크게 하는 것과 동시에, 상기 대향면의 주연 전역을 상기 제1주면으로 둘러싸도록 한 것이다.
또한, 본 발명 중 제7국면에 따른 반도체장치의 제조방법은, 전력용 반도체소자를 준비하는 공정과, 상기 전력용 반도체소자를 도전성접착제를 통해 금속블록에 접착하는 공정과, 서로 대향하는 제1주면과 제2주면을 가지는 판형상 절연층의 상기 제1주면을 상기 금속블록의 저면에 접합시키는 동시에, 상기 저면의 주위를 상기 제1주면으로 둘러싸는 공정과, 적어도 상기 전력용 반도체소자와 상기 금속블록을 덮어 상기 제2주면이 노출하도록 수지패키지를 성형하는 공정을 구비한 것이다.
또한, 본 발명 중 제8국면에 따른 반도체장치의 제조방법은, 제7국면에 기재된 반도체장치의 제조방법에 있어서, 상기 판형상 절연층은 경화 미완료상태에서, 상기 제1주면을 상기 금속블록의 상기 저면에 접합시키고, 상기 수지패키지를 성형하는 공정에서, 상기 수지패키지와 동시에 경화시키는 것이다.
[실시예]
실시예 1.
도 1은, 본 실시예 1에 따른 반도체장치의 구조를 모식적으로 나타낸 단면도이다. 도 1과 같이, 본 실시예 1에 따른 반도체장치는, 파워소자(1), 리드프레임(2a, 2b), 금속블록(5) 및 수지패키지(6)를 구비하고 있다.
리드프레임(2a, 2b)은, 열전도성이 양호한 금속, 예를 들면 강철 합금의 박판으로 성형되어 있다. 리드프레임(2a)은, 다이패드부(3)와 내부 리드부(4)를 갖고, 리드프레임(2b)은 내부 리드부(4)를 갖고 있다. 파워소자(1)는, 양면에 전극(미도시됨)을 갖고, 그 한쪽 면의 전극이 리드프레임(2a)과 접하도록, 리드프레임(2a)의 다이패드부(3)에 탑재되고, 땜납(9)으로 다이패드부(3)와 접합되어 있다. 파워소자(1)의 다른쪽 면의 전극은, 리드프레임(2b)의 내부 리드부(4)와 알루미늄 와이어(8)에 의해서 접속된다. 리드프레임(2a, 2b)은 분리되어 있고, 파워소자(1)의 양면에 형성되어 있는 전극 사이는 절연되어 있다.
금속블록(5)은, 예를 들면 알루미늄이나 구리 등의 재료로 형성되어 있고, 파워소자(1)와는 반대측의 면에서 리드프레임(2a)과 접합재(10)로 접합되어 있다. 구체적으로는, 금속블록(5)의 한쪽의 주표면에는, 접합면(50)과 비접합면(51)을 갖고, 접합면(50) 및 비접합면(51)이 리드프레임(2a)과 대향하도록 배치되어 있다. 접합면(50)은, 비접합면(51)보다도 파워소자(1)측에 위치하고, 파워소자(1)와 대향하도록 리드프레임(2a)에 접합재(10)로 접합된다. 바꿔 말하면, 금속블록(5)은 그 표면에 볼록부를 갖고, 그 볼록부가 파워소자(1)와 대향하도록 리드프레임(2a)에접합된다. 그리고, 금속블록(5)의 리드프레임(2a)과 반대측의 면은, 리드프레임(2a)과의 파워소자(1)의 접합면보다도 넓게 되어 있다. 또한, 비접합면(51)은, 리드프레임(2b)과의 사이에서 절연공간(60)을 형성하고 있다.
수지패키지(6)는, 예를 들면 에폭시계 수지가 사용되어 있고, 리드프레임(2a, 2b)과 반대측의 면에서 금속블록(5)에 절연층(7)을 형성하면서, 파워소자(1), 리드프레임(2a, 2b) 및 금속블록(5)을 봉지하고 있다. 그리고, 외부 방열기(11)가, 금속블록(5)과는 반대측의 면에서 절연층(7)에 부착된다.
상술한 구조를 구비한 본 실시예 1에 따른 반도체장치에 있어서, 파워소자(1)에서 발생한 열은, 땜납(9), 리드프레임(2a), 접합재(10), 금속블록(5), 절연층(7)을 통하여 외부 방열기(11)로부터 외부로 방출된다. 접합재(10)는, 리드프레임(2a)과 금속블록(5)의 전기적 절연성을 확보할 필요가 없으므로, 절연 내압을 고려하지 않고서 그 재료를 선택할 수 있다. 구체적으로는, 외부 방열기(11)에 별도의 반도체장치가 부착된 경우, 반도체장치간의 절연은, 절연층(7)에 의해서 유지되기 때문에, 접합재(10)는 절연 내압을 고려할 필요는 없다. 그 때문에, 접합재(10)는, 절연층(7)보다도 열전도가 양호한 재료, 예를 들면 땜납 등을 사용할 수 있다. 그 결과, 파워소자(1)에서 발생한 열은, 리드프레임(2a)에서 금속블록(5)으로 양호하게 전도된다.
또한, 접합재(10)로서 수지 접착제를 사용한 경우이더라도, 접합재(10)의 두께를, 상술한 제 1 종래기술에 있어서의 수지절연층(27)보다도 얇게 할 수 있다. 구체적으로는, 접합재(10)의 두께를 10∼40㎛로 설정할 수 있고, 종래의 수지절연층(27) 두께의 약 1/10배로 감소할 수 있다. 또한, 예를 들면 금속 가루를 충전재로서 혼입한 접착제, 요컨대 고 열전도율의 접착재를 사용할 수 있다. 이들의 결과, 수지 접착제로 구성된 접합재(10)는, 종래의 수지절연층(27)보다도, 그 열전도율을 5∼10배(5∼20W/mK)로 향상할 수 있다. 요컨대, 접합재(10)로서 수지 접착재를 사용한 경우이더라도 파워소자(1)에서 발생한 열을 양호하게 금속블록(5)까지 전도할 수 있다.
다음으로, 열전도의 주된 저해요인이 되는 절연층(7)을 통과하는 열에 관해서 상세히 설명한다. 도 2는, 파워소자(1)에서 발생한 열이 전도하는 모습을 나타낸 도면에 있어서, 도 2a는, 상술한 제 1 종래기술에 있어서의 전력용 반도체장치의 열전도의 모습을 나타내고, 도 2b는, 본 실시예 1에 따른 반도체장치의 열전도의 모습을 나타내고 있다. 도 2a의 열 확산방향(30)으로 도시한 것처럼, 제 1 종래기술에서는, 파워소자(1)에서 발생한 열은 리드프레임(2)에서 약간 수평방향으로 확산되지만, 리드프레임(2)의 두께가 얇기 때문에, 충분한 확산이 행하여지지 않는다. 그 때문에, 제 1 종래기술에 있어서 열전도의 주된 저해요인이던 수지절연층(27)을 열이 통과하는 면적(32)은, 거의 파워소자(1)의 면적과 동일하다. 한편, 도 2b의 열 확산방향(31)으로 도시한 것처럼, 본 실시예 1에서는, 파워소자(1)에서 발생한 열은 리드프레임(2a)에서 약간 수평방향으로 확산되고, 또 충분한 두께를 갖는 금속블록(5)에서 확산된다. 그 때문에, 절연층(7)을 열이 통과하는 면적(33)은, 파워소자(1)의 면적보다도 충분히 크다. 요컨대, 본 실시예 1에 있어서의 열의 주된 저해요인은, 제 1 종래기술에 있어서의 그것보다도 작다.
이와 같이, 본 실시예 1에 따른 반도체장치에 의하면, 방열특성이 개선된다.
또한, 금속블록(5)은, 리드프레임(2b)과의 사이에 절연공간(60)을 형성하고 있기 때문에, 파워소자(1)의 각각의 면의 전극끼리를 절연하면서 금속블록(5)의 치수를 반도체장치의 외형 가까이까지 확대하는 것이 가능해지고, 그 결과, 방열특성을 향상할 수 있다.
또한, 제 2 종래기술에서는, 금속블록(5)의 치수가 알루미늄 와이어(8) 배선에 영향을 주고 있지만, 금속블록(5)은 파워소자(1)와는 반대측에서 리드프레임(2a)에 접합되어 있기 때문에, 알루미늄 와이어(8) 배선으로 영향을 주지 않고, 그 치수를 결정할 수 있다.
또한, 본 실시예 1에서는, 종래에 없는 새로운 반도체장치의 구조를 제안하고 있지만, 리드프레임(2a)과 금속블록(5)의 접합을 수지패키지(6)의 형성공정의 직전에 함으로써, 알루미늄 와이어(8) 배선까지는 종래와 같은 공정 및 장치로 제조가 가능하기 때문에, 신규 설비투자 등을 억제할 수 있다.
실시예 2.
도 3은 본 실시예 2에 따른 반도체장치의 회로도이다. 도 3과 같이, 본 실시예 2에 따른 반도체장치는, 예를 들면 삼상 인버터 회로로 구성되어 있다. 구체적으로는, 파워소자(1)는 IGBT(1a)와, IGBT(1a)에 역병렬 접속된 다이오드(1b)를 구비하고, 그 파워소자(1)끼리가 직렬 접속되어 있다. 이것을 암이라고 부른다. 그리고, 본 실시예 2에 따른 반도체장치는, 병렬 접속된 3개의 암을 구비하고 있다.
출력단자 U, V, W는, 예를 들면 교류 모터 등에 접속되고, 입력단자 P, N은 예를 들면 직류전원이 직접 접속되거나, 또한 상용전원으로부터 직류전압을 만드는 순변환 회로의 출력이 접속되거나 한다. 그리고, 제어단자 GUP, GUN, GVP, GVN, GWP, GWN을 제어함으로써 각 IGBT를 온/오프하고, 교류 모터의 회전 동작을 제어한다.
도 4는 본 실시예 2에 따른 반도체장치의 구조를 모식적으로 나타낸 평면도에 있어서, 도 3의 회로도로 도시된 반도체장치의 평면도이다. 그리고, 도 5는, 도 4에서의 화살표시 A-A에서의 단면도에 있어서, 수지패키지를 형성한 후의 단면도이다.
도 4 및 도 5로부터, 본 실시예 2에 따른 반도체장치는, 파워소자(1), 리드프레임(2), 금속블록(5), 절연층(17) 및 수지패키지(6)를 구비하고 있다. 도 4에서는, 구조를 용이하게 파악할 수 있도록 수지패키지(6)의 기재를 생략하고, 이것이 형성되는 영역(16)을 도시하고 있다.
본 실시예 2에 따른 반도체장치는, 상술한 실시예 1에 따른 반도체장치에 있어서 파워소자(1)를 복수로 구비한 것에 있어서, 절연층(17)이 수지패키지(6)와 다른 수지로 구성되어 있는 것이다. 리드프레임(2) 및 금속블록(5)은, 파워소자(1) 사이에서 절연되어 있는 단위(절연단위)마다 설치되어 있고, 각 리드프레임(2)의 다이패드부(3)에 파워소자(1)가 탑재되어 있다. 그리고, 파워소자(1)에 형성되어 있는 전극(미도시됨)은, 리드프레임(2)의 내부 리드부(4)와 알루미늄 와이어(8)에 의해서 접속된다. 각 리드프레임(2)은, 타이바(tie-bar)(80)로 접속되어 있지만,이 타이바(80)는 수지패키지(6)의 형성 후에 절단되고, 각 리드프레임(2)은 분리된다.
금속블록(5)은, 각 리드프레임(2)마다 설치되고, 그 표면에 갖는 볼록부가 파워소자(1)와 대향하도록 리드프레임(2)에 접합되어 있다.
절연층(17)은, 리드프레임(2)과 반대측의 면에서 금속블록(5)에 형성되어 있고, 각 금속블록(5)에 걸쳐 형성되어 있다. 바꿔 말하면, 한 장의 절연층(17) 위에, 각 금속블록(5)이 탑재되어 있다. 절연층(17)은, 고열전도 재료, 예를 들면 세라믹 분말을 충전재로서 혼입한 수지로 형성되어 있다. 세라믹 분말에는, 예를 들면 실리카, 특히 결정성 실리카, 알루미나, 질화알루미늄, 질화규소, 질화붕소 등이 있다. 그리고, 수지패키지(6)는, 절연층(17)을 노출시키면서, 파워소자(1),리드프레임(2) 및 금속블록(5)을 봉지하고 있다. 절연층(17)의 금속블록(5)과 반대측, 요컨대 노출하고 있는 부분에는, 외부 방열기가 부착되는 경우가 있지만, 도 5에서는 기재를 생략하고 있다. 여기서, 도 4에 있어서, P측의 파워소자(1)에 대응하는 금속블록(5)은, N측의 금속블록(5)과 같이 각 파워소자(1)마다 분리되어도 된다. 요컨대, 금속블록(5)은 파워소자(1) 사이의 절연단위마다 설치되고, 그 절연 단위 중에서는 적어도 하나의 파워소자(1)에 대응한 금속블록(5)이 복수로 설치되어도 된다.
다음으로, 수지패키지(6)의 형성방법에 관해서 설명한다. 도 6은 본 실시예 2에 따른 반도체장치에 있어서의 수지패키지(6)의 형성방법을 도시한 도면에 있어서, 예를 들면 트랜스퍼몰드에 의해서 수지패키지(6)는 형성된다. 트랜스퍼몰드장치(100)는, 플런저(20)와 금형(21, 22)을 구비한다. 금형 21과 금형 22로 형성되는 캐비티(23)내에는, 파워소자(1) 및 금속블록(5)이 접합된 리드프레임(2)이 준비되어 있다. 그리고, 캐비티 저면(24)과 금속블록(5)의 사이에 절연층(17)을 배치한다. 예를 들면, 수지패키지(6)에 에폭시계 수지가 사용되어 있는 경우, 같은 에폭시계의 수지 기제(기제란, 주제와 경화제를 포함시킨 것이다)에 충전제로서 세라믹 분말을 혼입하고, 혼련 공정 후의 반경화형, 소위「 B스테이지 」단계의 수지가, 절연층(17)으로서 여기서는 준비되어 있다. 그리고, 타블렛형으로 준비된 봉지수지(26)를 플런저(20)에 의해서 가압함으로써, 용융한 봉지수지(26)가 캐비티(20)내에 충전된다. 그 후, 반경화형의 절연층(17)과 봉지수지(26)를 동시에 경화·성형함으로써, 수지패키지(6)가 형성된다.
이와 같이, 본 실시예 2에 따른 반도체장치에 의하면, 금속블록(5)은, 분리된 리드프레임(2)마다 설치되기 때문에, 파워소자(1)간의 절연을 유지할 수 있다.
또한, 절연층(17)은, 수지패키지(6)의 일부에서는 없게 별도로 설치되므로, 방열특성에 영향을 주는 절연층(17)만큼, 고 열전도의 수지를 사용할 수 있다. 그 결과, 재료비용을 감소할 수 있다.
또한, 절연층(17)과 수지패키지(6)를 동시에 경화·성형하기 위해서, 다른 수지의 계면에 생기는 박리를 감소할 수 있다. 그 결과, 절연 내압이 향상한다.
또한, 상술한 실시예 1에 따른 반도체장치는, 수지패키지(6)에 유동성이 부족한 재료를 사용한 경우, 절연층(7)의 두께가 얇기 때문에, 절연층(7)에 공간이 발생하기 쉽다. 본 실시예 2에서는, 절연층(17)을 금속블록(5)의 표면에 배치한 후에 수지패키지(6)를 형성하기 때문에, 절연층(17)에서의 공간 발생을 감소할 수 있다. 그 결과, 절연 내압이 향상한다. 또한, 절연층(17)의 두께가 안정하므로, 방열특성의 변동을 억제할 수 있다.
또한, 절연층(17)을 금속블록(5)의 표면에 형성하여 경화시킨 후에, 수지패키지(6)를 형성한 반도체장치, 또는 금속블록(5)의 표면을 노출시키면서, 수지패키지(6)를 형성하고, 그 후에 절연층(17)을 형성한 반도체장치에 있어서도, 절연 내압은 저하하지만, 그 이외의 상술한 효과는 얻을 수 있다.
실시예 3.
도 7은 본 실시예 3에 따른 반도체장치의 구조를 모식적으로 나타낸 단면도이다. 본 실시예 3에 따른 반도체장치는, 상술한 실시예 1에 따른 반도체장치에 있어서, 기본적으로는 리드프레임(2a, 2b) 및 금속블록(5)의 형상을 변형한 것이다.
파워소자(1)는 복수의 전극(미도시됨)을 갖고, 리드프레임(2a, 2b)은 그 전극 사이를 절연하기 위해서 분리되어 있다. 그리고, 파워소자(1)는, 리드프레임(2a)의 다이패드부(3)에 탑재되어 있고, 파워소자(1)가 있는 전극은, 리드프레임(2a)의 내부 리드부(4)에 알루미늄 와이어(8)로 접속되어 있다. 또한, 파워소자(1)의 별도의 전극은, 파워소자(1)가 탑재되어 있지 않은 리드프레임(2b)의 내부 리드부(4)에 알루미늄 와이어(8)로 접속되어 있다. 그 결과, 파워소자(1)의 이 전극들간은 절연되어 있다.
또한, 리드프레임(2a)의 다이패드부(3)에 있어서, 파워소자(1)와는 반대측의면에는, 금속블록(5)과의 접합면(52)을 갖는다. 그리고, 리드프레임(2a)의 내부 리드부(4)에 있어서, 알루미늄 와이어(8)와 접속되어 있는 면과 반대측의 면에는, 접합면(52)보다도 파워소자(1)측에 위치하고, 금속블록(5)과의 사이에서 절연공간(61)을 형성하고 있는 비접합면(53)을 갖는다. 바꿔 말하면, 리드프레임(2a)은, 그 다이패드부(3)가 금속블록(5)측에 가라앉혀진 형상을 하고 있고, 그 가라앉혀진 부분과 금속블록(5)이 접합재(10)로 접합되어 있다. 그 밖의 구조에 관해서는, 상술한 실시예 1에 따른 반도체장치와 마찬가지기 때문에, 여기서는 설명을 생략한다.
이와 같이, 본 실시예 3에 따른 반도체장치에 의하면, 리드프레임(2a, 2b)은, 그 다이패드부(3) 이외에서는, 금속블록(5)과의 사이에 절연공간(61)을 형성하고 있기 때문에, 금속블록(5)의 치수를 반도체장치의 외형 가까이까지 확대하는 것이 가능해져, 그 결과, 방열특성을 향상할 수 있다.
또한, 상술한 실시예 1, 2의 반도체장치는, 금속블록(5)에 볼록부를 갖고 있기 때문에, 리드프레임(2, 2a, 2b)과의 접합시에, 금속블록(5)의 표리, 전후를 확인하는 공정이 필요하였다. 본 실시예 3에서는, 리드프레임(2a, 2b)의 형상을 고안하여 절연공간(61)을 유지하고 있기 때문에, 직방체의 금속블록(5)을 사용할 수 있다. 그 때문에, 리드프레임(2)과의 접합시에, 금속블록(5)의 접합방향을 가지런히 하는 공정이 불필요해진다. 그 결과, 반도체장치의 생산성을 향상할 수 있다.
본 발명 중 제1국면에 따른 반도체장치에 의하면, 판형상 절연층을 얇게 하여도 수지패키지의 성형불량을 방지할 뿐만 아니라, 방열성은 물론 열전도율에도 우수한 도전성 접착제(땜납, 도전성 수지 접착제 등)를 사용하기 때문에 방열성을 향상시킬 수 있다.
또한, 본 발명 중 제2국면에 따른 반도체장치에 의하면, 서로 직렬로 접속되는 제1전력용 반도체소자와 제2전력용 반도체소자의 열확산성을 확보하면서, 단일 수지패키지에서의 봉지에 의한 총체적인 콤팩트화, 생산성 향상을 도모할 수 있다.
또한, 본 발명 중 제3국면 및 제4국면에 따른 반도체장치에 의하면, 서로 직렬로 접속되는 제1전력용 반도체소자와 제2전력용 반도체소자의 열확산성을 확보하면서, 단일 수지패키지에서의 봉지에 의한 총체적인 콤팩트화, 생산성 향상을 도모할 수 있을 뿐만 아니라, 판형상 절연체의 단일화에 의한 상기 수지패키지와의 공동에 의한 상기 전력용 반도체소자의 봉지의 신뢰성을 확보할 수 있다.
또한, 본 발명 중 제5국면에 따른 반도체장치에 의하면, 방열성 및 생산성이 우수한 전력용 반도체장치를 싼값에 제공할 수 있다.
또한, 본 발명 중 제6국면 및 제7국면에 따른 반도체장치에 의하면, 판형상 절연층의 외주부와 수지패키지와의 경계의 절연둘레면(沿面)거리를 간단한 구성으로 확보할 수 있다.
또한, 본 발명 중 제8국면에 따른 반도체장치의 제조방법에 의하면, 절연층과 수지패키지가 분리되어 있기 때문에, 방열특성에 영향을 주는 절연층만큼, 고 열전도의 수지를 사용할 수 있다. 그 결과, 재료비용을 감소할 수 있다.
또한, 본 발명 중 제9국면에 따른 반도체장치의 제조방법에 의하면, 판형상 절연층과 수지패키지를 각각 경화시키는 것이 아니라, 동일 공정으로 가열경화시키므로 공정을 단축할 수 있고, 생산성을 높일 수 있을 뿐만아니라, 또한 판형상 절연층과 수지패키지를 동시 경화시킴으로써 서로 계면의 박리를 감소시킬 수 있다.

Claims (9)

  1. 전력용 반도체소자, 상기 전력용 반도체소자와 도전성 접착제를 통해 접합하는 금속블록, 서로 대향하는 제1주면과 제2주면을 가지며, 상기 제1주면이 상기 금속블록 저면의 전역에 접합된 판형상 절연층, 및 상기 전력용 반도체소자와 상기 금속블록을 덮고, 상기 제2주면이 노출하도록 성형된 수지패키지를 구비한 전력용 반도체장치.
  2. 제 1 항에 있어서,
    상기 전력용 반도체소자가 서로 직렬로 접속되는 제1전력용 반도체소자와 제2 전력용 반도체소자로 구성하고,
    상기 금속블록을 상기 제1전력용 반도체소자와 대응하는 제1금속블록과, 상기 제2전력용 반도체소자와 대응하는 제2금속블록으로 구성한 것을 특징으로 하는 전력용 반도체장치.
  3. 전력용 반도체소자, 상기 전력용 반도체소자를 탑재하는 제1면과, 상기 제1면과 서로 대향하는 제2면을 가지는 리드프레임, 서로 대향하는 일단면과 타단면을 가지며, 상기 일단면이, 상기 리드프레임의 상기 제2면에 도전성 접착제를 통해 접착된 금속블록, 서로 대향하는 제1주면과 제2주면을 가지고, 상기 제1주면의 적어도 일부가 상기 금속블록의 상기 타단면에 접합된 판형상 절연층, 및 적어도 상기 전력용 반도체소자와, 상기 리드프레임의 상기 전력용 반도체소자 탑재부와, 상기 금속블록과, 상기 판형상 절연층의 상기 제1주면을 덮고, 상기 제2주면이 노출하도록 성형된 수지패키지를 구비한 전력용 반도체장치.
  4. 제 3 항에 있어서,
    상기 전력용 반도체소자가 서로 직렬로 접속되는 제1 전력용 반도체소자와, 제2 전력용 반도체소자로 구성하고,
    상기 리드프레임을 상기 제1 전력용 반도체소자와 대응하는 제1 리드프레임과, 상기 제2 전력용 반도체소자와 대응하는 제2 리드프레임으로 구성하고,
    상기 금속블록을 상기 제1 전력용 반도체소자와 대응하는 제1 금속블록과, 상기 제2 전력용 반도체소자와 대응하는 제2 금속블록으로 구성하며,
    상기 판형상 절연층은 단일체로 한 것을 특징으로 하는 전력용 반도체장치.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 수지패키지에 비해 상기 판형상 절연층의 열도전율을 크게 한 것을 특징으로 하는 전력용 반도체장치.
  6. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 제1주면과 대향하는 상기 금속블록의 대향면의 면적보다, 상기 제1주면의 면적을 크게 하는 것과 동시에, 상기 대향면의 주연 전역을 상기 제1주면으로 둘러싸도록 한 것을 특징으로 하는 전력용 반도체장치.
  7. 제 5 항에 있어서,
    상기 제1주면과 대향하는 상기 금속블록의 대향면의 면적보다, 상기 제1주면의 면적을 크게 하는 것과 동시에, 상기 대향면의 주연 전역을 상기 제1주면으로 둘러싸도록 한 것을 특징으로 하는 전력용 반도체장치.
  8. 전력용 반도체소자를 준비하는 공정과, 상기 전력용 반도체소자를 도전성접착제를 통해 금속블록에 접착하는 공정과, 서로 대향하는 제1주면과 제2주면을 가지는 판형상 절연층의 상기 제1주면을 상기 금속블록의 저면에 접합시키는 동시에, 상기 저면의 주위를 상기 제1주면으로 둘러싸는 공정과, 적어도 상기 전력용 반도체소자와 상기 금속블록을 덮어 상기 제2주면이 노출하도록 수지패키지를 성형하는 공정을 구비한 전력용 반도체장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 판형상 절연층은 경화 미완료상태에서, 상기 제1주면을 상기 금속블록의 상기 저면에 접합시키고, 상기 수지패키지를 성형하는 공정에 있어서, 상기 수지패키지와 동시에 경화시키는 것을 특징으로 하는 전력용 반도체장치의 제조방법.
KR1020040059215A 2001-02-09 2004-07-28 반도체장치 및 그 제조방법 KR20040080394A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001033707A JP4286465B2 (ja) 2001-02-09 2001-02-09 半導体装置とその製造方法
JPJP-P-2001-00033707 2001-02-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058940A Division KR20020066362A (ko) 2001-02-09 2001-09-24 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040080394A true KR20040080394A (ko) 2004-09-18

Family

ID=18897415

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010058940A KR20020066362A (ko) 2001-02-09 2001-09-24 반도체 장치 및 그 제조방법
KR1020040059215A KR20040080394A (ko) 2001-02-09 2004-07-28 반도체장치 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010058940A KR20020066362A (ko) 2001-02-09 2001-09-24 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US6979909B2 (ko)
JP (1) JP4286465B2 (ko)
KR (2) KR20020066362A (ko)
DE (1) DE10149093B4 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735851B1 (ko) * 2005-03-09 2007-07-04 미쓰비시덴키 가부시키가이샤 반도체 모듈
KR100742719B1 (ko) * 2005-07-04 2007-07-25 미쓰비시덴키 가부시키가이샤 반도체 장치
KR20150064991A (ko) * 2013-12-04 2015-06-12 삼성전자주식회사 반도체소자 패키지 및 그 제조방법

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
DE10142971A1 (de) * 2001-09-01 2003-03-27 Eupec Gmbh & Co Kg Leistungshalbleitermodul
JP2003100986A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
US8169062B2 (en) * 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US7042730B2 (en) * 2002-07-31 2006-05-09 International Rectifier Corporation Non-isolated heatsink(s) for power modules
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
TW582078B (en) * 2002-11-29 2004-04-01 Chipmos Technologies Bermuda Packaging process for improving effective die-bonding area
US7061025B2 (en) * 2003-03-10 2006-06-13 Mccolloch Lawrence R Optoelectronic device packaging assemblies and methods of making the same
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
US7151309B2 (en) * 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) * 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
JP4784150B2 (ja) * 2004-11-10 2011-10-05 富士電機株式会社 半導体装置および、半導体装置の製造方法
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7310191B2 (en) 2006-03-09 2007-12-18 Matsushita Electric Industrial Co., Ltd. Zoom lens system, imaging device and camera
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
JP2007299874A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 熱伝導性基板及び電気伝導性基板
US20070257343A1 (en) * 2006-05-05 2007-11-08 Hauenstein Henning M Die-on-leadframe (dol) with high voltage isolation
JP2007312560A (ja) * 2006-05-22 2007-11-29 Toyota Motor Corp インシュレータおよび回転電機
JP2009545885A (ja) 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US20080122896A1 (en) * 2006-11-03 2008-05-29 Stephenson Iii Stanley W Inkjet printhead with backside power return conductor
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP5067267B2 (ja) * 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP5056620B2 (ja) * 2008-06-30 2012-10-24 新神戸電機株式会社 配線板
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
JP2010182911A (ja) * 2009-02-06 2010-08-19 Renesas Electronics Corp 半導体装置の製造方法及びワイヤボンダ
DE102009045063C5 (de) 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009046172A1 (de) * 2009-10-29 2011-05-05 Robert Bosch Gmbh Kühlkörper mit verbesserter Kühleffizienz, mit Kühlkörper ausgestattete Schaltung und Herstellungsverfahren hierfür
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
DE102010001565A1 (de) * 2010-02-04 2011-08-04 Robert Bosch GmbH, 70469 Leistungsmodul mit einer Schaltungsanordnung, elektrische/elektronische Schaltungsanordnung, Verfahren zur Herstellung eines Leistungsmoduls
JP4717148B1 (ja) * 2010-05-28 2011-07-06 株式会社スズデン 照明器具および照明器具の製造方法
JP5257817B2 (ja) 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9362215B2 (en) * 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9287201B2 (en) * 2010-12-16 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5936310B2 (ja) 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
JP5940799B2 (ja) 2011-11-22 2016-06-29 新光電気工業株式会社 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
DE102011088218B4 (de) * 2011-12-12 2015-10-15 Robert Bosch Gmbh Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
EP2851950B1 (en) * 2012-05-16 2019-02-06 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor module
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
JP2014207430A (ja) 2013-03-21 2014-10-30 ローム株式会社 半導体装置
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2015006118A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
US9324809B2 (en) * 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
DE102014203225A1 (de) * 2014-02-24 2015-01-29 Siemens Aktiengesellschaft Anordnung und Verfahren zur Abfuhr der Wärmeverluste von elektrischen Bauelementen hoher Pulsleistung
US20150279793A1 (en) * 2014-03-27 2015-10-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6407756B2 (ja) * 2014-03-31 2018-10-17 株式会社東芝 半導体モジュールの製造方法
US9978670B2 (en) * 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
DE102014118080B4 (de) * 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
KR101744536B1 (ko) * 2015-02-09 2017-06-08 엘지전자 주식회사 방열유닛 및 이를 포함하는 공기조화기의 실외기
JP6281506B2 (ja) * 2015-02-24 2018-02-21 トヨタ自動車株式会社 半導体モジュール
JP6522402B2 (ja) 2015-04-16 2019-05-29 ローム株式会社 半導体装置
DE102015110655A1 (de) 2015-07-02 2017-01-05 Infineon Technologies Austria Ag Elektronische Vorrichtung und Verfahren zum Herstellen derselben
US9859185B2 (en) 2016-01-28 2018-01-02 Kyocera International, Inc. Semiconductor packaging structure and package having stress release structure
JP6472568B2 (ja) * 2016-03-07 2019-02-20 三菱電機株式会社 半導体装置の製造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP6843731B2 (ja) * 2017-11-22 2021-03-17 三菱電機株式会社 半導体装置
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
US5317194A (en) * 1989-10-17 1994-05-31 Kabushiki Kaisha Toshiba Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JPH06209054A (ja) 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JP2564771B2 (ja) 1994-09-05 1996-12-18 株式会社後藤製作所 放熱板付き半導体装置及びその製造方法
JP3429921B2 (ja) 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JP3345241B2 (ja) 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JPH09186269A (ja) 1996-01-05 1997-07-15 Hitachi Ltd 半導体装置
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
JP3201277B2 (ja) 1996-09-11 2001-08-20 株式会社日立製作所 半導体装置
JPH10135380A (ja) 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JPH1117071A (ja) 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
JPH11243166A (ja) 1998-02-24 1999-09-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735851B1 (ko) * 2005-03-09 2007-07-04 미쓰비시덴키 가부시키가이샤 반도체 모듈
KR100742719B1 (ko) * 2005-07-04 2007-07-25 미쓰비시덴키 가부시키가이샤 반도체 장치
KR20150064991A (ko) * 2013-12-04 2015-06-12 삼성전자주식회사 반도체소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2002237562A (ja) 2002-08-23
US7045907B2 (en) 2006-05-16
US6979909B2 (en) 2005-12-27
US20020109211A1 (en) 2002-08-15
JP4286465B2 (ja) 2009-07-01
KR20020066362A (ko) 2002-08-16
DE10149093B4 (de) 2009-05-07
DE10149093A1 (de) 2002-08-29
US20060022331A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
KR20040080394A (ko) 반도체장치 및 그 제조방법
US10573584B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR100478883B1 (ko) 반도체장치
JP4479121B2 (ja) 半導体装置の製造方法
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
WO2016166834A1 (ja) 半導体装置
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JP2003100987A (ja) 半導体装置
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2015126168A (ja) パワーモジュール
JPH06151657A (ja) 半導体装置及びその製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2002329804A (ja) 半導体装置
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP7142714B2 (ja) 電力用半導体装置の製造方法
WO2022162871A1 (ja) 両面冷却パワーモジュール
JP2626619B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2005217248A (ja) 半導体装置
JP2004207307A (ja) 半導体装置およびその製造方法
JP2001250880A (ja) 金属ベース回路基板と電子モジュールの製造方法
JPS607156A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050427

Effective date: 20060925