JP2021174885A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents
半導体モジュール及び半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP2021174885A JP2021174885A JP2020077798A JP2020077798A JP2021174885A JP 2021174885 A JP2021174885 A JP 2021174885A JP 2020077798 A JP2020077798 A JP 2020077798A JP 2020077798 A JP2020077798 A JP 2020077798A JP 2021174885 A JP2021174885 A JP 2021174885A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor module
- module according
- case member
- heat radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 73
- 229920005989 resin Polymers 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 4
- 239000004952 Polyamide Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920002647 polyamide Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
(1)放熱板2の上面に第1絶縁層3の外周端に沿った枠状の第2絶縁層8を形成する第2絶縁層形成工程と、
(2)第2絶縁層8の内周端を覆うように放熱板2の上面に第1絶縁層3を配置する第1絶縁層配置工程と、
(3)第1絶縁層3の上面に回路板4を配置する回路板配置工程と、
(4)回路板4の上面に半導体素子6を配置するチップ配置工程と、
(5)第1絶縁層配置工程の後、第1絶縁層3の外周を囲う枠状のケース部材7を配置するケース部材配置工程と、を有している。
上記実施の形態に記載の半導体モジュールは、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える。
2 :放熱板
3 :第1絶縁層
4 :回路板
5 :回路板
6 :半導体素子
7 :ケース部材
8 :第2絶縁層
9 :外部端子
20 :冷却フィン
21 :冷却器ケース
22 :凹部
23 :凹凸部
24 :第2凹部
30 :外周端
70 :開口
71 :側壁部
72 :突起部
90 :外側端子部
91 :内側端子部
92 :金属板
93 :外部端子部
94 :回路板
95 :連結部
B :接合材
W1 :配線部材
W2 :配線部材
W3 :配線部材
Claims (20)
- 放熱板と、
前記放熱板の上面に配置された第1絶縁層と、
前記第1絶縁層の上面に配置された回路板と、
前記回路板の上面に配置された半導体素子と、
前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える、半導体モジュール。 - 前記第2絶縁層は、中央が開口された枠状に形成され、
前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、
前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、
前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置されている、請求項1に記載の半導体モジュール。 - 前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、
前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、
前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、
前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている、請求項2に記載の半導体モジュール。 - 前記第1絶縁層の外周端は、前記ケース部材の内周端よりも外側に位置し、
前記第1絶縁層の外周端及び前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項3に記載の半導体モジュール。 - 前記第1絶縁層の外周端は、前記ケース部材の内周端よりも内側に位置し、
前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項3に記載の半導体モジュール。 - 前記ケース部材は、外部接続用の外部端子を有し、
前記回路板と前記外部端子を電気的に接続する配線部材を更に備え、
前記回路板、前記外部端子、及び前記配線部材は、一体成型された金属板で構成される、請求項3から請求項5のいずれかに記載の半導体モジュール。 - 前記第1絶縁層は、可撓性の絶縁シートで構成される、請求項1から請求項6のいずれかに記載の半導体モジュール。
- 前記第2絶縁層は、前記放熱板の上面に配置され、
前記第1絶縁層は、外周端が前記第2絶縁層の少なくとも一部に覆い被さるように配置されている、請求項1から請求項7のいずれかに記載の半導体モジュール。 - 前記第2絶縁層は、絶縁シートにより、又は液状樹脂を硬化させて形成されている、請求項1から請求項8のいずれかに記載の半導体モジュール。
- 前記放熱板は、上面に前記第1絶縁層の外周端に沿って形成された枠状の凹部を有し、
前記第2絶縁層は、前記凹部を埋めるように配置されている、請求項1から請求項9のいずれかに記載の半導体モジュール。 - 前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、
前記ケース部材は、前記凹部に対応する箇所に設けられた突起部を有する、請求項10に記載の半導体モジュール。 - 前記第1絶縁層の外周端は、前記突起部に押し下げられて一部が前記凹部内に入り込んでいる、請求項11に記載の半導体モジュール。
- 前記放熱板の上面には、前記第1絶縁層に対応する箇所に無数の凹凸部が形成されている、請求項1から請求項12のいずれかに記載の半導体モジュール。
- 前記凹凸部は、前記第2絶縁層の外周端よりも内側の範囲で形成されている、請求項13に記載の半導体モジュール。
- 前記放熱板の上面には、前記第1絶縁層が収容された第2凹部が形成されている、請求項1から請求項14のいずれかに記載の半導体モジュール。
- 前記第1絶縁層の厚みは、50μm〜200μmである、請求項1から請求項15のいずれかに記載の半導体モジュール。
- 前記第1絶縁層は、エポキシ、ポリアミド、ポリイミド、又は液晶ポリマーを含む絶縁材料によって形成されている、請求項1から請求項16のいずれかに記載の半導体モジュール。
- 放熱板と、
前記放熱板の上面に配置された第1絶縁層と、
前記第1絶縁層の上面に配置された回路板と、
前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、
前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、
前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、
前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、
前記回路板の上面に前記半導体素子を配置するチップ配置工程と、を有する、半導体モジュールの製造方法。 - 前記第1絶縁層配置工程において、上面に前記回路板が配置された前記第1絶縁層を前記放熱板の上面に配置する、請求項18に記載の半導体モジュールの製造方法。
- 前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程を更に有し、
前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む、請求項18又は請求項19に記載の半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020077798A JP2021174885A (ja) | 2020-04-24 | 2020-04-24 | 半導体モジュール及び半導体モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020077798A JP2021174885A (ja) | 2020-04-24 | 2020-04-24 | 半導体モジュール及び半導体モジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021174885A true JP2021174885A (ja) | 2021-11-01 |
Family
ID=78278339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020077798A Pending JP2021174885A (ja) | 2020-04-24 | 2020-04-24 | 半導体モジュール及び半導体モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021174885A (ja) |
-
2020
- 2020-04-24 JP JP2020077798A patent/JP2021174885A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010147202A1 (ja) | 電力変換装置 | |
EP2717310A1 (en) | Semiconductor device and wiring substrate | |
JPWO2010147201A1 (ja) | 電力変換装置 | |
JP7006812B2 (ja) | 半導体装置 | |
JP2021141222A (ja) | 半導体モジュール | |
JP7247574B2 (ja) | 半導体装置 | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
JP2022065238A (ja) | 半導体装置 | |
JPWO2013141154A1 (ja) | 放熱フィン付き半導体モジュール | |
US10062632B2 (en) | Semiconductor device having improved heat dissipation efficiency | |
US9698076B1 (en) | Metal slugs for double-sided cooling of power module | |
JP7131708B2 (ja) | 半導体装置 | |
JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
US11456285B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2021174885A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP7392319B2 (ja) | 半導体装置 | |
JP6769556B2 (ja) | 半導体装置及び半導体モジュール | |
JP2020184591A (ja) | 半導体装置の製造方法 | |
US11984386B2 (en) | Semiconductor device | |
WO2024095710A1 (ja) | 半導体モジュール | |
US20240071876A1 (en) | Semiconductor module, power converter, and power converter manufacturing method | |
US20240071898A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2023068096A1 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US20240007014A1 (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230313 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240215 |