JP2021174885A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2021174885A
JP2021174885A JP2020077798A JP2020077798A JP2021174885A JP 2021174885 A JP2021174885 A JP 2021174885A JP 2020077798 A JP2020077798 A JP 2020077798A JP 2020077798 A JP2020077798 A JP 2020077798A JP 2021174885 A JP2021174885 A JP 2021174885A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor module
module according
case member
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020077798A
Other languages
English (en)
Inventor
麻優 桑原
Mayu Kuwahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020077798A priority Critical patent/JP2021174885A/ja
Publication of JP2021174885A publication Critical patent/JP2021174885A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】沿面距離を確保して放熱性を向上すること。【解決手段】半導体モジュール(1)は、放熱板(2)と、放熱板の上面に配置された第1絶縁層(3)と、第1絶縁層の上面に配置された回路板(4)と、回路板の上面に配置された半導体素子(6)と、放熱板と第1絶縁層との間において、第1絶縁層の外周端下方を囲うように配置された第2絶縁層(8)と、を備える。【選択図】図1

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
半導体モジュールは、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている(例えば特許文献1−3参照)。
一般に半導体モジュールは、放熱板の上面にDCB(Direct Copper Bonding)基板等の積層基板を配置し、更にDCB基板の上面に半導体素子を配置して構成される。放熱板とDCB基板、及びDCB基板と半導体素子はそれぞれ半田等の接合材を介して接合される。DCB基板は、セラミック等の絶縁層の上面及び下面に金属層を積層した積層基板で構成される。
特開2001−358263号公報 特開2002−050713号公報 特開2014−203978号公報
ところで、DCB基板等の積層基板に半導体素子を配置した半導体モジュールにおいては、放熱板と積層基板上面の金属層との間に電位差を考慮した沿面距離が確保される必要があり、モジュールが大型化する懸念がある。また、半導体素子から放熱板までの厚み、すなわち放熱経路が長いため、半導体素子の放熱効果が十分に発揮されない可能性も存在する。
本発明はかかる点に鑑みてなされたものであり、沿面距離を確保して放熱性を向上することが可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的の1つとする。
本発明の一態様の半導体モジュールは、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える。
また、本発明の一態様の半導体モジュールの製造方法は、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、前記回路板の上面に前記半導体素子を配置するチップ配置工程と、を有する。
本発明によれば、沿面距離を確保して放熱性を向上することが可能である。
本実施の形態に係る半導体モジュールの断面図である。 本実施の形態に係る半導体モジュールの一例を示す分解斜視図である。 図1に示す半導体モジュールのA部分近傍における拡大図である。 第1変形に係る半導体モジュールの部分拡大図である。 第2変形に係る半導体モジュールの部分拡大図である。 第3変形に係る半導体モジュールの部分拡大図である。 第4変形に係る半導体モジュールの部分拡大図である。 第5変形に係る半導体モジュールの部分拡大図である。 第6変形に係る半導体モジュールの部分拡大図である。 第7変形に係る半導体モジュールの部分拡大図である。
以下、本発明を適用可能な半導体モジュールについて説明する。図1は、本実施の形態に係る半導体モジュールの断面図である。図2は、本実施の形態に係る半導体モジュールの一例を示す分解斜視図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。また、図2では、説明の便宜上、図1で示された一部の構成を省略している。
また、以下の図において、インバータ回路を構成する三相が並ぶ方向をX方向、X方向に直交する方向(一対の外部端子が対向する方向)をY方向、高さ方向をZ方向と定義することにする。図示されたX、Y、Zの各軸は互いに直交し、右手系を成している。また、場合によっては、X方向を左右方向、Y方向を前後方向、Z方向を上下方向と呼ぶことがある。これらの方向(前後左右上下方向)は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、XYZ方向のそれぞれとの対応関係が変わることがある。例えば、半導体モジュールの放熱面側(冷却器側)を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をZ方向正側からみた場合を意味する。
本実施の形態に係る半導体モジュールは、例えばパワーモジュール等の電力変換装置に適用されるものであり、インバータ回路を構成するパワーモジュールである。図1では、単一の半導体モジュール1について説明する。例えば、半導体装置が三相インバータ回路を構成する場合、図1の単位モジュールがU相、V相、W相の順にX方向に3つ並んで配置される(図2参照)。
図1及び図2に示すように、半導体モジュール1は、放熱板2と、放熱板2上に配置された第1絶縁層3と、第1絶縁層3上に配置された複数の回路板4、5と、所定の回路板4の上面に配置された半導体素子6と、第1絶縁層3及び半導体素子6を収容するケース部材7と、ケース部材7内に充填される封止樹脂(不図示)と、を含んで構成される。
放熱板2は、上面と下面を有する長方形の板である。また、放熱板2は、X方向に長い平面視矩形状を有している。放熱板2は、例えば銅、アルミニウム又はこれらの合金等からなる金属板であり、表面にメッキ処理が施されてもよい。
放熱板2の下面には、複数の冷却フィン20が設けられている。冷却フィン20は、例えばZ方向下方に向かって突出している。また、放熱板2の下面には、冷却器ケース21が取り付けられている。冷却器ケース21は、複数の冷却フィン20を覆うように上方が開口された箱型に形成されている。冷却器ケース21は、冷媒ジャケット又はウォータージャケットと呼ばれてもよい。また、詳細は後述するが、放熱板2の上面には、矩形枠状に形成された第2絶縁層8が配置されている。第2絶縁層8は、各相に1つずつ配置されている。
放熱板2の上面には、接着剤等(不図示)を介して第1絶縁層3が配置されている。第1絶縁層3は、図2に示すように、平面視矩形状を有し、各相に1つずつ配置されている。第1絶縁層3は、第2絶縁層8に対応して配置されている。第1絶縁層3は、DCB基板やAMB(Active Metal Brazing)基板と異なり、比較的薄い可撓性の絶縁シートで形成される。例えば第1絶縁層3は、エポキシ、ポリアミド、ポリイミドや液晶ポリマー等の樹脂材料により形成されてよい。第1絶縁層3は、これらの樹脂材料から選択される複数の材料により形成されてもよい。また、詳細は後述するが、第1絶縁層3の厚みは、10μm〜200μm、好ましくは50μm〜200μmである。なお、第1絶縁層3は、絶縁フィルムと呼ばれてもよい。
図1に示すように、第1絶縁層3の上面には、複数(図1では2つ)の回路板4、5が配置されている。回路板4、5は、電気的に互いに独立している。回路板4、5は、銅箔等によって形成される所定厚みの金属層で構成され、例えば導電層と呼ばれてもよい。また、回路板4、5は、平面視矩形状を有し、Y方向に並んで配置されている。回路板4、5は、後述する配線部材W3や半導体素子6を介し、所望の電気回路すなわち主電流が流れる主配線層を構成する。これらの回路板は、所定厚みの金属板をプレス加工によって所定の形状に成型され、接着剤等を介して第1絶縁層3上に貼り付けられてもよい。また、これに限らず、回路板は、エッチング等によって第1絶縁層3上に形成されてもよい。
Y方向正側に位置する回路板4の上面には、半田等の接合材Bを介して半導体素子6が配置されている。半導体素子6は、各相に一つずつ配置されている。半導体素子6は、例えばシリコン(Si)、炭化けい素(SiC)、窒化ガリウム(GaN)等の半導体基板によって平面視矩形状に形成される。本実施の形態において、半導体素子6は、IGBT素子とFWD素子の機能を一体化したRC(Reverse Conducting)−IGBT素子、又はパワーMOSFET素子で構成される。
なお、半導体素子6は、これに限定されず、IGBT、BJT(Bipolar junction transistor)等のスイッチング素子とFWD等のダイオードを組み合わせて構成されてもよい。また、半導体素子6として、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)−IGBT等を用いてもよい。また、半導体素子6の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施の形態における半導体素子6は、半導体基板にトランジスタ等の機能素子を形成した、縦型のスイッチング素子である。
また、放熱板2の上面には、第1絶縁層3及び半導体素子6の周囲を囲うケース部材7が配置されている。ケース部材7は、放熱板2に対応して、X方向に長い平面視矩形状を有している。また、ケース部材7には、各半導体素子6に対応して3つの開口70が形成されている。開口70は、第1絶縁層3の外周より僅かに小さく、半導体素子6の外周より大きい平面視矩形状を有している。これにより、ケース部材7は、層毎に第1絶縁層3及び半導体素子6の周囲を囲う枠状に形成され、半導体素子6や封止樹脂を収容する空間が画定される。
ケース部材7は、例えば合成樹脂によって成形され、接着剤(不図示)を介して放熱板2の上面に接合される。詳細は後述するが、ケース部材7は、放熱板2との間で第1絶縁層3の外周端を上下で挟み込むように配置される。
図1に示すように、ケース部材7の一部を構成し、Y方向で対向する一対の側壁部71には、外部接続用の外部端子9が配置されている。外部端子9は、主電流用の外部接続端子を構成し、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材の板状体をL字状に折り曲げて形成される。外部端子9は、一体成型により、ケース部材7に埋め込まれている。外部端子9の一端は、側壁部71の上端から突出した外側端子部90を構成する。また、外部端子9の他端は、側壁部71の内側に突出した内側端子部91を構成する。
外部端子9と回路板4、5は、配線部材によって電気的に接続される。具体的にY方向正側の内側端子部91と回路板4は、配線部材W1によって接続される。Y方向負側の内側端子部91と回路板5は、配線部材W2によって接続される。また、回路板5と半導体素子6の上面電極は、配線部材W3によって電気的に接続されている。
これらの配線部材には、導体ワイヤ(ボンディングワイヤ)が用いられる。導体ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか1つ又はそれらの組み合わせを用いることができる。また、配線部材として導体ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。また、詳細は後述するが、配線部材は、外部端子9や回路板4、5と一体的に形成された金属板で構成されてもよい。
開口70により形成されたケース部材7の内部空間には、封止樹脂が充填される。封止樹脂は、例えば上面がケース部材7の上端に至るまで充填されてよい。これにより、ケース部材7内の各種構成部品(第1絶縁層3、回路板4、5、半導体素子6、配線部材W1−W3)が封止される。なお、封止樹脂には、エポキシ樹脂やシリコーンゲルを用いることが可能である。
ところで、一般的な半導体モジュールにおいては、DCB基板等の積層基板の下面に半田を介して冷却器が接合され、積層基板の上面に半田を介して半導体素子が接合されている。積層基板は、セラミック等の絶縁層の上面及び下面に金属層を積層して構成され、半導体素子は、絶縁層上の金属層の上面に接合されるため、半導体素子の沿面距離が十分に確保されないという問題があった。特に、セラミック基板は比較的固い素材であるため、放熱板とケースとの間で挟み込むと割れてしまう可能性があり、沿面距離を確保することが困難であった。また、積層基板は、上記したように少なくとも3層で構成されるため、積層基板の厚みや半田の厚み分だけ半導体素子と冷却器との放熱経路が長くなってしまう。この結果、冷却効果が十分に発揮されないという問題もあった。
そこで、本件発明者は、半導体素子の沿面距離及び放熱距離に着目し、本発明に想到した。具体的に本実施の形態では、放熱板2の上面にDCB基板等の積層基板ではなく、可撓性の絶縁シート(第1絶縁層3)が配置されている。第1絶縁層3の上面には回路板4が配置され、回路板4の上面には半導体素子6が配置されている。また、放熱板2と第1絶縁層3との間において、第1絶縁層の外周端下方を囲うように第2絶縁層8が配置されている。すなわち、第1絶縁層3は、半導体素子6の直下に位置しており、第2絶縁層8は、半導体素子6の直下ではなく、半導体素子6よりも外周側で比較的離れた箇所に位置している。
この構成によれば、DCB基板等に比べて薄い絶縁シートにより第1絶縁層3を構成することが可能である。このため、半導体素子6と放熱板2との距離が短くなって放熱経路が短縮化される。この結果、放熱性を向上することが可能である。また、第1絶縁層3の外周端に第2絶縁層8が配置されることで、回路板4から第1絶縁層及び第2絶縁層8を回り込むように沿面距離を確保することが可能である。
ここで、図2及び図3を参照して、第2絶縁層8の周辺構造について詳細に説明する。図3は、図1に示す半導体モジュールのA部分近傍における拡大図である。図2及び図3に示すように、第2絶縁層8は、中央が開口された矩形枠状に形成されている。
より具体的に放熱板2の上面には、矩形枠状の凹部22が形成されている。凹部22は、放熱板2の上面から所定の深さで形成されている。第2絶縁層8は、凹部22を埋めるように配置されている。第2絶縁層8の上面は、放熱板2の上面と面一になっている。第2絶縁層8は、凹部22に対応して矩形枠状に形成された可撓性のシート材を凹部22内に載置するように構成されてもよい。
また、第2絶縁層8は、ペースト状の樹脂(液状樹脂)を凹部22内に充填して硬化させることで形成されてもよい。第2絶縁層8は、例えば、エポキシ、ポリアミド、ポリイミドや液晶ポリマー等の樹脂材料の他、封止樹脂と同じシリコーンゲル等により形成されてよい。第2絶縁層8は、これらの樹脂材料から選択される複数の材料により形成されてもよい。第2絶縁層8をペースト状の樹脂を硬化させて形成することにより、ケース部材7や第1絶縁層3の密着性を考慮することなく沿面距離を確保することが可能である。また、第2絶縁層8は、ケース部材7及び放熱板2に対する密着力が、第1絶縁層3よりも高いことが好ましい。第2絶縁層8は、セラミック、ガラスやマイカなどの硬質の絶縁材料で形成されてもよい。なお、図2に示すように、半導体モジュール1が複数の第1絶縁層3を有する場合、複数の第2絶縁層8は互いに接続されてもよい。沿面距離を確保できる範囲で、複数の第1絶縁層3の外周端下方に枠上の単一の第2絶縁層8が配置されてもよい。また、第2絶縁層8は、沿面距離を確保できる範囲で、不連続部を有してもよい。すなわち、第2絶縁層8は、断続的に配置されてもよい。
図3に示すように、第2絶縁層8の内周端は、第1絶縁層3の外周端よりも内側に位置している。また、第2絶縁層8の外周端は、第1絶縁層3の外周端よりも外側に位置している。すなわち、第1絶縁層と第2絶縁層は、少なくとも一部が平面視で重なるように配置されている。
また、ケース部材7と第2絶縁層8との関係では、第2絶縁層8の内周端が、ケース部材7の内周端よりも内側に位置している。また、第2絶縁層8の外周端は、ケース部材7の外周端よりも内側に位置している。すなわち、第2絶縁層8とケース部材7は、少なくとも一部が平面視で重なるように配置されている。
これらの構成によれば、第1絶縁層3の外周端に連なるように第2絶縁層8が配置されることで、導電体である回路板4と近傍の導電体(例えば放熱板2)との沿面距離を十分に確保することが可能である。
また、第1絶縁層3の外周端は、ケース部材7の内周端よりも外側に位置している。第1絶縁層3の外周端及び第2絶縁層8は、放熱板2とケース部材7との間に挟まれている。本実施の形態では、第1絶縁層3として可撓性を有する絶縁シートを用いたことにより、第1絶縁層3をケース部材7と放熱板2で挟み込んでも、第1絶縁層3が割れるような事態は生じない。よって、絶縁体であるケース部材7も活用して沿面距離をより確保することが可能である。
このように構成される半導体モジュール1は、以下の方法により製造することが可能である。具体的に本実施の形態に係る半導体モジュール1の製造方法は、図1及び図2に示すように、
(1)放熱板2の上面に第1絶縁層3の外周端に沿った枠状の第2絶縁層8を形成する第2絶縁層形成工程と、
(2)第2絶縁層8の内周端を覆うように放熱板2の上面に第1絶縁層3を配置する第1絶縁層配置工程と、
(3)第1絶縁層3の上面に回路板4を配置する回路板配置工程と、
(4)回路板4の上面に半導体素子6を配置するチップ配置工程と、
(5)第1絶縁層配置工程の後、第1絶縁層3の外周を囲う枠状のケース部材7を配置するケース部材配置工程と、を有している。
上記した(1)〜(5)の各工程は、矛盾が生じない限り、実施する順序を入れ替えてもよい。例えば、(3)の回路板配置工程の後に(2)の第1絶縁層配置工程を実施してもよい。この場合、第1絶縁層配置工程において、上面に回路板4が配置された第1絶縁層3を放熱板2の上面に配置する。また、(5)のケース部材配置工程において、第1絶縁層3及び/又は第2絶縁層8を放熱板及びケース部材で挟み込むことが好ましい。また、各部材の配置工程においては、加圧、加熱、接着等、種々の方法を採用することが可能である。
以上説明したように、本実施の形態によれば、放熱板2の上面に第1絶縁層3を配置し、放熱板2と第1絶縁層3との間において、第1絶縁層の外周端下方を囲うように第2絶縁層8を配置したことにより、沿面距離を確保して放熱性を向上することが可能である。
次に、図4から図10を参照して、変形例について説明する。図4は、第1変形に係る半導体モジュールの部分拡大図である。図5は、第2変形に係る半導体モジュールの部分拡大図である。図6は、第3変形に係る半導体モジュールの部分拡大図である。図7は、第4変形に係る半導体モジュールの部分拡大図である。図8は、第5変形に係る半導体モジュールの部分拡大図である。図9は、第6変形に係る半導体モジュールの部分拡大図である。図10は、第7変形に係る半導体モジュールの部分拡大図である。
上記実施の形態では、放熱板2の上面に凹部22を形成し、凹部22を埋めるように第2絶縁層8を配置する場合について説明したが、この構成に限定されない。図4に示す構成であってもよい。図4に示すように、第2絶縁層8が放熱板2の上面に直に配置(塗布)され、第1絶縁層3の外周端が第2絶縁層8の少なくとも一部に覆い被さるように配置されてもよい。第2絶縁層8にペースト状の樹脂を用いることで、図4に示すように外面がなだらかに湾曲した曲面を成すことが可能である。また、第1絶縁層3が可撓性を有するため、第2絶縁層8の外面形状に関係なく、第1絶縁層3の外周端が第2絶縁層8の上面に隙間なく覆い被さることが可能である。また、第2絶縁層8としてペースト状の樹脂を用いたことにより、第1絶縁層3、ケース部材7及び放熱板2に対する第2絶縁層8の密着力をより高めることが可能である。
また、上記実施の形態では、第1絶縁層3がケース部材7と放熱板2との間に挟み込まれる場合について説明したが、この構成に限定されない。図5に示す構成も可能である。図5に示すように、第1絶縁層3は、ケース部材7と放熱板2との間に挟み込まれなくてもよい。具体的には、第1絶縁層3の外周端がケース部材7の内周端よりも内側に位置している。第2絶縁層8のみが放熱板2とケース部材7との間に挟まれている。この構成であっても、第1絶縁層3と第2絶縁層8、及びケース部材7と第2絶縁層8の密着性を高めて沿面距離を確保することが可能である。
また、図6に示すように、ケース部材7に位置決め用に突起部72を設けてもよい。突起部72は、放熱板2上の凹部22に対応する箇所に設けられている。より具体的に突起部72は、ケース部材7の下面から下方に向かって突出している。突起部72は、凹部22に対応して平面視矩形枠状に形成されてもよい。また、突起部72は、複数のピンを所定間隔開けて平面視矩形状に並ぶように配置されてよい。突起部72の先端は、凹部22に入り込み、その側面が凹部22の外周側の内側面に当接することが好ましい。これにより、ケース部材7を取り付ける際の位置決めがし易くなり、組み立て効率を高めることが可能である。
また、図7に示すように、位置決め用の突起部72を凹部22に係合させる際、突起部72の先端で第1絶縁層3の外周端30を押し下げるように構成してもよい。すなわち、第1絶縁層3の外周端30は、突起部72に押し下げられて一部が凹部22内に入り込んでいる。このとき、凹部22内の第2絶縁層8は、硬化前のペースト状の樹脂であることが好ましい。これらの構成によれば、ケース部材7の位置決めを容易にしつつも、第1絶縁層3と第2絶縁層8との密着性を向上することが可能である。
また、図8に示すように、放熱板2の上面を粗化することによって第1絶縁層3を放熱板2に接着する際の密着性を高めることも可能である。具体的に放熱板2の上面には、第1絶縁層3に対応する箇所に無数の凹凸部23が形成されている。凹凸部23は、エッチングやブラスト加工により、放熱板2の上面を粗化することで形成される。また、凹凸部23は、第2絶縁層8の外周端よりも内側の範囲で形成されていることが好ましい。凹凸部23の範囲が第2絶縁層8の外周端に至らないことで、ペースト状の樹脂を塗布した際の流動性を抑制することが可能である。すなわち、凹凸部23により、ペースト状の樹脂が拡散し易くなってしまうため、これを防止する趣旨である。
また、上記実施の形態では、外部端子9と回路板4(回路板5)を接続する配線部材W1(配線部材W2)が、導体ワイヤで構成される場合について説明したが、この構成に限定されない。例えば、図9に示すように、回路板、外部端子、及び配線部材が、一体成型された金属板92で構成されてもよい。具体的に金属板92は、複数回折り曲げられて形成されており、一体成型によりケース部材7に埋め込まれている。金属板92は、一端がケース部材7の上面から突出する外部端子部93と、他端が第1絶縁層3の上面に接合される回路板94と、外部端子部93と回路板94とを連結する連結部95と、を有している。一体化された金属板92を用いることにより、半導体モジュール1の部品点数を低減すると共に、組み立て工数を削減することが可能である。
また、図10に示すように、放熱板2の上面に凹部22とは別に第1絶縁層3を収容するための第2凹部24を形成してもよい。より具体的に放熱板2の上面には、第1絶縁層3に対応して所定深さの第2凹部24が形成されている。第2凹部24は、平面視矩形状を有している。また、第2凹部24の深さは、第1絶縁層3の厚みよりも大きいことが好ましい。これにより、第1絶縁層3の突出高さを小さくすることができ、モジュール全体として低背化を実現することが可能である。なお、第2凹部24の外周には、断面視でクランク状に形成された段部を有する凹部22が形成されている。第2凹部24には第1絶縁層3が収容され、凹部22には第2絶縁層8が配置される。この場合、第2絶縁層8は、予め凹部22の形状に合わせて成形されたシートで構成されてよく、又は、ペースト状の樹脂を凹部22に沿って塗布してもよい。
また、上記実施の形態において、半導体素子の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、第1絶縁層3、回路板4、5や半導体素子6が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。これらの構成は、上記以外の多角形状に形成されてもよい。
また、上記実施の形態では、半導体モジュール1が、単位モジュールをU相、V相、W相の順にX方向に3つ並んで配置して構成される場合について説明したが、この構成に限定されない。単位モジュールの配列数、配列方向は適宜変更が可能である。また、ケース部材7がU相、V相、W相の三相分を一体化して形成されているが、これに限定されず、適宜変更が可能である。ケース部材7は、単位モジュール毎に分割して設けられてもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える。
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、中央が開口された枠状に形成され、前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置されている。
上記実施の形態に記載の半導体モジュールは、前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記ケース部材の内周端よりも外側に位置し、前記第1絶縁層の外周端及び前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記ケース部材の内周端よりも内側に位置し、前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている。
上記実施の形態に記載の半導体モジュールにおいて、前記ケース部材は、外部接続用の外部端子を有し、前記回路板と前記外部端子を電気的に接続する配線部材を更に備え、前記回路板、前記外部端子、及び前記配線部材は、一体成型された金属板で構成される。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層は、可撓性の絶縁シートで構成される。
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、前記放熱板の上面に配置され、前記第1絶縁層は、外周端が前記第2絶縁層の少なくとも一部に覆い被さるように配置されている。
上記実施の形態に記載の半導体モジュールにおいて、前記第2絶縁層は、絶縁シートにより、又は液状樹脂を硬化させて形成されている。
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板は、上面に前記第1絶縁層の外周端に沿って形成された枠状の凹部を有し、前記第2絶縁層は、前記凹部を埋めるように配置されている。
上記実施の形態に記載の半導体モジュールは、前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、前記ケース部材は、前記凹部に対応する箇所に設けられた突起部を有する。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の外周端は、前記突起部に押し下げられて一部が前記凹部内に入り込んでいる。
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板の上面には、前記第1絶縁層に対応する箇所に無数の凹凸部が形成されている。
上記実施の形態に記載の半導体モジュールにおいて、前記凹凸部は、前記第2絶縁層の外周端よりも内側の範囲で形成されている。
上記実施の形態に記載の半導体モジュールにおいて、前記放熱板の上面には、前記第1絶縁層が収容された第2凹部が形成されている。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層の厚みは、50μm〜200μmである。
上記実施の形態に記載の半導体モジュールにおいて、前記第1絶縁層は、エポキシ、ポリアミド、ポリイミド、又は液晶ポリマーを含む絶縁材料によって形成されている。
上記実施の形態に記載の半導体モジュールの製造方法は、放熱板と、前記放熱板の上面に配置された第1絶縁層と、前記第1絶縁層の上面に配置された回路板と、前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、前記回路板の上面に前記半導体素子を配置するチップ配置工程と、を有する。
上記実施の形態に記載の半導体モジュールの製造方法は、前記第1絶縁層配置工程において、上面に前記回路板が配置された前記第1絶縁層を前記放熱板の上面に配置する。
上記実施の形態に記載の半導体モジュールの製造方法は、前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程を更に有し、前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む。
以上説明したように、本発明は、沿面距離を確保して放熱性を向上することができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。
1 :半導体モジュール
2 :放熱板
3 :第1絶縁層
4 :回路板
5 :回路板
6 :半導体素子
7 :ケース部材
8 :第2絶縁層
9 :外部端子
20 :冷却フィン
21 :冷却器ケース
22 :凹部
23 :凹凸部
24 :第2凹部
30 :外周端
70 :開口
71 :側壁部
72 :突起部
90 :外側端子部
91 :内側端子部
92 :金属板
93 :外部端子部
94 :回路板
95 :連結部
B :接合材
W1 :配線部材
W2 :配線部材
W3 :配線部材

Claims (20)

  1. 放熱板と、
    前記放熱板の上面に配置された第1絶縁層と、
    前記第1絶縁層の上面に配置された回路板と、
    前記回路板の上面に配置された半導体素子と、
    前記放熱板と前記第1絶縁層との間において、前記第1絶縁層の外周端下方を囲うように配置された第2絶縁層と、を備える、半導体モジュール。
  2. 前記第2絶縁層は、中央が開口された枠状に形成され、
    前記第2絶縁層の内周端は、前記第1絶縁層の外周端よりも内側に位置し、
    前記第2絶縁層の外周端は、前記第1絶縁層の外周端よりも外側に位置し、
    前記第1絶縁層と前記第2絶縁層は、少なくとも一部が平面視で重なるように配置されている、請求項1に記載の半導体モジュール。
  3. 前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、
    前記第2絶縁層の内周端は、前記ケース部材の内周端よりも内側に位置し、
    前記第2絶縁層の外周端は、前記ケース部材の外周端よりも内側に位置し、
    前記第2絶縁層と前記ケース部材は、少なくとも一部が平面視で重なるように配置されている、請求項2に記載の半導体モジュール。
  4. 前記第1絶縁層の外周端は、前記ケース部材の内周端よりも外側に位置し、
    前記第1絶縁層の外周端及び前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項3に記載の半導体モジュール。
  5. 前記第1絶縁層の外周端は、前記ケース部材の内周端よりも内側に位置し、
    前記第2絶縁層は、前記放熱板と前記ケース部材との間に挟まれている、請求項3に記載の半導体モジュール。
  6. 前記ケース部材は、外部接続用の外部端子を有し、
    前記回路板と前記外部端子を電気的に接続する配線部材を更に備え、
    前記回路板、前記外部端子、及び前記配線部材は、一体成型された金属板で構成される、請求項3から請求項5のいずれかに記載の半導体モジュール。
  7. 前記第1絶縁層は、可撓性の絶縁シートで構成される、請求項1から請求項6のいずれかに記載の半導体モジュール。
  8. 前記第2絶縁層は、前記放熱板の上面に配置され、
    前記第1絶縁層は、外周端が前記第2絶縁層の少なくとも一部に覆い被さるように配置されている、請求項1から請求項7のいずれかに記載の半導体モジュール。
  9. 前記第2絶縁層は、絶縁シートにより、又は液状樹脂を硬化させて形成されている、請求項1から請求項8のいずれかに記載の半導体モジュール。
  10. 前記放熱板は、上面に前記第1絶縁層の外周端に沿って形成された枠状の凹部を有し、
    前記第2絶縁層は、前記凹部を埋めるように配置されている、請求項1から請求項9のいずれかに記載の半導体モジュール。
  11. 前記第1絶縁層及び前記半導体素子の周囲を囲う枠状のケース部材を更に備え、
    前記ケース部材は、前記凹部に対応する箇所に設けられた突起部を有する、請求項10に記載の半導体モジュール。
  12. 前記第1絶縁層の外周端は、前記突起部に押し下げられて一部が前記凹部内に入り込んでいる、請求項11に記載の半導体モジュール。
  13. 前記放熱板の上面には、前記第1絶縁層に対応する箇所に無数の凹凸部が形成されている、請求項1から請求項12のいずれかに記載の半導体モジュール。
  14. 前記凹凸部は、前記第2絶縁層の外周端よりも内側の範囲で形成されている、請求項13に記載の半導体モジュール。
  15. 前記放熱板の上面には、前記第1絶縁層が収容された第2凹部が形成されている、請求項1から請求項14のいずれかに記載の半導体モジュール。
  16. 前記第1絶縁層の厚みは、50μm〜200μmである、請求項1から請求項15のいずれかに記載の半導体モジュール。
  17. 前記第1絶縁層は、エポキシ、ポリアミド、ポリイミド、又は液晶ポリマーを含む絶縁材料によって形成されている、請求項1から請求項16のいずれかに記載の半導体モジュール。
  18. 放熱板と、
    前記放熱板の上面に配置された第1絶縁層と、
    前記第1絶縁層の上面に配置された回路板と、
    前記回路板の上面に配置された半導体素子と、を備える半導体モジュールの製造方法であって、
    前記放熱板の上面に前記第1絶縁層の外周端に沿った枠状の第2絶縁層を形成する第2絶縁層形成工程と、
    前記第2絶縁層の内周端を覆うように前記放熱板の上面に前記第1絶縁層を配置する第1絶縁層配置工程と、
    前記第1絶縁層の上面に前記回路板を配置する回路板配置工程と、
    前記回路板の上面に前記半導体素子を配置するチップ配置工程と、を有する、半導体モジュールの製造方法。
  19. 前記第1絶縁層配置工程において、上面に前記回路板が配置された前記第1絶縁層を前記放熱板の上面に配置する、請求項18に記載の半導体モジュールの製造方法。
  20. 前記第1絶縁層配置工程の後、前記第1絶縁層の外周を囲う枠状のケース部材を配置するケース部材配置工程を更に有し、
    前記ケース部材配置工程において、前記第1絶縁層及び/又は前記第2絶縁層を前記放熱板及び前記ケース部材で挟み込む、請求項18又は請求項19に記載の半導体モジュールの製造方法。
JP2020077798A 2020-04-24 2020-04-24 半導体モジュール及び半導体モジュールの製造方法 Pending JP2021174885A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020077798A JP2021174885A (ja) 2020-04-24 2020-04-24 半導体モジュール及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020077798A JP2021174885A (ja) 2020-04-24 2020-04-24 半導体モジュール及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2021174885A true JP2021174885A (ja) 2021-11-01

Family

ID=78278339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020077798A Pending JP2021174885A (ja) 2020-04-24 2020-04-24 半導体モジュール及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2021174885A (ja)

Similar Documents

Publication Publication Date Title
WO2010147202A1 (ja) 電力変換装置
EP2717310A1 (en) Semiconductor device and wiring substrate
JPWO2010147201A1 (ja) 電力変換装置
JP7006812B2 (ja) 半導体装置
JP2021141222A (ja) 半導体モジュール
JP7247574B2 (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP3764687B2 (ja) 電力半導体装置及びその製造方法
JP2022065238A (ja) 半導体装置
JPWO2013141154A1 (ja) 放熱フィン付き半導体モジュール
US10062632B2 (en) Semiconductor device having improved heat dissipation efficiency
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP7131708B2 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2021174885A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7392319B2 (ja) 半導体装置
JP6769556B2 (ja) 半導体装置及び半導体モジュール
JP2020184591A (ja) 半導体装置の製造方法
US11984386B2 (en) Semiconductor device
WO2024095710A1 (ja) 半導体モジュール
US20240071876A1 (en) Semiconductor module, power converter, and power converter manufacturing method
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
US20240007014A1 (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240215