JP2022065238A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022065238A
JP2022065238A JP2020173649A JP2020173649A JP2022065238A JP 2022065238 A JP2022065238 A JP 2022065238A JP 2020173649 A JP2020173649 A JP 2020173649A JP 2020173649 A JP2020173649 A JP 2020173649A JP 2022065238 A JP2022065238 A JP 2022065238A
Authority
JP
Japan
Prior art keywords
semiconductor device
bottom plate
plate
cooler
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020173649A
Other languages
English (en)
Inventor
新一郎 安達
Shinichiro Adachi
一雄 榎本
Kazuo Enomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020173649A priority Critical patent/JP2022065238A/ja
Priority to US17/461,693 priority patent/US20220122902A1/en
Priority to CN202111018740.4A priority patent/CN114373723A/zh
Priority to DE102021209589.5A priority patent/DE102021209589A1/de
Publication of JP2022065238A publication Critical patent/JP2022065238A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の高さを低く抑えること。【解決手段】半導体装置（１）は、底板（３１）と、底板上に配置された複数のフィン（３２）と、複数のフィンを覆うカバー部材（３３）であって、複数のフィンを挟んで底板と対向する放熱面（３３１）を持つカバー部材と、を有し、底板、複数のフィン及びカバー部材によって囲まれた空間により冷却水の流路が形成された冷却器（３）と、放熱面とは反対側の、カバー部材の第一面（３３２）に、絶縁基板（６）を介して配置された半導体素子（７）と、冷却器上に配置され、絶縁基板及び半導体素子（７）を封止する絶縁部材（４，５）と、を備える。カバー部材は、複数のフィンを覆う部分（３３ａ、３３ｂ）の外方に延在する板状部（３３ｃ）が形成され、板状部が底板と接合されている。板状部は、第二面（３３３）を有する。絶縁部材は、第二面上に接合されている。底板から放熱面を向く高さ方向に関し、第二面は、第一面よりも高さ位置が低い面となっている。【選択図】図２

Description

本発明は、半導体装置に関する。
半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
この種の半導体モジュールと冷却器が一体となった半導体装置が知られている。例えば特許文献１に、その具体的構成が記載されている。
特許文献１に記載の半導体装置は、冷却器上にベース板を介して半導体素子が配置されている。半導体モジュールの動作に伴って発生する熱は、冷却器の内部で循環する冷媒を介して放熱される。これにより、半導体モジュールが冷却される。
特開２０１２－４９１６７号公報
半導体素子を含む半導体モジュールの内部構造が剥き出しになっていると、この内部構造が外的要因により損傷等する虞がある。そこで、冷却器の天板上に枠状のケース部材を配置することにより、天板上に配置された上記の内部構造を囲い、天板とケース部材に囲われた空間に熱硬化性樹脂を充填して上記の内部構造を封止する構成の半導体装置が実用に供されている。
しかし、このような半導体装置では、その高さが少なくとも冷却器の全高とケース部材の全高の合計となってしまう。そのため、例えば高さ方向のスペースが低い箇所に半導体装置を取り付けることが難しい。
本発明はこのような事情に鑑みてなされたものであり、高さを低く抑えることが可能な半導体装置を提供することを目的の１つとする。
本発明の一実施形態に係る半導体装置は、底板と、前記底板上に配置された複数のフィンと、前記複数のフィンを覆うカバー部材であって、前記複数のフィンを挟んで前記底板と対向する放熱面を持つカバー部材と、を有し、前記底板、前記複数のフィン及び前記カバー部材によって囲まれた空間により冷却水の流路が形成された冷却器と、前記放熱面とは反対側の、前記カバー部材の第一面に、絶縁基板を介して配置された半導体素子と、前記冷却器上に配置され、前記絶縁基板及び前記半導体素子を封止する絶縁部材と、を備え、前記カバー部材は、前記複数のフィンを覆う部分の外方に延在する板状部が形成され、前記板状部が前記底板と接合されており、前記板状部は、第二面を有し、前記絶縁部材は、前記第二面上に接合され、前記底板から前記放熱面を向く高さ方向に関し、前記第二面は、前記第一面よりも高さ位置が低い面となっている。
本発明によれば、半導体装置において高さを低く抑えることができる。
本発明の一実施形態に係る半導体装置を模式的に示す平面図である。 本発明の一実施形態に係る半導体装置の断面図である。 本発明の一実施形態に係る冷却器の上方斜視図である。 本発明の一実施形態に係る冷却器の下方斜視図である。 本発明の一実施形態に係る冷却器からカバー部材の図示を省略して示す、冷却器の平面図である。 本発明の一実施形態に係る半導体装置の一部構成の断面図である。 本発明の変形例１に係る半導体装置の断面図である。 本発明の変形例２に係る半導体装置の断面図である。 本発明の変形例３に係る半導体装置の断面図である。 本発明の変形例４に係る半導体装置の断面図である。
以下、本発明を適用可能な半導体装置について説明する。なお、以下の説明において、共通の又は対応する要素については、同一又は類似の符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る半導体装置１を模式的に示す平面図である。図２は、半導体装置１の内部構造を示す、図１のＡ－Ａ線断面図である。なお、図２では、便宜上、据付先であるインバータ装置の筐体１００の断面も示す。以下に示す半導体装置１はあくまで一例にすぎず、本発明に係る半導体装置はこれに限定されることなく適宜変更が可能である。
以下の説明において、半導体装置１の長手方向（複数の半導体モジュール２が並ぶ方向）、短手方向、高さ方向をそれぞれ、Ｘ方向、Ｙ方向、Ｚ方向とする。Ｘ方向、Ｙ方向及びＺ方向は互いに直交し、右手系をなす。また、説明の便宜上、Ｚ方向正側（矢じりが指す側）を上側とも呼び、Ｚ方向負側を下側とも呼ぶ。なお、これらの方向の呼称は、構成要素の相対的な位置関係を説明するために便宜上用いる呼称であり、絶対的な方向を示すものではない。例えば、Ｚ方向（上下方向）は、必ずしも鉛直方向とは限らず、例えば水平方向であってもよい。また、本明細書において、平面視は、半導体装置１の上面をＺ方向正側からみた場合を意味する。
また、各図において、必ずしも全ての要素に符号を付してはいない。具体的には、１つの図面内に同一の要素が複数示される場合、これら同一の要素のうち、代表する一部の要素にのみ符号を付し、残りの要素については符号を省略することがある。例えば図１では、複数の制御端子１０のうち一部の制御端子１０に符号１０を付し、残りの制御端子１０については符号１０を省略している。
本発明の一実施形態に係る半導体装置１は、例えばパワーモジュール等の電力変換装置に適用されるものであり、インバータ回路を構成するパワーモジュールである。図１及び図２に示されるように、半導体装置１は、複数（本実施形態では３つ）の半導体モジュール２、これら半導体モジュール２を冷却する冷却器３、これら半導体モジュール２を収容するケース部材４、及びケース部材４内に充填される封止樹脂５を備える。
半導体モジュール２は、絶縁基板６、絶縁基板６上に配置される半導体素子７、及び半導体素子７上に配置される金属配線板８を備える。本実施形態では、３つの半導体モジュール２がＸ方向に並んで配置される。３つの半導体モジュール２は、例えばＸ方向正側からＵ相、Ｖ相、Ｗ相を構成し、全体として三相インバータ回路を形成する。
図３は、冷却器３の上方斜視図である。図４は、冷却器３の下方斜視図である。冷却器３は、平面視矩形状に形成される。冷却器３は、底板３１、底板３１上に配置された複数のフィン３２及び複数のフィン３２を覆うカバー部材３３を備える。
冷却器３は、底板３１、複数のフィン３２及びカバー部材３３によって囲まれた空間により、半導体モジュール２を冷却するための冷却水の流路を形成する。
カバー部材３３は、複数のフィン３２を挟んで底板３１と対向する放熱面３３１（別の表現では、複数のフィン３２の上方で冷却水の流路を画定する放熱面３３１（カバー部材３３の下面））を有する。カバー部材３３が有する、放熱面３３１とは反対側の第一面３３２（カバー部材３３の上面）に、絶縁基板６が半田やシンタペースト等の接合材Ｓ１により接合されている。
絶縁基板６は、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazing）基板又は金属ベース基板で構成される。より詳細には、絶縁基板６は、放熱板６ａ、放熱板６ａの上面に形成された絶縁板６ｂ、絶縁板６ｂの上面に形成された回路板６ｃを有する。絶縁基板６は、例えば平面視矩形状に形成される。
放熱板６ａは、Ｚ方向に所定の厚みを有し、絶縁板６ｂの下面を覆うように形成される。放熱板６ａは、例えば銅やアルミニウム等の熱伝導性の良好な金属板によって形成される。
絶縁板６ｂは、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板６ｂは、絶縁層又は絶縁フィルムと呼称されてもよい。
回路板６ｃは、銅箔等の金属層であり、例えば絶縁板６ｂ上に複数形成される。各回路板６ｃは、絶縁板６ｂ上に電気的に互いに絶縁された状態で島状に形成される。
回路板６ｃの上面には、半田やシンタペースト等の接合材Ｓ２により半導体素子７が接合されている。すなわち、半導体素子７は、カバー部材３３の第一面３３２に絶縁基板６を介して配置されている。半導体素子７は、その裏面側に形成された裏面電極が接合材Ｓ２を介して回路板６ｃと電気的に接続される。なお、接合材Ｓ２は、例えば接合材Ｓ１と同じ材料を用いて形成される。また、接合材Ｓ２は、金、銀や銅などの焼結材であってもよい。
半導体素子７は、例えば、珪素（Ｓｉ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、及びダイヤモンド等の半導体基板によって平面視矩形方に形成される。
半導体素子７は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子である。この種の半導体素子７は、例えば、裏面に主電極として正極電極を、おもて面に主電極として負極電極を、それぞれ備える。
半導体素子７は、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のダイオード素子であってもよい。この種の半導体素子７は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極を、それぞれ備える。また、半導体素子７として、ＩＢＧＴとＦＷＤ（Free Wheeling Diode）を１チップ化したＲＣ（Reverse Conducting）－ＩＧＢＴや、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。
半導体素子７の形状、配置数、配置箇所等は適宜変更が可能である。なお、本実施形態に係る半導体素子７は、半導体基板にトランジスタなどの機能素子を形成した、縦型のスイッチング素子であってもよく、また、横型のスイッチング素子であってもよい。
半導体素子７の上面電極に、半田やシンタペースト等の接合材Ｓ３により金属配線板８の一端が接合されている。金属配線板８は、主電流が流れる主配線を構成する。金属配線板８は、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材を用いて、プレス加工等によって形成される。
金属配線板８の他端は、例えば、半導体素子７が配置された回路板６ｃとは別の回路板６ｃに接合材Ｓ３により接合されている。この別の回路板６ｃには、外部接続用の主端子（Ｐ端子１１、Ｎ端子１２、Ｍ端子１３の何れか）の一端が半田やシンタペースト等の接合材Ｓ４により接合されてもよく、また、接合材Ｓ４及び金属ブロック１６を介して接合されていてもよい。本実施形態では、接合材Ｓ４と金属ブロック１６の両方を用いて回路板６ｃと外部接続用の主端子１１～１３の一端とが接合されている。なお、図２に示される金属配線板８の形状はあくまで一例であり、適宜変更が可能である。また、金属配線板８は、例えばリードフレーム、クリップ、リボン、ワイヤ等である。
ケース部材４は、中央が開口された矩形枠状に形成されており、冷却器３（カバー部材３３と言い換えてもよい。）の外形に沿った形状を有する。ケース部材４は、例えばＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）、ＰＢＴ樹脂（ポリブチレンテレフタレート樹脂）等の熱可塑性樹脂により形成される。
ケース部材４は、カバー部材３３の外縁部における第二面３３３（後述）に接着剤（不図示）により接合される。これにより、カバー部材３３の中央部における第一面３３２（カバー部材３３の上面）に配置された３つの半導体モジュール２がケース部材４の中央開口に収容される。すなわち、ケース部材４は、冷却器３上に配置され、絶縁基板６及び半導体素子７を含む半導体モジュール２を囲う枠状のケース部材となっている。
ケース部材４の接合面（下面４ａ）とカバー部材３３の第二面３３３とを接合する接着剤には、例えば、シリコーン系接着剤やエポキシ系接着剤が用いられる。この接着剤には、セラミックス等のフィラーが混入されていてもよい。ケース部材４の下面４ａとカバー部材３３の第二面３３３とを接着剤で接合することにより、ケース部材４内に充填された封止樹脂５の漏れが防がれる。
ケース部材４に、制御用の制御端子１０及び外部接続用の主端子（Ｐ端子１１、Ｎ端子１２、Ｍ端子１３）が取り付けられている。端子１０～１３は、例えば銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属材料によって形成される。端子１０～１３は、半田の濡れ性の向上や防錆等のため、表面にＮｉメッキ処理が施されてもよい。
制御端子１０は、ケース部材４の短手方向（Ｙ方向）で対向する一対の壁部のうち、Ｙ方向正側の壁部に、インサート成形により埋設されている。制御端子１０の一端は、半導体モジュール２の内部で半導体素子７の制御電極とワイヤ等の配線部材を介して電気的に接続されている。また、制御端子１０の一端は、半導体モジュール２の内部で半導体素子７を制御する制御ＩＣとワイヤ等の配線部材を介して電気的に接続されていてもよい。制御端子１０の一端と他端との間の中間部は、ケース部材４に埋設されている。制御端子１０の他端は、ケース部材４の上面４ｂから延出している。制御端子１０の他端は、図示しない外部のドライバ回路と電気的に接続されていてよい。制御端子１０は、１つの半導体モジュール２につき、例えば１０個ずつ配置される。
外部接続用の主端子のうちＰ端子１１、Ｎ端子１２は、ケース部材４の短手方向（Ｙ方向）で対向する一対の壁部のうち、Ｙ方向負側の壁部に、インサート成形により埋設されている。Ｍ端子１３は、ケース部材４の短手方向（Ｙ方向）で対向する一対の壁部のうち、Ｙ方向正側の壁部に、インサート成形により埋設されている。上述したように、主端子１１～１３の一端は、半導体モジュール２の内部で接合材Ｓ４及び金属ブロック１６を介して回路板６ｃに接合されている。より詳細には、Ｐ端子１１の一端は、上下アームが形成されたスイッチング素子の上アームのコレクタ電極と電気的に接続されている。Ｎ端子１２の一端は、上下アームが形成されたスイッチング素子の下アームのエミッタ電極と電気的に接続されている。Ｍ端子１３の一端は、上下アームが形成されたスイッチング素子の上アームのエミッタ電極及び下アームのコレクタ電極と電気的に接続されている。主端子１１～１３の一端と他端との間の中間部は、ケース部材４に埋設されている。主端子１１～１３の他端は、ケース部材４の上面４ｂから延出し、ケース部材４の側面に向けて延出し、ケース部材４の側面まで達している。
このように、主端子１１～１３は、他端がケース部材４の上面４ｂから外部に延出され、ケース部材４の側面まで達する形状となっており、また、後述するように、ケース部材４内に封止樹脂５が充填されることにより、一端が封止樹脂５に封止された中で半導体素子７と電気的に接続された状態となる。
ケース部材４の上面４ｂに複数の凹部９が形成され、複数の凹部９のそれぞれにナット１４が嵌め込まれている。凹部９は、ナットホルダと呼称してもよい。凹部９は、外部接続用の主端子１１～１３に外部のバスバー４０をボルト１５により固定するためのナット１４を保持する。外部のバスバー４０は、図示しない外部機器と電気的に接続されている。こうすることで、主端子１１～１３の他端は、外部のバスバー４０を介して外部機器と電気的に接続されている。
１つの半導体モジュール２に対して、Ｐ端子１１、Ｎ端子１２及びＭ端子１３の計３つの主端子が接続される。本実施形態では、半導体モジュール２が３つ備えられることから、主端子は合計で９つとなり、凹部９も９つとなる。
上述したように、主端子１１～１３の一端は、接合材Ｓ４及び金属ブロック１６を介して回路板６ｃに接合されている。一方、主端子１１～１３の他端には、締結用の孔が形成されている。主端子１１～１３の他端は、締結用の孔が凹部９に保持されたナット１４と同心となるように、ケース部材４の上面４ｂに配置されている。更に、主端子１１～１３の他端の上面に、主端子１１～１３の締結用の孔と外部のバスバー４０に形成された締結用の孔とが同心となるように配置され、ボルト１５が通される。ボルト１５は更にナット１４に通される。ナット１４とボルト１５により、外部のバスバー４０が主端子１１～１３に締め付けられる。これにより、主端子１１～１３の他端は、外部のバスバー４０と機械的にも電気的にも接続される。
上述した端子１０～１３の形状、配置箇所、個数等は、あくまで一例にすぎない。端子１０～１３の形状、配置箇所、個数等は、上記の例に限定されることなく適宜変更が可能である。
ケース部材４の下面４ａとカバー部材３３の第二面３３３とを接合することによって画定される空間に、封止樹脂５が充填される。封止樹脂５の上面は、ケース部材４の上面４ｂと同じか、下位（Ｚ方向負側）に位置する。これにより、半導体モジュール２をなす各種部品が上記の空間内に封止される。封止樹脂５は、少なくとも、絶縁基板６、半導体素子７、主端子１１～１３の一端からケース部材４に埋設される部分までの間、及び、カバー部材の第一面３３２、第二面３３３を封止している。こうすることで、半導体素子７、回路板６ｃ及び主端子１１～１３と、カバー部材３３との絶縁性を維持することができる。
このように、ケース部材４と封止樹脂５は、半導体モジュール２をなす各種部品を封止する絶縁部材として構成される。
封止樹脂５は、熱硬化性の樹脂により構成される。封止樹脂５は、エポキシ、シリコーン、ウレタン、ポリイミド、ポリアミド、ポリアミドイミドの何れかを少なくとも含むことが好ましい。封止樹脂５には、例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性及び放熱性の点から好適である。
ケース部材４に、外周縁に沿って複数（本実施形態では６つ）の貫通孔４ｃが形成されている。貫通孔４ｃは、半導体装置１の固定用のボルト５０を挿通するための孔である。
次に、冷却器３の詳細構成を説明する。
底板３１は、平面視矩形状を有し、所定の厚みを有する平らな板状体（すなわち平板）である。底板３１の外形は、ケース部材４の外形に対応する。すなわち、底板３１は、その長手方向が半導体装置１の左右方向（Ｘ方向）に延び、その短手方向が半導体装置１の前後方向（Ｙ方向）に延びている。また、底板３１の外周端面が、ケース部材４の側面まで達して配置されている。底板３１は、例えば、放熱性のよいアルミニウム合金によって形成される。底板３１の表面は、防錆等のため、表面にＮｉメッキ処理が施されてもよい。また、詳細は後述するが、底板３１の板厚は、カバー部材３３の板厚よりも厚いことが好ましい。
底板３１の所定箇所には、冷却器３がなす流路に冷却水を導入する導入口３１ａと、この流路から冷却水を排出する排出口３１ｂが形成されている。導入口３１ａ及び排出口３１ｂは、底板３１を厚み方向に貫通する貫通孔で形成される。また、導入口３１ａ及び排出口３１ｂは、平面視でＸ方向に長い長孔形状となっている。また、導入口３１ａ及び排出口３１ｂは、複数のフィン３２をＹ方向で挟んで斜めに対向するように配置されている。なお、導入口３１ａ及び排出口３１ｂの形状及び配置箇所は、これに限定することなく、適宜変更が可能である。
図２に示されるように、インバータ装置の筐体１００には、導入口３１ａと連通する導入口側流路１０２及び排出口３１ｂと連通する排出口側流路１０４が形成されている。導入口側流路１０２から導入口３１ａを介して冷却器３内の流路に導入された冷却水は、排出口３１ｂを介して排出口側流路１０４に排出される。
本実施形態では、冷却水の導入口３１ａ及び排出口３１ｂは、底板３１の側方から突出した構成でなく、底板３１の下面３１１に形成されている。そのため、専用の継手等を用いることなく、半導体装置１を据付先であるインバータ装置の筐体１００に取り付けるだけで、冷却器３と据付先の冷却水流路とを接続させることができる。従って、構成が簡略化され、取り付け工数を削減することが可能である。
底板３１に、外周縁に沿って複数（本実施形態では６つ）の貫通孔３１ｃが形成されている。貫通孔３１ｃは、半導体装置１の固定用のボルト５０を挿通するための孔である。
図５は、カバー部材３３の図示を省略した冷却器３、すなわち、冷却器３のうち底板３１及び複数のフィン３２のみを示す平面図である。
図５に示されるように、底板３１は、上面中央に上面中央部（平面視矩形領域３１２（図５中、破線で囲われた領域））を備え、平面視矩形領域３１２の外周に上面周縁部（平面視周縁領域３１３）を備える。平面視矩形領域３１２には、複数のフィン３２（フィン３２の集合体３２０）、導入口３１ａ及び排出口３１ｂが設けられている。平面視矩形領域３１２は、後述するカバー部材３３の天板３３ａに対向する領域であり、冷却水が流動される領域である。平面視周縁領域３１３は、後述するカバー部材３３の板状部３３ｃの下面３３４にロウ付け等により接合される領域である。
フィン３２は、例えば角柱形状のピン（角ピン）である。複数のフィン３２のそれぞれは、底板３１の上面中央の平面視矩形領域３１２に、所定ピッチで間隔を空けて配列されている。このため、冷却水は、平面視矩形領域３１２の中で、導入口３１ａから流入し、複数のフィン３２の間の流路を通って、排出口３１ｂから流出される。フィン３２の集合体３２０の外形は、平面視矩形領域３１２に内包される略直方体形状である。なお、集合体３２０の外形は、略直方体形状に限定されるものではなく、別の形状をなすものであってもよい。
より詳細には、フィン３２は、平面視ひし形に形成され、対角線上で対向する一対の角部の対向方向が、冷却器３の短手方向（Ｙ方向）と一致する。フィン３２は、Ｚ方向正側に向かって底板３１の上面から所定長さで突出している。好ましくは、フィン３２は、底板３１の上面（平面視矩形領域３１２）から後述するカバー部材３３の天板３３ａの放熱面３３１まで達する長さである。なお、フィン３２の構成は、これに限定されるものではなく適宜変更が可能である。例えば、フィン３２の形状は、図５に示される角柱に代えて円柱、角錐台、円錐台であってもよい。また、集合体３２０は、Ｙ方向に延びるブレード形状のフィン３２をＸ方向に所定ピッチで複数並べた構成としてもよい。
フィン３２は、例えば底板３１と同一の金属材料で構成される。フィン３２は、底板３１の上面中央の平面視矩形領域３１２にロウ付け又は植設されたものであってもよく、また、切削加工、鍛造や鋳造により底板３１と一体形成されたものであってもよい。後者の場合、冷却器３が二部品（底板３１とフィン３２との一体形成品と、カバー部材３３）で構成される。そのため、冷却器３の構成が簡略化され、製造工数及び製造コストを削減することが可能である。好ましくは、底板３１と一体形成されたフィン３２は、先端が天板３３ａの放熱面３３１にロウ付けされている。底板３１とフィン３２とが別体の部品である場合は、例えば、フィン３２の一端が底板３１の上面にロウ付けされ、他端が天板３３ａの放熱面３３１にロウ付けされる。
図３に示されるように、カバー部材３３は、平面視矩形状を有し、所定の厚みを有する断面視で凸形状の板状体である。カバー部材３３は、天板３３ａ、周壁部３３ｂ及び板状部３３ｃを備える。天板３３ａは、カバー部材３３において中央部で上方に突出した部分である。周壁部３３ｂは、上方に位置する天板３３ａの外周と下方に位置する板状部３３ｃの内周とをＺ方向につなぐ枠状の部分である。板状部３３ｃは、カバー部材３３において外周部で下方に位置する部分である。カバー部材３３の外形も底板３１と同様に、ケース部材４の外形に対応する。すなわち、また、カバー部材３３の外周端面が、ケース部材４の下面４ａ側の側面まで達して配置されている。なお、天板３３ａ、周壁部３３ｂ及び板状部３３ｃの厚さは、略同一であってよい。または、天板３３ａよりも板状部３３ｃの厚さが厚くてもよい。
冷却器３の外周端面をなす底板３１の外周端面と板状部３３ｃの外周端面がケース部材４の側面まで達する形状となっていることにより、冷却器３の外周端面とケース部材４の側面とが面一となっている。
天板３３ａ、周壁部３３ｂ及び板状部３３ｃは、一体形成された板金加工品であってよい。カバー部材３３は、例えば底板３１と同じく、放熱性のよいアルミニウム合金製である。カバー部材３３の表面は、半田の濡れ性の向上や防錆等のため、表面にＮｉメッキ処理が施されてもよい。
図２に示されるように、カバー部材３３の最上面である、天板３３ａの第一面３３２に、半導体モジュール２が配置されている。そのため、半導体モジュール２より発せられた熱は、主にカバー部材３３に伝導される。従って、カバー部材３３が薄いほど、冷却器３の放熱性能が向上する。そこで、カバー部材３３の板厚は、０．５ｍｍ以上、２ｍｍ未満が好ましい。
天板３３ａは、底板３１の上面中央の平面視矩形領域３１２の全域を占める面積を有し、複数のフィン３２（集合体３２０）の全体に被さるように、集合体３２０の上方に配置される。天板３３ａの下面は、集合体３２０の上方で冷却水の流路を画定する放熱面３３１となっている。複数のフィン３２のそれぞれは、カバー部材３３の放熱面３３１にロウ付けされる。なお、カバー部材３３は、切削加工や鋳造により複数のフィン３２と一体形成されたものであってもよい。この場合、底板３１と複数のフィン３２は一体形成品でなく、別々に形成された部品となる。
放熱面３３１とは反対側の、天板３３ａの第一面３３２（天板３３ａの上面）に、絶縁基板６が接合材Ｓ１により接合されている。すなわち、天板３３ａの上面に、Ｘ方向に並ぶ３つの半導体モジュール２が配置されている。３つの半導体モジュール２にて発せられた熱は、主に天板３３ａに伝導されて、天板３３ａの放熱面３３１及びフィン３２から冷却器３の流路を流れる冷却水により冷却される。
周壁部３３ｂは、天板３３ａの外周縁に沿って矩形枠状に形成されている。周壁部３３ｂは、天板３３ａの端辺からＺ方向負側に突出した形状により、板状部３３ｃの内周側の端辺まで達している。こうして、周壁部３３ｂは、天板３３ａの下方に位置する複数のフィン３２（集合体３２０）の外周を囲っている。天板３３ａ、周壁部３３ｂ及び底板３１により、集合体３２０の全体が覆われる。
周壁部３３ｂのＺ方向負側の突出高さは、フィン３２の突出高さと同じかそれより大きい。好ましくは、周壁部３３ｂのＺ方向負側の突出高さは、フィン３２の突出高さと略同じである。周壁部３３ｂのＺ方向負側の突出高さは、天板３３ａの放熱面３３１と、底板３１の上面中央の平面視矩形領域３１２との距離（言い換えると、天板３３ａ、周壁部３３ｂ及び底板３１によって画定される空間のＺ方向全長）を規定する。そのため、フィン３２は、この画定された空間のＺ方向全長に（すなわち平面視矩形領域３１２から放熱面３３１まで）亘って延びることとなる。この結果、当該空間内におけるフィン３２の表面積が広く確保され、冷却器３の放熱性能が向上する。
フィン３２の突出高さは、好ましくは、３ｍｍ以上、２０ｍｍ以下である。フィン３２の突出高さが３ｍｍ未満の場合、フィン３２の表面積が小さいため、冷却器３の放熱性能が低下する。フィン３２の突出高さが２０ｍｍを超える場合、天板３３ａの高さ位置が高くなるため、半導体装置１の全高を低く抑えることが難しくなる。
板状部３３ｃは、複数のフィン３２（集合体３２０）を覆う部分（すなわち、天板３３ａ及び周壁部３３ｂよりなる箱状体）の外方に延びて形成される。より詳細には、板状部３３ｃは、周壁部３３ｂの下端全周からＸＹ面に沿って上記箱状体の外方に延びて形成される。そのため、板状部３３ｃの上面（第二面３３３）は、Ｚ方向の高さ位置が、周壁部３３ｂの上端と同じ高さに位置する、天板３３ａの上面（第一面３３２）よりも低くなっている。すなわち、底板３１から放熱面３３１を向く高さ方向（Ｚ方向）に関し、板状部３３ｃの上面は、天板３３ａの上面よりも高さ位置が低い面となっている。
板状部３３ｃの外形は、平面視におけるカバー部材３３の最大外形を規定し、ケース部材４の外形に対応する。板状部３３ｃは、平面視において底板３１の上面中央の平面視矩形領域３１２を囲う、底板３１の上面周縁部（平面視周縁領域３１３）に対向して形成され、重なって形成されていてよい。底板３１の平面視周縁領域３１３と板状部３３ｃの下面３３４は、ロウ付け等により接合される。これにより、天板３３ａ及び周壁部３３ｂよりなる箱状体の下方開口が底板３１によって塞がれて、底板３１、複数のフィン３２及びカバー部材３３によって囲まれた空間によって、半導体モジュール２を冷却するための冷却水の流路が形成される。
板状部３３ｃに、外周縁に沿って複数（本実施形態では６つ）の貫通孔３３５が形成されている。貫通孔３３５は、半導体装置１の固定用のボルト５０を挿通するための孔である。底板３１に形成された貫通孔３１ｃと、各貫通孔３１ｃに対応する貫通孔３３５とが同心となるように、底板３１と板状部３３ｃとが接合されている。便宜上、貫通孔３１ｃと貫通孔３３５とが連通してなす貫通孔に、符号３４を付す。
平面視矩形枠状に形成されたケース部材４は、平面視矩形枠状をなす板状部３３ｃの上面（第二面３３３）に接着剤により接合される。これにより、ケース部材４の中央開口に３つの半導体モジュール２が収容されるとともに、箱状体をなす天板３３ａ及び周壁部３３ｂもケース部材４の中央開口に収容される。
このように、ケース部材４は、カバー部材３３の最上面である天板３３ａの上面（第一面３３２）よりも高さ位置の低い板状部３３ｃの上面（第二面３３３）に配置される。そのため、本実施形態では、図２に示されるように、半導体装置１の高さが冷却器３の全高とケース部材４の全高の合計高さよりも低く抑えられる。従って、例えば高さ方向（Ｚ方向）のスペースが低い箇所に半導体装置１を取り付けることが可能となる。
天板３３ａの上面（第一面３３２）と板状部３３ｃの上面（第二面３３３）とのＺ方向の高さ位置の差は、好ましくは、３ｍｍ以上、２０ｍｍ以下である。この高さ位置の差が３ｍｍ未満の場合、冷却器３内に全長の短いフィン３２しか配置することができない。この場合、フィン３２の表面積が小さいため、冷却器３の放熱性能が低下する。また、冷却器３と主端子１１～１３との沿面距離（詳しくは後述）を確保することが難しい。また、この高さ位置の差が２０ｍｍを超える場合、天板３３ａの高さ位置が高くなるため、半導体装置１の全高を低く抑えることが難しくなる。
なお、ケース部材４は、複数の貫通孔４ｃのそれぞれが対応する貫通孔３４と同心となるように、板状部３３ｃの上面（第二面３３３）に接合される。貫通孔４ｃと貫通孔３４とが連通してなす各貫通孔に、固定用のボルト５０が通される。インバータ装置の筐体１００は、内周面に雌ねじが形成された雌ねじ孔５２を有する。貫通孔４ｃと貫通孔３４とが連通してなす貫通孔に通されたボルト５０の先端が雌ねじ孔５２に締められることにより、半導体装置１がインバータ装置の筐体１００に固定される。
冷却器３が金属材料であるため、半導体モジュール２と冷却器３との沿面距離を確保する必要がある。具体的には、絶縁性の封止樹脂５から露出した主端子１１～１３と冷却器３との沿面距離（図２の符号Ｄ）を確保する必要がある。
本実施形態では、主端子１１～１３がケース部材４の上面４ｂ側の側面まで達して配置される。また、冷却器３の外周端面が、ケース部材４の下面４ａ側の側面まで達して配置される。そのため、沿面距離Ｄの確保には、ケース部材４の高さ寸法（すなわち、ケース部材４の下面４ａから上面４ｂまでの寸法）を大きくする必要がある。従って、従来構成（冷却器の天板上にケース部材を配置する構成）では沿面距離Ｄを確保するため、半導体装置の全高を抑えることが難しい。これに対し、本実施形態では、ケース部材４が天板３３ａの上面（第一面３３２）よりも低い板状部３３ｃの上面（第二面３３３）に配置されている。従って、沿面距離Ｄの確保のため、ケース部材４の高さ寸法を大きくした場合にも、半導体装置の全高が抑えやすい。
半導体装置１の据付先であるインバータ装置の筐体１００の据付面１０６は、平坦な面となっており、平面視環状の溝部１０８、１１０が形成されている。溝部１０８は、据付面１０６に形成された導入口側流路１０２の開口を囲うように形成されている。溝部１１０は、据付面１０６に形成された排出口側流路１０４の開口を囲うように形成されている。
各溝部１０８、１１０には、Ｏリング１１２が嵌められている。半導体装置１は、Ｏリング１１２を介して据付面１０６に取り付けられて、貫通孔４ｃと貫通孔３４とが連通してなす各貫通孔に挿通されたボルト５０によって筐体１００に固定される。なお、筐体１００への取付の際、底板３１の下面３１１が据付面１０６に接触する。据付面１０６と下面３１１とのシール性は、Ｏリング１１２によって確保される。
半導体装置１をボルト５０によって筐体１００に固定した際、底板３１が薄すぎると、底板３１の剛性が低いことから、底板３１がＯリング１１２の反力に耐え切れずに変形することがある。底板３１が変形すると、据付面１０６と底板３１の下面３１１とのシール性が担保できない。そこで、この種の変形が生じないよう、底板３１の板厚は、２ｍｍ以上が好ましい。このように、底板３１の板厚は、変形によってシール性が損なわれるのを防ぐため、カバー部材３３の板厚よりも厚くなっている。また、底板３１の板厚は、１０ｍｍ以下が好ましい。１０ｍｍより厚いと、半導体装置１の全体厚さが厚くなり、また、全体重量が重くなるため好ましくない。
図３及び図４に示されるように、冷却器３には、Ｚ方向に貫通する一対の貫通孔３５が形成されている。この貫通孔３５は、底板３１に形成された貫通孔３１ｄと、板状部３３ｃに形成された貫通孔３３６とが連通してなす貫通孔である。図６に、半導体装置１の一部構成（貫通孔３５を含む構成）の断面図を示す。なお、図６では、便宜上、据付先であるインバータ装置の筐体１００の断面も示す。
図６に示されるように、ケース部材４の下面４ａに、Ｚ方向負側に突出するボス４ｄが形成されている。ボス４ｄは、平面視において、一対の貫通孔３５のそれぞれに対応する位置に形成されている。各ボス４ｄは、対応する貫通孔３５に挿通される。一対のボス４ｄのそれぞれが対応する貫通孔３５に挿通されることにより、冷却器３に対するケース部材４のＸ方向及びＹ方向の位置が決まる。
筐体１００の据付面１０６に凹部１１４が形成されている。凹部１１４は、平面視において、一対のボス４ｄのそれぞれに対応する位置に形成されている。凹部１１４には、貫通孔３５を挿通したボス４ｄの先端が挿入される。これにより、据付面１０６に対する半導体装置１のＸ方向及びＹ方向の位置が決まる。
以上説明したように、本実施形態によれば、ケース部材４を、カバー部材３３の最上面である天板３３ａの上面（第一面３３２）よりも高さ位置の低い板状部３３ｃの上面（第二面３３３）に配置することにより、半導体装置１の高さが低く抑えられる。
上記の実施形態では、絶縁基板６及び半導体素子７が平面視矩形状に形成される構成としたが、本発明はこれに限らない。これらの構成は、平面視矩形状とは別の多角形状に形成されてもよい。
また、上記の実施形態では、Ｕ相、Ｖ相、Ｗ相の順にＸ方向に３つの単位モジュールが並ぶ構成を説明したが、本発明はこれに限らない。単位モジュールの配列数、配列方向は適宜変更が可能である。
図７は、上記の実施形態の変形例１に係る半導体装置１の内部構造を示す断面図である。変形例１に係る半導体装置１は、底板３１の中央に位置する平面視矩形領域３１２がその外周に位置する平面視周縁領域３１３に対してＺ方向負側に一段凹んだ面となっている。言い換えると、底板３１は、上記の実施形態の如き平板ではなく、上面中央部（平面視矩形領域３１２）が上面周縁部（平面視周縁領域３１３）に対して放熱面３３１から離れる方向に突出した形状となっている。更に、変形例１では、フィン３２が、天板３３ａの放熱面３３１から、平面視周縁領域３１３に対して一段凹んだ平面視矩形領域３１２まで延びた形状となっている。すなわち、変形例１では、上記の実施形態と比べて、フィン３２のＺ方向全長が長く、フィン３２の表面積が広く確保されるため、冷却器３の放熱性能がより一層向上する。
図８は、上記の実施形態の変形例２に係る半導体装置１の内部構造を示す断面図である。変形例２では、ケース部材４に、ケース部材４の側面の全周において、ケース部材４の下面４ａ（板状部３３ｃの上面（第二面３３３）との接合面）よりＺ方向負側に突出した突出部４ｅ（スカート部）が形成されている。
突出部４ｅは、冷却器３の外周端面の全周において、少なくとも、冷却器３の外周端面のうち、ケース部材４寄りの一部の外周端面を覆っている。具体的には、ケース部材４の直下で露出する冷却器３の外周端面の上半分程度が樹脂部材であるケース部材４の突出部４ｅによって覆われている。そのため、図８に示されるように、沿面距離Ｄは、主端子１１～１３が配置されたケース部材４の上面４ｂから、ケース部材４の下面４ａを超え、突出部４ｅに覆われていない（外部に露出する）冷却器３の外周端面位置まで延びる。
すなわち、変形例２では、上記の実施形態と比べて長い沿面距離Ｄが確保される。そのため、長い沿面距離Ｄを必要する高電圧装置への適用が可能となる。また、沿面距離Ｄを上記の実施形態と同じ長さとなるように構成した場合、上記の実施形態と比べて、ケース部材４の高さ寸法（すなわち、ケース部材４の下面４ａから上面４ｂまでの寸法）を低く抑えることができ、半導体装置１の全高をより一層低く抑えることができる。
図９は、上記の実施形態の変形例３に係る半導体装置１の内部構造を示す断面図である。変形例３では、主端子１１～１３は、一端が封止樹脂５に封止された中で半導体素子７と電気的に接続され、ケース部材４を貫通するようＹ方向に直線状に延び、他端がケース部材４の側面から外部に延出している。主端子１１～１３の一端と他端との中間部は、ケース部材４にインサート成形により埋設されている。このように、変形例３では、主端子１１～１３は、一端から他端に至るまで、製造工数及び製造コストの削減に有利な、屈曲部を持たない単純な直線形状となっている。
図１０は、上記の実施形態の変形例４に係る半導体装置１の内部構造を示す断面図である。変形例４では、変形例３と同様に、主端子１１～１３が直線形状となっている。ここで、変形例３では、ケース部材４は、主端子１１～１３の他端の直下で抉れた形状となっており、カバー部材３３と主端子１１～１３の他端との間に介在しない。そのため、変形例３では、沿面距離Ｄは、カバー部材３３の第二面３３３から主端子１１～１３の他端下面までの距離Ｄ１となっている。これに対し、変形例４のケース部材４には、主端子１１～１３の他端の直下に外縁部４ｆが形成されている。ケース部材４は、冷却器３の外周端面より内方に形成された第一側面４ｇと、主端子１１～１３の他端の直下において第一側面４ｇより外方に形成された外縁部４ｆと、を含む形状となっている。これにより、沿面距離Ｄは、上記の距離Ｄ１と、外縁部４ｆの奥行方向（Ｙ方向）の寸法Ｄ２とを合計した距離となる。
すなわち、変形例４では、変形例３と比べて長い沿面距離Ｄが確保される。そのため、長い沿面距離Ｄを必要する高電圧装置への適用が可能となる。また、沿面距離Ｄを変形例３と同じ長さとなるように構成した場合、変形例３と比べて、ケース部材４の高さ寸法（すなわち、ケース部材４の下面４ａから上面４ｂまでの寸法）を低く抑えることができ、半導体装置１の全高をより一層低く抑えることができる。
また、本実施形態及び変形例を説明したが、他の実施形態として、上記の実施形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施形態は上記の実施形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。更に、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
例えば、本実施形態では、中央が開口された矩形枠状に形成されたケース部材４と、ケース部材４内に充填される封止樹脂５を備えた半導体装置１について説明したが、本発明はこれに限定されない。ケース部材４は、封止樹脂５と一体的に形成されていてもよい。この場合、成形樹脂及び成形金型を用いて、半導体モジュール２をなす各種部品をモールド成形することで、半導体装置１を作製することができる。
下記に、上記の実施形態における特徴点を整理する。
上記の実施形態に係る半導体装置は、底板と、前記底板上に配置された複数のフィンと、前記複数のフィンを覆うカバー部材であって、前記複数のフィンを挟んで前記底板と対向する放熱面を持つカバー部材と、を有し、前記底板、前記複数のフィン及び前記カバー部材によって囲まれた空間により冷却水の流路が形成された冷却器と、前記放熱面とは反対側の、前記カバー部材の第一面に、絶縁基板を介して配置された半導体素子と、前記冷却器上に配置され、前記絶縁基板及び前記半導体素子を封止する絶縁部材と、を備え、前記カバー部材は、前記複数のフィンを覆う部分の外方に延在する板状部が形成され、前記板状部が前記底板と接合されており、前記板状部は、第二面を有し、前記絶縁部材は、前記第二面上に接合され、前記底板から前記放熱面を向く高さ方向に関し、前記第二面は、前記第一面よりも高さ位置が低い面となっている。
上記の実施形態に係る半導体装置は、前記絶縁部材に設けられた端子を更に備え、前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が前記絶縁部材の上面又は側面から外部に延出されている。
上記の実施形態に係る半導体装置は、前記絶縁部材に設けられた端子を更に備え、前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が、前記絶縁部材の上面から外部に延出され、前記絶縁部材の側面まで達する形状となっている。
上記の実施形態に係る半導体装置は、前記絶縁部材に設けられた端子を更に備え、前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が、前記絶縁部材の側面から外部に延出され、前記一端から前記他端まで直線状に延びた形状となっている。
上記の実施形態に係る半導体装置において、前記底板の板厚は、前記カバー部材の板厚よりも厚い。
上記の実施形態に係る半導体装置において、前記底板の板厚は、２ｍｍ以上である。
上記の実施形態に係る半導体装置において、前記カバー部材の板厚は、０．５ｍｍ以上、２ｍｍ未満である。
上記の実施形態に係る半導体装置において、前記第一面と前記第二面の高さ位置の差は、３ｍｍ以上、２０ｍｍ以下である。
上記の実施形態に係る半導体装置において、前記絶縁部材の下面と前記カバー部材の前記第二面とが接着剤により接合されている。
上記の実施形態に係る半導体装置において、前記絶縁部材の下面にボスが形成され、前記底板及び前記板状部に前記ボスが挿通される孔が形成されている。
上記の実施形態に係る半導体装置において、前記底板と前記複数のフィンが一体形成されている。
上記の実施形態に係る半導体装置において、前記カバー部材と前記複数のフィンが一体形成されている。
上記の実施形態に係る半導体装置において、前記絶縁部材は、前記絶縁基板及び前記半導体素子を囲う枠状のケース部材と、前記ケース部材の内側で、前記絶縁基板、前記半導体素子、前記カバー部材の前記第一面及び前記第二面を封止する封止樹脂と、を含む。
上記の実施形態に係る半導体装置において、前記複数のフィンは、前記底板の上面中央部に設けられ、前記板状部は、前記第二面とは反対側の面が、前記底板の上面中央部を囲う上面周縁部とロウ付けされている。
上記の実施形態に係る半導体装置において、前記底板は、前記上面中央部が前記上面周縁部に対して前記放熱面から離れる方向に突出した形状となっている。
上記の実施形態に係る半導体装置において、前記底板は平板である。
上記の実施形態に係る半導体装置において、前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、前記冷却器の外周端面と前記絶縁部材の側面とが面一である。
上記の実施形態に係る半導体装置において、前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、前記絶縁部材は、前記絶縁部材の側面の全周において、前記第二面との接合面より突出する突出部が形成され、前記突出部は、前記冷却器の外周端面の全周において、少なくとも、前記冷却器の外周端面のうち、前記絶縁部材寄りの一部の外周端面を覆う。
上記の実施形態に係る半導体装置において、前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、前記絶縁部材は、前記冷却器の外周端面より内方に形成された第一側面と、前記端子の直下において前記第一側面より外方に形成された外縁部と、を含む形状となっている。
以上説明したように、本発明は、装置の高さを低く抑えることができるという効果を有し、特に、半導体装置に有用である。
１ ：半導体装置
２ ：半導体モジュール
３ ：冷却器
４ ：ケース部材
４ｄ ：ボス
５ ：封止樹脂
６ ：絶縁基板
６ａ ：放熱板
６ｂ ：絶縁板
６ｃ ：回路板
７ ：半導体素子
８ ：金属配線板
９ ：ナットホルダ
１０ ：制御端子
１１ ：Ｐ端子
１２ ：Ｎ端子
１３ ：Ｍ端子
１４ ：ナット
１５ ：ボルト
３１ ：底板
３１ａ ：導入口
３１ｂ ：排出口
３２ ：フィン
３３ ：カバー部材
３３ａ ：天板
３３ｂ ：周壁部
３３ｃ ：板状部
１００ ：筐体
１０２ ：導入口側流路
１０４ ：排出口側流路
１０８，１１０ ：溝部
１１２ ：Ｏリング
１１４ ：凹部

Claims (19)

  1. 底板と、前記底板上に配置された複数のフィンと、前記複数のフィンを覆うカバー部材であって、前記複数のフィンを挟んで前記底板と対向する放熱面を持つカバー部材と、を有し、前記底板、前記複数のフィン及び前記カバー部材によって囲まれた空間により冷却水の流路が形成された冷却器と、
    前記放熱面とは反対側の、前記カバー部材の第一面に、絶縁基板を介して配置された半導体素子と、
    前記冷却器上に配置され、前記絶縁基板及び前記半導体素子を封止する絶縁部材と、
    を備え、
    前記カバー部材は、前記複数のフィンを覆う部分の外方に延在する板状部が形成され、前記板状部が前記底板と接合されており、
    前記板状部は、第二面を有し、
    前記絶縁部材は、前記第二面上に接合され、
    前記底板から前記放熱面を向く高さ方向に関し、前記第二面は、前記第一面よりも高さ位置が低い面となっている、
    半導体装置。
  2. 前記絶縁部材に設けられた端子を更に備え、
    前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が前記絶縁部材の上面又は側面から外部に延出されている、
    請求項１に記載の半導体装置。
  3. 前記絶縁部材に設けられた端子を更に備え、
    前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が、前記絶縁部材の上面から外部に延出され、前記絶縁部材の側面まで達する形状となっている、
    請求項１に記載の半導体装置。
  4. 前記絶縁部材に設けられた端子を更に備え、
    前記端子は、一端が前記絶縁部材に封止された中で前記半導体素子と電気的に接続され、他端が、前記絶縁部材の側面から外部に延出され、前記一端から前記他端まで直線状に延びた形状となっている、
    請求項１に記載の半導体装置。
  5. 前記底板の板厚は、前記カバー部材の板厚よりも厚い、
    請求項１から請求項４の何れか一項に記載の半導体装置。
  6. 前記底板の板厚は、２ｍｍ以上である、
    請求項５に記載の半導体装置。
  7. 前記カバー部材の板厚は、０．５ｍｍ以上、２ｍｍ未満である、
    請求項５又は請求項６に記載の半導体装置。
  8. 前記第一面と前記第二面の高さ位置の差は、３ｍｍ以上、２０ｍｍ以下である、
    請求項１から請求項７の何れか一項に記載の半導体装置。
  9. 前記絶縁部材の下面と前記カバー部材の前記第二面とが接着剤により接合されている、
    請求項１から請求項８の何れか一項に記載の半導体装置。
  10. 前記絶縁部材の下面にボスが形成され、
    前記底板及び前記板状部に前記ボスが挿通される孔が形成されている、
    請求項１から請求項９の何れか一項に記載の半導体装置。
  11. 前記底板と前記複数のフィンが一体形成されている、
    請求項１から請求項１０の何れか一項に記載の半導体装置。
  12. 前記カバー部材と前記複数のフィンが一体形成されている、
    請求項１から請求項１０の何れか一項に記載の半導体装置。
  13. 前記絶縁部材は、前記絶縁基板及び前記半導体素子を囲う枠状のケース部材と、前記ケース部材の内側で、前記絶縁基板、前記半導体素子、前記カバー部材の前記第一面及び前記第二面を封止する封止樹脂と、を含む、
    請求項１から請求項１２の何れか一項に記載の半導体装置。
  14. 前記複数のフィンは、前記底板の上面中央部に設けられ、
    前記板状部は、前記第二面とは反対側の面が、前記底板の上面中央部を囲う上面周縁部とロウ付けされている、
    請求項１から請求項１３の何れか一項に記載の半導体装置。
  15. 前記底板は、前記上面中央部が前記上面周縁部に対して前記放熱面から離れる方向に突出した形状となっている、
    請求項１４に記載の半導体装置。
  16. 前記底板は平板である、
    請求項１から請求項１４の何れか一項に記載の半導体装置。
  17. 前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、
    前記冷却器の外周端面と前記絶縁部材の側面とが面一である、
    請求項１から請求項１６の何れか一項に記載の半導体装置。
  18. 前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、
    前記絶縁部材は、前記絶縁部材の側面の全周において、前記第二面との接合面より突出する突出部が形成され、
    前記突出部は、前記冷却器の外周端面の全周において、少なくとも、前記冷却器の外周端面のうち、前記絶縁部材寄りの一部の外周端面を覆う、
    請求項１から請求項１６の何れか一項に記載の半導体装置。
  19. 前記底板の外周端面と前記板状部の外周端面が前記冷却器の外周端面をなし、
    前記絶縁部材は、前記冷却器の外周端面より内方に形成された第一側面と、前記端子の直下において前記第一側面より外方に形成された外縁部と、を含む形状となっている、
    請求項２を引用する、請求項５から請求項１８の何れか一項に記載の半導体装置。
JP2020173649A 2020-10-15 2020-10-15 半導体装置 Pending JP2022065238A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020173649A JP2022065238A (ja) 2020-10-15 2020-10-15 半導体装置
US17/461,693 US20220122902A1 (en) 2020-10-15 2021-08-30 Semiconductor apparatus
CN202111018740.4A CN114373723A (zh) 2020-10-15 2021-09-01 半导体装置
DE102021209589.5A DE102021209589A1 (de) 2020-10-15 2021-09-01 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020173649A JP2022065238A (ja) 2020-10-15 2020-10-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2022065238A true JP2022065238A (ja) 2022-04-27

Family

ID=80929343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020173649A Pending JP2022065238A (ja) 2020-10-15 2020-10-15 半導体装置

Country Status (4)

Country Link
US (1) US20220122902A1 (ja)
JP (1) JP2022065238A (ja)
CN (1) CN114373723A (ja)
DE (1) DE102021209589A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230156481A (ko) * 2022-05-06 2023-11-14 중앙대학교 산학협력단 반도체 소자 직접 냉각을 위한 패키징 유닛 및 그 제조 방법
WO2024038704A1 (ja) * 2022-08-15 2024-02-22 株式会社ティラド 面接触型熱交換器
WO2024057785A1 (ja) * 2022-09-13 2024-03-21 Ｎｉｓｓｈａ株式会社 樹脂成形品の製造方法及び樹脂成形品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432085B2 (ja) * 2010-08-24 2014-03-05 三菱電機株式会社 電力半導体装置
JP6060553B2 (ja) * 2012-04-06 2017-01-18 株式会社豊田自動織機 半導体装置
JP6948855B2 (ja) * 2017-06-30 2021-10-13 日立Astemo株式会社 パワー半導体装置及びそれを用いた電力変換装置
US10796981B1 (en) * 2019-04-04 2020-10-06 Infineon Technologies Ag Chip to lead interconnect in encapsulant of molded semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230156481A (ko) * 2022-05-06 2023-11-14 중앙대학교 산학협력단 반도체 소자 직접 냉각을 위한 패키징 유닛 및 그 제조 방법
KR102617133B1 (ko) * 2022-05-06 2023-12-21 중앙대학교 산학협력단 반도체 소자 직접 냉각을 위한 패키징 유닛 및 그 제조 방법
WO2024038704A1 (ja) * 2022-08-15 2024-02-22 株式会社ティラド 面接触型熱交換器
WO2024057785A1 (ja) * 2022-09-13 2024-03-21 Ｎｉｓｓｈａ株式会社 樹脂成形品の製造方法及び樹脂成形品

Also Published As

Publication number Publication date
DE102021209589A1 (de) 2022-04-21
US20220122902A1 (en) 2022-04-21
CN114373723A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
US8455987B1 (en) Electrically isolated power semiconductor package with optimized layout
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP2022065238A (ja) 半導体装置
CN108735692B (zh) 半导体装置
US8373197B2 (en) Circuit device
US10485139B2 (en) Power module, thermal dissipation structure of the power module and contact method of the power module
US11456244B2 (en) Semiconductor device
US20220216122A1 (en) Electronic device
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN111373527B (zh) 半导体装置
US20240186221A1 (en) Semiconductor device
CN113228265A (zh) 半导体组件的电路构造
JP7322654B2 (ja) 半導体モジュール
JP2021174885A (ja) 半導体モジュール及び半導体モジュールの製造方法
US11996347B2 (en) Semiconductor device
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
US20240096764A1 (en) Semiconductor device
US20220336403A1 (en) Semiconductor module
WO2024095712A1 (ja) 半導体モジュール
JP7154202B2 (ja) 非絶縁型パワーモジュール
US20240170376A1 (en) Semiconductor device
WO2022075003A1 (ja) 半導体装置
US20220165712A1 (en) Power module
US20230335450A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230913

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019