JP2013118215A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013118215A
JP2013118215A JP2011263744A JP2011263744A JP2013118215A JP 2013118215 A JP2013118215 A JP 2013118215A JP 2011263744 A JP2011263744 A JP 2011263744A JP 2011263744 A JP2011263744 A JP 2011263744A JP 2013118215 A JP2013118215 A JP 2013118215A
Authority
JP
Japan
Prior art keywords
leads
lead
semiconductor device
sealing body
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011263744A
Other languages
English (en)
Other versions
JP5798021B2 (ja
Inventor
Masahito Numazaki
雅人 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011263744A priority Critical patent/JP5798021B2/ja
Priority to TW101135676A priority patent/TWI540691B/zh
Priority to CN2012206136162U priority patent/CN202996818U/zh
Priority to CN201210470646.7A priority patent/CN103137592B/zh
Priority to KR1020120134989A priority patent/KR101953393B1/ko
Priority to US13/692,286 priority patent/US8836106B2/en
Publication of JP2013118215A publication Critical patent/JP2013118215A/ja
Priority to US14/465,379 priority patent/US9443794B2/en
Application granted granted Critical
Publication of JP5798021B2 publication Critical patent/JP5798021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

【課題】半導体装置の小型化または多ピン化を実現する。
【解決手段】ダイパッド2dと、ダイパッド2d上に搭載された半導体チップ1と、半導体チップ1の周囲に配置された複数のリード2aと、半導体チップ1の複数の電極パッド1cと複数のリード2aとを電気的に接続する複数のワイヤ3と、半導体チップ1及び複数のワイヤ3を封止する封止体4とを有するQFN5において、各リード2aの左右両側のずれた位置に段差部2n,2pを形成して、隣り合うリード2aとの段差部2n,2pの位置をずらすことで、リード間の隙間を小さくしてQFN5の小型化または多ピン化を実現する。
【選択図】図2

Description

本発明は、半導体装置技術に関し、特に、複数のリードが封止体の裏面に周辺配置された半導体装置に適用して有効な技術に関する。
薄型のQFNパッケージにおいて、平面的に見たとき、アイランドの側辺と、このアイランド上に固着された半導体チップの側辺とが一致するように配置された構造が、例えば特開2010−177272号公報(特許文献1)に開示されている。
特開2010−177272号公報
SON(Small Outline Nonleaded package)型の半導体装置やQFN(Quad Flat Non-leaded Package) 型の半導体装置など、外部端子となるリードが封止体の下面(実装面)から露出する構造では、このリードが封止体から脱落しない(剥がれない)ようにするために、例えば前記特許文献1のように、リードの周縁部(側面および先端面)に段差部(突出部、ひさし部)を形成しておくことが好ましい。
本願発明者の検討によれば、この段差部は、特に、リードの両脇(リードの延在方向における両側面)に設けることが効果的であることが分かった。
しかしながら、近年では、半導体装置の小型化または多ピン化に伴い、互いに隣り合うリードの間隔が小さく(狭く)なってきたため、前記特許文献1のようにリードの両脇(両側面)に段差部を形成することが難しくなった。すなわち、互いに隣り合うリードの間隔が狭くなると、前記特許文献1のようなリードの周縁部(側面)に段差部を形成する構造の実現が困難になる。
本発明の目的は、半導体装置の小型化または多ピン化を実現することができる技術を提供することにある。
また、本発明の他の目的は、半導体装置におけるリードの脱落対策を実現することができる技術を提供することにある。
本願発明のその他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、ダイパッドと、複数のリードと、ダイパッドの上面に搭載された半導体チップと、半導体チップの複数の電極パッドと複数のリードとを電気的に接続する複数のワイヤと、半導体チップおよび複数のワイヤを封止する封止体と、を含んでいる。さらに、複数のリードのそれぞれは、複数のリードのそれぞれの延在方向において内側端面側に位置する第1部分と第1部分よりも外側端面側に位置する第2部分と、を有しており、また第1側面における第1部分には第1段差部が形成されており、第2側面における第2部分には第2段差部が形成されている。さらに、第1側面における第2部分には、第1および第2段差部は形成されていなく、第2側面における第1部分には、第1および第2段差部は形成されていない。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の小型化または多ピン化を実現することができる。
また、半導体装置のリードの脱落対策を実現することができる。
本発明の実施の形態1の半導体装置の構造の一例を示す平面図である。 図1の半導体装置の構造を封止体を透過して示す平面図である。 図1の半導体装置の構造の一例を示す裏面図である。 図1の半導体装置の構造の一例を示す側面図である。 図2のA−A線に沿って切断した構造の一例を示す断面図である。 図2のW部の構造を示す拡大部分平面図である。 図6のC−C線に沿って切断した構造の一例を示す断面図である。 図6のD−D線に沿って切断した構造の一例を示す断面図である。 図6のE−E線に沿って切断した構造の一例を示す断面図である。 図6のF−F線に沿って切断した構造の一例を示す断面図である。 図1の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分平面図である。 図11のB−B線に沿って切断した構造の一例を示す部分断面図である。 図1の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す部分平面図である。 図13のB−B線に沿って切断した構造の一例を示す部分断面図である。 図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。 図15のB−B線に沿って切断した構造の一例を示す部分断面図である。 図15のX部の構造を示す拡大部分平面図である。 図1の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分平面図である。 図18のB−B線に沿って切断した構造の一例を示す部分断面図である。 図1の半導体装置の組み立てにおけるダイシング時の構造の一例を示す部分平面図である。 図20のB−B線に沿って切断した構造の一例を示す部分断面図である。 本発明の実施の形態1の変形例1の半導体装置の構造を封止体を透過して示す平面図である。 図22のY部に対応するワイヤボンディング終了後の構造を示す拡大部分平面図である。 本発明の実施の形態1の変形例2の半導体装置の構造を封止体を透過して示す平面図である。 図24のZ部に対応するワイヤボンディング終了後の構造を示す拡大部分平面図である。 本発明の実施の形態2の半導体装置の構造の一例を封止体を透過して示す平面図である。 本発明の変形例1の半導体装置の構造を示す断面図である。 図27に示す半導体装置の組み立てにおけるワイヤボンディング後の構造を示す拡大部分平面図である。 図28のG−G線に沿って切断した構造の一例を示す断面図である。 本発明の変形例2の半導体装置の構造を封止体を透過して示す平面図である。 図30のA−A線に沿って切断した構造の一例を示す断面図である。 図30の半導体装置の構造の一例を示す裏面図である。 本発明の変形例3の半導体装置の構造を封止体を透過して示す平面図である。 図33の半導体装置の構造の一例を示す側面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を示す平面図、図2は図1の半導体装置の構造を封止体を透過して示す平面図、図3は図1の半導体装置の構造の一例を示す裏面図、図4は図1の半導体装置の構造の一例を示す側面図、図5は図2のA−A線に沿って切断した構造の一例を示す断面図である。また、図6は図2のW部の構造を示す拡大部分平面図、図7は図6のC−C線に沿って切断した構造の一例を示す断面図、図8は図6のD−D線に沿って切断した構造の一例を示す断面図、図9は図6のE−E線に沿って切断した構造の一例を示す断面図、図10は図6のF−F線に沿って切断した構造の一例を示す断面図である。
まず、本実施の形態1の半導体装置の構造について説明する。
図1〜図5に示す本実施の形態1の半導体装置は、外部端子となる複数のリード2aそれぞれの一部が、平面視において、前記半導体装置の裏面側の周縁部に配置された周辺配置型(ペリフェラルタイプ)のものであり、ここでは、半導体チップ1等を樹脂で封止する樹脂封止型のQFN5を一例として取り上げて説明する。
前記QFN5の詳細構成について説明すると、図2及び図3に示す平面形状が略四角形の板状のチップ搭載部であるダイパッド2d(タブともいう)と、ダイパッド2dを支持する(ダイパッド2dと連結する)複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aと、図5に示す表面(主面)1aに複数の電極パッド(ボンディングパッド)1cが形成された半導体チップ1と、半導体チップ1の複数の電極パッド1cと複数のリード2aとをそれぞれ電気的に接続する複数のワイヤ3とを有している。
なお、半導体チップ1は、図2及び図5に示すように、表面1aと、表面1aとは反対側の裏面1bとを有しており、内部には半導体集積回路が形成されている。また、表面1aに形成された複数の電極パッド1cは、図2に示すように、四角形の表面1aの4つの辺それぞれに沿って表面1aの周縁部に並んで配置されている。
さらに、図5に示すように、半導体チップ1は、その裏面1bがダイパッド2dのチップ搭載面である上面2daと対向するように、この上面2daにダイボンド材(接着材)6を介して搭載されており、図2に示すように、複数の電極パッド1cと、これらにそれぞれ対応する複数のリード2aとが、複数のワイヤ3を介してそれぞれ電気的に接続されている。
また、QFN5は、図3〜図5に示すように、半導体チップ1、複数のワイヤ3、ダイパッド2dの一部、リード2aの一部を封止する封止体4を有している。封止体4は、封止用樹脂によって形成されており、封止体4の平面形状は、図1に示すように略四角形から成る。
さらに、QFN5では、図3及び図5に示すように、ダイパッド2dの上面2daと反対側の下面2dbは封止体4の下面4bに露出している。すなわち、QFN5は、ダイパッド露出型(タブ露出型)の半導体パッケージである。また、ダイパッド2dの上面2daが半導体チップ1の表面1aより大きく、所謂、大タブ構造となっている。
また、QFN5は、周辺配置型(ペリフェラルタイプ)であるため、リード2aそれぞれの封止体4から露出する複数の下面(実装面)2abは、図3に示すように、封止体4の下面4bの周縁部に並んで配置されている。
また、図5に示すように、各リード2aは、外部端子として封止体4の下面4bに露出するアウター部2bと、封止体4内に埋め込まれる部分であり、かつワイヤ3が接続されるインナー部2eとを有している。すなわち、複数のリード2aのそれぞれは、下面2abがアウター部2bとして、図3に示すように封止体4の下面4bに露出しており、一方、封止体4の内部に埋め込まれるインナー部2eの一部である上面2aaは、ワイヤ接続面となっており、この上面2aaにワイヤ3が接続されている。
なお、各リード2aにおけるアウター部2bのダイパッド2d側と反対側の一端は、図4に示すように、外側端面(リード2aを切断することで形成される切断面)2fとして封止体4の側面4aに露出している。
ここで、複数のリード2aにおけるアウター部2bのうち、封止体4の下面4b側に露出するそれぞれの下面2abには、半田めっき層等の外装めっき層が形成されている。
また、QFN5では、複数の吊りリード2cのそれぞれは、図2に示すように、平面視において、ダイパッド2dのそれぞれの角部から封止体4のそれぞれの角部に向かって延在している。
すなわち、半導体チップ1が搭載された略四角形のダイパッド2dの4つの角部には吊りリード2cが連結されており、これにより、QFN5では、ダイパッド2dはその対角線上に配置された4本の吊りリード2cによって角部で支持されている。
したがって、本実施の形態1のQFN5では、複数のリード2aは、互いに隣り合う2本の吊りリード2cの間の領域に、半導体チップ1の4つの辺それぞれに対応して並んで配置されている。
なお、4本の吊りリード2cは、その下面側がハーフエッチング加工により薄く形成されており、したがって、樹脂封止時に下面側にも樹脂が回り込むため、図3に示すように封止体4の下面4bには露出していない。さらに、各吊りリード2cは、それぞれ先端側で分岐して二股形状となっており、分岐した各吊りリード2caが、図4に示すように封止体4の側面4aに露出している。
次に、図6〜図10を用いて、本実施の形態1のQFN5のリード形状の詳細について説明する。
本実施の形態1のQFN5では、図1及び図2に示すように、封止体4の平面形状は、四角形からなり、本実施の形態1では、複数のリード2aが、平面視において、封止体4の各辺に沿って奇数本ずつ配置されている場合を説明する。また、本実施の形態1では、便宜上、各辺にリード2aが5本ずつ配置されている場合を説明するが、多ピンのQFN5では、各辺に数十本以上のリード2aが配置されている場合もあり、このような多ピンのQFN5も含むことは言うまでもない。
本実施の形態1のQFN5では、複数のリード2aそれぞれの平面視でのリードパターンが、各辺において、奇数本(ここでは5本)のリード2aにおける中央リード2jを線対称(例えば中心線(仮想線)7による線対称)とした形態となるように設けられている。すなわち、図2に示すように、QFN5の四角形の各辺における5本のリード2aのリードパターンが、中央リード(平面形状が四角形からなる半導体装置5の各辺における中央部に配置されたリード)2jの左右両側のリード2aで線対称となるように配置されている。
ここで、QFN5では、各辺において、中央リード2jを含む複数のリード2aのそれぞれは、図5に示すように、封止体4から露出する下面2abと、下面2abとは反対側の上面2aaと、上面2aaと下面2abとの間に位置し、かつダイパッド2dと対向する内側端面2gと、内側端面2gとは反対側に位置し、かつ封止体4から露出する外側端面2fとを有している。さらに、上面2aaと下面2abとの間に位置し、かつ内側端面2gと外側端面2fとの間に位置する図6に示す側面(第1側面)2hと、側面2hとは反対側の側面(第2側面)2iとを有している。
すなわち、中央リード2jを含む複数のリード2aのそれぞれは、図5に示す下面2abと上面2aaと内側端面2gと外側端面2f、及び図6に示す側面2hと側面2iを有している。
さらに、中央リード2jを含む複数のリード2aのそれぞれは、図6に示すようにリード2aの延在方向2wにおいて、内側端面2g側に位置する先端部(第1部分)2kと、先端部2kよりも外側端面2f側に位置する後端部(第2部分)2mとを有している。
なお、本実施の形態1のQFN5では、各辺の中央リード2jを除く複数のリード2aのそれぞれには、側面2hにおける先端部2kで、かつ下面2abよりも上面2aa側に、図9及び図10に示すような段差部(第1段差部、突出部、迫り出し部、ひさし部)2nが形成されている(図6に示すハッチング部)。すなわち、各辺の中央リード2jを除くリード2aのそれぞれの先端部2k側の側面2hには、中央リード2jに向かって迫り出した(突出した)段差部2nが形成されている。
一方、中央リード2jを除く複数のリード2aのそれぞれには、側面2iにおける後端部2mであって、かつ下面2abよりも上面2aa側に、図8に示すような段差部(第2段差部、突出部、迫り出し部、ひさし部)2pが形成されている(図6に示すハッチング部)。すなわち、各辺の中央リード2jを除くリード2aのそれぞれの後端部2m側の側面2iには、中央リード2jから離れる方向に向かって迫り出した(突出した)段差部2pが形成されている。
ここで、本実施の形態では、図8乃至図10に示すように、各段差部2n、2pが、各段差部2n、2pが形成された部分におけるリード2aの厚さの半分(中心)よりも下面(実装面)側ではなく、上面側に位置するように形成されている。しかしながら、リードの脱落対策という観点のみ着目すれば、各段差部2n、2pの下面に封止体4の一部が配置されていればよい。すなわち、各段差部2n、2pの下面が、各段差部2n、2pがリード2aの下面(実装面)と同一の面でなければ、必ずしもリード2aの厚さ方向における半分よりも上面側に位置していなくても良い。ただし、各段差部2n、2pの下面に配置される封止体4の厚さ(量)が多いほど、リードの脱落対策には効果的であるため、リード2aの側面における形成箇所としては、本実施の形態のような位置(図8乃至図10参照)に各段差部2n、2pを形成することが好ましい。
また、中央リード2jを除く複数のリード2aのそれぞれにおいて、側面2hにおける後端部2mには、図8に示すように段差部2n及び段差部2pは形成されていない。さらに、側面2iにおける先端部2kにも、図9及び図10に示すように段差部2n及び段差部2pは形成されていない。
このように各辺において、中央リード2jを除く複数のリード2aのそれぞれでは、段差部2nは側面2hの先端部2kのみに形成されており、一方、段差部2pは側面2iの後端部2mのみに形成されている。
したがって、平面視でこのリードパターンを連続させることで、それぞれのリード2aの左右両側のずれた位置に段差部2n,2pが形成されることになる。すなわち、各リード2aにおいて、その両側に段差部2n,2pの何れかを配置することを維持しつつ、隣り合うリード2aにおいて段差部2n,2pの位置がずれるため、隣り合うリード2aの間隔を可能な限り詰めることができる。
なお、各辺の中央リード2jについては、図2に示すように、図6の側面2h,2iの両側の後端部2mに段差部2pが形成されている。すなわち、左右両側の後端部2mに段差部2pが形成されている。
以上のように本実施の形態1のQFN5では、図2に示すように、各辺における5本のリード2aの平面視でのリードパターンが、中央リード2jの左右両側の複数のリード2aで線対称となるように、それぞれの段差部2n及び段差部2pが形成されている。
また、本実施の形態1のQFN5では、各辺の複数のリード2aそれぞれの側面2iの後端部2mに形成された段差部2p、及び中央リード2jにおける左右両側の後端部2mの段差部2pは、いずれも封止体4の内部で終端している(図7の断面図に示すように、各リード2aの封止体4の外周の極部では段差部2n,2pは形成されていない)。言い換えると、各辺の全てのリード2aにおいて、それぞれの後端部2mの段差部2pは、図4に示すように、封止体4の側面4aには到達しない(露出しない)範囲で終端している。
さらに、本実施の形態1のQFN5では、各辺のリード2aのそれぞれの先端部2kにおける下面2abには、図5に示すように、内側端面2gに連なる段差部(第3段差部、突出部、迫り出し部、ひさし部)2qが形成されている(図6に示すハッチング部)。すなわち、各辺の中央リード2jを含むリード2aのそれぞれの先端部2k側(ダイパッド2d側)の下面2abには、ダイパッド2dに向かって迫り出した(突出した)段差部2qが形成されている。
ここで、複数のリード2aのそれぞれにおいて、段差部2qのダイパッド2d方向への迫り出し量(突出量)は、段差部2nの隣り合ったリード2a方向への迫り出し量(突出量)、及び段差部2pの隣り合ったリード2a方向への迫り出し量(突出量)よりそれぞれ大きい。
すなわち、図6に示すように、各リード2aにおいて、段差部2qの迫り出し量J>段差部2nの迫り出し量H、段差部2pの迫り出し量Iの関係(J>H,I)となっている。
これは、各リード2aにおいて、先端部2k側(ダイパッド2d側)は、ダイパッド2dまでの間隔があるため、迫り出し量を大きく設けることができ、一方、リード2aの左右両側は、多ピンになると、隣り合うリード2aとのリード間ピッチが狭いため、迫り出し量を大きくは設けられないことによるものである。
一例として、各リード2aの先端部(第1部分、ダイパッド2d側に位置する部分)2kの段差部(突出部、迫り出し部、ひさし部)2qの迫り出し量(突出量)は、0.2mmである(その際、リード2aの下面2abの露出長は0.47mm)。また、リード2aの両脇(側面2h,2i)の段差部2n,2pの迫り出し量(突出量)は、0.05mmである。
また、各辺の中央リード2jを除く図6の複数のリード2aにおいて、段差部2nが形成された側面2hは、ワイヤ3の延在方向8側である。すなわち、各辺の複数のリード2aそれぞれにおいて、延在方向8側に対して側面2hが配置され、この側面2hの先端部2kに段差部2nが設けられていることが好ましく、各リード2aの先端部2kにおいて段差部2nが設けられている側とワイヤ3の延在方向8側が同一側となることが好ましい。
これにより、各辺の複数のリード2aにおいて、ワイヤ3の延在方向8側と同一側に段差部2n(側面2h)が形成されることから、各辺における5本のリード2aの平面視でのリードパターンが、中央リード2jの左右両側の複数のリード2aで線対称となるようにすることも可能になる。
また、QFN5では、複数のリード2aのそれぞれは、エッチング加工によって形成されたものであることが好ましい。すなわち、後述する図11のリードフレーム2は、そのリードパターンがエッチング加工によって形成されたものであることが好ましい。つまり、QFN5における複数のリード2aのそれぞれは、エッチング加工によって形成されていることが好ましい。
エッチング加工によってリード2aを形成する際、段差部2n,2p,2qをハーフエッチングで加工することにより、段差部2n,2p,2qにおける図8及び図9に示す迫り出し面2rを曲率を有した面(湾曲した面)とすることができる。これにより、プレス加工等によって形成された迫り出し面に比較して曲率を有している分、樹脂封止時に迫り出し面2rの下部に充填される封止用樹脂の量を多くすることができる。
また、各リード2aにおいて、段差部2n,2p,2qが形成されない側面2h,2iは、図7〜図9に示すように、リード2aに対して表裏両面側からエッチング液が流れ込むため、リード2aの厚さ方向の1/2付近までが曲率面(湾曲した面)となるような断面形状を有している。
ここで、QFN5において、各リード2aや吊りリード2c、及びダイパッド2dは、例えば、銅合金から成るが、銅合金以外の鉄−ニッケル合金等から成ってもよく、また、ワイヤ3は、例えば、金線(金ワイヤ)等である。さらに、封止体4は、例えば、エポキシ系樹脂等の封止用樹脂によって形成されている。
次に、本実施の形態1のQFN(半導体装置)5の製造方法について説明する。
図11は図1の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す部分平面図、図12は図11のB−B線に沿って切断した構造の一例を示す部分断面図、図13は図1の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す部分平面図、図14は図13のB−B線に沿って切断した構造の一例を示す部分断面図である。また、図15は図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図、図16は図15のB−B線に沿って切断した構造の一例を示す部分断面図、図17は図15のX部の構造を示す拡大部分平面図である。さらに、図18は図1の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分平面図、図19は図18のB−B線に沿って切断した構造の一例を示す部分断面図、図20は図1の半導体装置の組み立てにおけるダイシング時の構造の一例を示す部分平面図、図21は図20のB−B線に沿って切断した構造の一例を示す部分断面図である。
まず、図11に示すようなデバイス領域2sが複数形成された薄板状のリードフレーム2を準備する。デバイス領域2sは、前述のように、1つのQFN5が形成される領域であり、ここでは、複数のデバイス領域2sが一括して樹脂モールドされる、所謂一括モールド方式を採用した組み立てについて説明する。
そこで、図11及び図12に示すように、1つのダイパッド(チップ搭載部)2dと、このダイパッド2dを支持する複数の吊りリード2cと、ダイパッド2dの隣(周囲)に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aとを有するリードフレーム2を準備する。すなわち、ダイパッド2dは、複数のリード2aの間に位置している。
なお、各デバイス領域2sは、枠部2tによって囲まれ、複数のリード2aや複数の吊りリード2cは枠部2tによって支持されている。
また、本実施の形態1のリードフレーム2では、各デバイス領域2sにおいて、互いに隣り合う吊りリード2c間に5本(奇数本)のリード2aが設けられている場合を説明する。まず、各辺の中央リード2jを含む複数のリード2aのそれぞれは、図5に示す下面2abと上面2aaと内側端面2gと外側端面2f、及び図6に示す側面2hと側面2iを有しており、さらに、図6に示すように、リード2aの延在方向2wにおいて、内側端面2g側に位置する先端部2kと、外側端面2f側に位置する後端部2mとを有している。
また、各辺の中央リード2jを除く複数のリード2aのそれぞれの先端部2k側の側面2hには、中央リード2jに向かって迫り出した段差部2nが形成されている(図6に示すハッチング部)。一方、中央リード2jを除く複数のリード2aのそれぞれの後端部2m側の側面2iには、中央リード2jから離れる方向に向かって迫り出した段差部2pが形成されている(図6に示すハッチング部)。
なお、中央リード2jを除く複数のリード2aのそれぞれにおいて、側面2hにおける後端部2mには、段差部2n及び段差部2pは形成されていない。さらに、側面2iにおける先端部2kにも、段差部2n及び段差部2pは形成されていない。すなわち、各辺において、中央リード2jを除く複数のリード2aのそれぞれでは、段差部2nは側面2hの先端部2kのみに形成されており、一方、段差部2pは側面2iの後端部2mのみに形成されている。
また、各辺の中央リード2jについては、図2及び図6に示すように、側面2h,2iの両側の後端部2mに段差部2pが形成されている。すなわち、左右両側の後端部2mに段差部2pが形成されている。
以上のように本実施の形態1のQFN5の組み立てで用いられるリードフレーム2では、図11に示す各デバイス領域2sにおいて、各辺における5本のリード2aの平面視でのリードパターンが、中央リード2jの左右両側の複数のリード2aで線対称となるように、それぞれの段差部2n及び段差部2pが形成されている。
また、リードフレーム2のリードパターンは、エッチング加工によって形成されたものである。
その後、ダイボンドを行う。ダイボンド工程では、図13及び図14に示すように、ダイボンド材6を介して半導体チップ1をダイパッド2dの上面2daに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図15及び図16に示すように、半導体チップ1の複数の電極パッド1cと複数のリード2aを、複数のワイヤ3を介してそれぞれ電気的に接続する。本実施の形態1では、まず、半導体チップ1の電極パッド1cにワイヤ3の一部を接続した後、ワイヤ3の他部をリード2aに接続する、所謂、正ボンディング方式を採用している。すなわち、半導体チップ1の電極パッド1cが1st側となり、リード2aが2nd側となる。ここで、上記のように、本実施の形態1では、図17に示すように、段差部2nがワイヤ3の延在方向8側と同じ側面2h側に形成され、かつこの側面2hの図6に示す先端部2kに設けられている。すなわち、ワイヤ3の入射角側に段差部2nが形成されているため、複数のリード2aのうち、中央リード2j以外のリード2aに対してワイヤボンディング工程を行う際、リード2a上を滑走する図示しないキャピラリがリード2aから脱落するのを防ぐことができる。すなわち、2ndボンディング側は、前記キャピラリが滑走を行うため、段差部2nがワイヤ3の延在方向8に対応して設けられている方が、2nd側(リード側)のワイヤボンディングを行い易い。
その後、樹脂モールドを行う。本実施の形態1のQFN5の組み立ては、一括モールド方式であるため、本モールド工程では、半導体チップ1及び複数のワイヤ3を樹脂で封止することにより、図18及び図19に示すように、リードフレーム2上に一括封止体4cを形成する。その際、それぞれのデバイス領域2sにおいて、複数のリード2aのそれぞれの下面(アウター部2bの一部(実装面))2abが一括封止体4cの下面4bから露出するように、樹脂で半導体チップ1、リード2aのインナー部2e及び複数のワイヤ3を封止する。
樹脂モールド終了後、各パッケージへの個片化(パッケージダイシング)を行って、図1〜図5に示すQFN5の組み立て完了となる。ここで、本個片化工程では、図20及び図21に示すように、ダイシング用のブレード9を用いて個片化を行う。詳細には、図21に示すように、一括封止体4cの表面側にダイシングテープ10を貼り付け、かつ上下反転させた状態でリードフレーム側(上方)からブレード9を進入させて切断を行う。その際、ダイシングテープ10は完全に切断せずに一部残すことで、次工程のピックアップ工程でピックアップされるまで各パッケージ(QFN5)がばらけないようにダイシングテープ10上に貼り付けられた状態を維持することができる。
本実施の形態1のQFN5によれば、それぞれのリード2aの左右両側のずれた位置に段差部2n,2pが形成されることにより、隣り合うリード2aとの段差部2n,2pの位置をずらすことができ、隣り合うリード2aとの間隔を可能な限り詰めることができる。
したがって、隣り合うリード2a間の隙間をより小さくすることができ、QFN5の小型化または多ピン化を実現することができる。
なお、リード2aの間隔(リードピッチ)を小さくすることのみに着目した場合、封止体4の下面4bの対向する2つの辺に沿って外部端子が複数本配置されたSON(Small Outline Non-leaded Package) においても効果は得られるが、吊りリード2cとの間隔を広げることまで考慮した場合には、本実施の形態1のようなQFN5においてより有効と言える。
また、それぞれのリード2aの左右両側に段差部2n,2pを形成したことにより、各リード2aにおいて封止体4に対してアンカー効果を持たせることができ、QFN5における封止体4からのリード2aの脱落を防止または低減することができる。これにより、リード2aの脱落対策を実現することができる。
ここで、各辺の中央リード2jについても、その左右両側の後端部2mに段差部2pが形成されていることにより、封止体4からの中央リード2jの脱落を防止または低減することができる。
また、各辺の複数のリード2aそれぞれの側面2iに形成された段差部2p、及び中央リード2jにおける左右両側の段差部2pは、いずれも封止体4の内部で終端するような形となっている。すなわち、各辺の全てのリード2aにおいて、それぞれの後端部2mの段差部2pは、封止体4の側面4aには到達しない(露出しない)範囲で終端しており、これにより、リード延在方向(図6に示すリード2aの延在方向2w)の封止体4からのリード2aの脱落を防止または低減することができる。
また、各辺の複数のリード2aそれぞれの先端部2kにおける下面2abに、内側端面2gに連なる段差部2qが形成されていることにより、パッケージ高さ(厚さ)方向の封止体4からのリード2aの脱落に対する強度をさらに高めることができる。
また、各リード2aの段差部2n,2p,2qが(リードフレーム2のリードパターン)がエッチング加工によって形成されていることにより、段差部2n,2p,2qにおける迫り出し面2rを曲率を有した面とすることができる。これにより、プレス加工によって形成された迫り出し面に比較して曲率を有している分、樹脂封止時に迫り出し面2rの下部に充填される封止用樹脂の量を多くすることができる。
その結果、プレス加工によって形成された段差部に比較してアンカー効果をより高めることができ、封止体4からの各リード2aの脱落をさらに防止または低減することができる。
また、リードフレーム2がエッチング加工によって形成されていることにより、プレス加工に比較して少ない迫り出し量でも大きなアンカー効果を生み出すことができるため、段差部2n,2pの迫り出し量を小さくすることができ、その結果、隣り合うリード2a間の隙間を可能な限り小さくしてQFN5の小型化または多ピン化をさらに図ることができる。
次に、本実施の形態1の変形例について説明する。
図22は本発明の実施の形態1の変形例1の半導体装置の構造を封止体を透過して示す平面図、図23は図22のY部に対応するワイヤボンディング終了後の構造を示す拡大部分平面図、図24は本発明の実施の形態1の変形例2の半導体装置の構造を封止体を透過して示す平面図、図25は図24のZ部に対応するワイヤボンディング終了後の構造を示す拡大部分平面図である。
図22に示す変形例1のリード形状は、各辺の複数のリード2aのうち、中央リード2j以外のリード2aは、それぞれの内側端部の平面視の形状が、図23に示すように、ワイヤ3の延在方向8に沿うように屈曲しているものである。
すなわち、各辺における中央リード2j以外のリード2aの内側端部を、ワイヤリング方向(ワイヤ3の延在方向8)に合わせて屈曲させたものであり、各辺に沿って配置された複数のリード2aのうち、吊りリード2cに近いリード2aほど(リード配列の端部に向かうほど)、リード2aの内側端部の外側端部に対する屈曲度が大きくなっている。
これにより、ワイヤ3の延在を、リード先端のリード幅内に収めることができ、2ndボンディング時の図示しないキャピラリの滑走領域を確保して2ndボンディングを容易に行うことができる。なお、図23に示すハッチング部は、段差部2n,2p,2qの領域である。
次に、図24に示す変形例2のリード形状は、各辺における複数のリード2aのうちの中央リード2jの内側端部に、平面視で幅広となる幅広部2uが形成されているものである。この幅広部2uの幅は、平面視において、リード2jのうち、図25に示す段差部2pが形成されていない部分の幅よりも太い。なお、図25に示すように、中央リード2jとワイヤ3を介して電気的に接続される半導体チップの電極パッド1cは、必ずしも、中心線(仮想線)7上に配置されない。そのため、各辺の中央リード2jに接続されるワイヤ3は、図25に示すように、中央リード2jに対して左右いずれかの方向にずれることがある。そこで、本変形例2のように、中央リード2jの内側端部に中心線(仮想線)7の両側に幅広となった幅広部2uを形成することにより、ワイヤリングが左右どちらにずれたとしても前記キャピラリの滑走(2ndボンディング)を確実に行えるようにすることができる。図25に示す例では、中央リード2jの内側端部の平面視の形状を、逆台形としている。なお、図25に示すハッチング部は、段差部2n,2p,2qの領域である。
(実施の形態2)
図26は本発明の実施の形態2の半導体装置の構造の一例を封止体を透過して示す平面図である。
本実施の形態2の半導体装置は、実施の形態1のQFN5と同様に、外部端子となる複数のリード2aそれぞれの一部が、裏面側の周縁部に配置された周辺配置型のQFN11であるが、実施の形態1のQFN5との相違点は、複数のリード2aが、平面視において、封止体4の各辺に沿って偶数本ずつ配置されている場合である。
すなわち、本実施の形態2のQFN11は、四角形の封止体4の各辺において、複数のリード2aが、平面視において、偶数本ずつ(ここでは、4本ずつ)配置されており、さらに各リード2aの段差部2n及び段差部2pが偶数本のリード2aの配列方向に対してそれぞれ同一の向きに形成されているものである。
したがって、各辺の複数のリード2aの平面視のパターンが、これらリード2aの配列方向に対して同一のパターンとなっているものであり、同じパターンのリード2aが並んでいる。
なお、QFN11では、各辺のリード本数が偶数本のため、実施の形態1のQFN5で各辺に存在した中央リード2jに相当するリードは存在していない。
このように各辺の複数のリード2aの平面視のパターンを、リード配列方向に対して同一のパターンとすることにより、ワイヤボンディング時のリード2aを認識する際の画像認識を容易に行うことができる。すなわち、QFN11の組み立てのワイヤボンディング工程では、ワイヤ3を接続する際、各リード2aのワイヤ接合部(先端部2k、第1部分)2vを図示しない認識装置(カメラ等)により画像認識してからワイヤ3を接続するため、各リード2aの平面視のリードパターンを同一のパターンにしておくことで、異なったリードパターンのリード2aに対してワイヤ3を接続する場合に比較して、ワイヤボンディングを容易に行うことができる。
また、各辺の複数のリード2aの平面視のパターンを、リード配列方向に対して同一のパターンとすることにより、各辺におけるリード列Lの長さを短くすることができる。つまり、複数のリード2aの平面視のパターンを同一のパターンとして並べることにより、リード間隔をより詰めることができ、したがって、リード列Lの長さを短くすることができる。
なお、リード列Lを短くすることができると、リード列のうちの端の位置のリード2aと吊りリード2cとの間隔を確保することができる。これにより、多ピンとなった際に、リード2aを後方(外方)に後退させなくて済むため、パッケージ(QFN11)の小型化を図ることができる。言い換えると、パッケージ(QFN11)の多ピン化を図ることができる。
本実施の形態2のQFN11の他の構造については、実施の形態1のQFN5と同様であるため、その重複説明は省略する。
本実施の形態2のQFN11によれば、各辺の複数のリード2aの平面視のリードパターンを同一のパターンとすることにより、隣り合うリード2aとの間隔をより詰めることができ、QFN11の小型化または多ピン化を実現することができる。
また、それぞれのリード2aの左右両側に段差部2n,2pを形成したことにより、各リード2aにおいて封止体4に対してアンカー効果を持たせることができ、QFN11における封止体4からのリード2aの脱落を防止または低減することができる。これにより、リード2aの脱落対策を実現することができる。
本実施の形態2のQFN11によって得られるその他の効果については、実施の形態1のQFN5のものと同様であるため、その重複説明は省略する。
また、本実施の形態2のQFN11の組み立てについても、実施の形態1のQFN5と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態1,2では、各リード2aにおいてその内側端面2gの下面2ab側に段差部2qが形成されている場合を説明したが、図27及び図28に示すように、内側端部の段差部(迫り出し部、突出部、ひさし部)は、必ずしも形成されていなくてもよい。すなわち、図27〜図29の変形例1の各リード2aにおいては、側面2hの先端部2k(図6参照)に段差部2nが形成されており、一方、反対側の側面2iの後端部2m(図6参照)に段差部2pが形成されているが、内側端部に前記段差部は形成されていない。そのため、前記実施の形態1、2に比べると、各リード2aのパッケージ厚さ方向の引き抜き強度は僅かに低くなるが、段差部2n,2pによってリード2aの脱落防止の効果は十分に得ることができる。
また例えば、前記実施の形態1,2では、半導体装置(QFN)が大タブ構造の場合を取り上げて説明したが、図30〜図32の変形例2のQFN5に示すように、大タブ構造に限らず、ダイパッド2dの外形寸法(図31の上面2daの大きさ)が半導体チップ1の外形寸法(図31の裏面1bの大きさ)より小さい、所謂、小タブ構造のものであってもよい。すなわち、小タブ構造のQFN5であっても、大タブ構造のQFN5と同様の効果を得ることができる。
また例えば、前記実施の形態1,2では、QFN5,11が、ダイパッド露出型(タブ露出型)の場合を取り上げて説明したが、QFN5,11は、ダイパッド(タブ)2dが封止体4の内部に埋め込まれるタブ内蔵型のものであってもよいし、もしくはダイパッド2dは封止体4から露出し、かつ吊りリード2cのみが封止体4の内部に埋め込まれる構造であってもよい。
また例えば、前記実施の形態1,2では、半導体装置(QFN5,11)の各リード2aにおいてその後端部2mの段差部2pが封止体4内で終端している。言い換えると、各リード2aに形成された段差部2pが封止体4の側面から露出しない場合を説明したが、図33及び図34のQFN5に示すように、段差部2pは、封止体4内で終端せずに側面4aに到達し、露出していてもよい。そのため、前記実施の形態1、2に比べるとリード延在方向の引き抜き強度は僅かに低くなるが、段差部2n,2pによってリード2aの脱落防止の効果は十分に得ることができる。
また例えば、前記実施の形態1,2では、半導体装置がQFNの場合を一例として説明したが、前記半導体装置は、QFNに限定されるものではなく、例えば、封止体4の下面4bの4つの辺のうちの対向する2つの辺に沿って外部端子となるアウター部2bが複数本配置されたSON等であってもよい。
本発明は、リードフレームを用いて組み立てられる半導体装置に利用可能である。
1 半導体チップ
1a 表面(主面)
1b 裏面
1c 電極パッド
2 リードフレーム
2a リード
2aa 上面
2ab 下面
2b アウター部
2c,2ca 吊りリード
2d ダイパッド
2da 上面
2db 下面
2e インナー部
2f 外側端面
2g 内側端面
2h,2i 側面
2j 中央リード
2k 先端部
2m 後端部
2n,2p,2q 段差部
2r 迫り出し面
2s デバイス領域
2t 枠部
2u 幅広部
2v ワイヤ接合部
2w 延在方向
3 ワイヤ
4 封止体
4a 側面
4b 下面
4c 一括封止体
5 QFN(半導体装置)
6 ダイボンド材
7 中心線
8 延在方向
9 ブレード
10 ダイシングテープ
11 QFN(半導体装置)

Claims (10)

  1. ダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記複数の吊りリードの間に配置された複数のリードと、
    主面、前記主面に形成された複数の電極パッド、および前記主面とは反対側の裏面を有し、かつ前記ダイパッドの上面に搭載された半導体チップと、
    前記半導体チップの前記複数の電極パッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記複数のリードのそれぞれの下面が露出するように、前記半導体チップおよび前記複数のワイヤを封止する封止体と、
    を含み、
    前記複数のリードのそれぞれは、前記封止体から露出する前記下面、前記下面とは反対側の上面、前記上面と前記下面との間に位置し、かつ前記ダイパッドと対向する内側端面、前記内側端面とは反対側に位置し、かつ前記封止体から露出する外側端面、前記上面と前記下面との間に位置し、かつ前記内側端面と前記外側端面との間に位置する第1側面、前記第1側面とは反対側の第2側面を有しており、
    さらに、前記複数のリードのそれぞれは、前記複数のリードのそれぞれの延在方向において、前記内側端面側に位置する第1部分と、前記第1部分よりも前記外側端面側に位置する第2部分と、を有しており、
    前記第1側面における前記第1部分で、かつ前記下面よりも前記上面側には、第1段差部が形成されており、
    前記第2側面における前記第2部分であって、前記下面よりも前記上面側には、第2段差部が形成されており、
    前記第1側面における前記第2部分には、前記第1および第2段差部は形成されていなく、
    前記第2側面における前記第1部分には、前記第1および第2段差部は形成されていないことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記複数のリードのそれぞれの前記第1部分における前記下面には、前記内側端面に連なる第3段差部が形成されていることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記第3段差部の前記ダイパッド方向への迫り出し量は、前記第1段差部の隣り合った前記リード方向への迫り出し量、および前記第2段差部の隣り合った前記リード方向への迫り出し量よりそれぞれ大きいことを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記封止体の平面形状は、四角形からなり、前記複数のリードは、平面視において、前記封止体の各辺に沿って奇数本ずつ配置され、
    前記各辺において、前記奇数本の前記リードにおける中央リードを線対称とした形態になるように、前記複数のリードのそれぞれの前記第1及び前記第2段差部が形成されていることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記中央リードの内側端部には、平面視で幅広となる幅広部が形成されていることを特徴とする半導体装置。
  6. 請求項4に記載の半導体装置において、
    前記第1段差部が形成された前記第1側面は、前記ワイヤの延在方向側であることを特徴とする半導体装置。
  7. 請求項4に記載の半導体装置において、
    前記各辺の前記奇数本の前記リードのうち、前記中央に配置される前記リード以外のリードは、それぞれの前記リードの内側端部の平面視の形状が、前記ワイヤの延在方向に沿うように屈曲していることを特徴とする半導体装置。
  8. 請求項1に記載の半導体装置において、
    前記封止体の平面形状は、四角形からなり、前記複数のリードは、平面視において、前記封止体の各辺に沿って偶数本ずつ配置され、
    前記各辺において、前記偶数本の前記リードは、各リードの前記第1及び前記第2段差部が前記偶数本の前記リードの配列方向に対してそれぞれ同一の向きに形成されていることを特徴とする半導体装置。
  9. 請求項1に記載の半導体装置において、
    前記複数のリードのそれぞれは、エッチング加工によって形成されたものであることを特徴とする半導体装置。
  10. 請求項1に記載の半導体装置において、
    前記複数のリードのそれぞれの前記第2側面の前記第2部分に形成された前記第2段差部は、前記封止体の内部で終端していることを特徴とする半導体装置。
JP2011263744A 2011-12-01 2011-12-01 半導体装置 Expired - Fee Related JP5798021B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011263744A JP5798021B2 (ja) 2011-12-01 2011-12-01 半導体装置
TW101135676A TWI540691B (zh) 2011-12-01 2012-09-27 Semiconductor device
CN201210470646.7A CN103137592B (zh) 2011-12-01 2012-11-12 半导体器件
CN2012206136162U CN202996818U (zh) 2011-12-01 2012-11-12 半导体器件
KR1020120134989A KR101953393B1 (ko) 2011-12-01 2012-11-27 반도체 장치
US13/692,286 US8836106B2 (en) 2011-12-01 2012-12-03 Semiconductor device
US14/465,379 US9443794B2 (en) 2011-12-01 2014-08-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011263744A JP5798021B2 (ja) 2011-12-01 2011-12-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2013118215A true JP2013118215A (ja) 2013-06-13
JP5798021B2 JP5798021B2 (ja) 2015-10-21

Family

ID=48497205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263744A Expired - Fee Related JP5798021B2 (ja) 2011-12-01 2011-12-01 半導体装置

Country Status (5)

Country Link
US (2) US8836106B2 (ja)
JP (1) JP5798021B2 (ja)
KR (1) KR101953393B1 (ja)
CN (2) CN103137592B (ja)
TW (1) TWI540691B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018018953A (ja) * 2016-07-28 2018-02-01 株式会社東海理化電機製作所 半導体装置の製造方法
JP2019192947A (ja) * 2013-07-31 2019-10-31 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP2020170736A (ja) * 2019-04-01 2020-10-15 富士電機株式会社 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
CN104347570B (zh) * 2013-07-26 2018-07-20 恩智浦美国有限公司 无引线型半导体封装及其组装方法
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP5908508B2 (ja) 2014-02-25 2016-04-26 ファナック株式会社 プリント基板
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
KR102457011B1 (ko) * 2015-06-24 2022-10-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2017045944A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN106935565A (zh) * 2015-12-31 2017-07-07 无锡华润安盛科技有限公司 高密度qfn封装体及其制备方法
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
CN107195612A (zh) * 2017-06-20 2017-09-22 南京矽邦半导体有限公司 一种基于加长半蚀刻拱形内引脚qfn框架及其封装芯片
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2003188331A (ja) * 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
JP2004207615A (ja) * 2002-12-26 2004-07-22 Mitsui High Tec Inc リードフレーム
JP2008198718A (ja) * 2007-02-09 2008-08-28 Asmo Co Ltd 樹脂封止型半導体装置
US20090079051A1 (en) * 2007-09-20 2009-03-26 Kenji Amano Semiconductor device and manufacturing method of the same
JP2011086811A (ja) * 2009-10-16 2011-04-28 Apic Yamada Corp リードフレーム、電子部品用基板及び電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US7375416B2 (en) * 2005-09-20 2008-05-20 United Test And Assembly Center Ltd. Leadframe enhancement and method of producing a multi-row semiconductor package
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US20090032917A1 (en) * 2007-08-02 2009-02-05 M/A-Com, Inc. Lead frame package apparatus and method
JP2010177272A (ja) 2009-01-27 2010-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8802500B2 (en) * 2009-11-11 2014-08-12 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
TWM393039U (en) * 2010-04-29 2010-11-21 Kun Yuan Technology Co Ltd Wire holder capable of reinforcing sealing connection and packaging structure thereof
TWI489607B (zh) * 2010-11-23 2015-06-21 登豐微電子股份有限公司 封裝結構
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置
JP2003188331A (ja) * 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2004022725A (ja) * 2002-06-14 2004-01-22 Renesas Technology Corp 半導体装置
JP2004207615A (ja) * 2002-12-26 2004-07-22 Mitsui High Tec Inc リードフレーム
JP2008198718A (ja) * 2007-02-09 2008-08-28 Asmo Co Ltd 樹脂封止型半導体装置
US20090079051A1 (en) * 2007-09-20 2009-03-26 Kenji Amano Semiconductor device and manufacturing method of the same
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2011086811A (ja) * 2009-10-16 2011-04-28 Apic Yamada Corp リードフレーム、電子部品用基板及び電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192947A (ja) * 2013-07-31 2019-10-31 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
JP2018018953A (ja) * 2016-07-28 2018-02-01 株式会社東海理化電機製作所 半導体装置の製造方法
WO2018020864A1 (ja) * 2016-07-28 2018-02-01 株式会社東海理化電機製作所 半導体装置の製造方法
CN109564879A (zh) * 2016-07-28 2019-04-02 株式会社东海理化电机制作所 半导体装置的制造方法
JP2020170736A (ja) * 2019-04-01 2020-10-15 富士電機株式会社 半導体装置
JP7338204B2 (ja) 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN202996818U (zh) 2013-06-12
KR101953393B1 (ko) 2019-02-28
US20140361422A1 (en) 2014-12-11
TW201324696A (zh) 2013-06-16
KR20130061632A (ko) 2013-06-11
US8836106B2 (en) 2014-09-16
JP5798021B2 (ja) 2015-10-21
US20130140714A1 (en) 2013-06-06
US9443794B2 (en) 2016-09-13
CN103137592A (zh) 2013-06-05
CN103137592B (zh) 2017-09-05
TWI540691B (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
JP5798021B2 (ja) 半導体装置
JP5618873B2 (ja) 半導体装置の製造方法
JP5001872B2 (ja) 半導体装置
JP2009076658A (ja) 半導体装置及びその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
TW200805526A (en) Semiconductor device, and method of manufacturing the same
JP2006100636A (ja) 半導体装置の製造方法
JP6164895B2 (ja) 半導体装置の製造方法
JP5278037B2 (ja) 樹脂封止型半導体装置
US20110062569A1 (en) Semiconductor device package with down-set leads
JP2015060876A (ja) 半導体装置の製造方法
JP4566266B2 (ja) 半導体装置の製造方法
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
JP5512784B2 (ja) 半導体装置の製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2011054626A (ja) 半導体装置およびその製造方法
JP5184558B2 (ja) 半導体装置
JP2009231322A (ja) 半導体装置の製造方法
KR100384335B1 (ko) 반도체패키지와 그 제조방법
JP2002164470A (ja) 半導体装置およびその製造方法
JP5824120B2 (ja) 半導体装置
JP2014112714A (ja) 半導体装置
JP2011151296A (ja) 半導体装置およびその製造方法
JP2013008901A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150820

R150 Certificate of patent or registration of utility model

Ref document number: 5798021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees