JP2018018953A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018018953A
JP2018018953A JP2016148081A JP2016148081A JP2018018953A JP 2018018953 A JP2018018953 A JP 2018018953A JP 2016148081 A JP2016148081 A JP 2016148081A JP 2016148081 A JP2016148081 A JP 2016148081A JP 2018018953 A JP2018018953 A JP 2018018953A
Authority
JP
Japan
Prior art keywords
outer leads
semiconductor device
lead
anchor portion
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016148081A
Other languages
English (en)
Other versions
JP6607571B2 (ja
Inventor
貴之 原
Takayuki Hara
貴之 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2016148081A priority Critical patent/JP6607571B2/ja
Priority to CN201780046451.0A priority patent/CN109564879A/zh
Priority to US16/320,335 priority patent/US20190280190A1/en
Priority to DE112017003773.5T priority patent/DE112017003773T5/de
Priority to PCT/JP2017/021633 priority patent/WO2018020864A1/ja
Publication of JP2018018953A publication Critical patent/JP2018018953A/ja
Application granted granted Critical
Publication of JP6607571B2 publication Critical patent/JP6607571B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】アウターリードを支持するタイバーを利用してアンカ部を生成し、製造コストを抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体装置１の製造方法は、複数の回路パターン形成領域２０が並んで形成されたリードフレーム２を準備し、回路パターン形成領域２０に電子部品を取り付けて電子回路部３を形成し、電子回路部３を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第１の封止体４を形成し、複数のアウターリードを繋ぐタイバー２３の一部を切断してアウターリードのそれぞれにアンカ部を形成すると共にリードフレーム２と繋がる他のタイバー２２と複数のアウターリードとを切断して一次成形体５を形成し、一次成形体５の第１の封止体４及びアンカ部を覆うように封止樹脂によって第２の封止体６を形成して二次成形体を形成するものである。【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。
従来の技術として、半導体チップを内包したモールド部と、半導体チップと共にモールド部に内包され、その一部がモールド部の１つの面から露出したリード端子と、を備えた半導体装置が知られている（例えば、特許文献１参照。）。
この半導体装置は、モールド部から露出したリード端子がコネクタなどと接続される接続端子となっている。この接続端子は、アンカ部がモールド部内に形成されている。このアンカ部は、接続端子が延びる方向に引っ張られた際、モールド部から抜けないように、引っ張られる方向に交差した方向に幅が広くされている。
特開２０１５−９５４８６号公報
本発明の目的は、アウターリードを支持するタイバーを利用してアンカ部を生成し、製造コストを抑制することができる半導体装置の製造方法を提供することにある。
本発明の一態様は、複数の回路パターン形成領域が並んで形成されたリードフレームを準備し、回路パターン形成領域に電子部品を取り付けて電子回路部を形成し、電子回路部を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第１の封止体を形成し、複数のアウターリードを繋ぐタイバーの一部を切断してアウターリードのそれぞれにアンカ部を形成すると共にリードフレームと繋がる他のタイバーと複数のアウターリードとを切断して一次成形体を形成し、一次成形体の第１の封止体及びアンカ部を覆うように封止樹脂によって第２の封止体を形成して二次成形体を形成する、半導体装置の製造方法を提供する。
本発明によれば、アウターリードを支持するタイバーを利用してアンカ部を生成して製造コストを抑制することができる。
図１（ａ）は、実施の形態に係る半導体装置の一例を示す概略図であり、図１（ｂ）は、半導体装置の一次成形体の一例を示す概略図である。 図２は、実施の形態に係る半導体装置の回路パターンが形成されたリードフレームの一例を示す概略図である。 図３（ａ）〜図３（ｄ）は、実施の形態に係る半導体装置の製造方法の一例を説明するための概略図である。 図４（ａ）〜図４（ｃ）は、変形例に係る半導体装置のアンカ部の一例を示す概略図である。
（実施の形態の要約）
実施の形態に係る半導体装置の製造方法は、複数の回路パターン形成領域が並んで形成されたリードフレームを準備し、回路パターン形成領域に電子部品を取り付けて電子回路部を形成し、電子回路部を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第１の封止体を形成し、複数のアウターリードを繋ぐタイバーの一部を切断してアウターリードのそれぞれにアンカ部を形成すると共にリードフレームと繋がる他のタイバーと複数のアウターリードとを切断して一次成形体を形成し、一次成形体の第１の封止体及びアンカ部を覆うように封止樹脂によって第２の封止体を形成して二次成形体を形成するものである。
この半導体装置の製造方法は、リードフレームから一次成形体を切り離す際にアンカ部も形成されるので、この方法を採用しない場合と比べて、アウターリードを支持するタイバーを利用してアンカ部を生成して製造コストを抑制することができる。
[実施の形態]
（半導体装置１の概要）
図１（ａ）は、実施の形態に係る半導体装置の一例を示す概略図であり、図１（ｂ）は、半導体装置の一次成形体の一例を示す概略図である。図２は、実施の形態に係る半導体装置の回路パターンが形成されたリードフレームの一例を示す概略図である。なお、以下に記載する実施の形態に係る各図において、図形間の比率は、実際の比率とは異なる場合がある。
本実施の形態の半導体装置１は、一例として、図１（ａ）及び図１（ｂ）に示すように、磁気検出ＩＣ（Integrated Circuit）３０を含む電子回路部３を備えた磁気センサ装置である。なお半導体装置１は、磁気センサ装置に限定されず、圧力を検出する圧力センサ装置、温度を測定する温度センサ装置などでも良く、発光素子などを備えた照明装置などであっても良い。
この半導体装置１は、一例として、車両に配置され、検出対象の接近を検出するように構成されている。なお検出対象は、一例として、ブレーキペダルやシートベルト装置のタングプレートなどである。
この半導体装置１は、図１（ａ）及び図１（ｂ）に示すように、電子回路部３を封止して形成された第１の封止体４を備えた一次成形体５をさらに封止して形成されている。つまり半導体装置１は、二度のモールド成形によって形成される。
（一次成形体５の構成）
一次成形体５は、例えば、図２に示すように、リードフレーム２の回路パターン形成領域２０ごとに形成される。このリードフレーム２は、例えば、アルミニウム、銅、鉄などの金属材料又は合金材料の薄板である。
このリードフレーム２には、図２に示すように、複数の回路パターン形成領域２０が形成されている。この回路パターン形成領域２０は、形成する一次成形体５の電子回路部３に応じた回路パターン２１が形成されている。
この回路パターン２１は、電子回路部３の配線や電子部品を配置するダイパッドとなるものである。そして回路パターン２１は、打ち抜き（プレス）やエッチングなどによって形成される。
また回路パターン２１は、タイバー２２、タイバー２３及びアウターリード２５ｂ〜アウターリード２８ｂの端部と、回路パターン形成領域２０を囲む枠２００とが繋がるように形成されている。
このタイバー２２は、図２に示すように、インナーリード２５ａ〜インナーリード２８ａと枠２００とを繋げている。つまりインナーリード２５ａ〜インナーリード２８ａは、複数のタイバー２２によって枠２００に支持されている。
タイバー２３は、図２に示すように、一列に並ぶアウターリード２５ｂ〜アウターリード２８ｂと交差して枠２００の両側と繋がっている。つまりアウターリード２５ｂ〜アウターリード２８ｂは、タイバー２３によって枠２００に支持されている。
またアウターリード２５ｂ〜アウターリード２８ｂの端部は、先端に行くほど細くなるように形成され、この先端が枠２００から突出する部分と繋がっている。この突出する部分は、先端と同じように細くなっているので、アウターリードと繋がる部分は、幅が最も狭くなって切断が容易となっている。
ここでインナーリード２５ａとアウターリード２５ｂは、リードフレーム２を加工して形成された一本のリードである。このインナーリード２５ａは、第１の封止体４によって封止される。またアウターリード２５ｂは、第１の封止体４から露出する。同様に、インナーリード２６ａ〜インナーリード２８ａとアウターリード２６ｂ〜アウターリード２８ｂは、それぞれ一本のリードである。なおリードの数は、形成される電子回路部３に応じて変更される。
電子回路部３は、このインナーリード２５ａ〜インナーリード２８ａ上に電子部品を接合することにより形成される。本実施の形態の電子回路部３は、図１（ｂ）に示すように、電子部品として、磁気検出ＩＣ３０と、２つのツェナーダイオード３１と、２つのコンデンサ３２と、を備えて概略構成されている。
磁気検出ＩＣ３０は、一例として、銀ペーストなどの接着剤を用いてインナーリード２５ａに配置される。そして磁気検出ＩＣ３０は、ワイヤボンディング法によってインナーリード２５ａ〜インナーリード２８ａと電気的に接続されている。
この磁気検出ＩＣ３０は、例えば、磁気検出素子、磁気検出素子の出力を増幅するアンプ、増幅された出力に応じて検出対象の接近を判定する制御部などを備えている。磁気検出素子は、例えば、検出対象が生成する磁場の強さを検出するホール素子、磁場の方向の変化を検出する磁気抵抗素子などから構成される。
２つのツェナーダイオード３１は、例えば、インナーリード２５ａとインナーリード２６ａの間に電気的に接続され、インナーリード２７ａとインナーリード２８ａの間に電気的に接続される。同様に、２つのコンデンサ３２は、例えば、インナーリード２５ａとインナーリード２６ａの間に電気的に接続され、インナーリード２７ａとインナーリード２８ａの間に電気的に接続される。このツェナーダイオード３１及びコンデンサ３２は、静電気やノイズなどから磁気検出ＩＣ３０を保護する保護回路として構成されている。ツェナーダイオード３１は、例えば、磁気検出ＩＣ３０に印加される電圧を一定に保つように接続されている。またコンデンサ３２は、例えば、ツェナーダイオード３１から発生するノイズを除去するように接続されている。
アウターリード２５ｂ〜アウターリード２８ｂには、図１（ｂ）に示すように、アンカ部２５ｃ〜アンカ部２８ｃが形成されている。アンカ部２５ｃ〜アンカ部２８ｃは、図２に示すタイバー２３の一部を切断することによって形成される。従ってアンカ部２５ｃは、アウターリード２５ｂの長手方向に交差するように突出した形状を有する。同様に他のアンカ部２６ｃ〜アンカ部２８ｃは、アウターリード２６ｂ〜アウターリード２８ｂの長手方向に交差するように突出した形状を有する。
このアンカ部２５ｃ〜アンカ部２８ｃは、図１（ａ）に示すように、第２の封止体６によって封止される。アンカ部２５ｃ〜アンカ部２８ｃは、アウターリード２５ｂ〜アウターリード２８ｂがコネクタ端子２９として使用された場合、コネクタの抜き差しによってアウターリード２５ｂ〜アウターリード２８ｂが第２の封止体６から抜けないようにするためのものである。
第１の封止体４は、例えば、封止樹脂を用いたモールド成形によって形成される。この封止樹脂は、エポキシ樹脂を主成分に、シリカ充填材などを加えた熱硬化性成形材料である。第１の封止体４は、例えば、電子回路部３を光、熱及び湿度などから保護するように形成されている。
（第２の封止体６の構成）
第２の封止体６は、一次成形体５のアウターリード２５ｂ〜アウターリード２８ｂの一部を露出させるように封止して形成される。第２の封止体６は、一例として、ＰＥ（ポリエチレン）やＰＰ（ポリプロピレン）などの熱可塑性樹脂を用いて形成される。
第２の封止体６は、半導体装置１の外装となるものであり、取り付け場所に応じた形状を有する。そして第２の封止体６は、接続相手のコネクタが挿入可能なコネクタ部５０が形成されている。このコネクタ部５０は、凹部形状を有し、この凹部内に接続相手のコネクタが挿入される。
そしてアウターリード２５ｂ〜アウターリード２８ｂは、コネクタ端子２９として第２の封止体６に形成されたコネクタ部５０内に露出する。言い換えるならコネクタ部５０の内部には、アウターリード２５ｂ〜アウターリード２８ｂの端部が露出し、コネクタ端子２９を形成している。
以下に本実施の形態の半導体装置１の製造方法の一例について図３（ａ）〜図３（ｄ）の図面を参照しながら説明する。
（半導体装置１の製造方法）
図３（ａ）〜図３（ｄ）は、実施の形態に係る半導体装置の製造方法の一例を説明するための概略図である。図３（ａ）〜図３（ｄ）は、１つの回路パターン形成領域２０を図示している。
半導体装置１の製造方法は、複数の回路パターン形成領域２０が並んで形成されたリードフレーム２を準備し、回路パターン形成領域２０に電子部品を取り付けて電子回路部３を形成し、電子回路部３を覆うと共に複数のアウターリード（アウターリード２５ｂ〜アウターリード２８ｂ）が露出するように、封止樹脂によって第１の封止体４を形成し、複数のアウターリードを繋ぐタイバー２３の一部を切断してアウターリードのそれぞれにアンカ部２５ｃ〜アンカ部２８ｃを形成すると共にリードフレーム２と繋がる他のタイバー２２と複数のアウターリードとを切断して一次成形体５を形成し、一次成形体５の第１の封止体４及びアンカ部２５ｃ〜アンカ部２８ｃを覆うように封止樹脂によって第２の封止体６を形成して二次成形体を形成するものである。
具体的には、図３（ａ）に示すように、まず複数の回路パターン形成領域２０が並んで形成されたリードフレーム２を準備する。
次に図３（ｂ）に示すように、回路パターン形成領域２０に電子部品を取り付けて電子回路部３を形成する。この電子部品は、一例として、磁気検出ＩＣ３０、ツェナーダイオード３１及びコンデンサ３２である。
次に図３（ｃ）に示すように、電子回路部３を覆うと共に複数のアウターリード（アウターリード２５ｂ〜アウターリード２８ｂ）が露出するように、封止樹脂によって第１の封止体４を形成する。この封止は、タイバー２２とタイバー３３がリードフレーム２の枠２００に繋がった状態で行われる。
次に図３（ｄ）に示すように、アウターリード２５ｂ〜アウターリード２８ｂを繋ぐタイバー２３の一部を切断してアウターリードのそれぞれにアンカ部２５ｃ〜アンカ部２８ｃを形成すると共にリードフレーム２と繋がる他のタイバー２２とアウターリード２５ｂ〜アウターリード２８ｂとを切断して一次成形体５を形成する。
アンカ部２５ｃ〜アンカ部２８ｃを形成するためのタイバー２３の切断の幅Ｗは、互いの絶縁性が保てる範囲で小さくされることが好ましい。アンカ部は、アウターリードからの突出量が多い方が抜け防止性が高いからである。切断の幅Ｗは、一例として、アウターリードの幅程度である。
次に、一次成形体５の第１の封止体４及びアンカ部２５ｃ〜アンカ部２８ｃを覆うように封止樹脂によって第２の封止体６を形成して二次成形体を形成し、図１（ａ）に示す半導体装置１を得る。
（変形例について）
図４（ａ）〜図４（ｃ）は、変形例に係る半導体装置のアンカ部の一例を示す概略図である。この図４（ａ）〜図４（ｃ）では、アウターリードの一部を図示している。
なお変形例としてアンカ部は、１つのアウターリードに複数形成されても良い。つまりアウターリード２５ｂ〜アウターリード２８ｂを繋ぐタイバー２３が複数形成され、アウターリードごとに複数のアンカ部が形成されても良い。この変形例では、アンカ部が１つの場合と比べて、より第１の封止体４からの抜けが抑制される。
図４（ａ）は、アウターリード２５ｂにアンカ部２５ｃ及びアンカ部２５ｄが形成され、アウターリード２６ｂにアンカ部２６ｃ及びアンカ部２６ｄが形成された一例を示している。なお第１の封止体４側のアンカ部２５ｃ及びアンカ部２６ｃは、アンカ部２５ｄ及びアンカ部２６ｄよりも突出量が多くても良い。
また他の変形例としてアンカ部は、矩形状に限定されず、例えば、アウターリード側の幅がアンカ部の先端側の幅よりも広く形成されても良い。この変形例では、この構成を採用しない場合と比べて、切断が容易であると共に第１の封止体４からの抜けが抑制される。図４（ｂ）は、アウターリード側の幅がアンカ部の先端側の幅よりも広いアンカ部２５ｃ及びアンカ部２６ｃの一例を示している。
さらに他の変形例としてアンカ部は、アウターリードの先端側に折れ曲がる形状を有しても良い。この変形例では、この構成を採用しない場合と比べて、より第１の封止体４からの抜けが抑制される。図４（ｃ）は、アウターリード２５ｂのアンカ部２５ｃが先端方向に曲がる曲部２５０ｃを有すると共に、アウターリード２６ｂのアンカ部２６ｃが先端方向に曲がる曲部２６０ｃを有する一例を示している。
（実施の形態の効果）
本実施の形態に係る半導体装置１の製造方法は、アウターリード２５ｂ〜アウターリード２８ｂを支持するタイバー２３を利用してアンカ部２５ｃ〜アンカ部２８ｃを生成し、製造コストを抑制することができる。具体的には、半導体装置１の製造方法は、リードフレーム２から一次成形体５を切り離す際にタイバー２３の一部を切断することでアンカ部２５ｃ〜アンカ部２８ｃを形成する。従って半導体装置１の製造方法は、本来は切断によって無くなるタイバー２３を、その一部だけ切断して残すことによってアンカ部２５ｃ〜アンカ部２８ｃを生成するので、この方法を採用しない場合と比べて、製造コストを抑制することができる。
半導体装置１は、二次成形体によって封止されるアンカ部２５ｃ〜アンカ部２８ｃを有しているので、アンカ部がない場合と比べて、第１の封止体４からのアウターリード２５ｂ〜アウターリード２８ｂの抜けが抑制され、コネクタ端子２９の信頼性が向上する。
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、２…リードフレーム、３…電子回路部、４…第１の封止体、５…一次成形体、６…第２の封止体、２０…回路パターン形成領域、２１…回路パターン、２２…タイバー、２３…タイバー、２５ａ〜２８ａ…インナーリード、２５ｂ〜２８ｂ…アウターリード、２５ｃ〜２８ｃ…アンカ部、２５ｄ，２６ｄ…アンカ部、２９…コネクタ端子、３０…磁気検出ＩＣ、３１…ツェナーダイオード、３２…コンデンサ、３３…タイバー、５０…コネクタ部、２００…枠、２５０ｃ…曲部、２６０ｃ…曲部

Claims (3)

  1. 複数の回路パターン形成領域が並んで形成されたリードフレームを準備し、
    前記回路パターン形成領域に電子部品を取り付けて電子回路部を形成し、
    前記電子回路部を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第１の封止体を形成し、
    前記複数のアウターリードを繋ぐタイバーの一部を切断して前記アウターリードのそれぞれにアンカ部を形成すると共に前記リードフレームと繋がる他のタイバーと前記複数のアウターリードとを切断して一次成形体を形成し、
    前記一次成形体の前記第１の封止体及び前記アンカ部を覆うように封止樹脂によって第２の封止体を形成して二次成形体を形成する、
    半導体装置の製造方法。
  2. 前記アウターリードがコネクタ端子として前記第２の封止体に形成されたコネクタ部内に露出する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記複数のアウターリードを繋ぐタイバーが複数形成され、前記アウターリードごとに複数のアンカ部が形成される、
    請求項１又は２に記載の半導体装置の製造方法。
JP2016148081A 2016-07-28 2016-07-28 半導体装置の製造方法 Expired - Fee Related JP6607571B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016148081A JP6607571B2 (ja) 2016-07-28 2016-07-28 半導体装置の製造方法
CN201780046451.0A CN109564879A (zh) 2016-07-28 2017-06-12 半导体装置的制造方法
US16/320,335 US20190280190A1 (en) 2016-07-28 2017-06-12 Method for manufacturing semiconductor device
DE112017003773.5T DE112017003773T5 (de) 2016-07-28 2017-06-12 Verfahren zum Herstellen einer Halbleitervorrichtung
PCT/JP2017/021633 WO2018020864A1 (ja) 2016-07-28 2017-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016148081A JP6607571B2 (ja) 2016-07-28 2016-07-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018018953A true JP2018018953A (ja) 2018-02-01
JP6607571B2 JP6607571B2 (ja) 2019-11-20

Family

ID=61015861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016148081A Expired - Fee Related JP6607571B2 (ja) 2016-07-28 2016-07-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20190280190A1 (ja)
JP (1) JP6607571B2 (ja)
CN (1) CN109564879A (ja)
DE (1) DE112017003773T5 (ja)
WO (1) WO2018020864A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993786B (zh) * 2019-11-13 2023-05-30 合肥久昌半导体有限公司 一种多排大功率霍尔元件加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364766A (ja) * 1991-06-12 1992-12-17 Yamada Seisakusho Co Ltd 半導体装置の製造方法および半導体装置
JPH08116009A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd 半導体装置の製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2006261242A (ja) * 2005-03-15 2006-09-28 Toshiba Corp リードフレームおよびそれを用いた光半導体装置
JP2011091194A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法および電子装置の製造方法
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US8530981B2 (en) * 2009-12-31 2013-09-10 Texas Instruments Incorporated Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system
US8946880B2 (en) * 2012-03-23 2015-02-03 Texas Instruments Incorporated Packaged semiconductor device having multilevel leadframes configured as modules
JP6034078B2 (ja) * 2012-07-10 2016-11-30 アピックヤマダ株式会社 プリモールドリードフレームの製造方法、および、半導体装置の製造方法
WO2015030637A1 (en) * 2013-08-26 2015-03-05 Telefonaktiebolaget L M Ericsson (Publ) Apparatus and method for processing data streams in a communication network
JP2015095486A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
US9666511B2 (en) * 2015-01-15 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation method for a stand alone high voltage laterally-diffused metal-oxide semiconductor (LDMOS) transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364766A (ja) * 1991-06-12 1992-12-17 Yamada Seisakusho Co Ltd 半導体装置の製造方法および半導体装置
JPH08116009A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd 半導体装置の製造方法
JP2000150765A (ja) * 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2006261242A (ja) * 2005-03-15 2006-09-28 Toshiba Corp リードフレームおよびそれを用いた光半導体装置
JP2011091194A (ja) * 2009-10-22 2011-05-06 Renesas Electronics Corp 半導体装置の製造方法および電子装置の製造方法
JP2013118215A (ja) * 2011-12-01 2013-06-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
CN109564879A (zh) 2019-04-02
WO2018020864A1 (ja) 2018-02-01
DE112017003773T5 (de) 2019-04-18
US20190280190A1 (en) 2019-09-12
JP6607571B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
US8643189B1 (en) Packaged semiconductor die with power rail pads
US9222989B2 (en) Manufacturing methods for a sensor package including a lead frame
US9947614B2 (en) Packaged semiconductor device having bent leads and method for forming
JP2007286015A (ja) センサ装置
CN101553920A (zh) 方型扁平无引线封装的方法和设备
US10515880B2 (en) Lead frame with bendable leads
JP6607571B2 (ja) 半導体装置の製造方法
CN106981471B (zh) 引线框组合件
US10401196B2 (en) Method for producing a coil as measuring pickup for a sensor
US10854540B2 (en) Packaged IC component
CN108140630A (zh) 具有垂直连接器的集成电路芯片
CN111742407A (zh) 半导体装置
US8927343B2 (en) Package process
CN102891090A (zh) 半导体器件及其封装方法
JP2009271000A (ja) 電流センサ及び電流センサの製造方法
JP5762856B2 (ja) 電流センサ
WO2015052880A1 (ja) 半導体装置及びその製造方法
US20150214167A1 (en) Semiconductor die with variable length bond pad
JP6111973B2 (ja) 半導体装置
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
CN108511412A (zh) 一种引线框再分布结构及其制造方法
US11784112B2 (en) Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
JP2018025537A (ja) センサ装置及びその製造方法
JP2019029585A (ja) モジュール装置及びその製造方法
US20150162269A1 (en) Semiconductor die package with insulated wires for routing power signals

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191016

R150 Certificate of patent or registration of utility model

Ref document number: 6607571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees