DE112017003773T5 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112017003773T5
DE112017003773T5 DE112017003773.5T DE112017003773T DE112017003773T5 DE 112017003773 T5 DE112017003773 T5 DE 112017003773T5 DE 112017003773 T DE112017003773 T DE 112017003773T DE 112017003773 T5 DE112017003773 T5 DE 112017003773T5
Authority
DE
Germany
Prior art keywords
semiconductor device
outer leads
manufacturing
sealed body
anchoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017003773.5T
Other languages
English (en)
Inventor
Takayuki Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Publication of DE112017003773T5 publication Critical patent/DE112017003773T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

Gemäß der vorliegenden Erfindung wird eine Halbleitervorrichtung 1 hergestellt durch: Vorbereiten einer Leiterplatine 2, bei welcher eine Vielzahl von schaltkreismusterbildenden Bereichen 20 Seite an Seite ausgebildet ist; Anbringen elektronischer Komponenten an den schaltkreismusterbildenden Bereichen 20, um eine elektronische Schaltkreiseinheit 3 auszubilden; Ausbilden eines ersten abgedichteten Körpers 4 mit einem Abdichtungsharz, so dass die elektronische Schaltkreiseinheit 3 bedeckt ist und eine Vielzahl von äußeren Leitungen freigelegt ist; Abschneiden eines Teilbereichs eines Verbindungsriegels 23, der die Vielzahl von äußeren Leitungen verbindet, um dadurch Verankerungsteile jeweils an den äußeren Leitungen auszubilden, und auch Abschneiden der Vielzahl von äußeren Leitungen und eines weiteren Verbindungsriegels 22, der mit der Leiterplatine 2 verbunden ist, um dadurch einen primären ausgeformten bzw. gegossenen Körper 5 auszubilden; und Ausbilden eines sekundären ausgeformten bzw. gegossenen Körpers durch Ausbilden eines zweiten abgedichteten Körpers 6 mit einem Abdichtungsharz, um die Verankerungsteile und den ersten abgedichteten Körper 4 des primären ausgeformten Körpers 5 zu bedecken.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Stand der Technik
  • Es ist eine Halbleitervorrichtung bekannt, die versehen ist mit einem (ein-)gegossenen bzw. ausgeformten Teil, der Halbleiterchips einkapselt, und Leitungsanschlüssen, die, zusammen mit den Halbleiterchips, in dem ausgeformten Teil eingekapselt sind und teilweise von einer Oberfläche des ausgeformten Teils freigelegt sind (siehe z.B. JP 2015/95486 A )
  • Bei dieser Halbleitervorrichtung dienen die vom ausgeformten Teil freigelegten Leitungsanschlüsse als Verbindungsanschlüsse, die mit einem Verbinder bzw. Anschlussstück, etc. verbunden sind. Jeder Verbindungsanschluss hat einen innerhalb des ausgeformten Teils angeordneten Verankerungsteil. Um zu verhindern, dass die Verbindungsanschlüsse aus dem ausgeformten Teil herausrutschen, wenn die Verbindungsanschlüsse in ihrer Erstreckungsrichtung gezogen werden, ist die Breite der Verankerungsteile in einer Richtung breit, die die Ziehrichtung schneidet bzw. kreuzt.
  • Literaturstellenliste
  • Patentliteratur
  • JP 2015/95486 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung zur Verfügung zu stellen, das die Herstellungskosten reduzieren kann, indem ein Ankerbolzen bzw. Verbindungsriegel verwendet wird, der äußere Leitungen stützt, um Verankerungsteile auszubilden.
  • Lösung für das Problem
  • Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung bei einer Ausführungsform der Erfindung wird eine Halbleitervorrichtung hergestellt durch: Bereitstellen einer Leiterplatine, die eine Vielzahl von schaltkreismusterbildenden Bereichen umfasst, die in Reihen angeordnet sind; Anbringen elektronischer Komponenten an dem schaltkreismusterbildenden Bereich, um eine elektronische Schaltkreiseinheit auszubilden; Ausbilden eines ersten abgedichteten Körpers mit einem Abdichtungsharz, so dass die elektronische Schaltkreiseinheit bedeckt ist und eine Vielzahl von äußeren Leitungen freigelegt ist; Abschneiden bestimmter Teilbereiche eines Verbindungsriegels, der die Vielzahl von äußeren Leitungen verbindet, um dadurch jeweils Verankerungsteile an den äußeren Leitungen auszubilden, und auch Abschneiden der Vielzahl von äußeren Leitungen und anderer Verbindungsriegel, die mit der Leiterplatine verbunden sind, um dadurch einen primären gegossenen bzw. ausgeformten Körper auszubilden; und Ausbilden eines sekundären gegossenen bzw. ausgeformten Körpers durch Ausbilden eines zweiten abgedichteten Körpers mit einem Abdichtungsharz, um die Verankerungsteile und den ersten abgedichteten Körper des primären ausgeformten Körpers zu bedecken.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß einer Ausführungsform der Erfindung ist es möglich, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, das die Herstellungskosten reduzieren kann durch Verwenden eines Verbindungsriegels, der äußere Leitungen stützt, um Verankerungsteile zu bilden.
  • Figurenliste
    • 1A ist eine Draufsicht, die eine Halbleitervorrichtung bei einer Ausführungsform zeigt.
    • 1B ist eine Draufsicht, die ein Beispiel eines primären gegossenen bzw. ausgeformten Körpers der Halbleiervorrichtung zeigt.
    • 2 ist eine Draufsicht, die eine Leiterplatine der Halbleitervorrichtung bei der Ausführungsform zeigt, auf welcher ein Schaltkreismuster ausgebildet ist.
    • 3A ist eine Draufsicht, die ein Verfahren zum Herstellen der Halbleitervorrichtung bei der Ausführungsform zeigt.
    • 3B ist eine Draufsicht, die das Verfahren zum Herstellen der Halbleitervorrichtung bei der Ausführungsform zeigt.
    • 3C ist eine Draufsicht, die das Verfahren zum Herstellen der Halbleitervorrichtung bei der Ausführungsform zeigt.
    • 3D ist eine Draufsicht, die das Verfahren zum Herstellen der Halbleitervorrichtung bei der Ausführungsform zeigt.
    • 4A ist eine Draufsicht, die Verankerungsteile der Halbleitervorrichtung bei einer Modifikation zeigt.
    • 4B ist eine Draufsicht, die Verankerungsteile der Halbleitervorrichtung bei einer weiteren Modifikation zeigt.
    • 4C ist eine Draufsicht, die Verankerungsteile der Halbleitervorrichtung bei einer noch weiteren Modifikation zeigt.
  • Beschreibung von Ausführungsformen
  • Zusammenfassung der Ausführungsform
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung bei der Ausführungsform enthält ein Bereitstellen einer Leiterplatine, die eine Vielzahl von schaltkreismusterbildenden Bereichen umfasst, die in Reihen angeordnet sind; ein Anbringen elektronischer Komponenten an den schaltkreismusterbildenden Bereich, um eine elektronische Schaltkreiseinheit auszubilden; Ausbilden eines ersten abgedichteten Körpers mit einem Abdichtungsharz, so dass die elektronische Schaltkreiseinheit bedeckt ist und eine Vielzahl von äußeren Leitungen freigelegt ist; Abschneiden bestimmter Teilbereiche von einem Verbindungsriegel, der die Vielzahl von äußeren Leitungen verbindet, um dadurch jeweils Verankerungsteile an den äußeren Leitungen auszubilden, und auch Abschneiden der Vielzahl von äußeren Leitungen und anderer Verbindungsriegel, die mit der Leiterplatine verbunden sind, um dadurch einen primären ausgeformten Körper auszubilden; und Ausbilden eines sekundären ausgeformten Körpers durch Ausbilden eines zweiten abgedichteten Körpers mit einem Abdichtungsharz, um die Verankerungsteile und den ersten abgedichteten Körper des primären ausgeformten Körpers zu bedecken.
  • Beim Verfahren zum Herstellen einer Halbleitervorrichtung bildet der Prozess eines Trennens des primären ausgeformten Körpers von der Leiterplatine auch die Verankerungsteile aus. Da der Verbindungsriegel, der die äußeren Leitungen stützt, verwendet wird, um die Verankerungsteile zu erzeugen, ist es möglich, die Herstellungskosten im Vergleich damit zu reduzieren, wenn dieses Verfahren nicht verwendet wird.
  • Ausführungsform
  • Allgemeine Konfiguration der Halbleitervorrichtung 1
  • 1A ist eine Draufsicht, die eine Halbleitervorrichtung bei einer Ausführungsform zeigt, und 1B ist eine Draufsicht, die ein Beispiel eines primären gegossenen bzw. ausgeformten Körpers der Halbleitervorrichtung zeigt. 2 ist eine Draufsicht, die eine Leiterplatine der Halbleitervorrichtung bei der Ausführungsform zeigt, auf welcher eine Schaltkreismuster ausgebildet ist. In jeder Zeichnung der nachstehend beschriebenen Ausführungsform kann ein Maßstabsverhältnis unterschiedlich von einem tatsächlichen Verhältnis sein.
  • Die Halbleitervorrichtung 1 bei der vorliegenden Ausführungsform ist z.B. eine Magnetsensorvorrichtung mit einer elektronischen Schaltkreiseinheit 3, die einen Magneterfassungs-IC (integrierten Schaltkreis) 30 enthält, wie es in den 1A und 1B gezeigt ist. Die Halbleitervorrichtung 1 ist jedoch nicht auf die Magnetsensorvorrichtung beschränkt und kann z.B. eine Drucksensorvorrichtung zum Erfassen von Druck, eine Temperatursensorvorrichtung zum Messen von Temperatur oder eine mit einem lichtemittierenden Element versehene Beleuchtungsvorrichtung sein.
  • Die Halbleitervorrichtung 1 ist an z.B. einem Fahrzeug angeordnet und ist konfiguriert, um ein Nahen eines Erfassungsziels zu erfassen. Beispiele des Erfassungsziels enthalten ein Bremspedal und eine Zungenplatte einer Sitzgurtvorrichtung.
  • Um die Halbleitervorrichtung 1 auszubilden, wird ein primärer gegossener ausgeformter 5, der mit einem ersten abgedichteten Körper 4 versehen ist, der die elektronische Schaltkreiseinheit 3 abdichtet, weiter abgedichtet, wie es in den 1A und 1B gezeigt ist. Anders ausgedrückt wird die Halbleitervorrichtung 1 durch zweimaliges Gießen bzw. Ausformen ausgebildet.
  • Konfiguration des primären ausgeformten Körpers 5
  • Der primäre ausgeformte Körper 5 wird in z.B. jedem der schaltkreisbildenden Bereiche 20 einer Leiterplatine 2 ausgebildet, wie es in 2 gezeigt ist. Die Leiterplatine 2 ist eine dünne Platte, die z.B. aus einem metallischen Material, wie beispielsweise Aluminium, Kupfer oder Eisen, oder einem Legierungsmaterial ausgebildet ist.
  • Mehrere schaltkreismusterbildende Bereiche 20 werden auf der Leiterplatine 2 ausgebildet, wie es in 2 gezeigt ist. Ein Schaltkreismuster 21 gemäß der Konfiguration des Magneterfassungs-IC 30 des primären ausgeformten Körpers 5 wird im schaltkreismusterbildenden Bereich 20 ausgebildet.
  • Das Schaltkreismuster 21 soll eine Verdrahtung der elektronischen Schaltkreiseinheit 3 sein oder ein Chip-Unterbau, worauf elektronische Komponenten platziert sind. Das Schaltkreismuster 21 wird durch Stanzen (mit Druck Schneiden) oder Ätzen, etc. ausgebildet.
  • Das Schaltkreismuster 21 wird so ausgebildet, dass Endteilbereiche von Verbindungsriegeln 22, einem Verbindungsriegel 23 und äußeren Leitungen 25b - 28b mit einem Rahmen 200 verbunden werden, der den schaltkreismusterbildenden Bereich 20 umgibt.
  • Die Verbindungsriegel 22 verbinden innere Leitungen 25a - 28a mit dem Rahmen 200, wie es in 2 gezeigt ist. Anders ausgedrückt werden die inneren Leitungen 25a - 28a durch den Rahmen 200 über die mehreren Verbindungsriegel 22 gestützt.
  • Der Verbindungsriegel 23 schneidet bzw. kreuzt die äußeren Leitungen 25b - 28b, die in einer Reihe ausgerichtet sind, und schließt an den Rahmen 200 auf beiden Seiten an, wie es in 2 gezeigt ist. Anders ausgedrückt werden die äußeren Leitungen 25b - 28b durch den Rahmen 200 über den Verbindungsriegel 23 gestützt.
  • Endteilbereiche der äußeren Leitungen 25b - 28b sind in Richtung zu den Spitzen verjüngt, die mit Teilbereichen verbunden sind, die vom Rahmen 200 vorstehen. Da die vorstehenden Teilbereiche auf dieselbe Weise wie die Spitzen auch verjüngt sind, sind die mit den äußeren Leitungen verbundenen Teilbereiche die schmalsten und können somit einfach geschnitten werden.
  • Die innere Leitung 25a und die äußere Leitung 25b bilden eine einzige Leitung, die durch Verarbeiten der Leiterplatine 2 ausgebildet ist. Die innere Leitung 25a ist mit dem ersten abgedichteten Körper 4 abgedichtet. Die äußere Leitung 25b ist vom ersten abgedichteten Körper 4 freigelegt. Gleichermaßen bildet jede der inneren Leitungen 26a - 28a und die entsprechende der äußeren Leitungen 26b - 28b eine einzige Leitung. Die Anzahl der Leitungen wird gemäß der Konfiguration der elektronischen Schaltkreiseinheit 3 geändert.
  • Die elektronische Schaltkreiseinheit 3 wird durch Anbringen elektronischer Schaltkreiskomponenten an den inneren Leitungen 25a - 28a ausgebildet. Die elektronische Schaltkreiseinheit 3 hat bei der vorliegenden Ausführungsform den Magneterfassungs-IC 30, zwei Zenerdioden 31 und zwei Kondensatoren 32 als die elektronischen Komponenten, wie es in 1B gezeigt ist.
  • Als ein Beispiel ist der Magneterfassungs-IC 30 an der inneren Leitung 25a unter Verwendung eines Klebemittels, wie beispielsweise Silberpaste, angeordnet. Der Magneterfassungs-IC 30 wird durch ein Drahtbondierungsverfahren mit den inneren Leitungen 25a - 28a elektrisch verbunden.
  • Der Magneterfassungs-IC 30 ist versehen mit z.B. einem Magneterfassungselement, einem Verstärker zum Verstärken einer Ausgabe des Magneterfassungselements und einer Steuereinheit zum Bestimmen eines Nahens des Erfassungsziels basierend auf der verstärkten Ausgabe. Das Magneterfassungselement ist aufgebaut aus z.B. einem Hall-Element, das eine Stärke eines durch das Erfassungsziel erzeugten Magnetfelds erfasst, oder einem magnetoresistiven Element, das einer Änderung bezüglich einer Richtung des Magnetfelds erfasst.
  • Die zwei Zenerdioden 31 sind z.B. zwischen der inneren Leitung 25a und der inneren Leitung 26a und zwischen der inneren Leitung 27a und der inneren Leitung 28a elektrisch angeschlossen. Gleichermaßen sind die zwei Kondensatoren 32 z.B. zwischen der inneren Leitung 25a und der inneren Leitung 26a und zwischen der inneren Leitung 27a und der inneren Leitung 28a elektrisch angeschlossen. Die Zenerdioden 31 und die Kondensatoren 32 bilden eine Schutzschaltung, die den Magneterfassungs-IC 30 vor statischer Elektrizität oder Rauschen etc. schützt. Die Zenerdioden 31 sind so angeschlossen, dass z.B. an den Magneterfassungs-IC 30 angelegte Spannung auf einem konstanten Wert gehalten wird. Andererseits sind die Kondensatoren 32 so angeschlossen, dass z.B. von den Zenerdioden 31 erzeugtes Rauschen entfernt wird.
  • Verankerungsteile 25c - 28c sind jeweils an den äußeren Leitungen 25b - 28b ausgebildet, wie es in 1B gezeigt ist. Die Verankerungsteile 25c - 28c sind durch Abschneiden bestimmter Teilbereiche des in 2 gezeigten Verbindungsriegels 23 ausgebildet. Somit hat der Verankerungsteil 25c eine Form, die in einer Richtung vorsteht, die eine Längsrichtung der äußeren Leitung 25b schneidet bzw. kreuzt. Gleichermaßen haben die anderen Verankerungsteile 26c - 28c eine Form, die in einer Richtung vorsteht, die eine Längsrichtung der äußeren Leitungen 26b - 28b schneidet bzw. kreuzt.
  • Die Verankerungsteile 25c - 28c sind mit einem zweiten abgedichteten Körper 6 abgedichtet, wie es in 1A gezeigt ist. Die Verankerungsteile 25c - 28c sind vorgesehen, um zu verhindern, dass die äußeren Leitungen 25b - 28b dann, wenn sie als die Verbindungsanschlüsse 29 dienen, während eines Einfügens und Entfernens eines Anschlussstücks bzw. Verbinders aus dem zweiten abgedichteten Körper 6 herausrutschen.
  • Der erste abgedichtete Körper 4 ist durch z.B. Ausformen bzw. Gießen eines Abdichtungsharzes gebildet. Das Abdichtungsharz ist ein aushärtbares Ausformungs- bzw. Gießmaterial, das hauptsächlich aus einem Epoxidharz besteht und ein Silizium-Füllmaterial etc. enthält. Der erste abgedichtete Körper 4 ist ausgebildet, um z.B. die elektronische Schaltkreiseinheit 3 vor Hitze und Feuchtigkeit etc. zu schützen.
  • Konfiguration des zweiten abgedichteten Körpers 6
  • Der zweite abgedichtete Körper 6 dichtet den primären gegossenen bzw. ausgeformten Körper 5 so ab, dass die äußeren Leitungen 25b - 28b teilweise freigelegt sind. Der zweite abgedichtete Körper 6 ist aus z.B. einem thermoplastischen Harz, wie beispielsweise PE (Polyethylen) oder PP (Polypropylen), ausgebildet.
  • Der zweite abgedichtete Körper 6 ist ein äußerer Teilbereich der Halbleitervorrichtung 1 und hat eine Form gemäß einer Stelle zur Anbringung. Ein Anschlussstück bzw. Verbinderteilbereich 50 zum Einfügen eines anzuschließenden Anschlussstücks bzw. Verbinders ist am zweiten abgedichteten Körper 6 ausgebildet. Der Verbinderteilbereich 50 hat eine zurückgesetzte Form, in welche der anzuschließende Verbinder bzw. das anzuschließende Anschlussstück eingefügt wird.
  • Die äußeren Leitungen 25b - 28b sind als die Verbindungsanschlüsse 29 innerhalb des am zweiten abgedichteten Körper 6 ausgebildeten Anschlussstückteilbereichs 50 freigelegt. Anders ausgedrückt sind die Verbindungsanschlüsse 29 Endteilbereiche der äußeren Leitungen 25b - 28b, die innerhalb des Anschlussstückteilbereichs 50 freigelegt sind.
  • Als nächstes wird ein Beispiel des Verfahrens zum Herstellen der Halbleitervorrichtung 1 bei der vorliegenden Ausführungsform unter Bezugnahme auf die 3A bis 3D beschrieben werden.
  • Verfahren zum Herstellen der Halbleitervorrichtung 1
  • 3A bis 3D sind erklärende Draufsichten, die das Verfahren zum Herstellen der Halbleitervorrichtung bei der Ausführungsform zeigen. Ein schaltkreismusterbildender Bereich 20 ist in den 3A bis 3D gezeigt.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung 1 enthält: Bereitstellen der Leiterplatine 2 mit mehreren schaltkreismusterbildenden Bereichen 20, die in Reihen angeordnet sind; Anbringen elektronischer Komponenten an dem schaltkreismusterbildenden Bereich 20, um die elektronische Schaltkreiseinheit 3 auszubilden; Ausbilden des ersten abgedichteten Körpers 4 mit einem Abdichtungsharz, so dass die elektronische Schaltkreiseinheit 3 bedeckt ist und mehrere äußere Leitungen (die äußeren Leitungen 25b - 28b) freigelegt sind; Abschneiden bestimmter Teilbereiche des Verbindungsriegels 23, der die mehreren äußeren Leitungen verbindet, um dadurch die Verankerungsteile 25c - 28c jeweils an den äußeren Leitungen auszubilden, und auch Abschneiden der mehreren äußeren Leitungen und der anderen Verbindungsriegel 22, die mit der Leiterplatine 2 verbunden sind, um dadurch den primären gegossenen Körper 5 auszubilden; und Ausbilden eines sekundären ausgeformten bzw. gegossenen Körpers durch Ausbilden des zweiten abgedichteten Körpers 6 mit einem Abdichtungsharz, um die Verankerungsteile 25c - 28c und den ersten abgedichteten Körper 4 des primären ausgeformten bzw. gegossenen Körpers 5 zu bedecken.
  • Detailliert wird zuerst die Leiterplatine 2 mit den in Reihen angeordneten mehreren schaltkreismusterbildenden Bereichen 20 bereitgestellt, wie es in 3A gezeigt ist.
  • Als nächstes wird, wie es in 3B gezeigt ist, die elektronische Schaltkreiseinheit 3 durch Anbringen elektronischer Komponenten im schaltkreismusterbildenden Bereich 20 ausgebildet. Die elektronischen Komponenten sind z.B. der Magneterfassungs-IC 30, die Zenerdioden 31 und die Kondensatoren 32.
  • Als nächstes wird, wie es in 3C gezeigt ist, der aus einem Abdichtungsharz ausgebildete erste abgedichtete Körper 4 bereitgestellt, so dass die elektronische Schaltkreiseinheit 3 bedeckt ist und die mehreren äußeren Leitungen (die äußeren Leitungen 25b - 28b) freigelegt sind. Die Abdichtung wird in einem Zustand durchgeführt, in welchem die Verbindungsriegel 22 und der Verbindungsriegel 23 mit dem Rahmen 200 der Leiterplatine 2 verbunden sind.
  • Als nächstes werden, wie es in 3D gezeigt ist, bestimmte Teilbereiche des Verbindungsriegels 23, der die äußeren Leitungen 25b - 28b verbindet, abgeschnitten, um die Verankerungsteile 25c - 28c jeweils an den äußeren Leitungen zu bilden, und gleichzeitig werden auch die die anderen Verbindungsriegel 22 und die äußeren Leitungen 25b - 28b, die mit der Leiterplatine 2 verbunden sind, abgeschnitten, um den primären ausgeformten bzw. gegossenen Körper 5 auszubilden.
  • Eine Breite W der von dem Verbindungsriegel 23 abzuschneidenden Teilbereiche, um die Verankerungsteile 25c - 28c zu bilden, ist bevorzugt klein innerhalb eines Bereichs, in welchem jeweilige Isoliereigenschaften beibehalten werden. Dies ist deshalb so, weil der Verankerungsteil eine höhere Leistungsfähigkeit zur Verhinderung eines Herausrutschens hat, wenn die vorstehende Länge von der äußeren Leitung größer ist. Die Breite W der abzuschneidenden Teilbereiche ist z.B. etwa dieselbe wie die Breite der äußeren Leitung.
  • Als nächstes wird der sekundäre ausgeformte bzw. gegossene Körper durch Ausbilden des zweiten abgedichteten Körpers 6 mit einem Abdichtungsharz ausgebildet, um die Verankerungsteile 25c - 28c und den ersten abgedichteten Körper 4 des primären ausgeformten bzw. gegossenen Körpers 5 zu bedecken, um dadurch die in 1A gezeigte Halbleitervorrichtung 1 zu erhalten.
  • Modifikation
  • 4A bis 4C sind Draufsichten, die Verankerungsteile der Halbleitervorrichtung bei Modifikationen zeigen. Einige der äußeren Leitungen sind in den 4A bis 4C gezeigt.
  • Bei einer Modifikation können mehrere Verankerungsteile an einer äußeren Leitung ausgebildet sein. Anders ausgedrückt können mehrere Verbindungsriegel 23, die die äußeren Leitungen 25b - 28b verbinden, so ausgebildet sein, dass mehrere Verankerungsteile an jeder äußeren Leitung ausgebildet sind. Bei dieser Modifikation wird ein Herausrutschen aus dem ersten abgedichteten Körper 4 mehr verhindert als dann, wenn ein Verankerungsteil vorgesehen ist.
  • 4A zeigt ein Beispiel, bei welchem Verankerungsteile 25c und 25d an der äußeren Leitung 25b ausgebildet sind und Verankerungsteile 26c und 26d an der äußeren Leitung 26b ausgebildet sind. In diesem Zusammenhang können die auf der Seite des ersten abgedichteten Körpers 4 angeordneten Verankerungsteile 25c und 26c eine größere vorstehende Länge als die anderen Verankerungsteile 25d und 26d haben.
  • Die Form des Verankerungsteils ist nicht auf ein Rechteck beschränkt. Als eine weitere Modifikation kann der Verankerungsteil beispielsweise eine Breite haben, die auf der Seite der äußeren Leitung größer als auf der Seite der Spitze ist. Bei dieser Modifikation ist ein Abschneiden einfacher und wird ein Herausrutschen aus dem ersten abgedichteten Körper 4 mehr verhindert als dann, wenn diese Konfiguration nicht verwendet wird. 4B zeigt ein Beispiel, bei welchem die Verankerungsteile 25c und 26c eine Breite haben, die auf der Seite der äußeren Leitung größer als auf der Seite ihres Spitzenendes ist.
  • Als noch eine weitere Modifikation kann der Verankerungsteil eine Form mit einem Teilbereich in Richtung zur Spitze der äußeren Leitung gebogen haben. Bei dieser Modifikation wird ein Herausrutschen aus dem ersten abgedichteten Körper 4 weit mehr verhindert als dann, wenn diese Konfiguration nicht verwendet wird. 4C zeigt ein Beispiel, bei welchem der Verankerungsteil 25c der äußeren Leitung 25b gebogene Teilbereiche 250c in einer Richtung zur Spitze hat und der Verankerungsteil 26c der äußeren Leitung 26b gebogene Teilbereiche 260c in einer Richtung zur Spitze hat.
  • Effekte der Ausführungsform
  • Beim Verfahren zum Herstellen der Halbleitervorrichtung 1 bei der vorliegenden Ausführungsform wird der Verbindungsriegel 23, der die äußeren Leitungen 25b - 28b stützt, verwendet, um die Verankerungsteile 25c - 28c auszubilden, und dies lässt zu, dass die Herstellungskosten reduziert werden. Detailliert werden beim Verfahren zum Herstellen der Halbleitervorrichtung 1 die Verankerungsteile 25c - 28c durch Abschneiden bestimmter Teilbereiche des Verbindungsriegels 23 zur Zeit eines Trennens des primären ausgeformten bzw. gegossenen Körpers 5 von der Leiterplatine 2 ausgebildet. Dies bedeutet, dass beim Verfahren zum Herstellen der Halbleitervorrichtung 1 der Verbindungsriegel 23, der bei der herkömmlichen Technik durch Abschneiden vollständig entfernt wird, teilweise gelassen wird, um die Verankerungsteile 25c - 28c auszubilden. Daher ist es möglich, die Herstellungskosten im Vergleich damit zu reduzieren, wenn dieses Verfahren nicht verwendet wird.
  • Die Halbleitervorrichtung 1 hat die Verankerungsteile 25c - 28c, die mit dem sekundären ausgeformten bzw. gegossenen Körper abgedichtet sind. Dies verhindert, dass die äußeren Leitungen 25b - 28b aus dem ersten abgedichteten Körper 4 herausrutschen, und verbessert eine Zuverlässigkeit der Verbindungsanschlüsse 29 im Vergleich damit, wenn Verankerungsteile nicht vorgesehen sind.
  • Obwohl oben die Ausführungsform und einige Modifikationen der Erfindung beschrieben worden sind, sind die Ausführungsform und Modifikationen lediglich ein Beispiel und ist die Erfindung gemäß den Ansprüchen nicht darauf zu beschränken. Diese neue Ausführungsform und Modifikationen können in verschiedenen anderen Formen implementiert werden, und verschiedene Weglassungen, Substitutionen und Änderungen etc. können durchgeführt werden, ohne vom Sinngehalt bzw. Kern der Erfindung abzuweichen. Zusätzlich sind nicht alle Kombinationen der bei der Ausführungsform und den Modifikationen beschriebenen Merkmale nötig, um das Problem der Erfindung zu lösen. Weiterhin sind diese Ausführungsform und Modifikationen innerhalb des Schutzumfangs und Sinngehalts der Erfindung enthalten und auch innerhalb der in den Ansprüchen beschriebenen Erfindung und dem Äquivalent davon.
  • Bezugszeichenliste
    • 1
    HALBLEITERVORRICHTUNG
    2
    LEITERPLATINE
    3
    ELEKTRONISCHE SCHALTKREISEINHEIT
    4
    ERSTER ABGEDICHTETER KÖRPER
    5
    PRIMÄRER AUSGEFORMTER BZW. GEGOSSENER KÖRPER
    6
    ZWEITER ABGEDICHTETER KÖRPER
    20
    SCHALTKREISMUSTERBILDENDER BEREICH
    23
    VERBINDUNGSRIEGEL
    25b - 28b
    ÄUSSERE LEITUNG
    25c - 28c
    VERANKERUNGSTEIL
    25d, 26d
    VERANKERUNGSTEIL
    29
    ANSCHLUSSSTÜCK- BZW. VERBINDERANSCHLUSS
    50
    ANSCHLUSSSTÜCK- BZW. VERBINDERTEILBEREICH
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015095486 A [0002, 0004]

Claims (6)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bereitstellen einer Leiterplatine mit einer Vielzahl von schaltkreismusterbildenden Bereichen, die in Reihen angeordnet sind; Anbringen elektronischer Komponenten an dem schaltkreismusterbildenden Bereich, um eine elektronische Schaltkreiseinheit auszubilden; Ausbilden eines ersten abgedichteten Körpers mit einem Abdichtungsharz, so dass die elektronische Schaltkreiseinheit bedeckt ist und eine Vielzahl von äußeren Leitungen freigelegt ist; Abschneiden bestimmter Teilbereiche eines Verbindungsriegels, der die Vielzahl von äußeren Leitungen verbindet, um dadurch Verankerungsteile jeweils an den äußeren Leitungen auszubilden, und auch Abschneiden der Vielzahl von äußeren Leitungen und anderen Verbindungsriegeln, die mit der Leiterplatine verbunden sind, um dadurch einen primären ausgeformten Körper auszubilden; und Ausbilden eines sekundären ausgeformten Körpers durch Ausbilden eines zweiten abgedichteten Körpers mit einem Abdichtungsharz, um die Verankerungsteile und den ersten abgedichteten Körper des primären ausgeformten Körpers zu bedecken.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei die äußeren Leitungen als Verbinderanschlüsse dienen und innerhalb eines am zweiten abgedichteten Körper ausgebildeten Verbinderteilbereichs freigelegt sind.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Vielzahl von Verbindungsriegeln ausgebildet ist, um die Vielzahl von äußeren Leitungen zu verbinden, und jede der äußeren Leitungen eine Vielzahl von Verankerungsteilen umfasst.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 3, wobei eine Breite von Teilbereichen, um von dem die Vielzahl von äußeren Leitungen verbindenden Verbindungsriegel abgeschnitten zu werden, gleich einer Breite der äußeren Leitungen ist.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, 3 oder 4, wobei der Verankerungsteil so konfiguriert ist, dass die Breite an einem Endteilbereich kleiner als ein Teilbereich auf der Seite der äußeren Leitung ist.
  6. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, 3 oder 4, wobei der Verankerungsteil gekrümmte Teilbereiche umfasst.
DE112017003773.5T 2016-07-28 2017-06-12 Verfahren zum Herstellen einer Halbleitervorrichtung Withdrawn DE112017003773T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-148081 2016-07-28
JP2016148081A JP6607571B2 (ja) 2016-07-28 2016-07-28 半導体装置の製造方法
PCT/JP2017/021633 WO2018020864A1 (ja) 2016-07-28 2017-06-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112017003773T5 true DE112017003773T5 (de) 2019-04-18

Family

ID=61015861

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003773.5T Withdrawn DE112017003773T5 (de) 2016-07-28 2017-06-12 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20190280190A1 (de)
JP (1) JP6607571B2 (de)
CN (1) CN109564879A (de)
DE (1) DE112017003773T5 (de)
WO (1) WO2018020864A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993786B (zh) * 2019-11-13 2023-05-30 合肥久昌半导体有限公司 一种多排大功率霍尔元件加工工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095486A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364766A (ja) * 1991-06-12 1992-12-17 Yamada Seisakusho Co Ltd 半導体装置の製造方法および半導体装置
JPH08116009A (ja) * 1994-10-18 1996-05-07 Hitachi Ltd 半導体装置の製造方法
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2006261242A (ja) * 2005-03-15 2006-09-28 Toshiba Corp リードフレームおよびそれを用いた光半導体装置
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8530981B2 (en) * 2009-12-31 2013-09-10 Texas Instruments Incorporated Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
US8946880B2 (en) * 2012-03-23 2015-02-03 Texas Instruments Incorporated Packaged semiconductor device having multilevel leadframes configured as modules
JP6034078B2 (ja) * 2012-07-10 2016-11-30 アピックヤマダ株式会社 プリモールドリードフレームの製造方法、および、半導体装置の製造方法
EP3039821B1 (de) * 2013-08-26 2016-12-21 Telefonaktiebolaget LM Ericsson (publ) Vorrichtung und verfahren zur verarbeitung von datenströmen in einem kommunikationsnetz
US9666511B2 (en) * 2015-01-15 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation method for a stand alone high voltage laterally-diffused metal-oxide semiconductor (LDMOS) transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095486A (ja) 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置

Also Published As

Publication number Publication date
CN109564879A (zh) 2019-04-02
US20190280190A1 (en) 2019-09-12
JP2018018953A (ja) 2018-02-01
JP6607571B2 (ja) 2019-11-20
WO2018020864A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
DE112008000759B4 (de) Verfahren zur Herstellung eines Geräts mit integrierten Schaltungen betreffend eine mehrstufig gegossene Schaltungspackung
DE102013113186B4 (de) Halbleiterpackage und Verfahren für dessen Ausbildung
DE102014106133B4 (de) Leistungsmodul mit integriertem Stromsensor, Herstellungsverfahren dafür und Verfahren zum Erfassen von Strom, der in einem Leistungsmodul fließt
EP0537419A1 (de) Anordnung mit einem integrierten Magnetfeldsensor sowie einem ferromagnetischen ersten und zweiten Magnetfluss-Konzentrator und Verfahren zum Einbau einer Vielzahl von Anordnungen in je einem Kunststoffgehäuse
DE19752408B4 (de) Leistungsmodul mit einem oder mehreren Halbleiter-Leistungsbauelementen
CH683469A5 (de) Anordnung mit einem einen Magnetfeldsensor enthaltenden Halbleiterplättchen zwischen einem ersten und einem zweiten Polschuh und Verfahren zur Herstellung einer Vielzahl der Anordnungen.
EP3754344A1 (de) Stromsensor
DE19507573A1 (de) Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102019125537B3 (de) Sensorvorrichtungen mit Sensorchip und Stromschiene
DE102017205116B4 (de) Halbleitervorrichtung und Fertigungsverfahren derselben
DE2815776A1 (de) Halbleiterbauelement mit einer elektrisch und thermisch leitenden tragplatte
DE102014118769B4 (de) Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
DE102010030170A1 (de) Steuergerät
DE102014117757A1 (de) Drucksensor-Package mit einer gestapelten Die-Anordnung
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE102014218389B4 (de) Halbleitermodul
DE102015103897A1 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE112017003773T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP2936515B1 (de) Verfahren zum herstellen eines messaufnehmers
EP1857823A2 (de) Vorrichtung zur Strommessung
DE102016115722A1 (de) Vergossenes Leiterrahmengehäuse und Verfahren zu dessen Herstellung
DE102016111573B4 (de) Multifunktionales verbindungsmodul und träger mit daran befestigtem multifunktionalem verbindungsmodul

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BETTEN & RESCH PATENT- UND RECHTSANWAELTE PART, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee