CN201758121U - 低凸点芯片尺寸封装结构 - Google Patents

低凸点芯片尺寸封装结构 Download PDF

Info

Publication number
CN201758121U
CN201758121U CN 201020133900 CN201020133900U CN201758121U CN 201758121 U CN201758121 U CN 201758121U CN 201020133900 CN201020133900 CN 201020133900 CN 201020133900 U CN201020133900 U CN 201020133900U CN 201758121 U CN201758121 U CN 201758121U
Authority
CN
China
Prior art keywords
layer
metal
chip size
encapsulating structure
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201020133900
Other languages
English (en)
Inventor
赖志明
张黎
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN 201020133900 priority Critical patent/CN201758121U/zh
Application granted granted Critical
Publication of CN201758121U publication Critical patent/CN201758121U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种低凸点芯片尺寸封装结构,属于集成电路或分立器件封装技术领域。包括芯片本体(1),在芯片本体(1)表面设有一焊垫(2),焊垫(2)外周边及外周边以外的芯片本体(1)表面设有保护层(3),而焊垫(2)中间形成焊垫开口处,其特征在于:在所述焊垫开口处的焊垫表面及焊垫开口处周边的保护层上依次叠加有金属薄膜(4)、金属柱(5)和锡基低熔点金属层(6),所述锡基低熔点金属层(6)材料是纯锡或锡合金。本实用新型低凸点芯片尺寸封装结构能降低封装厚度,提高电信号传输,提升器件散热能力且低成本。

Description

低凸点芯片尺寸封装结构
(一)技术领域
本实用新型涉及一种芯片尺寸封装结构。属于集成电路或分立器件封装技术领域。
(二)背景技术
近年来,集成电路或分离器件消费产品需求随着人们日益丰富的文化物质生活需要需求量迅速增大,便携式要求成了集成电路或分立器件封装的主要需求之一。
多年来,对于封装尺寸为0402、0201系列产品,封装仍然是采用传统的引线键合方式,即将芯片与引线框架用金属引线的方式键合,然后塑封整个结构。该封装方式的实现有如下特征:
1)封装过程以单芯片形式进行封装;
2)封装结构厚度远大于芯片厚度;
3)键合中采用的金属线通常为金线,价格波动较大。
鉴于该封装方式的上述特征,该封装结构有如下方面的不足:
1)封装厚度较大;
2)电信号传输速度受引线键合材料的限制;
3)塑封外壳限制了器件在工作过程的散热;
4)单芯片封装方式导致其生产成本较高。
(三)发明内容
本实用新型的目的在于克服上述不足,提供一种能降低封装厚度、提高电信号传输、提升器件散热能力且低成本的低凸点芯片尺寸封装结构。
本实用新型的目的是这样实现的:一种低凸点芯片尺寸封装结构,包括芯片本体,在芯片本体表面设有一焊垫,焊垫外周边及外周边以外的芯片本体表面设有保护层,而焊垫中间形成焊垫开口处,其特征在于:在所述焊垫开口处的焊垫表面及焊垫开口处周边的保护层上依次叠加有金属薄膜、金属柱和锡基低熔点金属层,所述锡基低熔点金属层材料是纯锡或锡合金。
上述各金属层都有其特殊的作用:金属薄膜起增强与焊垫和焊垫周边保护层的结合力和防止过度扩散的作用,同时与金属柱保持良好连接;金属柱为电信号和热传输提供快速通道,同时与锡基低熔点金属形成金属间结合。锡基低熔点金属既提供与基板端的可靠连接,又保护了金属柱顶端不被氧化。
本实用新型的理念是利用裸晶封装结构(无需外加的塑封保护),降低封装厚度;利用低凸点结构,降低芯片与基板的连线距离,提高电信号传输、提升器件散热能力;采用圆片级封装方式,降低产品成本。从封装结构和方法上提升0402、0201系列产品的性能并降低产品成本。本实用新型的整体高度不超过35微米,通常的尺寸范围在11um~28um。
本实用新型的有益效果是:
本实用新型低凸点芯片尺寸封装结构能降低封装厚度,提高电信号传输,提升器件散热能力且低成本。
(四)附图说明
图1为本实用新型低凸点芯片尺寸封装结构实施例1结构示意图。
图2为本实用新型低凸点芯片尺寸封装结构实施例2结构示意图。
图3为本实用新型的保护层实施例1结构示意图。
图4为本实用新型的保护层实施例2结构示意图。
图5为本实用新型的保护层实施例3结构示意图。
图6为本实用新型的金属薄膜实施例1结构示意图。
图7为本实用新型的金属薄膜实施例2结构示意图。
图8为本实用新型的金属柱实施例1结构示意图。
图9为本实用新型的金属柱实施例2结构示意图。
图中附图标记:
芯片本体1、焊垫2、保护层3、金属薄膜4、金属柱5和锡基低熔点金属层6、第一层保护层3-1、第二层保护3-2、第一金属薄膜4-1、第二金属薄膜层4-2。
(五)具体实施方式
实施例1:
参见图1,图1为本实用新型低凸点芯片尺寸封装结构实施例1结构示意图。由图1可以看出,本实用新型低凸点芯片尺寸封装结构,包括芯片本体1,在芯片本体1表面设有一焊垫2,焊垫2外周边及外周边以外的芯片本体1表面设有保护层3,而焊垫2中间形成焊垫开口处,在所述焊垫开口处的焊垫表面及焊垫开口处周边的保护层上依次叠加有金属薄膜4、金属柱5和锡基低熔点金属层6,所述锡基低熔点金属层6材料是纯锡或锡合金,锡合金通常为锡银合金、锡铅合金、锡银铜合金等。所述锡基低熔点金属层6未经过回流,该锡基低熔点金属层6顶端的截面轮廓为相似于焊垫2与保护层3形成的开口区形状。
实施例2:
参见图2,图2为本实用新型低凸点芯片尺寸封装结构实施例2结构示意图。由图2可以看出,本实施例2与实施例1的不同之处在于锡基低熔点金属层6经过了回流,该锡基低熔点金属层6顶端的截面轮廓为光滑弧线。
实施例3:
参见图3,图3为本实用新型的保护层实施例1结构示意图。由图3可以看出,该实施例中的保护层3为单层结构,其材料为硅的氧化物或硅的氮化物。
实施例4:
参见图4,图4为本实用新型的保护层实施例2结构示意图。由图4可以看出,该实施例中的保护层3为双层结构,由第一层保护层3-1和第二层保护3-2组成,且第二层保护3-2对第一层保护层3-1进行完全覆盖。通常,第二层保护3-2材料为有机树脂材料,如聚酰亚胺(PI)或苯并环丁烯(BCB)等,第一层保护层3-1材料为硅的氧化物或硅的氮化物。
实施例5:
参见图5,图5为本实用新型的保护层实施例结构示意图。由图5可以看出,本实施例与实施例4的不同之处在于:第二层保护3-2对第一层保护层3-1在焊垫开口处的不完全覆盖。
实施例6:
图6为本实用新型的金属薄膜实施例1结构示意图。由图6可以看出,本实施例的金属薄膜4为单一金属。
实施例7:
图7为本实用新型的金属薄膜实施例2结构示意图。由图7可以看出,本实施例与所述实施例6的不同之处在于:所述金属薄膜4为双层金属薄膜,由第一金属薄膜层和第二金属薄膜层组成,通常为:第一金属薄膜层为钛层,第二金属薄膜层为铜层;或:第一金属薄膜层为钛钨层,第二金属薄膜层为铜层。
实施例8:
参见图8,图8为本实用新型的金属柱实施例1结构示意图。由图8可以看出,本实用新型的金属柱5为单一金属,通常为铜或镍。
实施例9:
图9为本实用新型的金属柱实施例2结构示意图。本实施例与实施例8的不同之处在于:本实施例的金属柱5为双层结构,由第一金属柱层和第二金属薄层组成,通常第一金属柱层为铜层,第二金属薄层为镍层。

Claims (10)

1.一种低凸点芯片尺寸封装结构,包括芯片本体(1),在芯片本体(1)表面设有一焊垫(2),焊垫(2)外周边及外周边以外的芯片本体(1)表面设有保护层(3),而焊垫(2)中间形成焊垫开口处,其特征在于:在所述焊垫开口处的焊垫表面及焊垫开口处周边的保护层上依次叠加有金属薄膜(4)、金属柱(5)和锡基低熔点金属层(6),所述锡基低熔点金属层(6)材料是纯锡或锡合金。
2.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述锡基低熔点金属层(6)顶端的截面轮廓为光滑弧线或相似于焊垫(2)与保护层(3)形成的开口区形状。
3.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述保护层(3)为单层结构,其材料采用硅的氧化物或硅的氮化物。
4.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述保护层(3)为双层结构,由第一层保护层(3-1)和第二层保护(3-2)组成,所述第二层保护(3-2)对第一层保护层(3-1)进行完全覆盖;或:所述第二层保护(3-2)对第一层保护层(3-1)在所述焊垫开口处的不完全覆盖。
5.根据权利要求4所述的一种低凸点芯片尺寸封装结构,其特征在于:所述第一层保护层(3-1)材料为硅的氧化物或硅的氮化物,第二层保护(3-2)材料为有机树脂材料。
6.根据权利要求5所述的一种低凸点芯片尺寸封装结构,其特征在于:所述有机树脂材料为聚酰亚胺或苯并环丁烯。
7.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述金属薄膜(4)为单层金属薄膜。
8.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述金属薄膜(4)为双层金属薄膜,由第一金属薄膜层(4-1)和第二金属薄膜层(4-2)组成,第一金属薄膜层(4-1)为钛层,第二金属薄膜层(4-2)为铜层;或:第一金属薄膜层(4-1)为钛钨层,第二金属薄膜层(4-2)为铜层。
9.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述金属柱(5)为单层结构,其材料为铜或镍。
10.根据权利要求1所述的一种低凸点芯片尺寸封装结构,其特征在于:所述金属柱(5)为双层结构,由第一金属柱层和第二金属薄层组成,所述第一金属柱层为材料为铜,第二金属薄层材料为镍。
CN 201020133900 2010-03-15 2010-03-15 低凸点芯片尺寸封装结构 Expired - Lifetime CN201758121U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201020133900 CN201758121U (zh) 2010-03-15 2010-03-15 低凸点芯片尺寸封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201020133900 CN201758121U (zh) 2010-03-15 2010-03-15 低凸点芯片尺寸封装结构

Publications (1)

Publication Number Publication Date
CN201758121U true CN201758121U (zh) 2011-03-09

Family

ID=43645411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201020133900 Expired - Lifetime CN201758121U (zh) 2010-03-15 2010-03-15 低凸点芯片尺寸封装结构

Country Status (1)

Country Link
CN (1) CN201758121U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794583A (zh) * 2012-10-30 2014-05-14 中国科学院上海微系统与信息技术研究所 一种增强焊球与ubm粘附性的方法及封装结构
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN106876351B (zh) * 2017-03-01 2019-04-23 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法

Similar Documents

Publication Publication Date Title
KR101429344B1 (ko) 반도체 패키지 및 그 제조 방법
CN103346181B (zh) 一种无焊带太阳能电池组件及其制备方法
US20050248013A1 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
WO2011081696A3 (en) Dap ground bond enhancement
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN101728345A (zh) 半导体装置
US20030110625A1 (en) Method of manufacturing multi-chip stacking package
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN201758121U (zh) 低凸点芯片尺寸封装结构
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN201829475U (zh) 半导体芯片互连结构及应用其的半导体封装件
CN103236425A (zh) 一种dram双芯片堆叠封装结构和封装工艺
CN206364006U (zh) 一种半导体封装结构
CN105428251A (zh) 半导体堆叠封装方法
CN207834271U (zh) 一种圆片级背金芯片的封装结构
CN105280578B (zh) 可携式装置及其集成电路的封装结构、封装体与封装方法
US20090224380A1 (en) Leadframe and semiconductor package having downset baffle paddles
CN201527969U (zh) 集成电路封装中引线框及基岛结构
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN202434508U (zh) 半导体芯片堆叠封装结构
CN203325892U (zh) 一种晶圆颗粒
CN206907755U (zh) 一种包覆型芯片尺寸封装结构
CN209747499U (zh) 一种改善芯片间模流的小尺寸封装结构
CN206271704U (zh) 实现超薄环境光与接近传感器的晶圆级封装

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20110309

CX01 Expiry of patent term