JP2008305958A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008305958A
JP2008305958A JP2007151546A JP2007151546A JP2008305958A JP 2008305958 A JP2008305958 A JP 2008305958A JP 2007151546 A JP2007151546 A JP 2007151546A JP 2007151546 A JP2007151546 A JP 2007151546A JP 2008305958 A JP2008305958 A JP 2008305958A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat spreader
wiring board
bonding wire
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007151546A
Other languages
English (en)
Inventor
Yukiko Ishii
由紀子 石井
Shunzo Ota
俊三 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007151546A priority Critical patent/JP2008305958A/ja
Publication of JP2008305958A publication Critical patent/JP2008305958A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

【課題】パッケージ化され放熱体を備えた半導体装置であって、前記放熱体により熱を放散する一方、パッケージ全体の厚さを厚くすることなく、反り又は歪み等の変形を軽減することができる構造を有する半導体装置を提供する。
【解決手段】半導体装置20は、配線基板21と、前記配線基板21上に配設された半導体素子22と、前記配線基板21上の電極と、前記半導体素子22の電極パッドとを接続する複数のボンディングワイヤ23と、前記配線基板21上で、前記半導体素子22の一部及び前記複数のボンディングワイヤ23を封止する樹脂25と、前記樹脂25上に配設された放熱体26と、を有し、前記放熱体26は、前記ボンディングワイヤ23の配設箇所に面している部位が他の部位よりも厚さが薄く形成されていることを特徴とする。
【選択図】図2

Description

本発明は、半導体装置に関し、より具体的には、放熱体を備えた半導体装置に関する。
近年の電子機器の高機能化、高速動作化に伴い、電子機器に搭載される半導体装置にも高機能化・高速動作化が要求されている。そのため、半導体装置に於ける半導体素子も消費電力の増加する方向にあり、当該半導体素子からの発熱量が大きくなる傾向にある。
そこで、半導体装置に於ける半導体素子が動作する際に発生する熱を、半導体素子の上面からヒートスプレッダ等の放熱体に伝達して放散する構造が提案されている。
一方、近年の電子機器の小型化・高密度化・高機能化に伴い、半導体装置等の電子部品の小型化・薄型化も要求されている。
図1に、放熱体を備えた半導体装置の断面を示す。
図1に示す半導体装置10は、BGA(Ball Grid Array)型半導体装置と称され、配線基板(プリント基板)1の一方の主面(表面)上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して、LSI(Large Scale Integration)チップ等の半導体素子2が載置されている。
半導体素子2は、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成される。
半導体素子2の上面には金(Au)等からなるボンディングワイヤ3が接続される外部接続用パッド(図示を省略する)が設けられ、当該ボンディングワイヤ3により、半導体素子2は、配線基板1の上面に設けられた電極端子(図示を省略する)に電気的に接続される。
配線体基板1の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール4が複数、グリッド状に配設されている。
半導体素子2及びボンディングワイヤ3は、例えば、エポキシ系樹脂等の封止樹脂5により封止されている。
封止樹脂5の上面には、放熱体であるヒートスプレッダ6が設けられている。ヒートスプレッダ6は、例えば、銅(Cu)又はアルミニウム(Al)等の金属から成る板状部材である。ヒートスプレッダ6は、例えば、その厚さを略均一な0.3mmに設定することができ、これにより、パッケージ化された半導体装置10の薄型化を図ることができる。
半導体素子2が動作する際に発生する熱は、当該半導体素子2の上面から、当該半導体素子2の上方に位置するヒートスプレッダ5に伝達され放散される。
なお、半導体チップを載置したアイランドの下にヒートスプレッダを装着し、樹脂封止した半導体装置において、前記ヒートスプレッダが前記アイランドとこのアイランド吊りピンの形状を回避するように形成されたことを特徴とする半導体装置が提案されている(例えば、特許文献1参照。)。
また、窒化珪素基板と、一方の面に接合された複数個の金属回路板と、他方の面に接合された金属放熱板とを備え、前記窒化珪素基板の厚み及び前記金属回路板と前記金属放熱板の厚み等を定めた窒化珪素配線基板が提案されている(例えば、特許文献2参照。)。
更に、半導体チップを搭載するダイアタッチとセラミック製のパッケージ本体下面にヒートシンクを接合してなるセラミックパッケージであって、前記ヒートシンクの前記ダイアタッチとの接合面とは反対側の面にダイアタッチの反り防止板を接合したことを特徴とするセラミックパッケージが提案されている(例えば、特許文献3参照。)。
また、ヒートスプレッダが、基板の近傍に位置してパッケージのリッドを形成している構造が提案されている(例えば、特許文献4参照。)。
特開2004−179253号公報 特開2006−245436号公報 特許第2680117号公報 特表2005−526903号公報
ところで、近年、半導体素子は高集積化・多機能化しており、半導体素子からの発熱量も増大している。
このため、複数の部品から構成されてパッケージ化された半導体装置10とヒートスプレッダ6との間に、熱膨張係数の相違に起因して熱応力が作用し、パッケージ化された半導体装置10に反り又は歪み等の変形が発生することがある。半導体装置10の反り又は歪み等の変形により、半導体素子2に大きな圧力が加わって半導体装置10の性能の低下を招くおそれがある。
このような反り又は歪み等の変形は、装置全体の小型化・薄型化が要求され、ヒートスプレッダ6のような薄型のヒートスプレッダが設けられた機械的強度の低い半導体装置において、顕著に発生し得る。
一方、半導体装置10に備えられ略均一の厚さを有する板状のヒートスプレッダ6の厚さを、図1に示す例よりも厚くすると、パッケージ全体の厚さは厚くなるため機械的強度を向上させることができるが、半導体装置10の小型化・薄型化の要求に対応できない。
そこで、本発明は、上記の点に鑑みてなされたものであって、パッケージ化され放熱体を備えた半導体装置であって、前記放熱体により熱を放散する一方、パッケージ全体の厚さを厚くすることなく、反り又は歪み等の変形を軽減することができる構造を有する半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、配線基板と、前記配線基板上に配設された半導体素子と、前記配線基板上の電極と、前記半導体素子の電極パッドとを接続する複数のボンディングワイヤと、前記配線基板上で、前記半導体素子の一部及び前記複数のボンディングワイヤを封止する樹脂と、前記樹脂上に配設された放熱体と、を有し、前記放熱体は、前記ボンディングワイヤの配設箇所に面している部位が他の部位よりも厚さが薄く形成されていることを特徴とする半導体装置が提供される。
前記樹脂には、前記ボンディングワイヤの配設箇所に凸部が形成され、前記放熱体の前記樹脂と対向する面には、前記凸部と嵌合する凹部が形成されていてもよい。また、前記放熱体の前記樹脂と対向する面には凸部が形成され、前記凸部は前記半導体素子に接触していてもよい。前記放熱体は、前記配線基板の外周部において、前記配線基板と接触していてもよい。
本発明の別の観点によれば、半導体素子がボンディングワイヤを介して接続された配線基板の上方に放熱体が設けられた半導体装置であって、複数の柱部が、前記配線基板の上面であって前記配線基板の外周部分に所定の間隔を持って配設され、前記放熱体は、前記柱部上に配設されていることを特徴とする半導体装置が提供される。
本発明によれば、パッケージ化され放熱体を備えた半導体装置であって、前記放熱体により熱を放散する一方、パッケージ全体の厚さを厚くすることなく、反り又は歪み等の変形を軽減することができる構造を有する半導体装置を提供することができる。
以下、図面を参照して本発明の実施の形態について説明する。
[本発明の第1の実施の形態]
図2に本発明の第1の実施の形態に係る半導体装置20を示す。図2(a)は、半導体装置20の上面図である図2(b)の線X−Xにおける断面図である。
図2(a)を参照するに、本発明の第1の実施の形態に係る半導体装置20は、BGA(Ball Grid Array)型半導体装置と称され、配線基板(プリント基板)21の一方の主面(表面)上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して、LSI(Large Scale Integration)チップ等の半導体素子22が載置されている。
半導体素子22は、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成される。
半導体素子22の上面には金(Au)等からなるボンディングワイヤ23が接続される外部接続用パッド(図示を省略する)が設けられ、当該ボンディングワイヤ23により、半導体素子22は、配線基板21の上面に設けられた電極端子(図示を省略する)に電気的に接続される。
配線体基板21の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール24が複数、グリッド状に配設されている。
配線基板21の上方には、放熱体であるヒートスプレッダ26が設けられている。
ヒートスプレッダ26は、例えば、銅(Cu)、アルミニウム(Al)、銅タングステン(CuW)、或いは窒化アルミニウム(AlN)等の金属体又はアルミニウム・シリコン・カーバイド(AlSiC)等の粉末焼成体により形成される。詳細は後述するが、ヒートスプレッダ26は、凹凸状の断面形状を有する。
ヒートスプレッダ26の配線基板21と対向している面と、配線基板21の上面との間には例えば、エポキシ系樹脂等の封止樹脂25が設けられ、配線基板21及び半導体素子22においてボンディングワイヤ23が配設されている箇所及び配線基板21の外周側は、当該封止樹脂25により封止されている。
ここで、ヒートスプレッダ26の形状について図2(b)も参照して説明する。
ヒートスプレッダ26は、厚さが均一でない板状部材である。
より具体的には、ヒートスプレッダ26において、ボンディングワイヤ23と配線基板21との接続箇所近傍及びボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に面している部位26Aは、ボンディングワイヤ23の配設箇所に面している部位26Bよりも、厚く形成されている。前記部位26Bについては、図1に示すヒートスプレッダ6の厚さと略同一の厚さに設定することができる。
更に、ヒートスプレッダ26において、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に面している部位26Cは、前記部位26Bと略同じ厚さを有している。当該部位26Cは、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に接している。
但し、当該ヒートスプレッダ26を備えた半導体装置20全体の、即ち、パッケージ全体の厚さは、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さに設定される。即ち、このヒートスプレッダ26の凹凸状の断面形状に応じて、封止樹脂25の外形形状が定まっている。
図2(b)においては、部位26Bについては梨地模様で示し、部位26Bよりも厚く形成されている部位26A及び26Cについては灰色で示している。
このように、ヒートスプレッダ26において、ボンディングワイヤ23と配線基板21との接続箇所近傍及びボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に面している部位26Aは、ボンディングワイヤ23の配設箇所に面している部位26Bよりも、厚く形成されているため、ヒートスプレッダ26の機械的強度は、図1に示すヒートスプレッダ6に比し高い。
従って、半導体装置20とヒートスプレッダ26との間に、熱膨張係数の相違に起因して熱応力が作用し、パッケージ化された半導体装置20に反り又は歪み等の変形が発生する可能性を軽減することができる。ヒートスプレッダ26において、ボンディングワイヤ23と配線基板21との接続箇所近傍及びボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に面している部位26Aの厚さを厚くすればするほど、ヒートスプレッダ26のより高度な機械的強度が得られる。
一方、ボンディングワイヤ23の配設箇所に面している部位26Bは、図1に示すヒートスプレッダ6の厚さと略同一の厚さに設定され、更に、当該ヒートスプレッダ26を備えた半導体装置20全体の、即ち、パッケージ全体の厚さは、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さに設定される。従って、パッケージ化された半導体装置20の薄型化を実現することができる。
よって、ヒートスプレッダ26を備えた本発明の第1の実施の形態に係る半導体装置20によれば、ヒートスプレッダ26の高度な機械的強度を実現して半導体装置20の反り又は歪み等の変形の発生を軽減する一方、パッケージ全体の厚さを厚くすることなく、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さにして、半導体装置の小型化・薄型化の要求に対応することができる。
また、ヒートスプレッダ26において、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に面している部位26Cは、前記部位26Bと略同じ厚さを有し、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に接している。従って、図1に示すヒートスプレッダ6のように、半導体素子2と所定長さ離間している構造に比し、放熱効率を向上させることができる。
但し、前記部位26Cは、必ずしも、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に接している必要はなく、ボンディングワイヤ23の配設箇所に面している部位26Bよりも厚く形成されている限り、前記部位26Cと半導体素子22の上面との間に隙間が形成されていてもよい。この場合、前記部位26Cと半導体素子22の上面との間の隙間には封止樹脂25が設けられるが、図1に示す例に比し、前記部位26Cは発熱源である半導体素子22の上面に近づいた構造となっているため、図1に示す例に比し、放熱効率を向上させることができる。
かかる構造の下、半導体素子22が動作する際に発生する熱は、当該半導体素子22の上面から、当該半導体素子22に接しているヒートスプレッダ26の部位26Cに伝達され放散される。そして、パッケージ全体の厚さを厚くすることなく、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さにしながら、ヒートスプレッダ26の高度な機械的強度を実現して半導体装置20の反り又は歪み等の変形の発生を軽減することができる。
ところで、図2に示すヒートスプレッダ26においては、ボンディングワイヤ23と配線基板21との接続箇所近傍及びボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に面している部位26Aは、ボンディングワイヤ23の配設箇所に面している部位26Bよりも厚い均一な厚さに設定されている。
しかしながら、本発明はかかる態様に限定されず、図3に示す構造であってもよい。図3に、図2に示す半導体装置20の変形例に係る半導体装置30を示す。なお、図3において、図2に示す部分と同一の部分には同一の符号を付して、その説明を省略する。
図3に示す半導体装置30に設けられたヒートスプレッダ36においては、ボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に位置し配線基板21に接している部位36Aは、ボンディングワイヤ23と半導体素子22との接続箇所近傍における部位36Bよりも厚く形成されている。更に、前記部位36Aと部位36Bとの間の部位36Dは、当該ボンディングワイヤ23の形状に略沿って、部位36Aとの接続部分から部位36Bとの接続部分に向かって厚さが薄くなるように斜めに形成されている。
従って、ヒートスプレッダ26の機械的強度は、図1に示すヒートスプレッダ6に比し、高い。よって、半導体装置30とヒートスプレッダ36との間に、熱膨張係数の相違に起因して熱応力が作用し、パッケージ化された半導体装置30に反り又は歪み等の変形が発生する可能性を軽減することができる。
更に、ヒートスプレッダ26において、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に面している部位36Cは、前記部位26Bと略同じ厚さを有している。当該部位36Cは、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に接している。
かかる構造においても、ヒートスプレッダ36を備えた半導体装置30全体の、即ち、パッケージ全体の厚さは、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さに設定される。従って、パッケージ化された半導体装置30の薄型化を実現することができる。
このように、本変形例においても、パッケージ全体の厚さを厚くすることなく、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さにしながら、ヒートスプレッダ36の高度な機械的強度を実現して半導体装置30の反り又は歪み等の変形の発生を軽減することができる。
次に、図2に示すヒートスプレッダ26を備えた半導体装置20の製造方法について、図4及び図5を参照して説明する。
まず、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成された半導体素子22を、配線基板(プリント基板)21の一方の主面(表面)上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して、載置する(図4(a)参照)。
次に、半導体素子22の上面に設けられた外部接続用パッド(図示を省略する)と配線基板21の上面に設けられた電極端子(図示を省略する)とを、金(Au)等からなるボンディングワイヤ23を用いてワイヤボンディング法により接続する(図4(b)参照)。
しかる後、配線基板21の上方に、上述の凹凸状の断面形状を有する放熱体であるヒートスプレッダ26を設ける(図4(c)参照)。ヒートスプレッダ26は、例えば、銅(Cu)、アルミニウム(Al)、銅タングステン(CuW)、或いは窒化アルミニウム(AlN)等の金属体又はアルミニウム・シリコン・カーバイド(AlSiC)等の粉末焼成体により形成される。
より具体的には、ヒートスプレッダ26の部位26Cを、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に接する。
このとき、ヒートスプレッダ26において、ボンディングワイヤ23の配設箇所に面している部位26Bは、ボンディングワイヤ23と配線基板21との接続箇所近傍及びボンディングワイヤ23が配設されている箇所よりも配線基板21の外周側に面している部位26Aよりも、薄く形成されているため、配線基板21の上方に、上述の凹凸状の断面形状を有する放熱体であるヒートスプレッダ26を設けても、ボンディングワイヤ23とヒートスプレッダ26とは接触しない。
なお、図3に示す半導体装置30にあっては、図4(c)に示す工程において、図3に示すヒートスプレッダ36を配線基板21の上方に設ける。
しかる後、ヒートスプレッダ26の配線基板21と対向している面と、配線基板21の上面との間に、トランスファーモールド法により、例えば、エポキシ系樹脂等の封止樹脂25を設ける(図5(d)参照)。
これにより、配線基板21及び半導体素子22においてボンディングワイヤ23が配設されている箇所及び配線基板21の外周側は、当該封止樹脂25により封止されている。
次いで、配線体基板21の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール24を複数、グリッド状に配設する(図5(e)参照)。
このようにして、ヒートスプレッダ26を備え、BGA(Ball Grid Array)型半導体装置と称される半導体装置20が完成となる。
[本発明の第2の実施の形態]
図6に本発明の第2の実施の形態に係る半導体装置60を示す。図6(a)は、半導体装置60の上面図である図6(b)の線X−Xにおける断面図である。なお、図6において、図2に示す部分と同一の部分には同一の符号を付して、その説明を簡略化する。
図6(a)を参照するに、本発明の第2の実施の形態に係る半導体装置60は、BGA(Ball Grid Array)型半導体装置と称され、配線基板(プリント基板)21の一方の主面(表面)上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して、半導体素子22が載置されている。
半導体素子22の上面には金(Au)等からなるボンディングワイヤ23が接続される外部接続用パッド(図示を省略する)が設けられ、当該ボンディングワイヤ23により、半導体素子22は、配線基板21の上面に設けられた電極端子(図示を省略する)に電気的に接続される。
配線体基板21の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール24が複数、グリッド状に配設されている。
配線基板21の上方には、放熱体である厚さが略均一の板状のヒートスプレッダ66が設けられている。ヒートスプレッダ66として、図1に示すヒートスプレッダ6と同じ厚さのものを用いることができる。
ヒートスプレッダ26は、例えば、銅(Cu)、アルミニウム(Al)、銅タングステン(CuW)、或いは窒化アルミニウム(AlN)等の金属体又はアルミニウム・シリコン・カーバイド(AlSiC)等の粉末焼成体により形成される。
図6(a)に加え図6(b)も参照するに、略矩形形状の配線基板21の上面において、四隅(コーナー)部と、前記矩形の外周を構成する各辺の略中間部分とに、所定長さ離間して複数の柱部67が、エポキシ樹脂又はシリコン樹脂等の接着材(図示を省略する)を介して接着固定されている。図6に示す例では、8本の柱部67が設けられている。
各柱部67は、例えば、銅(Cu)、アルミニウム(Al)、銅タングステン(CuW)、或いは窒化アルミニウム(AlN)等の金属体又はアルミニウム・シリコン・カーバイド(AlSiC)等の粉末焼成体、即ち、ヒートスプレッダ66と同じ材料を含む材料から形成されている。
各柱部67は略同一の高さを有し、柱部67の上面に、板状のヒートスプレッダ66がエポキシ樹脂又はシリコン樹脂等の接着材(図示を省略する)を介して接着固定設されている。
ヒートスプレッダ26の配線基板21と対向している面と、配線基板21の上面との間には例えば、エポキシ系樹脂等の封止樹脂25が設けられている。
このように、本発明の第2の実施の形態においては、配線基板21の上面において、四隅(コーナー)部と、前記矩形の外周を構成する各辺の略中間部分とに、所定長さ離間して柱部67が設けられ、柱部67の上面に、板状のヒートスプレッダ66が設けられており、更に、ヒートスプレッダ66と柱部67とは同一の材料から構成されている。
即ち、配線基板21の上面において、四隅(コーナー)部と、前記矩形の外周を構成する各辺の略中間部分とに、他の箇所よりも厚くヒートスプレッダ66が形成されている構造と均等な構造が形成されていることになる。
従って、配線基板21の上方に配設され、均一な厚さを有する図1に示すヒートスプレッダ6よりも機械的強度の向上を図ることができ、半導体装置60とヒートスプレッダ66との間に、熱膨張係数の相違に起因して熱応力が作用し、パッケージ化された半導体装置60に反り又は歪み等の変形が発生する可能性を軽減することができる。
一方、ボンディングワイヤ23の配設箇所等、柱部67が設けられている箇所よりも内側(配線基板21の中心側)の部分の上方には、略均一な厚さを有する板状のヒートスプレッダ66のみ設けられている。上述したように、ヒートスプレッダ66の厚さは、図1に示すヒートスプレッダ6の厚さと略同一の厚さに設定することができ、更に、当該ヒートスプレッダ66を備えた半導体装置60全体の、即ち、パッケージ全体の厚さは、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さに設定される。従って、パッケージ化された半導体装置60の薄型化を実現することができる。
よって、ヒートスプレッダ66を備えた本発明の第2の実施の形態に係る半導体装置60によれば、ヒートスプレッダ66の高度な機械的強度を実現して半導体装置60の反り又は歪み等の変形の発生を軽減する一方、パッケージ全体の厚さを厚くすることなく、図1に示すヒートスプレッダ6を備えた半導体装置10全体の厚さと略同一の厚さにして、半導体装置の小型化・薄型化の要求に対応することができる。
なお、本実施の形態においても、図2に示す例のように、ヒートスプレッダ66において、半導体素子22の上面においてボンディングワイヤ23の接続箇所以外の箇所に面している部分の厚さを厚くし、当該箇所に接した構造を採用することができる。これにより、放熱効率を向上させることができる。
また、図6に示す例においては、柱部67は、ヒートスプレッダ66の配設のために、少なくとも配線基板21の上面において、四隅(コーナー)部に設ける必要があるが、配線基板21の外周を構成する各辺の略中間部分には必ずしも柱部67は設けなくてもよい。但し、柱部67の配設数が多ければ多いほど、ヒートスプレッダ66のより高度な機械的強度が得られる。
更に、本例では、所定長さ離間して各柱部67が設けられている。柱部67を配線基板21の上面の外周の全周に亘って配設し、ヒートスプレッダ66と配線基板21との間を密閉すると、半導体装置の製造における封止樹脂25の充填工程(図8(e)参照)において、封止樹脂25にボイドが発生した場合、当該ボイドが外部に逃げることができず、不良品が発生してしまうおそれがある。これに対し、本例のように、所定長さ離間して各柱部67が設けられ、当該柱部67上にヒートスプレッダ66を配設する構造の場合、仮に封止樹脂25にボイドが発生しても当該ボイドは柱部67間の隙間から外部に逃げることができ、製品の歩留まりを向上させることができる。
また、図6に示す例では、ヒートスプレッダ66と柱部67とは別部材として構成されているが、本発明はかかる例に限定されず、ヒートスプレッダ66と柱部67とを一体形成してもよい。
次に、図6に示すヒートスプレッダ66を備えた半導体装置60の製造方法について、図7及び図8を参照して説明する。
まず、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成された半導体素子22を、配線基板(プリント基板)21の一方の主面(表面)上に、図示を省略するダイボンディングフィルム等のダイボンディング材を介して、載置する(図7(a)参照)。
次に、半導体素子22の上面に設けられた外部接続用パッド(図示を省略する)と配線基板21の上面に設けられた電極端子(図示を省略する)とを、金(Au)等からなるボンディングワイヤ23を用いてワイヤボンディング法により接続する(図7(b)参照)。
次に、略矩形形状の配線基板21の上面において、四隅(コーナー)部と、前記矩形の外周を構成する各辺の略中間部分とに、所定長さ離間して8本の柱部67を、エポキシ樹脂又はシリコン樹脂等の接着材(図示を省略する)を介して接着固定する(図6(b)及び図7(c)参照)。
柱部67は、後述する工程(図8(d)参照)で配設されるヒートスプレッダ66と同じ材料、即ち、例えば、銅(Cu)、アルミニウム(Al)、銅タングステン(CuW)、或いは窒化アルミニウム(AlN)等の金属体又はアルミニウム・シリコン・カーバイド(AlSiC)等の粉末焼成体から形成されている。各柱部67は略同一の高さを有する。
次に、柱部67の上面に、板状のヒートスプレッダ66をエポキシ樹脂又はシリコン樹脂等の接着材(図示を省略する)を介して接着固定設する(図8(d)参照)。
なお、ヒートスプレッダ66と柱部67とが一体形成されてなる場合には、図7(c)及び図8(d)に示す工程は不要となり、ヒートスプレッダ66と一体形成された柱部67を、エポキシ樹脂又はシリコン樹脂等の接着材(図示を省略する)を介して配線基板21に接着固定する。従って、ヒートスプレッダ66と柱部67とが一体形成されてなる場合、製造工程の簡略化を図ることができる。
しかる後、ヒートスプレッダ66の配線基板21と対向している面と、配線基板21の上面との間に、トランスファーモールド法により、例えば、エポキシ系樹脂等の封止樹脂25を設ける(図8(e)参照)。
これにより、配線基板21及び半導体素子22においてボンディングワイヤ23が配設されている箇所及び配線基板21の外周側は、当該封止樹脂25により封止されている。
なお、各柱部67は所定長さ離間して設けられているため、本工程において、仮に封止樹脂25にボイドが発生しても当該ボイドは柱部67間の隙間から外部に逃げることができ、製品の歩留まりを向上させることができる。
次いで、配線体基板21の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール24を複数、グリッド状に配設する(図8(f)参照)。
このようにして、ヒートスプレッダ66及び柱部67を備え、BGA(Ball Grid Array)型半導体装置と称される半導体装置60が完成となる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1)
配線基板と、
前記配線基板上に配設された半導体素子と、
前記配線基板上の電極と、前記半導体素子の電極パッドとを接続する複数のボンディングワイヤと、
前記配線基板上で、前記半導体素子の一部及び前記複数のボンディングワイヤを封止する樹脂と、
前記樹脂上に配設された放熱体と、を有し、
前記放熱体は、前記ボンディングワイヤの配設箇所に面している部位が他の部位よりも厚さが薄く形成されていることを特徴とする半導体装置。
(付記2)
付記1記載の半導体装置であって、
前記樹脂には、前記ボンディングワイヤの配設箇所に凸部が形成され、
前記放熱体の前記樹脂と対向する面には、前記凸部と嵌合する凹部が形成されていることを特徴とする半導体装置。
(付記3)
付記1又は2記載の半導体装置であって、
前記放熱体の前記樹脂と対向する面には凸部が形成され、前記凸部は前記半導体素子に接触していることを特徴とする半導体装置。
(付記4)
付記1乃至3いずれか一項記載の半導体装置であって、
前記放熱体は、前記配線基板の外周部において、前記配線基板と接触していることを特徴とする半導体装置。
(付記5)
付記1記載の半導体装置であって、
前記放熱体において、前記ボンディングワイヤの配設箇所に面している前記部位は、前記ボンディングワイヤの形状に略沿った形状を有する部分を含むことを特徴とする半導体装置。
(付記6)
半導体素子がボンディングワイヤを介して接続された配線基板の上方に放熱体が設けられた半導体装置であって、
複数の柱部が、前記配線基板の上面であって前記配線基板の外周部分に所定の間隔を持って配設され、
前記放熱体は、前記柱部上に配設されていることを特徴とする半導体装置。
(付記7)
付記6記載の半導体装置であって、
前記配線基板は略矩形形状を有し、
前記柱部は、前記配線基板の四隅部近傍に配設されていることを特徴とする半導体装置。
(付記8)
付記7記載の半導体装置であって、
前記柱部は、前記配線基板の四隅部近傍及び前記配線基板の外周部分の所定の位置に所定の間隔を持って配設されていることを特徴とする半導体装置。
(付記9)
付記6乃至8いずれか一項記載の半導体装置であって、
前記複数の柱部は略同一の高さを有することを特徴とする半導体装置。
(付記10)
付記6乃至9いずれか一項記載の半導体装置であって、
前記柱部は、前記放熱体を構成する材料と同じ材料を含む材料から形成されることを特徴とする半導体装置。
(付記11)
付記6乃至10いずれか一項記載の半導体装置であって、
前記柱部と前記放熱体とは、一体形成されていることを特徴とする半導体装置。
(付記12)
付記6乃至11いずれか一項記載の半導体装置であって、
前記放熱体において、前記半導体素子の上面において前記ボンディングワイヤの接続箇所以外の箇所に面している部位は、前記ボンディングワイヤの配設箇所に面している前記部位よりも、厚く形成されていることを特徴とする半導体装置。
(付記13)
付記12記載の半導体装置であって、
前記放熱体において、前記半導体素子の上面において前記ボンディングワイヤの接続箇所以外の箇所に面している部位は、前記半導体素子の上面において前記ボンディングワイヤの接続箇所以外の箇所と接していることを特徴とする半導体装置。
放熱体を備えた半導体装置の断面図である。 本発明の第1の実施形態に係る半導体装置20を示す図である。 図2に示す半導体装置20の変形例に係る半導体装置30を示す図である。 図2に示す半導体装置20の製造方法を説明するための図(その1)である。 図2に示す半導体装置20の製造方法を説明するための図(その2)である。 本発明の第2の実施形態に係る半導体装置60を示す図である。 図6に示す半導体装置60の製造方法を説明するための図(その1)である。 図6に示す半導体装置60の製造方法を説明するための図(その2)である。
符号の説明
1、21 配線基板
2、22 半導体素子
3、23 ボンディングワイヤ
4、24 半田ボール
5、25 封止樹脂
6、26、36、66 ヒートスプレッダ
10、20、30、60 半導体装置
67 柱部

Claims (5)

  1. 配線基板と、
    前記配線基板上に配設された半導体素子と、
    前記配線基板上の電極と、前記半導体素子の電極パッドとを接続する複数のボンディングワイヤと、
    前記配線基板上で、前記半導体素子の一部及び前記複数のボンディングワイヤを封止する樹脂と、
    前記樹脂上に配設された放熱体と、を有し、
    前記放熱体は、前記ボンディングワイヤの配設箇所に面している部位が他の部位よりも厚さが薄く形成されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記樹脂には、前記ボンディングワイヤの配設箇所に凸部が形成され、
    前記放熱体の前記樹脂と対向する面には、前記凸部と嵌合する凹部が形成されていることを特徴とする半導体装置。
  3. 請求項1又は2記載の半導体装置であって、
    前記放熱体の前記樹脂と対向する面には凸部が形成され、前記凸部は前記半導体素子に接触していることを特徴とする半導体装置。
  4. 請求項1乃至3いずれか一項記載の半導体装置であって、
    前記放熱体は、前記配線基板の外周部において、前記配線基板と接触していることを特徴とする半導体装置。
  5. 半導体素子がボンディングワイヤを介して接続された配線基板の上方に放熱体が設けられた半導体装置であって、
    複数の柱部が、前記配線基板の上面であって前記配線基板の外周部分に所定の間隔を持って配設され、
    前記放熱体は、前記柱部上に配設されていることを特徴とする半導体装置。
JP2007151546A 2007-06-07 2007-06-07 半導体装置 Pending JP2008305958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151546A JP2008305958A (ja) 2007-06-07 2007-06-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007151546A JP2008305958A (ja) 2007-06-07 2007-06-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2008305958A true JP2008305958A (ja) 2008-12-18

Family

ID=40234412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151546A Pending JP2008305958A (ja) 2007-06-07 2007-06-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2008305958A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016146427A (ja) * 2015-02-09 2016-08-12 株式会社ジェイデバイス 半導体装置

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
US7315078B2 (en) Chip-stacked semiconductor package and method for fabricating the same
US8564124B2 (en) Semiconductor package
US20180040541A1 (en) Semiconductor chip package having heat dissipating structure
US6980438B2 (en) Semiconductor package with heat dissipating structure
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
JPH07221218A (ja) 半導体装置
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
JP4494240B2 (ja) 樹脂封止型半導体装置
JP2010135723A (ja) 半導体装置
US6919628B2 (en) Stack chip package structure
US7414311B2 (en) Ball grid array housing having a cooling foil
JP2000031343A (ja) 半導体装置
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JP2008305958A (ja) 半導体装置
JP3374812B2 (ja) 半導体装置
CN107123633B (zh) 封装结构
JPH05206320A (ja) マルチチップモジュール
JP2006294729A (ja) 半導体装置
US20060012031A1 (en) Heat dissipation device for integrated circuits
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
KR100876875B1 (ko) 강화된 열방출 능력을 갖는 칩 스택 패키지